JPH09212392A - ソフトウェア信頼度の評価装置 - Google Patents

ソフトウェア信頼度の評価装置

Info

Publication number
JPH09212392A
JPH09212392A JP8019946A JP1994696A JPH09212392A JP H09212392 A JPH09212392 A JP H09212392A JP 8019946 A JP8019946 A JP 8019946A JP 1994696 A JP1994696 A JP 1994696A JP H09212392 A JPH09212392 A JP H09212392A
Authority
JP
Japan
Prior art keywords
bugs
test
items
bug
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8019946A
Other languages
English (en)
Inventor
Hiroshi Ushigome
博 牛込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8019946A priority Critical patent/JPH09212392A/ja
Publication of JPH09212392A publication Critical patent/JPH09212392A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】 【課題】 ソフトウェアの信頼性を評価するだけでな
く、試験の進捗状況とバグの発生状況を管理することを
目的として、 【解決手段】 情報処理装置の基本テーブルに日々得ら
れる合格試験項目数、検出バグ数などを入力すれば、諸
計算を実施してテーブルを完成させるとともに、所定の
位置にバグの発生頻度分布やP−B曲線を作図し、回帰
分析および信頼性評価を実施して最適な成長モデルを決
定し、その時点における予測バグ総数、バグの検出率な
どの評価結果を得られるよう構成した。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明はソフトウェアの品
質管理における信頼度の評価装置に関するものである。
【0002】
【従来の技術】近年、計算機プログラムに代表されるソ
フトウェアの品質管理の分野において、信頼性評価技術
が盛んに用いられるようになっている。この技術は通称
フォールト・アボイダンスといわれるが、ソフトウェア
の開発・試験工程で生じるバグを分析することによって
出荷時の品質水準を科学的に把握できるため有用であ
る。
【0003】まず、従来例について図6および図7を用
いて説明する。図6において、1は情報処理装置、2は
中央処理装置、3はディスプレイ・ユニット、4はプリ
ンタ、5はキー・ボードである。電源を入れると情報処
理装置1のオペレーション・ソフトが起動され、中央処
理装置2のメモリよりプログラムがロードされて入力待
ち状態となる。図7は従来例の説明のためのフロー・チ
ャートであり、その動作を以下に示す。ステップ50は
キーボード5からのキー入力段階であり、例えば、毎日
得られたバグ数を連続的に入力してやる。ステップ51
はこれらのデータ群を回帰分析および信頼性評価し、回
帰モデルおよび信頼度成長モデル(以下、成長モデルと
略す。)のベスト・フィット係数を算出する処理段階で
ある。成長モデルには多くの種類があり、ゴンペルツ関
数、指数型NHPPモデルおよび遅延S字型NHPPモ
デルなどが良く知られている。ステップ55はバグの累
積曲線と最適な成長モデルを同一画面上に表示する段階
であり、ステップ56は図化表示内容やデータ処理によ
って得られた予想バグ総数、その時点での残存バグ数、
バグの検出率および決定された成長モデルの諸元など所
要の項目をプリント出力する段階である。なお、ディス
プレイ・ユニット3は上記ステップ55のハードウェア
であり、また、プリンタ4は上記ステップ56のハード
ウェアに相当し、キーボード5とともに所定の接続テー
ブルなどで中央処理装置2に接続される。
【0004】
【発明が解決しようとする課題】上述したように従来の
ソフトウェア信頼度の評価装置においては、最適な成長
モデルを求め、その時点における品質状況を表示するも
のの、試験の進捗状況の把握や信頼度を評価するための
前提条件に不十分であり、より高品質を目ざす場合の日
程計画づくりや、また、顧客に対する一般的な品質指標
を提示できないことが欠点であった。
【0005】この発明は上記のような問題点を解消する
ためになされたもので、試験担当者および管理者に対し
ては試験の進捗状況およびバグの発生状況を把握しつつ
ソフトウェアの品質状況を管理すること、また、顧客に
対してはハードウェアの分野で常識的に用いられている
平均故障間隔(MTBF)に相当する平均バグ間隔(M
TBB)を表示することを目的とする。
【0006】
【課題を解決するための手段】この発明によれば、アプ
リケーション・ソフトを利用して基本テーブルと作図わ
くを準備し、この基本テーブルに所定のデータを入力す
ることによって完成させ、この完成したテーブルのデー
タを用いてバグの発生頻度分布およびP−B曲線を作図
するとともに、回帰分析および信頼性評価を実施するよ
う工夫したものである。
【0007】この発明によれば、最適な成長モデルを用
いてバグの検出率をより高めるために必要な試験期間を
算出・表示するようにしたものである。
【0008】この発明によれば、最適な成長モデルを用
いてソフトウェアの平均バグ間隔を算出・表示するよう
にしたものである。
【0009】
【発明の実施の形態】
実施の形態1.図1、図2、図3、図4、図5および図
6はこの発明のソフトウェア信頼度の評価装置の実施の
形態1を説明するための図であり、図6中で1は情報処
理装置、2は中央処理装置、3はディスプレイ・ユニッ
ト、4はプリンタ、5はキー・ボードである。この発明
のハードウェア構成は従来例と変らず、電源を入れると
情報処理装置1のオペレーション・ソフトが起動され、
中央処理装置2のメモリよりプログラムがロードされて
入力待ち状態となる。
【0010】図1はこの発明の動作を説明するためのフ
ロー・チャートであり、以下、順を追って説明する。ス
テップ50は試験における合格試験項目数および取得し
たバグ・データ群を日程に対応してキー入力する段階で
あり、ステップ51、52はデータ処理段階である。ス
テップ53はキー・ボード5から入力(マウスによるク
リックでも可)する手作業の段階であり、これによりス
テップ54のデータ処理が実施され、ステップ51、5
2、54の処理結果をステップ55で表示し、そして、
ステップ56でプリントする段階となる。
【0011】ところで、この発明の実施の形態1におい
ては入力待ち状態に基本テーブルが表示される。図2は
この発明の基本テーブルを説明するための説明図であ
り、日程に応じてテーブル内に所要の数値のみを入力す
る。例えば、当日の合格試験項目数と当日の発生バグ数
を入力すれば、自動計算し他の各種のわく内を埋めてい
く。そして全項目数から合格試験項目数を差し引いた残
存項目数やバグの累積数などが計算されて基本テーブル
が完成する。これは図1におけるステップ50のキー入
力段階に対応する。図3、図4はいずれもこの発明の動
作を説明するための説明図で、それぞれ図1におけるス
テップ51、52のデータ処理段階A、Bに対応する。
図3は日程に対応してその期間に発生したバグの発生頻
度分布を示すもので、エンベロープを補助線などで表示
するよう構成される。また、図4はP−B曲線と言われ
ているもので、日程に対応して残存(試験)項目数であ
る減少曲線と、累積バグ数である増加曲線を同時に表示
したものである。P−B曲線では2曲線が日程の中央付
近で交差するのが好ましいとされており、試験の進捗状
況を把握するのに便利である。
【0012】さて、信頼性評価技術における成長モデル
もいろいろあり、回帰分析におけるゴンペルツ関数など
の回帰モデルや信頼性評価法(回帰分析とは異なる)に
おける遅延S字型NHPPモデルなどの確率モデルが知
られている。しかし、いずれの成長モデルにおいても図
3に示すバグの発生頻度分布に依存し、これが母数2前
後のポアソン分布状であることが優れた適合性を示す条
件でもある。代表的な成長モデルのひとつであるゴンペ
ルツ関数は以下の数式で与えられる。
【0013】
【数1】
【0014】数1において、xは時間、a、bは係数そ
してKは予測バグ総数である。実績データであるバグの
累積曲線にベスト・フィットする成長モデルの係数a、
bを決める方法は回帰分析の場合、最小自乗法であり、
また、NHPPモデルの場合、最大推定法である。成長
モデルの種類の選定には偏差自乗和などが用いられる。
図5はこの発明の動作を説明するための説明図であり、
バグ累積曲線とベスト・フィット成長モデルを重ね合わ
せることにより、両者の適合性を判断しうる。また、適
当性が優れていない場合、図3に示すバグの発生頻度分
布に乱れのあることが多く、適合性の判定・解説に有用
である。これはステップ54のデータ処理段階Cに対応
する。なお、ここでは予測バグ総数Kの他にも、その時
点におけるバグの検出率、残存予測バグ数および決定さ
れた成長モデルの諸元なども処理結果となる。
【0015】実施の形態2.図1、図5および図6はこ
の発明のソフトウェア信頼度の評価装置の実施の形態2
を説明するための図であり、図1および図6に関しては
実施の形態1と同様の構成である。この発明の特徴とす
る部分は図1におけるステップ54にある。図5はこの
発明におけるバグ検出率をより高めるための必要期間を
説明するための説明図である。例えばあるソフトウェア
の試験において、x1 の期間にy1 個のバグが発見さ
れ、バグの検出率が80%だったとする。しかし、検出
率が目標を下回っており、さらに5%高めたいと考えた
場合、どの程度日程を延長したら可能か?推定できたら
便利である。新たな検出率をyP (85%)とすると、
延長すべき期間xP は以下の数式によって与えられる。
【0016】
【数2】
【0017】数2は数1に示した成長モデルの係数を用
いて解析的に求めたものであり、ベスト・フィット成長
モデルが異なる成長モデルの場合、その成長モデルに対
応した数式を用いる。
【0018】実施の形態3.図1、図5および図6はこ
の発明のソフトウェア信頼度の評価装置の実施の形態3
を説明するための図であり、図1および図6に関しては
実施の形態1と同様の構成である。この発明の特徴とす
る部分は図1におけるステップ54にある。図5はこの
発明における平均バグ間隔を説明するための説明図であ
る。平均バグ間隔はハードウェアの分野における平均故
障間隔に相当するもので、ソフトウェアの出荷後、次の
バグの発見される時間的可能性を示したものである。決
定されたベストフィット成長モデルにおいて、現時点x
1 からΔx経過した時点において1件のバグが発見され
ることから、数3によって算出される。
【0019】
【数3】
【0020】数3は数1に示した成長モデルを用いて、
はさみ打ち法などで算出される。
【0021】
【発明の効果】以上説明したようにこの発明によれば、
あらかじめ準備された基本テーブルに一定の期間の合格
試験項目数や検出したバグ数などを入力することによ
り、バグの発生頻度分布、P−B曲線そして回帰分析お
よび信頼性評価結果を得られる。したがって試験の進捗
状況を把握しつつ、ソフトウェアの品質状況を管理する
ことができるとともに、バグの発生頻度分布から回帰分
析および信頼性評価結果の妥当性もチェックでき、その
結果、管理者や試験担当者の努力目標が明確になるなど
の効果がある。
【0022】また、この発明によれば、上記した回帰分
析および信頼性評価結果に加え、バグの検出率をより高
めるための試験期間が数値的に表示されるため、管理者
の品質状況と納期を考慮した工程管理を容易にするなど
の効果がある。
【0023】また、この発明によれば、上記した回帰分
析および信頼性評価結果に加え、平均バグ間隔が数値的
に表示されるため、顧客が信頼度を把握するのに便利に
なる。
【図面の簡単な説明】
【図1】 この発明の動作を説明するためのフロー・チ
ャートである。
【図2】 この発明の基本テーブルを説明するための説
明図である。
【図3】 この発明の動作を説明するための説明図であ
る。
【図4】 この発明の動作を説明するための説明図であ
る。
【図5】 この発明の動作を説明するための説明図であ
る。
【図6】 この発明及び従来例を説明するシステム構成
である。
【図7】 従来例を示すフロー・チャートである。
【符号の説明】
1 情報処理装置、2 中央処理装置、3 ディスプレ
イ・ユニット、4 プリンタ、5 キーボード、50
キー入力段階、51 データ処理段階A、52データ処
理段階B、53 判定段階、54 データ処理段階C、
55 表示段階、56 プリント段階。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ディスプレイ・ユニットと、キーボード
    と、プリンタと、以下の(イ)〜(ハ)に示すユーティ
    リティおよびプログラム・ルーチンが記憶されるメモリ
    と、このメモリに記憶されるユーティリティおよびプロ
    グラム・ルーチンに従って実行する中央処理装置とを備
    え、ソフトウェアの試験工程における試験項目数と試験
    によって発生したバグなどを前記キー・ボードを用いて
    データ入力し、前記入力されたデータをデータ処理し、
    その処理結果を前記ディスプレイ・ユニット上に表示す
    るとともに、前記プリンタの出力として得られるよう構
    成したことを特徴とするソフトウェア信頼度の評価装
    置。 (イ)あらかじめ準備された基本テーブルに、前記試験
    工程に対応した日々の試験項目、発生バグ、処置終了バ
    グ数などをデータ入力し、テーブルに組込まれたプログ
    ラム・ルーチンによって諸計算を実施し、テーブルを完
    成させる第1のユーティリティ・プログラム。 (ロ)前記完成されたテーブルの数値を用いて、所定の
    位置にバグの発生頻度分布、P−B(Program
    Check List vs.Bug)曲線などのグラ
    フを作成する第2のユーティリティ・プログラム。 (ハ)前記メモリ内に記憶されたプログラム・ルーチン
    を実行させることにより、前記完成されたテーブルの数
    値をデータ処理し、回帰分析および信頼性評価結果をグ
    ラフ化するとともに所要の指標を算出する第3のユーテ
    ィリティ・プログラム。
  2. 【請求項2】 前記完成されたテーブルの数値をデータ
    処理し、バグ検出率をより高めるための必要期間を算出
    するプログラム・ルーチンを加えたことを特徴とする請
    求項1記載のソフトウェア信頼度の評価装置。
  3. 【請求項3】 前記完成されたテーブルの数値をデータ
    処理し、平均バグ間隔を求めるプログラム・ルーチンを
    加えたことを特徴とする請求項1または2記載のソフト
    ウェア信頼度の評価装置。
JP8019946A 1996-02-06 1996-02-06 ソフトウェア信頼度の評価装置 Pending JPH09212392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8019946A JPH09212392A (ja) 1996-02-06 1996-02-06 ソフトウェア信頼度の評価装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8019946A JPH09212392A (ja) 1996-02-06 1996-02-06 ソフトウェア信頼度の評価装置

Publications (1)

Publication Number Publication Date
JPH09212392A true JPH09212392A (ja) 1997-08-15

Family

ID=12013380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8019946A Pending JPH09212392A (ja) 1996-02-06 1996-02-06 ソフトウェア信頼度の評価装置

Country Status (1)

Country Link
JP (1) JPH09212392A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137019B2 (en) 2003-04-30 2006-11-14 International Business Machines Corporation Adaptive throttling system for data processing systems
JP2014130483A (ja) * 2012-12-28 2014-07-10 Hitachi Ltd ケーブル施工管理支援システム及び方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7137019B2 (en) 2003-04-30 2006-11-14 International Business Machines Corporation Adaptive throttling system for data processing systems
US7401244B2 (en) 2003-04-30 2008-07-15 International Business Machines Corporation Adaptive throttling system for computing systems
US8181050B2 (en) 2003-04-30 2012-05-15 International Business Machines Corporation Adaptive throttling for data processing systems
JP2014130483A (ja) * 2012-12-28 2014-07-10 Hitachi Ltd ケーブル施工管理支援システム及び方法

Similar Documents

Publication Publication Date Title
US8375364B2 (en) Size and effort estimation in testing applications
US8087001B2 (en) Computer-implemented systems and methods for software application testing
US8631384B2 (en) Creating a test progression plan
US6038517A (en) Computer system and method for dynamically assessing the market readiness of a product under development
JP2007207029A (ja) プロジェクト進捗管理装置及び方法
CN107908548A (zh) 一种生成测试用例的方法和装置
CN113396395A (zh) 有效评估日志模式的方法
US20080172581A1 (en) Load test load modeling based on rates of user operations
US20150089481A1 (en) Methods, systems and computer-readable media for quantifying a bug detection efficiency of a bug prediction technique
US6675129B1 (en) Internet based supplier process reliability system
JP6975086B2 (ja) 品質評価方法および品質評価装置
Sharma et al. A survey on software design based and project based metrics
JP6989464B2 (ja) ソフトウェア生成方法およびソフトウェア生成システム
US6427233B1 (en) Method for addressing the dynamic windows
US8429033B2 (en) Automatically adjusting inventory based on loaner parts and order demands
US20080177877A1 (en) Computer system for estimating operational risk
Shepperd et al. Metrics, outlier analysis and the software design process
JPH09212392A (ja) ソフトウェア信頼度の評価装置
Kapur et al. Modeling successive software up-gradations with faults of different severity
CN115437961A (zh) 数据处理方法、装置、电子设备及存储介质
CN112346994B (zh) 一种测试信息关联方法、装置、计算机设备及存储介质
KR20140055292A (ko) 원자력발전소의 기능적중요도결정 기기목록을 활용한 고장설비와 정비효과성감시모듈 성능기준간 자동 연계 시스템 및 그 방법
JP2017182407A (ja) リスク検出装置およびリスク検出方法
Saxena et al. Realiability Assessment Model to Estimate Quality of the Effective E-Procurement Process in Adoption
JPH04169849A (ja) データ判別用しきい値設定方式