JPH09211104A - パルス幅測定装置 - Google Patents

パルス幅測定装置

Info

Publication number
JPH09211104A
JPH09211104A JP8016331A JP1633196A JPH09211104A JP H09211104 A JPH09211104 A JP H09211104A JP 8016331 A JP8016331 A JP 8016331A JP 1633196 A JP1633196 A JP 1633196A JP H09211104 A JPH09211104 A JP H09211104A
Authority
JP
Japan
Prior art keywords
pulse
output
comparator
outputs
pulse width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8016331A
Other languages
English (en)
Inventor
Shigeru Kurihara
滋 栗原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP8016331A priority Critical patent/JPH09211104A/ja
Publication of JPH09211104A publication Critical patent/JPH09211104A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)
  • Radar Systems Or Details Thereof (AREA)

Abstract

(57)【要約】 【課題】 高周波のクロックを使用せずに、精度の高い
パルス幅の測定結果を得ることができるパルス幅測定装
置を提供する。 【解決手段】 入力したパルス波形の内、所定のレベル
より高いものを出力する第1の比較器と、第1の比較器
の出力パルスに同期した基準パルスを発生させ出力する
基準波形発生器と、第1の比較器及び基準波形発生器の
出力を比較し、入力したパルス波形のパルス幅に対応し
た信号を出力する第2の比較器とを備えた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばレーダなど
のパルス幅を測定するパルス幅測定装置に関する。
【0002】
【従来の技術】従来、レーダなどのパルス幅の測定は、
その波形をオシロスコープなどにより測定するか、パル
ス波形を高周波のクロックによりサンプリングして測定
していた。
【0003】
【発明が解決しようとする課題】上記のような従来のパ
ルス幅測定では、オシロスコープにより測定するもので
は、レーダなどの波形をオシロスコープまで伝送させる
広帯域の伝送回路が必要になってしまい、また、サンプ
リングにより測定するものでは、測定するパルス幅が狭
いときや、測定精度を上げたいときには、100MHz
以上のクロックが必要になり、ノイズに弱くなってしま
うなど問題点があった。
【0004】
【課題を解決するための手段】本発明に係るパルス幅測
定装置は、入力したパルス波形の内、所定のレベルより
高いものを出力する第1の比較器と、第1の比較器の出
力パルスに同期した基準パルスを発生させ出力する基準
波形発生器と、第1の比較器及び基準波形発生器の出力
を比較し、入力したパルス波形のパルス幅に対応した信
号を出力する第2の比較器とを備えている。
【0005】
【発明の実施の形態】図1は本発明の一実施形態に係る
パルス幅測定装置の構成を示すブロック図である。図に
おいて、1は減衰器、2は検波器、3はバッファ回路、
4は分配器、5は増幅器、6はサンプルホールド回路、
7は増幅器5及びサンプルホールド回路6の出力信号を
比較する比較器、8は比較器7の出力信号を積分する積
分器、9は基準波形を発生させる基準波形発生回路、1
0は基準波形発生回路9の出力信号を積分する積分器、
11は積分器10及び積分器8の出力信号を比較する比
較器、12はクランプ回路、13はサンプルホールド回
路、14はアナログ・デジタル変換器である。
【0006】次にこの実施形態の動作について説明す
る。まず、レーダからの送信パルスは、減衰器1を介し
て検波器2に入力され検波される。ここで、減衰器1は
リモート局などからの制御で、その減衰量が変化するも
のであり、例えば制御信号によりステップ的に減衰量が
変化するようになっている。
【0007】そして、検波器2により検波された信号は
バッファ回路3を介して分配器4に入力される。ここ
で、バッファ回路3は検波器2と次段の分配器4とを分
離させるものである。
【0008】そして、分配器4に入力された信号は、増
幅器5及びサンプルホールド回路6のどちらかに出力さ
れる。すなわち、増幅器5に信号が入力されるときに
は、サンプルホールド回路6側には信号は出力されず、
また、その逆も同様である。また、分配器4の出力側の
切換は、減衰器1を操作して基準の状態を設定するとき
に同期して行われるようになっており、基準の状態を設
定するときに、サンプルホールド回路6側に出力され
る。
【0009】そして、サンプルホールド回路6では、基
準の状態を設定するとき{例えば、3dBダウンの位置
(電力が1/2の位置)をサンプルホールド回路6に設
定するとき}その値をピークホールドしており、出力は
直流となっている。
【0010】そして、増幅器5及びサンプルホールド回
路6の出力は、比較器7に入力され、比較器7からは、
増幅器5の出力の内、サンプルホールド回路6の出力よ
りレベルの高いものだけが出力される。この出力波形は
パルス波形となり、その幅はレーダからの送信パルスの
電力が1/2の位置の幅となり、この幅がレーダからの
送信パルスのパルス幅となる。
【0011】そして、比較器7の出力信号は、積分器8
に入力されて積分される。この積分器8の出力は、図2
の(a)に示すような鋸歯状波となる。なお、パルス幅
は何種類もあれば、それに応じて、適宜定数を変更する
か、又は専用の回路を設けるようにすればよいが、ここ
では、説明のため一種類のパルスとして説明する。
【0012】また、基準波形発生回路9は、パルス幅測
定のための基準となるパルス波形を発生しており、比較
器7の出力パルスの立ち上がりに同期して、パルス波形
が出力され、そのパルス幅は、測定するパルス幅の最大
パルス幅以上となるように設定する。例えば、レーダの
パルス幅が0.1μsのとき、基準パルス幅を、0.2
μsとする。この基準波形発生回路9の出力信号の振幅
は、比較器7の出力信号の振幅と同一となるように設定
する。
【0013】そして、基準波形発生回路9の出力信号
は、積分器10に入力されて積分される。この積分器1
0の出力は、積分器8の出力と同様に、図2の(b)に
示すような鋸歯状波となる。この鋸歯状波の傾きは、積
分器8から出力される鋸歯状波の傾きと同一となるよう
に設定する。
【0014】そして、積分器8及び積分器10の出力信
号は、比較器11に入力され、比較器11からは、図2
の(c)に示すような積分器8の出力信号より積分器1
0の出力信号が大きい期間のパルス幅をもつパルス波形
が出力される。ここで、図2の(a)に示す波形がレー
ダのパルス幅に応じて変化するので、レーダのパルス幅
が狭いと、比較器11の出力パルス波形のパルス幅は広
くなることになる。そして、比較器11の出力信号は、
クランプ回路12に入力され、図3に示すようにクラン
プがかけられて出力される。
【0015】ここで、図3に示す波形は、図2の(c)
に示す波形が反転されたものとなっており、また、A、
Bに示す面積の関係が、B/A=k(kは予めクランプ
回路12内の抵抗により決定された定数)により決定さ
れるようになっている。したがって、図3の@に示すレ
ベルは、図2の(c)に示す比較器11の出力パルスの
パルス幅が広くなると、図3のAに示す面積の部分の幅
が広く、図3のBに示す面積の部分の幅が狭くなるので
高くなり、逆に、比較器11の出力パルスのパルス幅が
狭くなると、低くなる。
【0016】そして、クランプ回路12の出力信号は、
サンプルホールド回路13に入力され、サンプルホール
ド回路13からは、図3の@に示すレベルをホールド
し、その直流レベルを出力する。そして、サンプルホー
ルド回路13の出力信号をアナログ・デジタル変換器1
4でデジタル信号に変換し、そのデジタル信号により、
レーダからの送信パルスのパルス幅を測定する。
【0017】この実施形態では、高周波のクロックなど
を使用せず、低周波のクロックで、精度の高いパルス幅
の測定結果を得ることが可能となる。
【0018】なお、この実施形態では、減衰器1の減衰
量をリモートで制御するようにしているが、パルス波形
(パルス幅)が、大きな変動をしないものであれば、人
が減衰器1をセットし、サンプルホールド回路6にその
記憶回路を設けて、そのレベルを記憶させるようにして
もよく、このようにすることにより、波形そのものの質
は問わず、入力波形の設定レベルでの幅を測定でき、変
化量を求めるのに適するものとなる。
【0019】また、この実施形態では、レーダ送受信機
のレーダパルス幅を測定するものであるが、レーダ送受
信器以外にも、トランスポンダなどの送信波がパルス形
状であれば全てに適用することが可能である。
【0020】
【発明の効果】以上のように本発明によれば、第1の比
較器により、入力したパルス波形の内、所定のレベルよ
り高いものを出力し、基準波形発生器により、第1の比
較器の出力パルスに同期した基準パルスを発生させ出力
し、第2の比較器により、第1の比較器及び基準波形発
生器の出力を比較し、入力したパルス波形のパルス幅に
対応した信号を出力するようにしたので、高周波のクロ
ックなどを使用せず、低周波のクロックで、精度の高い
パルス幅の測定結果を得ることができるという効果を有
する。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るパルス幅測定装置の
構成を示すブロック図である。
【図2】積分器8,10及び比較器11の出力波形を説
明するための波形図である。
【図3】クランプ回路12の出力波形を説明するための
波形図である。
【符号の説明】
1 減衰器 2 検波器 3 バッファ回路 4 分配器 5 増幅器 6 サンプルホールド回路 7 比較器 8 積分器 9 基準波形発生回路 10 積分器 11 比較器 12 クランプ回路 13 サンプルホールド回路(パルス幅信号出力回路) 14 アナログ・デジタル変換器(パルス幅信号出力回
路)

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 入力したパルス波形の内、所定のレベル
    より高いものを出力する第1の比較器と、 前記第1の比較器の出力パルスに同期した基準パルスを
    発生させ出力する基準波形発生器と、 前記第1の比較器及び基準波形発生器の出力を比較し、
    前記入力したパルス波形のパルス幅に対応した信号を出
    力する第2の比較器とを備えたことを特徴とするパルス
    幅測定装置。
  2. 【請求項2】 入力したパルス波形の所定減衰レベルを
    記憶して出力するサンプルホールド回路と、 前記入力したパルス波形及び前記サンプルホールド回路
    の出力を比較し、前記入力したパルス波形の内、前記サ
    ンプルホールド回路の出力より高いものを出力する第1
    の比較器と、 前記第1の比較器の出力パルスを積分して出力する第1
    の積分器と、 前記第1の比較器の出力パルスに同期した基準パルスを
    発生させ出力する基準波形発生器と、 前記基準波形発生器の出力パルスを積分して出力する第
    2の積分器と、 前記第1の積分器及び第2の積分器の出力を比較し、第
    1の積分器の出力より第2の積分器の出力が大きい期間
    のパルス幅をもつパルスを出力する第2の比較器と、 前記第2の比較器の出力パルスのパルス幅に対応したク
    ランプをかけて出力するクランプ回路と、 前記クランプ回路の出力に基づいて、前記入力したパル
    ス波形のパルス幅に対応した信号を出力するパルス幅信
    号出力回路とを備えたことを特徴とするパルス幅測定装
    置。
JP8016331A 1996-02-01 1996-02-01 パルス幅測定装置 Pending JPH09211104A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8016331A JPH09211104A (ja) 1996-02-01 1996-02-01 パルス幅測定装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8016331A JPH09211104A (ja) 1996-02-01 1996-02-01 パルス幅測定装置

Publications (1)

Publication Number Publication Date
JPH09211104A true JPH09211104A (ja) 1997-08-15

Family

ID=11913466

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8016331A Pending JPH09211104A (ja) 1996-02-01 1996-02-01 パルス幅測定装置

Country Status (1)

Country Link
JP (1) JPH09211104A (ja)

Similar Documents

Publication Publication Date Title
US8204707B2 (en) Time delay estimation
US3968427A (en) Group delay measurement apparatus and method
JPH04229B2 (ja)
US4362394A (en) Time interval measurement arrangement
US5057771A (en) Phase-locked timebase for electro-optic sampling
US4149122A (en) Wideband tracking generator for harmonic mixing receivers
US20080309388A1 (en) Method for adjusting phase relationship between signals in a measuring apparatus, and a measuring apparatus
US4733167A (en) Measurement circuit for digital to analog converter
US5933013A (en) Calibration circuit for calibrating frequency characteristics of an AC/DC converter
JPH09211104A (ja) パルス幅測定装置
US6909508B2 (en) Measuring optical waveforms
CA1194547A (en) Electronic instrument for measuring the overall phase and amplitude distortion of a transmission channel
JP2561816B2 (ja) タイミング較正方法
JPH06103293B2 (ja) 超音波測定装置のa/d変換処理方式
US4138646A (en) Wideband absolute calibration system
JP2004286511A (ja) 光サンプリング装置および光波形観測システム
JP3243052B2 (ja) サンプリング受信装置
JPH0227285A (ja) サンプリング受信装置
JP3529627B2 (ja) パルス信号受信装置
JP3945389B2 (ja) 時間電圧変換器及び方法
SU1553923A1 (ru) Устройство дл регистрации амплитудной модул ции напр жени
SU1094158A1 (ru) Измеритель нелинейности канала ркости
JPS60119474A (ja) ダイナミツク・フイルタの試験装置
RU2071062C1 (ru) Осциллограф
JPH02132367A (ja) 超音波測定装置におけるa/d変換処理方式