JPH09209138A - Sputtering method - Google Patents

Sputtering method

Info

Publication number
JPH09209138A
JPH09209138A JP1348296A JP1348296A JPH09209138A JP H09209138 A JPH09209138 A JP H09209138A JP 1348296 A JP1348296 A JP 1348296A JP 1348296 A JP1348296 A JP 1348296A JP H09209138 A JPH09209138 A JP H09209138A
Authority
JP
Japan
Prior art keywords
voltage
sputtering
aluminum
recess
high voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1348296A
Other languages
Japanese (ja)
Inventor
Yuji Yamashita
雄士 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP1348296A priority Critical patent/JPH09209138A/en
Publication of JPH09209138A publication Critical patent/JPH09209138A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form aluminum films free from breaks between the flanks and base of recessed parts by executing the impression of a low voltage after the impression of a high voltage at the time of sputtering aluminum electrode films on an integrated circuit wafer having a perpendicular difference in level on the surface. SOLUTION: The sputtering quantity to the surface and recessed parts of the wafer is increased by the sputtering to impress the high voltage using a film forming device having a power source of the variable impressed voltages at the time of executing the sputtering. The sputtering to impress the low voltage having the decreased perpendicular components is then executed to increase the aluminum changed in the flying direction by the bombardment of the sputtered aluminum and gaseous argon, by which the aluminum is adhered to the flanks of the recessed parts. At this time, a period for increasing the impressed voltage before the impression of the high voltage continued for the specified period is disposed and the period for decreasing the low voltage to be shifted to the impression of the low voltage continued for the specified period after the impression of the high voltage is disposed. The ratio of the high voltage to the low voltage is specified to >=1.3.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、表面に段差を有す
る半導体装置製造等に用いるスパッタリング方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sputtering method used for manufacturing a semiconductor device having a step on its surface.

【0002】[0002]

【従来の技術】半導体装置の微細化、集積度向上にとも
ない、表面を立体的構造にして、表面積を広くする必要
がある。このために、縦方向に段差を大きくし、しかも
この段も垂直にして、垂直面も表面層として利用してい
る。
2. Description of the Related Art With the miniaturization of semiconductor devices and the improvement in the degree of integration, it is necessary to make the surface three-dimensional and to increase the surface area. For this reason, a step is made large in the vertical direction, and this step is also made vertical so that the vertical surface is also used as a surface layer.

【0003】この段差のある表面層への電気的配線の形
成に用いるスパッタ装置の1例を図2から説明する。
An example of the sputtering apparatus used for forming the electric wiring on the surface layer having the step will be described with reference to FIG.

【0004】図において、61は真空容器、62は真空
容器61の下部に配設された上面62aが平坦な陽極、
63は陽極62の上面に成膜される面を上を向けて載置
された表面に段差(図示せず)を有する集積回路ウェー
ハで、63aは集積回路ウェーハ63の中心近傍、63
bは集積回路ウェーハ63の左端近傍である。64は陽
極の上面62aに平行に一定間隔離して配設した集積回
路ウェーハ63より大きなアルミニウムターゲットで、
64aはアルミニウムターゲットの中心近傍、64bは
アルミニウムターゲットの左端近傍、64cはアルミニ
ウムターゲットの右端近傍である。65はターゲット6
4を密着して保持し、内部に給水管65aから冷却水を
流し、アルミニウムターゲット64を冷却するターゲッ
トホルダ(図示しないが冷却水の排水管が別にある)
で、かつ陰極である。
In the figure, 61 is a vacuum vessel, 62 is an anode having a flat upper surface 62a disposed below the vacuum vessel 61,
Reference numeral 63 denotes an integrated circuit wafer having a step (not shown) on the surface placed with the surface on which the film is formed on the upper surface of the anode 62 facing upward, and 63a denotes near the center of the integrated circuit wafer 63, and 63a.
b is near the left end of the integrated circuit wafer 63. Reference numeral 64 is an aluminum target larger than the integrated circuit wafer 63, which is arranged parallel to the upper surface 62a of the anode and is separated by a predetermined distance.
64a is near the center of the aluminum target, 64b is near the left end of the aluminum target, and 64c is near the right end of the aluminum target. 65 is the target 6
4, a target holder (not shown, which has a separate drainage pipe for cooling water) that holds 4 in close contact with the cooling water flowing from the water supply pipe 65a to cool the aluminum target 64.
And is the cathode.

【0005】66は真空容器61とターゲットホルダ6
5間を絶縁する絶縁リング、67はターゲットホルダ6
5と真空容器61間の放電を防止するシールド板、68
は陽極62と陰極65間にプラズマを閉じ込める電磁石
である。69は真空容器61の下部に配設された図示し
ないが排気ポンプに接続された排気管、70は真空容器
61にアルゴンガスを供給するガス配管である。
66 is a vacuum container 61 and a target holder 6
An insulating ring for insulating between 5 and 67 is a target holder 6
5, a shield plate for preventing discharge between the vacuum container 61 and the vacuum container 61, 68
Is an electromagnet for confining the plasma between the anode 62 and the cathode 65. Reference numeral 69 is an exhaust pipe provided under the vacuum container 61 and connected to an exhaust pump (not shown), and reference numeral 70 is a gas pipe for supplying argon gas to the vacuum container 61.

【0006】この装置の稼働方法を以下に説明する。ま
ず、アルミニウムターゲット64表面と陽極62間を略
65mm離して平行に配設する。つづいて、排気管69
から真空ポンプで排気したのちに、アルゴンガスをガス
配管70から供給し10-2Torrに保つ。つづいて、
ターゲットホルダ65に冷却水を流す。つづいて、電磁
石に通電し、ターゲットホルダ65と陽極62間に一定
電圧を一定時間印加する。
A method of operating this device will be described below. First, the surface of the aluminum target 64 and the anode 62 are disposed in parallel with each other with a distance of approximately 65 mm. Next, the exhaust pipe 69
After being evacuated with a vacuum pump, argon gas is supplied from the gas pipe 70 and kept at 10 −2 Torr. Then,
Cooling water is caused to flow through the target holder 65. Subsequently, the electromagnet is energized to apply a constant voltage between the target holder 65 and the anode 62 for a certain time.

【0007】図2のスパッタリング装置を用いて、半導
体ウェーハ表面に垂直段差を有する集積回路ウェーハの
中心部近傍(図2の63a)へのスパッタリングによる
蒸着膜の形成状態を図3(a)、(b)から説明する。
このとき、図2も合わせて用いて説明する。
Using the sputtering apparatus of FIG. 2, the state of formation of a vapor deposition film by sputtering in the vicinity of the central portion (63a in FIG. 2) of an integrated circuit wafer having a vertical step on the surface of a semiconductor wafer is shown in FIGS. It will be described from b).
At this time, description will be made with reference to FIG. 2 as well.

【0008】図3(a)において、1は集積回路ウェー
ハ、2は集積回路ウェーハ1の中心部近傍(図2の63
a)にドライエッチングで垂直に形成した凹部で、集積
回路ウェーハ表面1aから凹部の底面2aまでの深さは
1μm、凹部の左側側面2bと右側側面2c間の幅は1
μm、3はスパッタリングで形成した厚さ0.8μmの
アルミニウム電極で、凹部の側面2b、2cでは凹部の
底面2aに近付くほど薄くなっている。また、凹部の底
面2aは中間部が最も厚く凹部の側面2b、2cに近付
くほど薄くなっている。また、凹部2の上方にアルミニ
ウム電極3が最も凹部2の内側に突出した左側突出部3
aおよび右側突出部3bが形成される。この凹部の底面
2aと凹部の側面2b、2cの境界2d近傍ではアルミ
ニウム電極3は非常に薄く、ときとして接続されていな
い場合がある。
In FIG. 3A, reference numeral 1 is an integrated circuit wafer, 2 is a central portion of the integrated circuit wafer 1 (63 in FIG. 2).
In the concave portion vertically formed by dry etching in a), the depth from the integrated circuit wafer surface 1a to the bottom surface 2a of the concave portion is 1 μm, and the width between the left side surface 2b and the right side surface 2c of the concave portion is 1 μm.
μm and 3 are aluminum electrodes having a thickness of 0.8 μm formed by sputtering, and the side faces 2b and 2c of the recess become thinner as they approach the bottom face 2a of the recess. The bottom surface 2a of the recess is thickest in the middle portion and becomes thinner as it approaches the side surfaces 2b, 2c of the recess. In addition, the left side protruding portion 3 in which the aluminum electrode 3 protrudes most inside the recess 2 above the recess 2
a and the right protrusion 3b are formed. In the vicinity of the boundary 2d between the bottom surface 2a of the recess and the side surfaces 2b, 2c of the recess, the aluminum electrode 3 is very thin and sometimes is not connected.

【0009】スパッタリングで集積回路ウェーハ63の
中心近傍63aの凹部2のアルミニウム電極が図3
(a)のように形成される理由を説明する。アルミニウ
ムターゲットの中心近傍64aから垂直方向にスパッタ
リングされたアルミニウムは集積回路ウェーハの中心近
傍63aにアルミミニウム電極を形成する。垂直にスパ
ッタリングされたアルミニウムは、集積回路ウェーハ表
面1aと凹部の底面2aにアルミニウム電極3を形成す
る。凹部2内に飛翔してきたアルミニウムの一部はアル
ゴンイオンと衝突して、飛翔方向を変えて凹部の側面2
b、2cに薄いアルミニウム電極3を形成する。
By sputtering, the aluminum electrode in the recess 2 near the center 63a of the integrated circuit wafer 63 is shown in FIG.
The reason for forming as shown in (a) will be described. Aluminum vertically sputtered from the vicinity 64a of the center of the aluminum target forms an aluminum electrode in the vicinity 63a of the center of the integrated circuit wafer. Vertically sputtered aluminum forms aluminum electrodes 3 on the surface 1a of the integrated circuit wafer and on the bottom surface 2a of the recess. Part of the aluminum that has flown into the recess 2 collides with argon ions, changing the flight direction and changing the side surface 2 of the recess.
A thin aluminum electrode 3 is formed on b and 2c.

【0010】また、斜め方向にスパッタリングされたア
ルミニウムは大部分は直線的に進むので、アルミニウム
の飛び出す位置によってアルミニウムターゲットの左端
近傍64bから中心近傍64aに向かうにつれて、凹部
の右側側面2cの表面1a近傍のみから底面2a方向に
深い位置までアルミニウム電極3が形成する。アルミニ
ウムターゲットの右端近傍64cから中心近傍64aは
直進する成分では凹部の右側側面2cにはアルミニウム
電極3を形成しない。しかし、アルミニウムの一部はア
ルゴンイオンと衝突して、飛翔方向を変えて凹部2の影
の部分にも付着する。凹部の左側側面2bにも同じ理由
で同様のアルミニウム電極3が形成される。
Since most of the aluminum sputtered in the oblique direction travels linearly, as it goes from the left end vicinity 64b to the center vicinity 64a of the aluminum target depending on the position where the aluminum jumps out, the vicinity of the surface 1a of the right side surface 2c of the recess is close. The aluminum electrode 3 is formed from only to the deep position in the direction of the bottom surface 2a. The aluminum electrode 3 is not formed on the right side surface 2c of the recess in the component that goes straight from the right end vicinity 64c to the center vicinity 64a of the aluminum target. However, part of the aluminum collides with argon ions, changes the flight direction, and adheres to the shadow of the recess 2. A similar aluminum electrode 3 is formed on the left side surface 2b of the recess for the same reason.

【0010】つづいて、開口部の広い凹部へのアルミニ
ウム電極の形成状態を図3(b)から説明する。図3
(b)において、11は集積回路ウェーハ、12は集積
回路ウェーハ11の中心部近傍(図2の63a)にドラ
イエッチングで垂直に形成した凹部で、集積回路ウェー
ハ表面11aから凹部の底面12aまでの深さは1μ
m、凹部の左側側面12bと右側側面12c間の幅は2
μm、13はスパッタリングで形成した厚さ0.8μm
のアルミニウム電極で、凹部の側面12b、12cでは
凹部の底面12aに近付くほど薄くなっている。また、
凹部の底面12aは中間部が最も厚く凹部の側面12
b、12cに近付くほど薄くなっている。また、凹部1
2の上方にアルミニウム電極13が最も凹部12の内側
に突出した左側突出部13aおよび右側突出部13bが
形成される。この凹部の底面12aと凹部の側面12
b、12cの境界12d近傍でアルミニウム電極13は
非常に薄く、ときとしては、接続されていない場合があ
る。しかし、図3(a)の場合よりは発生しにくい。
Next, the formation state of the aluminum electrode in the recess having a wide opening will be described with reference to FIG. 3 (b). FIG.
In (b), 11 is an integrated circuit wafer, 12 is a recess formed vertically in the vicinity of the central portion of the integrated circuit wafer 11 (63a in FIG. 2) by dry etching, from the integrated circuit wafer surface 11a to the bottom surface 12a of the recess. The depth is 1μ
m, the width between the left side surface 12b and the right side surface 12c of the recess is 2
μm, 13 is 0.8 μm thick formed by sputtering
With the aluminum electrode of, the side surfaces 12b and 12c of the recess become thinner as they approach the bottom surface 12a of the recess. Also,
The bottom surface 12a of the recess has the thickest middle portion and the side surface 12 of the recess.
It becomes thinner as it gets closer to b and 12c. Also, the recess 1
A left side protruding portion 13a and a right side protruding portion 13b where the aluminum electrode 13 protrudes most inside the concave portion 12 are formed above 2. The bottom surface 12a of the recess and the side surface 12 of the recess
The aluminum electrode 13 is very thin near the boundary 12d between b and 12c, and sometimes it is not connected. However, it is less likely to occur than in the case of FIG.

【0011】スパッタリングで集積回路ウェーハ63の
中心近傍63aの凹部12のアルミニウム電極が図3
(b)のように形成される理由を説明する。アルミニウ
ムターゲットの中心近傍64aから垂直方向にスパッタ
リングされたアルミニウムは集積回路ウェーハの中心近
傍63aにアルミニウム電極を形成する。垂直にスパッ
タリングされたアルミニウムは、集積回路ウェーハ表面
11aと凹部の底面12aにアルミニウム電極13を形
成する。凹部12内に飛翔してきたアルミニウムの一部
はアルゴンガスと衝突して、飛翔方向を変えて凹部の側
面12b、12cに薄いアルミニウム電極13を形成す
る。
By sputtering, the aluminum electrode in the recess 12 near the center 63a of the integrated circuit wafer 63 is shown in FIG.
The reason for forming as shown in (b) will be described. Aluminum vertically sputtered from the vicinity 64a of the center of the aluminum target forms an aluminum electrode in the vicinity 63a of the center of the integrated circuit wafer. Vertically sputtered aluminum forms aluminum electrodes 13 on the surface 11a of the integrated circuit wafer and on the bottom surface 12a of the recess. Part of the aluminum that has flown into the recess 12 collides with argon gas to change the flight direction and form thin aluminum electrodes 13 on the side surfaces 12b and 12c of the recess.

【0012】また、斜め方向にスパッタリングされたア
ルミニウムは大部分は直線的に進むので、アルミニウム
の飛び出す位置がアルミニウムターゲットの左端近傍6
4bから中心近傍64aに向かうにつれて、飛び出した
アルミニウムは凹部の右側側面12cの表面11a近傍
のみから底面12a方向に深い位置までアルミニウム電
極13が形成する。アルミニウムターゲットの右端近傍
64cから中心近傍64aは凹部の右側側面12cには
アルミニウム電極13を付着はしない。しかし、アルミ
ニウムの一部はアルゴンガスと衝突して、飛翔方向を変
えて凹部12の影の部分にも付着する。凹部の左側側面
12bにも同じ理由で同様のアルミニウム電極13が形
成される。
Since most of the aluminum sputtered in the oblique direction advances linearly, the position where the aluminum jumps out is near the left end 6 of the aluminum target.
As the aluminum protrudes from 4b toward the center 64a, the aluminum electrode 13 is formed from only the vicinity of the surface 11a of the right side surface 12c of the recess to a position deeper in the direction of the bottom surface 12a. The aluminum electrode 13 is not attached to the right side surface 12c of the recess from the right end vicinity 64c to the center vicinity 64a of the aluminum target. However, part of the aluminum collides with the argon gas, changes the flight direction, and adheres to the shadow of the recess 12. A similar aluminum electrode 13 is formed on the left side surface 12b of the recess for the same reason.

【0013】しかし、凹部の側面12b、12c間が図
3(a)より広いために、アルミニウムターゲット中心
近傍64aから図3(a)と同じ距離ターゲット左端近
傍64b側に離れても、凹部の右側側面12cのより凹
部の底面12a近くまでアルミニウムが付着してアルミ
ニウム電極13が形成される。したがって、凹部の底面
12aと凹部の側面12b、12cとの境界12dでの
アルミニウム電極13が断線する確率は少なくなる。
However, since the side surfaces 12b and 12c of the recess are wider than those in FIG. 3A, even if the distance from the vicinity 64a of the center of the aluminum target is the same as that of FIG. Aluminum adheres to the side surface 12c closer to the bottom surface 12a of the concave portion to form the aluminum electrode 13. Therefore, the probability that the aluminum electrode 13 is disconnected at the boundary 12d between the bottom surface 12a of the recess and the side surfaces 12b and 12c of the recess is reduced.

【0014】これは、凹部の側面12b、12c間が広
いために、凹部の左側側面12bにはアルミニウムター
ゲット64のより右端近傍64cに近いところからスパ
ッタリングされたアルミニウムが付着するためである。
凹部の右側側面12cも同様である。
This is because the space between the side surfaces 12b and 12c of the recess is large, and thus the aluminum sputtered from the portion closer to the right end 64c of the aluminum target 64 adheres to the left side surface 12b of the recess.
The same applies to the right side surface 12c of the recess.

【0015】ここで、深さ/幅をアスペクト比と言い、
この比が集積回路の微細化、集積度の向上にともない最
近は大きくなってきて1以上になっている。ここで、ア
スペクト比は図3(a)では1、図3(b)では0.5
である。
Here, the depth / width is called an aspect ratio,
This ratio has recently become larger with the miniaturization of integrated circuits and the improvement of the degree of integration, and has become 1 or more. Here, the aspect ratio is 1 in FIG. 3A and 0.5 in FIG. 3B.
It is.

【0016】また、このような垂直段差を有する半導体
集積回路ウェーハの周辺部のうち左辺部近傍へのスパッ
タリングの蒸着膜の形成状態を図4から説明する。この
とき、図2も合わせて用いて説明する。図4において、
21は集積回路ウェーハ、22は集積回路ウェーハ21
の左端近傍(図2の63b)にドライエッチングで垂直
に形成した凹部で、集積回路ウェーハ表面21aから凹
部の底面22aまでの深さは1μm、凹部の左側側面2
2bと右側側面22c間の幅は1μm、23はスパッタ
リングで形成した厚さ0.8μmのアルミニウム電極
で、凹部の側面22b、22cは凹部の底面2aに近付
くほど薄くなっている。しかも、右側側面22cが、左
側側面22bより同じ凹部22の深さでのアルミニウム
電極23の厚さが薄い。また、凹部の底面22aは中間
部が最も厚く凹部の側面22b、22cに近付くほど薄
くなっている。また、凹部22の上方にアルミニウム電
極23が最も凹部22の内側に突出した左側突出部23
aおよび右側突出部23bが形成される。この凹部の底
面22aと凹部の側面22b、22cの境界22d近傍
でアルミニウム電極3が接続されていない場合がある。
このとき、凹部の右側側面22cのアルミニウム電極2
3が薄く、この部分で接続されていない確率が高い。
The state of formation of the deposited film by sputtering near the left side of the peripheral portion of the semiconductor integrated circuit wafer having such a vertical step will be described with reference to FIG. At this time, description will be made with reference to FIG. In FIG.
21 is an integrated circuit wafer, 22 is an integrated circuit wafer 21
Is a recess formed vertically by dry etching near the left end of the recess (63b in FIG. 2), the depth from the integrated circuit wafer surface 21a to the bottom surface 22a of the recess is 1 μm, and the left side surface 2 of the recess is
The width between 2b and the right side surface 22c is 1 μm, 23 is an aluminum electrode having a thickness of 0.8 μm formed by sputtering, and the side surfaces 22b and 22c of the recess are thinner as they approach the bottom surface 2a of the recess. Moreover, the thickness of the aluminum electrode 23 on the right side surface 22c is smaller than that of the left side surface 22b at the same depth of the recess 22. The bottom surface 22a of the recess is thickest in the middle portion and becomes thinner as it approaches the side surfaces 22b and 22c of the recess. Further, the aluminum electrode 23 above the recess 22 has the left side protruding portion 23 protruding most inside the recess 22.
a and the right side protruding portion 23b are formed. The aluminum electrode 3 may not be connected in the vicinity of the boundary 22d between the bottom surface 22a of the recess and the side surfaces 22b and 22c of the recess.
At this time, the aluminum electrode 2 on the right side surface 22c of the recess is
3 is thin, and there is a high probability that no connection is made in this part.

【0017】スパッタリングで集積回路ウェーハ63の
左端近傍63bの凹部22のアルミニウム電極23が図
4のように形成される理由を説明する。アルミニウムタ
ーゲットの左端近傍64bから垂直方向にスパッタリン
グされたアルミニウムは集積回路ウェーハの左端近傍6
3bのにアルミミニウム電極を形成する。垂直にスパッ
タリングされるために、集積回路ウェーハ表面21aと
凹部の底面22aにアルミニウム電極を形成する。凹部
22内に飛翔してきたアルミニウムの一部はアルゴンイ
オンと衝突して、飛翔方向を変えて凹部の側面2b、2
cにより薄いアルミニウム電極3を形成する。
The reason why the aluminum electrode 23 in the recess 22 near the left end 63b of the integrated circuit wafer 63 is formed by sputtering as shown in FIG. 4 will be described. Aluminum vertically sputtered from the left end vicinity 64b of the aluminum target is the left end vicinity 6 of the integrated circuit wafer.
An aluminum electrode is formed on 3b. Aluminum electrodes are formed on the surface 21a of the integrated circuit wafer and on the bottom surface 22a of the recess for vertical sputtering. Part of the aluminum that has flown into the recess 22 collides with argon ions and changes the flight direction, so that the side surfaces 2b, 2b of the recess 2
A thin aluminum electrode 3 is formed by c.

【0018】また、斜め方向にスパッタリングされたア
ルミニウムは大部分は直線的に進むので、アルミニウム
の飛び出した位置によりアルミニウムターゲットの右端
近傍64Cから左端近傍64bに向かうにつれて、凹部
の左側側面22bの表面21a近傍のみから底面22a
方向に深い位置までアルミニウム電極23が形成され
る。アルミニウムターゲットの右端近傍64cから左端
近傍64bまではアルミニウム直進成分としては凹部の
右側側面22cにはアルミニウム電極23を付着しな
い。しかし、アルミニウムターゲット64からアルミニ
ウムターゲットの左端近傍64bにスパッタしたアルミ
ニウムの一部はアルゴンガスと衝突して、スパッタリン
グ方向を変えて凹部の右側側面22cにも極小量付着し
アルミニウム電極3が形成される。
Most of the obliquely sputtered aluminum advances linearly. Therefore, the surface 21a of the left side surface 22b of the recess is moved from the right end vicinity 64C to the left end vicinity 64b of the aluminum target due to the position where the aluminum protrudes. Only near the bottom 22a
The aluminum electrode 23 is formed to a position deep in the direction. The aluminum electrode 23 does not adhere to the right side surface 22c of the recess as a straight-ahead component of aluminum from the right end vicinity 64c to the left end vicinity 64b of the aluminum target. However, a part of the aluminum sputtered from the aluminum target 64 to the left end vicinity 64b of the aluminum target collides with the argon gas, changes the sputtering direction, and adheres to the right side surface 22c of the recess in a very small amount to form the aluminum electrode 3. .

【0019】しかし、低電圧になると、垂直方向成分は
すくなくなり、傾斜してスパッタリングされる量が多く
なる。また、スパッタリングされたアルミニウムのエネ
ルギーが小さく、アルゴン原子と衝突してスパッタリン
グ方向が変わりやすい。したがって、アルミニウムター
ゲットの右端近傍64cから左端近傍64bまでからス
ッパッタリングされたアルミニウムは凹部の右側側面2
2cにも付着してアルミニウム電極23を形成する。
However, when the voltage becomes low, the vertical component becomes thin, and the amount of obliquely sputtering increases. In addition, the energy of sputtered aluminum is small, and the sputtering direction is likely to change due to collision with argon atoms. Therefore, the aluminum sputtered from the vicinity of the right end 64c of the aluminum target to the vicinity of the left end 64b is the right side surface 2 of the recess.
The aluminum electrode 23 is formed by adhering also to 2c.

【0020】したっがって、低電圧では凹部の両側面2
2b、22cに略等量アルミニウムが付着し成膜を形成
する。
Therefore, at low voltage, both sides 2 of the recess are
Almost equal amounts of aluminum adhere to 2b and 22c to form a film.

【0021】スパッタリング物質により、垂直方向成分
の多い電圧と少ない電圧は異なり、垂直方向成分の比率
も異なる。
Depending on the sputtering material, the voltage with a large amount of vertical component and the voltage with a small amount of vertical component are different, and the ratio of the vertical component is also different.

【0022】本説明では、1枚づつスパッタリングする
装置について説明したが、多数枚を一度にスパッタリン
グする場合も同様である。ウェーハの左端近傍が、陽極
の左端近傍のウェーハと言う具合に異なるのみである。
In this description, the apparatus for sputtering one sheet at a time has been described, but the same applies to the case of sputtering a large number of sheets at one time. The only difference is that the vicinity of the left end of the wafer is the wafer near the left end of the anode.

【0023】[0023]

【発明が解決しようとする課題】凹部を有する集積回路
ウェーハにスパッタリング法で成膜するときに、図3
(a)に示したように、アスペクト比が大きくなると側
面2bの底面2a近傍の電極金属が薄くなり、ついには
断線すると言う問題があった。
When a film is formed by a sputtering method on an integrated circuit wafer having a concave portion, as shown in FIG.
As shown in (a), when the aspect ratio is increased, the electrode metal in the vicinity of the bottom surface 2a of the side surface 2b becomes thin, and finally there is a problem that the wire is broken.

【0024】また高電圧では垂直にスパッタリングされ
る成分が多くなり、底面2aにも、比較的付着しやすく
なるものの、スパッタされた粒子の直進性が強く、ウェ
ーハ外周部における凹部22の外側の側面22bと内側
の側面22cとの付着の差が著しくなり内側の側面22
cで極端に薄くなる。
At a high voltage, more components are vertically sputtered and relatively easily adhere to the bottom surface 2a, but the straightness of the sputtered particles is strong, and the outer side surface of the recess 22 in the outer peripheral portion of the wafer is large. The difference in adhesion between the inner side surface 22c and the inner side surface 22c becomes remarkable.
It becomes extremely thin with c.

【0025】また低電圧では傾斜してスパッタリングさ
れる成分が多く、エネルギーが小さいために、アルゴン
と衝突して散乱し、凹部の側面にスパッタリングされた
物質が多く付着し、凹部の開口部を塞ぎ凹部の底面には
スパッタリングされた物質の付着が少ない。
Further, at a low voltage, many components are inclined and sputtered, and the energy is small, so that they collide with argon and are scattered, and a large amount of the sputtered substance adheres to the side surface of the concave portion, blocking the opening of the concave portion. There is little adhesion of sputtered material to the bottom of the recess.

【0026】このように、スパッタリングは複雑な表面
の形態をもつ集積回路の全面を一様に覆うことはかなり
難しい。それは突起の影の部分に原子が入り込めないシ
ャドーイングがおこるからである。とくに階段状に形態
が変化しているところで、階段の側面まで薄膜をつける
こと即ちステップカバレッジは重要な課題になってい
る。
Thus, it is quite difficult for sputtering to uniformly cover the entire surface of an integrated circuit having a complicated surface morphology. This is because shadowing occurs where atoms cannot enter the shadow of the protrusion. Particularly, where the shape changes in a stepwise manner, it is an important subject to attach a thin film to the side surface of the staircase, that is, step coverage.

【0027】[0027]

【課題を解決するための手段】本発明は上記課題を解決
するために提案されたもので、可変に電圧を印加する電
源を有し、真空容器内に配置された基体表面に成膜する
スパッタリング装置を用いて段差を有する基体表面に成
膜する方法であって、スパッタリング電圧を高電圧印加
の後に低電圧印加するスパッタリング方法を提供する。
DISCLOSURE OF THE INVENTION The present invention has been proposed to solve the above-mentioned problems and has a power supply for variably applying a voltage, and sputtering for forming a film on the surface of a substrate arranged in a vacuum container. Provided is a method for forming a film on a surface of a substrate having a step using an apparatus, in which a low voltage is applied after applying a high voltage.

【0028】また、高電圧印加のまえに、高電圧に上昇
する印加電圧上昇期間を有するスパッタリング方法を提
供する。
Further, there is provided a sputtering method having an applied voltage rising period in which the voltage is increased to a high voltage before the high voltage is applied.

【0029】また、スパッタリング電圧が高電圧印加か
ら低電圧印加に低下する印加電圧低下期間を有するスパ
ッタリング方法を提供する。
Also provided is a sputtering method having an applied voltage decreasing period in which the sputtering voltage is decreased from high voltage application to low voltage application.

【0030】また、高電圧印加を一定期間継続する印加
電圧一定期間の後に低電圧印加に低下する印加電圧低下
期間を有するスパッタリング方法を提供する。
Also provided is a sputtering method having an applied voltage lowering period in which a high voltage is applied for a certain period of time and then a low voltage is applied after a fixed period of applied voltage.

【0031】また、印加電圧低下期間に時間の経過とと
もにスパッタリング電圧を低下させるスパッタリング方
法を提供する。
Also provided is a sputtering method in which the sputtering voltage is lowered with the passage of time during the applied voltage lowering period.

【0032】また、スパッタリング電圧が複数の印加電
圧一定期間を有し、高電圧の印加電圧一定期間の後に低
電圧の印加電圧一定期間を有するスパッタリング方法を
提供する。
Also provided is a sputtering method in which the sputtering voltage has a plurality of applied voltage constant periods, and the low voltage applied voltage constant period is followed by the high voltage applied voltage constant period.

【0033】また、高電圧の印加電圧一定期間後に直ち
に低電圧の印加電圧一定期間に移るスパッタリング方法
を提供する。
Also provided is a sputtering method in which immediately after a high voltage applied voltage constant period, a low voltage applied voltage constant period is entered.

【0034】また、高電圧と前記低電圧の比が1.3以
上であるスパッタリング方法を提供する。
Also provided is a sputtering method in which the ratio of the high voltage to the low voltage is 1.3 or more.

【0035】上記の「高い電圧」とか「低い電圧」の文
語は絶対的な基準により与えられるものではない。ター
ゲットの材質により、同じスパッタリング電圧でもスパ
ッタ方向が垂直な成分の比率が異なり、適正な効果を効
果を上げるためには材料ごとにスパッタ電圧を選択する
必要がある。
The above terms "high voltage" and "low voltage" are not given by absolute criteria. Depending on the material of the target, the ratio of the components in which the sputtering direction is vertical is different even with the same sputtering voltage, and it is necessary to select the sputtering voltage for each material in order to obtain the appropriate effect.

【0036】いずれの材料においてもスパッタリング電
圧が高いほど、垂直にスパッタされる比率が増加するの
で、成膜の早い段階で比較的高い電圧でスパッタを行
い、後の段階でより低い電圧でスパッタすることを意味
している。
In any of the materials, the higher the sputtering voltage is, the higher the ratio of vertically sputtered is. Therefore, sputtering is performed at a relatively high voltage in the early stage of film formation and at a lower voltage in a later stage. It means that.

【0037】[0037]

【発明の実施の形態】直流スパッタリング装置でアルミ
ニウムスパッタリングする場合の本発明に係わるスパッ
タリング電圧と時間の関係を図1に示す。図1(a)は
アルミニウム電極に最初は垂直方向成分の多い高電圧A
を印加し、徐々に電圧を下げながらスパッタリングして
印加電圧低下期間であるt1 時間で低電圧Bまで低下さ
せる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 1 shows the relationship between sputtering voltage and time according to the present invention when aluminum sputtering is performed with a DC sputtering apparatus. FIG. 1 (a) shows that the aluminum electrode initially has a high voltage A with many vertical components.
Is applied, and sputtering is performed while gradually lowering the voltage, and the voltage is lowered to the low voltage B in the applied voltage lowering period t1 hour.

【0038】最初に集積回路ウェーハ表面および凹部の
底面にスパッタリング物質を堆積させる垂直方向への飛
翔成分の多い高電圧Aを印加し、つづいて、垂直方向へ
の飛翔成分の少ない低電圧Bまで徐々に下げることによ
り、徐々に垂直方向への飛翔成分を減少させる。傾斜し
た方向へ飛翔してスパッタリングされたアルミニウムや
アルゴンガスとの衝突で飛翔方向を変えたアルミニウム
を増加させ、凹部の側面に付着させ、凹部の側面と底面
との間に切れ目のないアルミニウム電極を形成する。
First, a high voltage A having a large vertical flight component for depositing a sputtering substance on the surface of the integrated circuit wafer and the bottom surface of the recess is applied, and then a low voltage B having a small vertical flight component is gradually applied. By lowering to, the flight component in the vertical direction is gradually reduced. Increased aluminum flying in an inclined direction and sputtered aluminum or aluminum whose flight direction was changed by collision with argon gas was made to adhere to the side surface of the recess, and an aluminum electrode with no break was formed between the side surface and the bottom surface of the recess. Form.

【0039】図1(b)は最初は垂直方向への飛翔成分
の多い高電圧Aを高電圧印加一定期間としてt2 時間印
加し、つづいて、徐々に垂直成分の少ない低電圧Bまで
印加電圧低下期間(t3 −t2 )かけて徐々に下げるこ
とにより、徐々に垂直方向への飛翔成分を減少させる。
傾斜した方向へ飛翔してスパッタリングされたアルミニ
ウムやアルゴンガスとの衝突で飛翔方向を変えたアルミ
ニウムを増加させ、凹部の側面に付着させ、凹部の側面
と底面との間に切れ目のないアルミニウム電極を形成す
る。
In FIG. 1 (b), initially, a high voltage A with many vertical flight components is applied for a period of t2 for a fixed period of high voltage application, and then the applied voltage gradually decreases to a low voltage B with few vertical components. By gradually lowering over the period (t3 -t2), the flight component in the vertical direction is gradually reduced.
Increased aluminum flying in an inclined direction and sputtered aluminum or aluminum whose flight direction was changed by collision with argon gas was made to adhere to the side surface of the recess, and an aluminum electrode with no break was formed between the side surface and the bottom surface of the recess. Form.

【0040】図1(c)は最初は垂直方向への飛翔成分
の多い高電圧Aを印加電圧一定期間としてt4 時間連続
印加し、つづいて、垂直方向への飛翔成分の少ない低電
圧Bを印加電圧一定期間として(t5 −t4 )時間印加
する。傾斜した方向へ飛翔してスパッタリングされたア
ルミニウムやアルゴンガスとの衝突で飛翔方向を変えた
アルミニウムを増加させ、凹部の側面に付着させ、凹部
の側面と底面との間に切れ目のないアルミニウム電極を
形成する。
In FIG. 1 (c), a high voltage A with a large amount of vertical flight components is continuously applied for t4 hours for a constant application voltage period, and then a low voltage B with a small amount of vertical flight components is applied. The voltage is applied for a fixed period of time (t5-t4). Increased aluminum flying in an inclined direction and sputtered aluminum or aluminum whose flight direction was changed by collision with argon gas was made to adhere to the side surface of the recess, and an aluminum electrode with no break was formed between the side surface and the bottom surface of the recess. Form.

【0041】上記の高電圧を最初に印加する必要はな
く、設備の特性を考慮して低電圧印加から短時間で印加
電圧を上昇させて高電圧印加にしてもよい。
It is not necessary to apply the above-mentioned high voltage first, and in consideration of the characteristics of the equipment, the applied voltage may be increased in a short time from the low-voltage application to the high-voltage application.

【0042】高電圧と低電圧の比を1.3以上にすれば
ステップカバレッジ不良の低減に効果がある。
If the ratio of the high voltage to the low voltage is 1.3 or more, the step coverage defect can be effectively reduced.

【0043】最初の垂直方向への飛翔成分の多い高電圧
で集積回路ウェーハ表面および凹部の底面にアルミニウ
ムを一定時間堆積させ、つづいて、垂直方向成分の少な
い低電圧を一定時間印加することにより、傾斜してスパ
ッタリングされたアルミニウムをアルゴンイオンとの衝
突で飛翔方向を変えて、凹部の側面に付着させ、凹部の
側面と底面の間に切れ目のないアルミニウム電極を形成
する。すなわち、ステップカバレッジが改善される。
First, aluminum is deposited on the surface of the integrated circuit wafer and the bottoms of the recesses for a certain period of time with a high voltage having a large vertical flight component, and then a low voltage with a small amount of vertical component is applied for a certain period of time. The tilted and sputtered aluminum is changed in the flight direction by collision with argon ions and attached to the side surface of the recess to form a continuous aluminum electrode between the side surface and the bottom surface of the recess. That is, the step coverage is improved.

【0044】本発明は、アルミニウムのスパッタリング
に限定されるものではなく、他の金属や金属以外にも適
用できる。
The present invention is not limited to aluminum sputtering, but can be applied to other metals and other than metals.

【0045】また、集積回路ウェーハに限定されるもの
ではなく、表面に凹凸を有するものに適用できる。
Further, the present invention is not limited to the integrated circuit wafer, but can be applied to those having irregularities on the surface.

【0046】また、スパッタリング装置は直流スパッタ
リング装置に限るものではない。
The sputtering apparatus is not limited to the DC sputtering apparatus.

【0047】[0047]

【実施例】本発明の方法をアルミニウムのスパッタリン
グに適用した実施例を図1(b)から説明する。従来は
12KWで50秒印加していた。このときの、ステップ
カバレッジの不具合に起因する特性不良が略2%あっ
た。
EXAMPLE An example in which the method of the present invention is applied to aluminum sputtering will be described with reference to FIG. Conventionally, it was applied at 12 kW for 50 seconds. At this time, there was about 2% of characteristic defects due to the problem of step coverage.

【0048】一方、アルミニウム電極と集積回路ウェー
ハの位置関係を、従来と同様にアルミニウム電極と集積
回路ウエーハの間隔を略65mmの間隔で略平行に保持
した場合に、本発明の印加電圧と時間の関係は、最初2
0KVの電圧を5秒加え、その後電圧を徐々に低下させ
ながら30秒で10KVまで下げる。
On the other hand, when the positional relationship between the aluminum electrode and the integrated circuit wafer is kept substantially parallel with the distance between the aluminum electrode and the integrated circuit wafer at a distance of about 65 mm as in the conventional case, the applied voltage and time of the present invention are changed. Relationship is first 2
A voltage of 0 KV is applied for 5 seconds, and then the voltage is gradually reduced to 10 KV in 30 seconds.

【0049】従来の一定電圧を印加する方法でステップ
カバレッジに起因する特性不良が2%あったが、本実施
例の電圧印加方法では0%になった。
The conventional method for applying a constant voltage had a characteristic defect of 2% due to step coverage, but the voltage applying method of the present example resulted in 0%.

【0050】[0050]

【発明の効果】本発明によれば、スパッタリング電圧を
垂直方向成分の多い高電圧にして、集積回路ウェーハ表
面および凹部の底へのスパッタリング量を多くしたの
ち、スパッタリング電圧を垂直方向成分の少ない低電圧
に下げる。このことにより、傾斜してスパッタリングさ
れたアルミニウムやアルゴンガスとの衝突で飛翔方向を
変えたアルミニウムを増加して、凹部の側面に付着さ
せ、凹部の側面と底面の間に切れ目のないアルミニウム
電極を形成する。
According to the present invention, the sputtering voltage is set to a high voltage having a large vertical component to increase the amount of sputtering on the surface of the integrated circuit wafer and the bottom of the recess, and then the sputtering voltage is reduced to a low vertical component. Reduce to voltage. This increases the tilted sputtered aluminum or aluminum whose flight direction has been changed by collision with argon gas, and attaches it to the side surface of the recess to form a continuous aluminum electrode between the side surface and the bottom surface of the recess. Form.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明のスパッタリング電圧と時間の関係FIG. 1 Relationship between sputtering voltage and time according to the present invention

【図2】 スパッタリング装置の断面図FIG. 2 is a sectional view of a sputtering device.

【図3】 従来の集積回路ウェーハの中心部近傍の凹部
の断面図
FIG. 3 is a cross-sectional view of a recess near the center of a conventional integrated circuit wafer.

【図4】 従来の集積回路ウェーハの左端近傍の凹部の
断面図
FIG. 4 is a sectional view of a recess near the left end of a conventional integrated circuit wafer.

【符号の説明】[Explanation of symbols]

A 高電圧 B 低電圧 A high voltage B low voltage

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】可変に電圧を印加する電源を有し、真空容
器内に配置された基体表面に成膜するスパッタリング装
置を用いて段差を有する基体表面に成膜する方法であっ
て、スパッタリング電圧を高電圧印加の後に低電圧印加
することを特徴とするスパッタリング方法。
1. A method of forming a film on a surface of a substrate having a step using a sputtering apparatus for forming a film on the surface of a substrate arranged in a vacuum container, the method comprising a power source for variably applying a voltage, comprising a sputtering voltage. Is applied after a high voltage is applied, and a low voltage is applied.
【請求項2】前記高電圧印加のまえに、前記高電圧に上
昇する印加電圧上昇期間を有することを特徴とする請求
項1記載のスパッタリング方法。
2. The sputtering method according to claim 1, further comprising an applied voltage rising period during which the high voltage is applied before the high voltage is applied.
【請求項3】前記スパッタリング電圧が前記高電圧印加
から前記低電圧印加に低下する印加電圧低下期間を有す
ることを特徴とする請求項1または請求項2記載のスパ
ッタリング方法。
3. The sputtering method according to claim 1 or 2, wherein the sputtering voltage has an applied voltage decreasing period during which the high voltage is applied to the low voltage.
【請求項4】前記高電圧印加を一定期間継続する印加電
圧一定期間の後に前記低電圧印加に低下する印加電圧低
下期間を有することを特徴とする請求項3記載のスパッ
タリング方法。
4. The sputtering method according to claim 3, further comprising an applied voltage decreasing period in which the high voltage is applied for a fixed period of time, and thereafter, the applied voltage is reduced to the low voltage.
【請求項5】前記印加電圧低下期間に時間の経過ととも
に前記スパッタリング電圧を低下させることを特徴とす
る請求項3または請求項4記載のスパッタリング方法。
5. The sputtering method according to claim 3, wherein the sputtering voltage is lowered with the passage of time during the applied voltage lowering period.
【請求項6】前記スパッタリング電圧が複数の印加電圧
一定期間を有し、前記高電圧の印加電圧一定期間の後に
前記低電圧の印加電圧一定期間を有することを特徴とす
る請求項1または請求項2記載のスパッタリング方法。
6. The method according to claim 1, wherein the sputtering voltage has a plurality of applied voltage constant periods, and the low voltage has a constant applied voltage period after the high voltage applied voltage constant period. 2. The sputtering method according to 2.
【請求項7】前記高電圧の印加電圧一定期間後に直ちに
前記低電圧の印加電圧一定期間に移ることを特徴とする
請求項6記載のスパッタリング方法。
7. The sputtering method according to claim 6, wherein the low voltage applied voltage constant period is immediately followed by the low voltage applied voltage constant period.
【請求項8】前記高電圧と前記低電圧の比が1.3以上
であることを特徴とする請求項1、請求項2、請求項
3、請求項4、請求項5、請求項6および請求項7に記
載のスパッタリング方法。
8. The ratio of the high voltage to the low voltage is 1.3 or more, claim 1, claim 2, claim 3, claim 4, claim 5, claim 6, and claim 6. The sputtering method according to claim 7.
JP1348296A 1996-01-30 1996-01-30 Sputtering method Pending JPH09209138A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1348296A JPH09209138A (en) 1996-01-30 1996-01-30 Sputtering method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1348296A JPH09209138A (en) 1996-01-30 1996-01-30 Sputtering method

Publications (1)

Publication Number Publication Date
JPH09209138A true JPH09209138A (en) 1997-08-12

Family

ID=11834346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1348296A Pending JPH09209138A (en) 1996-01-30 1996-01-30 Sputtering method

Country Status (1)

Country Link
JP (1) JPH09209138A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811411A (en) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 Through hole manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103811411A (en) * 2012-11-13 2014-05-21 上海华虹宏力半导体制造有限公司 Through hole manufacturing method

Similar Documents

Publication Publication Date Title
US5780357A (en) Deposition process for coating or filling re-entry shaped contact holes
US20090183984A1 (en) Seed Film Forming Method, Plasma-Assisted Film Forming System and Storage Medium
JP4947834B2 (en) Damage-free coating engraving deposition method
JPH10223608A (en) Manufacture of semiconductor device
US6444099B1 (en) Ionizing sputtering method
EP3140851A1 (en) Collimator for use in substrate processing chambers
JP2001185510A (en) Electric plating barrier layer
JP2004107688A (en) Bias sputtering film deposition method and bias sputtering film deposition system
JP6171108B2 (en) Film forming apparatus and film forming method
JPS61170050A (en) Formation of low resistance contact
JPH10330932A (en) Sputtering device
JPH06158299A (en) Method and device for forming thin film and integrated circuit device
JPH09209138A (en) Sputtering method
JPH09330890A (en) Method for forming metal thin film
KR20100035607A (en) Confining magnets in sputtering chamber
CN114927413A (en) Sputtering method for adhesion metal layer and manufacturing method for semiconductor device
US20120121818A1 (en) Coating surface processing method and coating surface processing apparatus
JPH0684539B2 (en) Thin film formation method by sputtering
JP2002373887A (en) Etching system for high dielectric
KR100200499B1 (en) Method of manufacturing inter-connector in semiconductor device
JPH1140545A (en) Manufacture of semiconductor device
JPH08203828A (en) Method and equipment for sputtering
JPH07292474A (en) Production of thin film
JPH10130832A (en) Low-pressure remote sputtering system
JP3120513B2 (en) Dry etching method