JPH0684539B2 - Thin film formation method by sputtering - Google Patents
Thin film formation method by sputteringInfo
- Publication number
- JPH0684539B2 JPH0684539B2 JP28165284A JP28165284A JPH0684539B2 JP H0684539 B2 JPH0684539 B2 JP H0684539B2 JP 28165284 A JP28165284 A JP 28165284A JP 28165284 A JP28165284 A JP 28165284A JP H0684539 B2 JPH0684539 B2 JP H0684539B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film
- substrate
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Physical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） こと発明は、ステップカバレッジを改善したスパッタリ
ングによる薄膜形成方法に関する。Description: TECHNICAL FIELD The present invention relates to a method for forming a thin film by sputtering with improved step coverage.
（従来の技術） 従来は、接地電極側に基板を載置し、非接地電極側のタ
ーゲットからのスパッタ原子を、基板上に堆積させて薄
膜を形成するようにしていた。(Prior Art) Conventionally, a substrate was placed on the ground electrode side, and sputtered atoms from a target on the non-ground electrode side were deposited on the substrate to form a thin film.
この従来の方法では、基板１の平坦部２の膜厚に対し
て、凹部３側面の薄膜の堆積速度が遅くなるので、その
凹部３側面の膜厚が薄くなる傾向にある。そして、上記
平坦部２の膜厚をT0とし、凹部３の最少膜厚部分の膜厚
をＴとすると、T/T0をステップカバレッジと定義でき
る。In this conventional method, the deposition rate of the thin film on the side surface of the concave portion 3 is slower than the film thickness of the flat portion 2 of the substrate 1, so that the film thickness on the side surface of the concave portion 3 tends to be thin. When the film thickness of the flat portion 2 is T 0 and the film thickness of the minimum film thickness portion of the recess 3 is T, T / T 0 can be defined as step coverage.
このステップカバレッジT/T0の値は、凹部３の深さＨが
深くなればなるほど、また、凹部３の幅Ｗが狭くなれば
なるほど小さくなる。このようにステップカバレッジT/
T0の値が小さくなると、実際の使用において、いろいろ
な不都合を生じるので、その改善が大きな問題になって
いる。特に、最近の高集積化されたLSIのコンタクトホ
ール部におけるステップカバレッジの改善は急を要する
問題になっている。The value of the step coverage T / T 0 becomes smaller as the depth H of the recess 3 becomes deeper and as the width W of the recess 3 becomes narrower. Thus step coverage T /
When the value of T 0 becomes small, various problems occur in actual use, and the improvement thereof is a big problem. In particular, improvement of step coverage in contact holes of highly integrated LSIs has become an urgent issue.
そして、このステップカバレッジを改善するものとし
て、バイアススパッタ法が従来から知られている。The bias sputtering method has been conventionally known as a method for improving this step coverage.
このバイアススパッタ法は、カソード電極に電圧を印加
してスパッタリングをし、このスパッタ原子によって基
板上に薄膜を堆積させると同時に、当該基板を保持して
いる電極にバイアス電圧を印加して、上記薄膜を再スパ
ッタすなわちエッチングする方法である。In this bias sputtering method, a voltage is applied to a cathode electrode to perform sputtering, and a thin film is deposited on a substrate by the sputtered atoms, and at the same time, a bias voltage is applied to an electrode holding the substrate to generate the thin film. Is a method of re-sputtering, that is, etching.
このときには、凹部３の側面が再スパッタされにくく、
主に平坦部が再スパッタされるので、凹部３の側面の成
膜速度は、平坦部よりも相対的に速くなる。そのために
膜厚Ｔが十分に大きくなるので、ステップカバレッジが
改善される。At this time, the side surface of the recess 3 is less likely to be re-sputtered,
Since the flat portion is mainly re-sputtered, the film forming rate on the side surface of the concave portion 3 is relatively faster than that of the flat portion. Therefore, the film thickness T becomes sufficiently large, so that the step coverage is improved.
（本考案が解決しようとする問題点） 上記のようにした従来のバイアススパッタ法によれば、
そのステップカバレッジは改善されるが、次のような別
の問題を発生する。(Problems to be solved by the present invention) According to the conventional bias sputtering method as described above,
Although its step coverage is improved, it introduces another problem:
すなわち、このバイアススパッタ法では、基板へのイオ
ン衝撃によるダメージが大きいので、基板の表面性を低
下させる問題があり、しかも、当該膜の中にArイオン等
が侵入したりして膜質を悪くするので、薄膜の比抵抗を
大きくする問題もあった。That is, in this bias sputtering method, since the substrate is greatly damaged by ion bombardment, there is a problem of deteriorating the surface property of the substrate, and moreover, Ar ions or the like enter the film to deteriorate the film quality. Therefore, there is also a problem of increasing the specific resistance of the thin film.
実際、Alにおいて、スパッタリング電力を1KW、バイア
ス電圧を‐200Vにして、薄膜を形成したところ、比抵抗
が5.1μΩcmで、反射率が58％にもなった。ここでいう
反射率とは、基板表面の緻密度を示す値で、当該基板の
表面に光を照射して、そのときの反射率を測定するもの
である。したがって、反射率が低ければ、それだけ基板
表面の緻密度が粗いことを示している。In fact, when a thin film was formed on Al with a sputtering power of 1 KW and a bias voltage of -200 V, the specific resistance was 5.1 μΩcm and the reflectance was 58%. The reflectance as used herein is a value indicating the density of the surface of the substrate, and the surface of the substrate is irradiated with light to measure the reflectance at that time. Therefore, the lower the reflectance, the coarser the surface density of the substrate.
そして、上記のように比抵抗が5.1μΩcmで、反射率が5
8％という基板では、実用性に乏しいという問題があっ
た。As described above, the specific resistance is 5.1 μΩcm and the reflectance is 5
A substrate of 8% had a problem of poor practicality.
この発明は、バイアススパッタ法の長所を積極的に採用
してステップカバレッジを改善する一方、バイアススパ
ッタ法の短所を改善するようにしたスパッタリングによ
る薄膜形成方法の提供を目的にする。It is an object of the present invention to provide a thin film forming method by sputtering, which positively adopts the advantages of the bias sputtering method to improve the step coverage while improving the disadvantages of the bias sputtering method.
（問題点を解決するための手段） この発明は、カソードとしての第１の電極と、この第１
の電極からのスパッタリング原子によって被膜される基
板を保持する第２の電極とを設け、第１段階として、第
１の電極だけに直流電力を投入して、所定の膜厚の無バ
イアス金属膜層を形成し、第２段階として、第１の電極
に対する投入電力を第１段階よりも少なくするととも
に、第２の電極には、直流バイアス電圧を印加して、上
記無バイアス金属膜層に金属薄膜の堆積とエッチングと
を同時進行させ、基板の平坦部と凹部とに薄付けをおこ
なうことによって、上記問題を解決するスパッタリング
による薄膜形成方法である。(Means for Solving Problems) The present invention relates to a first electrode as a cathode and a first electrode.
A second electrode for holding a substrate coated with sputtering atoms from the electrode, and as a first step, direct current power is applied only to the first electrode to form a non-biased metal film layer having a predetermined thickness. In the second step, the applied power to the first electrode is made smaller than that in the first step, and a DC bias voltage is applied to the second electrode to form a metal thin film on the non-biased metal film layer. Is a method of forming a thin film by sputtering that solves the above problems by simultaneously advancing the deposition and etching of the substrate and thinning the flat portion and the concave portion of the substrate.
この発明の別の態様として、上記を前提とし、第１段階
で、第１の電極のみに直流電力を投入して、所定の膜厚
の無バイアス金属膜層を形成し、第２段階として、第１
の電極には第１段階よりも投入電力を減少させ、しか
も、第２の電極に負の直流電圧を印加しながら、無バイ
アス金属膜層に金属薄膜の堆積とエッチングとを同時に
進行させて膜付けを行った後、第３段階として、第１の
電極にのみ、第１段階と同様の電力を投入して膜付けを
おこなっても良い。As another aspect of the present invention, based on the above, in the first step, DC power is applied only to the first electrode to form a non-biased metal film layer having a predetermined thickness, and as the second step, First
The applied power to the electrode is reduced more than that in the first step, and while the negative DC voltage is applied to the second electrode, the deposition and etching of the metal thin film on the non-biased metal film layer are simultaneously progressed to form the film. After the attachment, as the third step, the film may be attached only to the first electrode by applying the same electric power as in the first step.
また、さらに上記の態様を前提として、第２段階の膜付
けを、第１の電極には第１段階よりも直流投入電力を減
少させ、しかも、第２の電極に負の直流電圧を印加し
て、基板の平坦部でのスパッタ原子の堆積速度とエッチ
ング速度とが等しくなる条件でおこなってもよい。Further, on the premise of the above aspect, the film deposition in the second step is performed so that the DC input power is reduced to the first electrode more than that in the first step, and moreover, the negative DC voltage is applied to the second electrode. Then, it may be performed under the condition that the deposition rate of the sputtered atoms on the flat portion of the substrate is equal to the etching rate.
（本発明の作用） この発明は、第１の段階で、無バイアス金属膜層が形成
される。そして、第１段階で形成された無バイアス金属
膜層に、金属薄膜の堆積とエッチングとを同時進行させ
る。この場合のエッチング速度は、基板の平坦部より
も、凹部側面の方が遅くなるので、相対的には凹部側面
の薄膜堆積速度が平坦部よりも速くなる。したがって、
この第２段階で、すでにそのステップカバレッジが高い
値になる。(Operation of the Present Invention) In the present invention, the bias-free metal film layer is formed in the first step. Then, the deposition and etching of the metal thin film are simultaneously performed on the non-biased metal film layer formed in the first step. In this case, the etching rate on the side surface of the concave portion is slower than that on the flat portion of the substrate, so that the thin film deposition rate on the side surface of the concave portion is relatively higher than that on the flat portion. Therefore,
At this second stage, the step coverage has already become high.
そして、第３段階で、第１電極にのみ第１段階と同様の
電力を投入し、無バイアス層を形成することによって、
更に、ステップカバレッジを高くすることができる。Then, in the third step, the same electric power as in the first step is applied only to the first electrode to form the non-biased layer.
Furthermore, step coverage can be increased.
（本発明の効果） この発明の、金属薄膜形成方法によれば、当該金属薄膜
の表面の低下や比抵抗の増大等の問題を発生させずに、
ステップカバレッジを改善できる。(Effect of the present invention) According to the metal thin film forming method of the present invention, without causing problems such as lowering of the surface of the metal thin film and increase of specific resistance,
Step coverage can be improved.
（本発明の実施例） 第１図はこの発明を実施するのに用いる装置であって、
ハウジング４内において、カソード電極である第１の電
極５と、基板６を保持する第２の電極７とを対向させて
いる。(Embodiment of the present invention) FIG. 1 shows an apparatus used for carrying out the present invention.
In the housing 4, the first electrode 5 which is the cathode electrode and the second electrode 7 which holds the substrate 6 are opposed to each other.
上記第１の電極５は直流電源８に接続して、負の電圧を
印加するようにし、第２の電極７には開閉器９を介して
直流電源10に接続し、開閉器９を閉じたとき、第２の電
極７に負の電圧が印加されるようにしている。The first electrode 5 is connected to a DC power supply 8 so as to apply a negative voltage, and the second electrode 7 is connected to a DC power supply 10 via a switch 9 and the switch 9 is closed. At this time, a negative voltage is applied to the second electrode 7.
しかして、第１段階では、第１の電極５にのみ電力を投
入し、成膜速度１μm/minにて20秒間スパッタリングし
て無バイアスAl層11を形成する。Then, in the first stage, power is applied only to the first electrode 5 and sputtering is performed for 20 seconds at a film forming rate of 1 μm / min to form the non-biased Al layer 11.
この無バイアスAl層11は、当該基板６の平坦部6aの膜厚
に対して、凹部6bの側面の膜厚が薄くなり、前記したス
テップカバレッジが低い値になる。In this bias-free Al layer 11, the film thickness on the side surface of the recess 6b is smaller than the film thickness of the flat portion 6a of the substrate 6, and the above-mentioned step coverage has a low value.
この無バイアスAl層11を形成したら、第２段階として、
第１の電極５に電圧を印加しつつ、開閉器９を閉じて第
２の電極７にバイアス電圧を印加する。After forming this non-biased Al layer 11, as the second step,
While applying the voltage to the first electrode 5, the switch 9 is closed and the bias voltage is applied to the second electrode 7.
このようにバイアス電圧を印加すると、上記無バイアス
Al層11が再スパッタされるので、この無バイアスAl層11
では、薄膜の堆積とエッチングとが同時に行なわれるこ
とになる。When a bias voltage is applied in this way,
Since the Al layer 11 is re-sputtered, this non-biased Al layer 11
Then, thin film deposition and etching are performed simultaneously.
薄膜の堆積とエッチングとが同時進行し、しかもエッチ
ング速度に対して堆積速度が速ければ、その速度差に応
じて無バイアスAl層11の上にバイアスAl層12が形成され
る。この場合のエッチング速度は、基板６の平坦部6aに
対して、凹部6bの側面の方が遅くなるので、相対的に
は、凹部6b側面の薄膜堆積速度が平坦部6aよりも速くな
る。そして、第２図のバイアスAl12層は、バイアス電圧
‐400V、成膜速度0.1μm/minとして200秒間バイアスス
パッタして形成したものであるが、このようにしたバイ
アスAl層12は、凹部6b側面の膜厚が十分に厚くなってい
るので、ステップカバレッジが大幅に改善されているこ
とがわかる。If thin film deposition and etching proceed simultaneously and the deposition rate is faster than the etching rate, the bias Al layer 12 is formed on the non-biased Al layer 11 according to the difference in the rates. In this case, since the side surface of the concave portion 6b is slower than the flat portion 6a of the substrate 6, the thin film deposition rate on the side surface of the concave portion 6b is relatively faster than the flat portion 6a. The bias Al 12 layer shown in FIG. 2 is formed by bias sputtering for 200 seconds at a bias voltage of −400 V and a film forming rate of 0.1 μm / min. It can be seen that the step coverage is significantly improved because the film thickness of is sufficiently thick.
なお、バイアスAl層12の成膜速度は、上記堆積速度とエ
ッチング速度との相対比で決まるが、堆積速度は第１の
電極５に投入する電力で、またエッチング速度は第２の
電極７に印加するバイアス電圧で決まる。The deposition rate of the bias Al layer 12 is determined by the relative ratio between the deposition rate and the etching rate. The deposition rate is the power supplied to the first electrode 5, and the etching rate is the second electrode 7. Determined by the bias voltage applied.
そして、平坦部6aにおける堆積速度とエッチング速度と
が等しくても、凹部6bの側面の成膜は可能になる。なぜ
なら、この凹部6bの側面では、平坦部6aよりもエッチン
グ速度が遅くなるので、相対的には凹部6a側面における
堆積速度が速くなるからである。したがって、凹部6b側
面にのみバイアスAl層12を形成してステップカバレッジ
を改善しようとするときには、両速度を等しくすればよ
い。Then, even if the deposition rate and the etching rate in the flat portion 6a are equal, the film can be formed on the side surface of the concave portion 6b. This is because the side surface of the recess 6b has a slower etching rate than the flat portion 6a, and thus the deposition rate on the side surface of the recess 6a is relatively high. Therefore, in order to improve the step coverage by forming the bias Al layer 12 only on the side surface of the recess 6b, both speeds may be equalized.
第３段階としては、第１の電極５だけに電力を投入し
て、無バイアスAl層13を形成するが、第２図の無バイア
スAl層13は成膜速度１μm/minで20秒間スパッタリング
したものである。In the third step, the unbiased Al layer 13 is formed by applying power only to the first electrode 5, and the unbiased Al layer 13 in FIG. 2 is sputtered at a film forming rate of 1 μm / min for 20 seconds. It is a thing.
なお、バイアスAl層12を形成する第２段階において、第
１の電極５に投入する電力を、第１段階のときよりも小
さくしなければならないことは、実験によって判明して
いる。しかし、どの程度減少させればよいかの限界につ
いては必ずしも明らかになっていないが、投入電力の減
少幅を1/2〜1/20の範囲で実験したところ、十分に使用
に耐えうる基板を得ることができた。It has been empirically proved that the power applied to the first electrode 5 in the second step of forming the bias Al layer 12 must be smaller than that in the first step. However, although the limit of how much it should be reduced has not been clarified, an experiment in which the range of reduction in input power is in the range of 1/2 to 1/20 shows that a substrate that can withstand sufficient use is obtained. I was able to get it.
上記のようにして薄膜を形成した基板は、そのステップ
カバレッジが約70％にも達した。ちなみに、無バイアス
Al層だけで当該膜厚を得ようとすると、そのステップカ
バレッジが30％〜40％程度であった。The step coverage of the substrate on which the thin film was formed as described above reached about 70%. By the way, no bias
When it was attempted to obtain the film thickness only with the Al layer, the step coverage was about 30% to 40%.
また、第１段階で、無バイアスAl層11を形成しているの
で、バイアス電圧を印加しても基板に対するイオン衝撃
も少なくなる。イオン衝撃が少ないので、当該薄膜の表
面性が損なわれることもなく、しかも、イオン等が侵入
して膜質を悪化させることもないので、その比抵抗を小
さく抑えることができる。In addition, since the non-biased Al layer 11 is formed in the first step, the ion impact on the substrate is reduced even when the bias voltage is applied. Since the amount of ion bombardment is small, the surface properties of the thin film are not impaired, and since the ions and the like do not invade to deteriorate the film quality, the specific resistance can be suppressed to a small value.
ちなみに、上記実施例の基板では、比抵抗が3.1μΩc
m、反射率が70％となり、従来のバイアススパッタ法に
比べて、いずれの値も改善されている。By the way, in the substrate of the above example, the specific resistance is 3.1 μΩc
m and the reflectance are 70%, which are both improved compared to the conventional bias sputtering method.
第１図は本発明の方法に用いる装置の概略図、第２図は
成膜状態を示す基板の部分拡大断面図、第３図は従来の
方法による成膜状態を示す基板の部分拡大断面図であ
る。 ５……第１の電極、６……基板、７……第２の電極、1
1、13……無バイアスAl層、12……バイアスAl層。FIG. 1 is a schematic view of an apparatus used in the method of the present invention, FIG. 2 is a partially enlarged sectional view of a substrate showing a film forming state, and FIG. 3 is a partially enlarged sectional view of a substrate showing a film forming state by a conventional method. Is. 5 ... first electrode, 6 ... substrate, 7 ... second electrode, 1
1, 13 …… Biased Al layer, 12 …… Biased Al layer.
Claims (3)
の電極からのスパッタリング原子によって被膜される基
板を保持する第２の電極とを設け、第１段階として、第
１の電極だけに直流電力を投入して、所定の膜厚の無バ
イアス金属膜層を形成し、第２段階として、第１の電極
に対する投入電力を第１段階よりも少なくするととも
に、第２の電極には、直流バイアス電圧を印加して、上
記無バイアス金属膜層に金属薄膜の堆積とエッチングと
を同時進行させ、基板の平坦部と凹部とに薄付けをおこ
なうスパッタリングによる薄膜形成方法。1. A first electrode as a cathode and the first electrode.
A second electrode for holding a substrate coated with sputtering atoms from the electrode, and as a first step, direct current power is applied only to the first electrode to form a non-biased metal film layer having a predetermined thickness. In the second step, the applied power to the first electrode is made smaller than that in the first step, and a DC bias voltage is applied to the second electrode to form a metal thin film on the non-biased metal film layer. A method for forming a thin film by sputtering in which the flat portion and the concave portion of the substrate are thinned by simultaneously advancing the deposition and etching of the substrate.
投入して、所定の膜厚の無バイアス金属膜層を形成し、
第２段階として、第１の電極には第１段階よりも投入電
力を減少させ、しかも、第２の電極に負の直流電圧を印
加しながら、無バイアス金属膜層に金属薄膜の堆積とエ
ッチングとを同時に進行させて膜付けをおこない、第３
段階として、第１の電極にのみ、第１段階と同様の電力
を投入して膜付けをおこなう特許請求の範囲第１項記載
のスパッタリングによる薄膜形成方法。2. In the first step, DC power is applied only to the first electrode to form a bias-free metal film layer having a predetermined thickness,
In the second step, the applied power to the first electrode is reduced as compared with the first step, and a negative DC voltage is applied to the second electrode while depositing and etching the metal thin film on the non-biased metal film layer. And at the same time to perform film deposition,
The thin film forming method by sputtering according to claim 1, wherein as a step, film formation is performed by applying the same electric power as in the first step only to the first electrode.
投入して、所定の膜厚の金属スパッタリング膜を形成
し、第２段階として、第１の電極には第１段階よりも直
流投入電力を減少させ、しかも、第２の電極に負の直流
電圧を印加して、基板の平坦部でのスパッタ原子の堆積
速度とエッチング速度とが等しくなる条件で膜付けをお
こない、第３段階として、第１の電極にのみ、第１段階
と同様の直流電力を投入して膜付けをおこなう特許請求
の範囲第２項記載のスパッタリングによる金属薄膜形成
方法。3. In the first step, direct current power is applied only to the first electrode to form a metal sputtering film having a predetermined thickness, and as a second step, the first electrode is applied to the first electrode from the first step. Also reduces the DC input power, and applies a negative DC voltage to the second electrode to form a film under the condition that the deposition rate of the sputtered atoms on the flat portion of the substrate is equal to the etching rate. The method for forming a metal thin film by sputtering according to claim 2, wherein as the three steps, film formation is performed by applying the same DC power as in the first step only to the first electrode.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28165284A JPH0684539B2 (en) | 1984-12-25 | 1984-12-25 | Thin film formation method by sputtering |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28165284A JPH0684539B2 (en) | 1984-12-25 | 1984-12-25 | Thin film formation method by sputtering |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61153275A JPS61153275A (en) | 1986-07-11 |
| JPH0684539B2 true JPH0684539B2 (en) | 1994-10-26 |
Family
ID=17642082
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28165284A Expired - Lifetime JPH0684539B2 (en) | 1984-12-25 | 1984-12-25 | Thin film formation method by sputtering |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0684539B2 (en) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61261472A (en) * | 1985-05-13 | 1986-11-19 | Nippon Telegr & Teleph Corp <Ntt> | Bias sputtering method and its apparatus |
| JP2602276B2 (en) * | 1987-06-30 | 1997-04-23 | 株式会社日立製作所 | Sputtering method and apparatus |
| JPH0678583B2 (en) * | 1989-06-09 | 1994-10-05 | 忠弘 大見 | Thin film forming apparatus and thin film forming method |
| WO1992007969A1 (en) * | 1990-10-31 | 1992-05-14 | International Business Machines Corporation | Apparatus for depositing material into high aspect ratio holes |
| JP4497447B2 (en) * | 2003-03-03 | 2010-07-07 | 株式会社アルバック | Pulsed DC sputtering film forming method and film forming apparatus for the method |
| JP2005285820A (en) * | 2004-03-26 | 2005-10-13 | Ulvac Japan Ltd | Bias spatter film deposition process and film thickness control method |
| US10354871B2 (en) * | 2017-09-11 | 2019-07-16 | General Electric Company | Sputtering system and method for forming a metal layer on a semiconductor device |
-
1984
- 1984-12-25 JP JP28165284A patent/JPH0684539B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61153275A (en) | 1986-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2515731B2 (en) | Thin film forming apparatus and thin film forming method | |
| US5334259A (en) | Amorphous silicon solar cell and method of manufacture | |
| JP2004107688A (en) | Bias sputtering film deposition method and bias sputtering film deposition system | |
| US4208257A (en) | Method of forming an interconnection | |
| JPH04507326A (en) | electrochemical planarization | |
| US5202274A (en) | Method of fabricating thin film transistor | |
| US20030178301A1 (en) | Planar magnetron targets having target material affixed to non-planar backing plates | |
| JPH0684539B2 (en) | Thin film formation method by sputtering | |
| US4402801A (en) | Method for manufacturing thin film magnetic head | |
| CN111235532A (en) | Coating device combining ion coating and electron beam evaporation coating and coating method thereof | |
| US6193870B1 (en) | Use of a hard mask for formation of gate and dielectric via nanofilament field emission devices | |
| KR910011341A (en) | Method and apparatus for coating substrates | |
| US6045678A (en) | Formation of nanofilament field emission devices | |
| JPH0432152B2 (en) | ||
| JPS6091645A (en) | Deposition of thin film by plasma vapor growth | |
| JP3828514B2 (en) | Dry etching method and information recording medium manufacturing method | |
| JP2607582B2 (en) | Method and apparatus for film formation by sputtering | |
| KR100388294B1 (en) | Evaporation method of metal thin film on polyimide for circuit board | |
| Homma et al. | Planarization mechanism of RF‐biased Al sputtering | |
| JP3727693B2 (en) | TiN film manufacturing method | |
| JP3461293B2 (en) | Film formation method | |
| JP3683336B2 (en) | Method for forming a laminated structure | |
| JP2005285820A (en) | Bias spatter film deposition process and film thickness control method | |
| JPH037756B2 (en) | ||
| JPS6129132A (en) | Forming method of thin film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |