JPH09200020A - Level shift circuit - Google Patents

Level shift circuit

Info

Publication number
JPH09200020A
JPH09200020A JP546596A JP546596A JPH09200020A JP H09200020 A JPH09200020 A JP H09200020A JP 546596 A JP546596 A JP 546596A JP 546596 A JP546596 A JP 546596A JP H09200020 A JPH09200020 A JP H09200020A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
circuit
transistor
low
high
pressure side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP546596A
Other languages
Japanese (ja)
Inventor
Naoki Kumagai
直樹 熊谷
Original Assignee
Fuji Electric Co Ltd
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To save power consumption of a level shift circuit controlling a high voltage side control object with a low voltage input signal and to improve the control speed.
SOLUTION: The circuit is provided with a 1st control circuit 10 2nd control circuit 20) in which a high voltage transistor(TR) 11 (21) and a low voltage TR 12 (22) are connected in series. The high voltage TR of the control circuits 10, 20 is controlled by a potential at an interconnection point between the high voltage and the low voltage TRs of the other control circuit and a bias means 40 is connected in series with the low voltage TRs 12, 22 so as to operate the TRs in an active region in a steady-ON-state to limit currents i1, i2 to a low steady-state current is. A current control means 50 such as a capacitor 51 is connected in parallel with the bias means 40 to increase a current i1 or i2 just after the TRs 12, 22 are conductive to a high peak current ip and while the low voltage TRs 12, 22 are conductive/nonconductive alternately, the on/off of a control object 1 is operated by a potential at the interconnection point of both the TRs 21, 22 of the control circuit 20.
COPYRIGHT: (C)1997,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【発明の属する技術分野】本発明は高圧側電源電圧を受けるMOSトランジスタ,絶縁ゲートバイポーラトランジスタ,バイポーラトランジスタ等の半導体素子あるいは電子回路装置である操作対象を低圧側の入力信号によって操作,とくにオンオフ操作するために用いられるレベルシフト回路に関する。 BACKGROUND OF THE INVENTION The present invention is a MOS transistor for receiving a high-voltage power source voltage, insulated gate bipolar transistors, operating a semiconductor element or the input signal of the low-pressure side operation target is an electronic circuit device such as a bipolar transistor, particularly off operation about a level shift circuit used for.

【従来の技術】上述の操作対象としての半導体素子や電子回路装置はそれぞれの用途に適した電源電圧の下で動作させる必要があるが、それ用の制御系はふつう5V程度の低い電源電圧の下で動作する集積回路装置に組み込まれるので、制御系の出力により直接に操作対象を制御ないしは操作することは困難である。 Although BACKGROUND ART Semiconductor devices and electronic circuit device as described above to be operated is necessary to operate under a supply voltage suitable for each application, control system of ordinary 5V as low supply voltage of it since incorporated in an integrated circuit device that operates under, it is difficult to control or operate directly in the operation target by the output of the control system. このため、本発明が対象とするレベルシフト回路を制御系と操作対象の間に介在させる必要があり、これを制御系用の集積回路装置に組み込むのが通例である。 Therefore, it is necessary to present invention is interposed between the operation and the level shift circuit of the control system object of interest, it is customary to incorporate this into the integrated circuit device for the control system. 図5と図6にかかる目的に適する従来のレベルシフト回路の例を示す。 An example of a conventional level shift circuit suitable for the purposes according to Figures 5 and 6. 図5は図の右上部に示す操作対象である電力用MOSトランジスタ1が例えば300Vの電源電圧VHを受けて動作する場合に、 In the case of FIG. 5 which operates by receiving power supply voltage VH of the power MOS transistor 1 is for example 300V is the operation target shown in the upper right part of the figure,
図の左下部に示す5〜15V の低圧の入力信号Siによってそれを操作するための回路を示す。 It shows a circuit for operating it by the low pressure of the input signal Si of 5~15V shown in the lower left portion of FIG. MOSトランジスタ1に付随してそのゲートの駆動回路2が設けられ、これを高圧側で動作させるために例えば 15Vの浮動電源2aが電源電圧VH側に接続されている。 In association with the MOS transistor 1 a driving circuit 2 of the gate is provided, the floating power supply 2a, for example 15V for this to work on the high pressure side is connected to the power supply voltage VH side. なお、MOSトランジスタ1は負荷3のオンオフ駆動用である。 Incidentally, MOS transistor 1 is for off driving of the load 3. レベルシフト回路は入力信号Siを受けるトランジスタ4とそれと電源電圧VHの間に接続された1対の抵抗5, 6からなる分圧回路から構成され、後者の分圧によりMOSトランジスタ1を駆動回路2を介してオンオフ操作するものであり、入力信号Siがハイでトランジスタ4がオンすると電源電圧VH側から流れる電流により抵抗5に発生する電圧降下が駆動回路2に与えられる。 The level shift circuit is constituted by comprising a voltage dividing circuit of resistors 5, 6 of the connected pair between the transistors 4 and therewith the power supply voltage VH for receiving an input signal Si, drives the MOS transistor 1 by the latter partial pressure circuit 2 via is intended to oFF operation, the voltage drop input signal Si is generated in the resistor 5 by a current flowing from the power supply voltage VH side when the transistor 4 is turned on at a high is applied to the driving circuit 2. 駆動回路2はふつう複数段のインバータからなり、抵抗5の電圧降下を操作電圧として受けたときにMOSトランジスタ1を例えばオン操作する。 Driving circuit 2 usually comprises a plurality of inverters, the MOS transistor 1 for example turns on when subjected to a voltage drop across the resistor 5 as an operation voltage. 抵抗5に並列接続されたツェナーダイオード7はこの操作電圧を常に一定に保持し, 駆動回路2の入力に過電圧が掛かるのを防止するためのものである。 The Zener diode 7 connected in parallel with the resistor 5 to hold the operating voltage is always constant, is used to prevent the overvoltage on the input of the drive circuit 2 is applied.
図6の従来例ではいわゆる TTLレベルである5V程度の低圧の入力信号Siにより15V 程度の高圧側電源電圧VHを受けて動作するCMOS回路である操作対象1を操作するようになっている。 In the conventional example of FIG. 6 adapted to operate the operation target 1 is a CMOS circuit which operates by receiving a high voltage side power supply voltage VH of about 15V by an input signal Si of the low pressure of the order of 5V is a so-called TTL level. 高圧側電源電圧VHが図5の場合よりずっと低いので駆動回路2用の浮動電源2aは省略されている。 Since high-side power supply voltage VH is much lower than in the case of FIG. 5 floating power 2a for drive circuit 2 is omitted. この従来例のレベルシフト回路は高圧側トランジスタ11, 21と低圧側トランジスタ12, 22をそれぞれ直列接続してなる高圧側電源電圧VHを受ける1対の操作回路 The level shift circuit of the conventional example is high-pressure side transistors 11, 21 and the low-voltage side transistor 12, 22 a pair of operation circuits, each receiving a high-voltage power source voltage VH obtained by series
10, 20から構成される。 10, composed of 20. 図のように入力信号Siは操作回路10の低圧側トランジスタ12に与えられるが,操作回路2 Input signal Si, as shown, but given the low pressure side transistor 12 of the operating circuit 10, the operation circuit 2
0の低圧側トランジスタ22には5Vの低圧側電源電圧VLを受けて動作するインバータ60によるその補信号が与えられる。 The 0 of the low-voltage side transistor 22 is given its complement signal by the inverter 60 which operates by receiving the low-voltage power-source voltage VL of 5V. また、操作回路10のトランジスタ11, 12の相互接続点の電位により操作回路20の高圧側トランジスタ21を制御し、操作回路20のトランジスタ21, 22の相互接続点の電位により操作回路10の高圧側トランジスタ11を制御するとともに、操作対象1の駆動回路2を操作回路20側の相互接続点の電位により操作するようにする。 Also, controls the high voltage side transistor 21 of the transistors 11, 12 interconnection point of the operation circuit 20 by the potential of the operating circuit 10, the high pressure side of the operation circuit 10 by the potential of the transistors 21, 22 interconnection point of the operating circuit 20 It controls the transistor 11, so as to operate the potential of the interconnection point of the driving circuit 2 of the operation target 1 operation circuit 20 side. 入力信号Siがローのとき、操作回路10の低圧側トランジスタ12 When the input signal Si is low, the low pressure side transistor of the operating circuit 10 12
はオフするが,操作回路20の低圧側トランジスタ22がオンし、これによって操作回路10の高圧側トランジスタ11 Off is, the high pressure side transistor 11 of the low-voltage side transistor 22 is turned on, whereby the operation circuit 10 of the operation circuit 20
がオンする。 There is turned on. これにより、操作回路20の高圧側トランジスタ21がオフ状態になるので、駆動回路2は入力信号Si Thus, the high-side transistor 21 of the operating circuit 20 is turned off, the driving circuit 2 is input signal Si
と同じローの操作電圧を受ける。 It receives an operation voltage of the same row with. 入力信号Siがハイに変わると操作回路10と20の各トランジスタのオンオフ状態が逆になり、駆動回路2はハイの操作電圧を受ける。 OFF states of the transistors of the input signal Si changes to high and the operation circuit 10 20 is reversed, the driving circuit 2 receives the operation voltage of the high. これからわかるように、この図6の従来例では操作回路10 As can be seen, in the conventional example operating circuit 10 of FIG. 6
と20のいずれも定常状態ではその高圧側と低圧側のトランジスタのオンオフ状態が互いに逆になるので電流は流れず、入力信号Siのハイ, ローの変化直後の過渡状態にだけ電流が流れて操作対象1の駆動回路2が受ける操作電圧のハイ, ローが切り換わる。 When any 20 of the steady state current does not flow because off states of the transistors of the high pressure side and low pressure side are opposite to each other, a high input signal Si, and only the current flows in the transient state immediately after the change in the low operation high operating voltage driving circuit 2 of the object 1 is subjected, row switches.

【発明が解決しようとする課題】しかし、上述のような従来のレベルシフト回路のいずれも次に述べる問題点を抱えている。 [SUMMARY OF THE INVENTION However, suffer from problems both described below in the conventional level shift circuit as described above. 図5の従来例ではレベルシフト回路が消費する電力が操作対象1に対する操作速度との兼ね合いがあるため大きくなりやすい。 It tends to be large because the power level shifting circuit consumes there is balance with the operation speed to the operation target 1 in the conventional example of FIG. すなわち、図5のトランジスタ4がオンしたとき分圧用の抵抗5, 6を介してそれに流れる電流と高圧側電源電圧VHの積である電力消費が発生し, これを小さくするには抵抗5と6の抵抗値を高めて電流を減らせばよいが、操作対象1に対する操作速度が駆動回路2の入力側の静電容量と抵抗5の抵抗値の積である時定数により制約されるので、所望の操作速度を得るには抵抗5の抵抗値を所定の限度以下にする必要があり, これと分圧回路を構成する抵抗6についても同様である。 That is, the transistor 4 is the power consumption which is the product of the current and the high voltage side power supply voltage VH flowing thereto through the resistor 5, 6 of the dividing when turned occurred in FIG. 5, the resistor 5 to reduce this 6 of it Reducing the current by increasing the resistance value but, since the operation speed for the operation target 1 is limited by the time constant which is the product of the resistance value of the input side of the capacitance and resistance 5 of the drive circuit 2, a desired to obtain the operating speed must be the resistance value of the resistor 5 below a predetermined limit is the same for the resistor 6 constituting this voltage dividing circuit. 従って、レベルシフト回路の消費電力をある限度以下に減少させることができず、しかもそれが高圧側電源電圧VHが高くなるほど急速に増加してくる問題がある。 Therefore, it is impossible to decrease below a certain limit the power consumption of the level shift circuit, moreover there is a problem that it comes increased rapidly as the high voltage side power supply voltage VH becomes higher. これに対し、図6の従来例では前述のようにレベルシフト回路の操作回路10と20のいずれにも入力信号Si In contrast, the input signal to any of the level shift circuit of the operation circuit 10 and 20 Si as described above in the conventional example of FIG. 6
の論理状態が切り換わった当初だけ電流が流れるので電力消費は図5の場合に比べて格段に少なくて済む。 Since initially the logic state of switched current flows only power consumption requires remarkably less than in the case of FIG. また、高圧側電源電圧VHが数十V以上になると図6のままでは対応できないが, 駆動回路2に対して図5のように浮動電源2aから給電すれば問題は解決できる。 Moreover, it remains of Figure 6 when the high-side power supply voltage VH is equal to or higher than several tens of V can not correspond, problem if powered from a floating power supply 2a as shown in FIG. 5 to the drive circuit 2 can be solved. しかし、 But,
このレベルシフト回路を動作させて見た結果から操作対象1に対する操作速度をあまり高めて行けない問題があることが判明した。 It has been found that from the results looked at this level shift circuit is operated there is a problem that not go too much increase the operating speed on the operating 1. すなわち、操作速度を高めるためには駆動回路2の入力側の静電容量を急速に充放電させる必要があり、そのためにはまず操作回路20のトランジスタ21と22のオン抵抗を下げねばならず, 操作回路10側のトランジスタ11と12についてもオン抵抗を下げるのが望ましいが、オン抵抗を下げると入力信号Siの切り換わり時に操作回路10と20に過渡的に流れるいわゆる貫通電流が大きくなり、それらの構成トランジスタの動作時間のばらつき等の原因でこの貫通電流が流れる時間が長くなるとトランジスタの破壊や特性の劣化が起こりやすくなる。 That is, in order to increase the operating speed, it is necessary to rapidly charge and discharge the capacitance of the input side of the driving circuit 2, without must reduce the on-resistance of the transistor 21 and 22 of the first operating circuit 20 in order that, Although the transistor 11 of the operating circuit 10 side is desirable reduce the on-resistance also 12, so-called through current flowing transiently in the lower on-resistance and operating circuit 10 when the switching of the input signal Si 20 is increased, they deterioration caused by destruction and characteristics of this through current flows time increases transistors such as variations in the operating time of the constituent transistors is likely to occur in. このため、図6の従来例では操作対象1に対する操作速度をこのようなトラブル発生を防止できる安全な範囲内でしか高め得ない結果になる。 Therefore, results in not only increased within a safe range in the conventional example of FIG. 6 that can prevent such a trouble the operating speed on the operating 1. 本発明の課題は、従来技術がもつかかる問題を解決して極力少ない電力消費で操作対象を高速で操作できるレベルシフト回路を提供することにある。 An object of the present invention is to provide a level shift circuit of the operation target can be operated at high speed in working out as little as possible power consumption such problems that the prior art has.

【課題を解決するための手段】本発明のレベルシフト回路では、低圧側トランジスタと高圧側トランジスタをそれぞれ直列接続した第1と第2の操作回路を設け、各操作回路の高圧側トランジスタのオンオフの状態を他の操作回路の低圧側と高圧側のトランジスタの相互接続点の電位で制御し、操作回路の低圧側トランジスタに直列にバイアス手段を接続してトランジスタを定常オン状態で活性状態にして電流を絞らせ、バイアス手段に付随して電流制御手段を設けて低圧側トランジスタがオン動作した当初にそれに流れる電流を増加させ、入力信号の論理状態に応じて両操作回路の低圧側トランジスタのオンオフ状態を交互に制御しながら, 一方の操作回路の低圧側と高圧側のトランジスタの相互接続点の電位によって高圧側の操作対象の The level shift circuit of the problem solving means for the present invention, the first and second operation circuits respectively connected in series a low pressure side transistor and the high voltage side transistor provided, on and off the high-pressure side transistors of the operating circuit controls the state at a potential of the low-pressure side and the interconnection point of the transistors of the high-pressure side of another operating circuit, a current transistor by connecting the biasing means in series with the low-side transistor of the operating circuit in the active state in a steady oN state It was squeezed, increasing the current flowing in it initially low pressure side transistor is turned on by providing a current control means in association with the biasing means, oFF states of the low-voltage side transistor of the two operating circuit depending on the logic state of the input signal while controlling alternately, the operation target of the high-pressure side by the potential of the interconnection point of the transistors of the low-pressure side and the high pressure side of one of the operating circuit ンオフ状態を操作することにより所期の課題を解決する。 To solve the expected problems by manipulating-off state. 上記の構成からわかるように、本発明でも電力消費が元々少なくて済む図6の従来回路と同様に第1と第2の操作回路を用いて両者の対応するトランジスタを逆なオンオフ状態におくが、本発明回路はそのほかに上記の構成にいうバイアス手段を操作回路の低圧側トランジスタに直列接続してその定常的なオン状態では活性状態で動作させてそれに流れる電流を絞ることにより電力消費を減少させ、さらにこのバイアス手段に付随して電流制御手段を設けて低圧側トランジスタがオンした直後の過渡状態ではそれに流れる電流を一時的に増加させることにより操作対象を高速操作できるようにしたものである。 As it can be seen from the above configuration, but placing a transistor corresponding both with first and second operation circuit as in the conventional circuit of FIG. 6 requires only a originally less power consumption in the present invention to reverse on-off state the present invention circuit reduces power consumption by throttling the current flowing thereto is operated in the active state at its steady oN state connected in series to the low-voltage side transistor operation circuit biasing means in the above arrangement the other is, those further in which the operation target by increasing the current flowing in it temporarily in a transient state immediately after the low-side transistor is turned on by providing a current control means in association with the biasing means to allow high speed operation . バイアス手段と電流制御手段は原理上は第1と第2の操作回路の内の高圧側と低圧側のトランジスタの相互接続点の電位により操作対象を操作する方に対してのみ設けることでもよいが、もちろん両操作回路に対して設けるのが望ましく、場合によっては操作対象を直接に操作する方の操作回路側の電流制御手段をその低圧側トランジスタに流す電流を他方の操作回路側より大きく増加させるように設定するのが合理的である。 Bias means and current control means in principle but may also be provided only to those who operate the operation by the potential of the interconnection point of the transistors of the high pressure side and low pressure side target of the first and second operating circuit of course it is desirable provided for both operating circuit directly greatly increases than the other operating circuit side current flowing in the low-side transistor current control means of the operation circuit side towards which operated the operation target in some cases it is reasonable to set such. バイアス手段としては操作回路の低圧側トランジスタがMOSトランジスタの場合はソース抵抗を,バイポーラトランジスタの場合はエミッタ抵抗をそれぞれ用いるのが最も有利である。 The source resistance when the low pressure side transistor operation circuit as a bias means of the MOS transistor, in the case of a bipolar transistor is used an emitter resistor respectively is most advantageous. また、電流制御手段としてはバイアス手段に対して並列接続されたキャパシタを用い、 Further, using a parallel-connected capacitor against the biasing means as the current control means,
あるいはバイアス手段ないしその一部に対し並列接続された短絡用のトランジスタを用いて低圧側トランジスタのオン動作の際にそれを短時間内だけオンさせるのが有利である。 Alternatively it is advantageous to turn on only in a short period of time it upon ON operation of the low-voltage side transistor using a biasing means or transistor for parallel connected shorted to the relative part. 電流制御手段に前者のキャパシタを用いる場合は、それに直列抵抗を接続してその抵抗値により低圧側トランジスタに流れる電流を増加させる程度を設定するのがよく、さらにはキャパシタに対して短絡用のトランジスタを並列に接続して低圧側トランジスタのオフ状態でそれをオンさせることにより操作対象に対する操作速度を向上するのが有利である。 Current In the case of using the former capacitor to the control unit, it by the resistance value by connecting a series resistor good to set the degree to increase the current flowing to the low pressure side transistors, more transistors for shorted to capacitor the it is advantageous to increase the operating speed on the operating by turning on it in the off state of the low side transistors are connected in parallel. また、電流制御手段に後者の短絡トランジスタを用いる場合は、それを所定の短時間内だけ正確にオンさせる手段としてワンショット回路を用い、これに入力信号ないしその補信号を与えてその論理状態の変化に応じオン時間の設定動作をさせるのが合理的である。 In the case of using the latter short-circuit transistor to the current control means, it uses a one-shot circuit as a means of only correctly turned on within a predetermined short time, the logic state by applying an input signal or its complement signal thereto it is reasonable to the on-time of the setting operation according to the change. 本発明の実施に当たっては、必要に応じて操作回路の高圧側のトランジスタに対して高抵抗を並列に接続するのが有利な場合があり、さらにこの高圧側トランジスタにMOSトランジスタを用いる場合は,そのゲートと高圧側の電源電圧を受けるソースの間にツェナーダイオードを並列に接続するのが望ましい。 When carrying out the present invention, there may be advantageous to connect the high resistance in parallel with respect to the high pressure side of the transistor operation circuit optionally further using MOS transistors on the high pressure side transistor has its it is desirable to connect the Zener diode in parallel between the source receiving the supply voltage of the gate and the high pressure side.
なお、このツェナーダイオードは高圧側トランジスタのオン状態でツェナー降伏させた状態で使用するのが有利であり、この場合は上述の高抵抗がもつ役割をツェナーダイオードに兼ねさせることができる。 Incidentally, the Zener diode is preferably used in a state of being Zener breakdown in the ON state of the high side transistors, this case can serve also as a role with a high resistance above the Zener diode.

【発明の実施の形態】以下、図面を参照して本発明の望ましい実施形態を説明する。 BEST MODE FOR CARRYING OUT THE INVENTION The following describes the preferred embodiments of the present invention with reference to the accompanying drawings. 図1に本発明によるレベルシフト回路の第1の実施形態を関連する波形図とともに示し、図2に第2の実施形態を示し、図3に第3の実施形態を示し、図4に第4の実施形態を関連する波形図とともに示す。 Shown with waveform diagram associated with the first embodiment of the level shift circuit according to the present invention in FIG. 1, showing a second embodiment in FIG. 2, shows a third embodiment in FIG. 3, the 4 4 together with a waveform diagram associated with the embodiment. なお、これらの実施形態では操作対象1はMOSトランジスタとするが、これに限らずバイポーラトランジスタ等の半導体素子や種々な回路装置である場合にも本発明をもちろん適用できる。 Incidentally, the operation target 1 in these embodiments is a MOS transistor, it can be applied of course the present invention when a semiconductor device or various circuit devices such as a bipolar transistor is not limited thereto. 図1(a) に示す例では電力用のMOSトランジスタである操作対象1は図5の従来例と同様に負荷3の駆動用であって、図の左側部に示すレベルシフト回路によって駆動回路2を介して操作される。 Figure 1 operation target 1 is a MOS transistor for power in the example shown in (a) is a drive of a conventional example similar to the load 3 in FIG. 5, driven by the level shift circuit shown in the left portion of FIG circuit 2 It is operated via the. ふつう複数段のインバータで構成される駆動回路2への給電用に例えば15Vの浮動電源2aが数百V Number floating power 2a of the power supply 15V, for example to the driving circuit 2 composed of a normal multi-stage inverters hundred V
の高圧側電源電圧VHに接続されている。 It is connected to a high voltage side power supply voltage VH. 本発明のレベルシフト回路は第1の操作回路10と, 第2の操作回路20 The level shift circuit of the present invention the first operation circuit 10, the second operation circuit 20
と, バイアス手段40と, 電流制御手段50とを備え、5V When provided with a biasing means 40, a current control unit 50, 5V
程度の低圧側電源電圧VLを受けて動作するインバータ60 Inverter 60 operates in response to the low-voltage power-source voltage VL of degree
がこれに関連して用いられる。 There used in this context. 第1と第2の操作回路1 The first and second operation circuits 1
0, 20は図4の例ではMOSトランジスタである高圧側トランジスタ11, 21と低圧側トランジスタ12, 22をそれぞれ直列接続してなり、この実施形態では操作回路10と 0, 20 high-side transistor 11 is a MOS transistor, 21 and the low-voltage side transistor 12, 22 respectively become connected in series in the example of FIG. 4, in this embodiment the operation circuit 10
20のいずれにもバイアス手段40をnチャネル形の低圧側トランジスタ12と22に対するソース抵抗の形で設け、これら低圧側トランジスタ12と22を定常状態ではいわゆるソースフォロアとして動作させる。 Provided in the form of a source resistance also biasing means 40 of the n-channel type either 20 for low-pressure side transistors 12 and 22, is these low-pressure side transistors 12 and 22 in the steady state to operate as a so-called source follower. 第1の操作回路10の低圧側トランジスタ12には低圧の入力信号Siがゲートに与えられ、第2の操作回路20の低圧側トランジスタ22のゲートにはインバータ60による入力信号Siの補信号が与えられる。 The low-voltage side transistor 12 of the first operation circuit 10 is supplied to the gate input signal Si of the low pressure, to the gate of the low-voltage side transistor 22 of the second operation circuit 20 supplied with the complement signal of the input signal Si by the inverter 60 It is. また、図の実施形態では第1と第2の操作回路10, 20のpチャネル形の高圧側トランジスタ11, 21に対しそれぞれ高抵抗11a, 21aが並列接続され、それらのゲートと高圧側電源電圧VHを受けるソースとの間にそれぞれツェナーダイオード11b, 21bが接続される。 Further, in the embodiment of FIG first and second operation circuits 10, 20 of the p-channel type high-voltage side transistor 11, respectively to 21 high resistance 11a, 21a are connected in parallel, their gates and high-voltage power source voltage each zener diode 11b between the source receiving the VH, 21b are connected. これらツェナーダイオード11b, 21bは高圧側トランジスタ11, 21のゲート保護のためだけに設けてもよいが、トランジスタ11,12のオン時にツェナー降伏させるようにする方が合理的であり、この場合には高抵抗11aや21a These zener diodes 11b, 21b are may be provided only for the gate protection of the high-pressure side transistors 11, 21, who is to be Zener breakdown during on of the transistors 11 and 12 are reasonable, and in this case high resistance 11a and 21a
を適宜省略することが可能である。 It can be omitted as appropriate. 本発明では第1の操作回路10と第2の操作回路20を図示のように前者の2個のトランジスタ11と12の相互接続点の電位によって後者の高圧側トランジスタ21を制御し,かつ後者の2個のトランジスタ21と22の相互接続点の電位により前者の高圧側トランジスタ11を制御するように相互接続する。 In the present invention controls the latter high-side transistor 21 by the potential of the interconnection point of the first two transistors 11 of the former so operating circuit 10 of the illustrated a second operation circuit 20 and 12, and the latter the potential of the interconnection point of the two transistors 21 and 22 by interconnecting to control the high-side transistors 11 of the former. 操作対象1に対する操作電圧の取り出しは操作回路10と20のいずれからでもよいが、図示の例では第2の操作回路20 While extraction of the operating voltage for the operation target 1 may be from any of the operation circuit 10 and 20, in the illustrated example the second operation circuit 20
の2個のトランジスタ21と22の相互接続点の電位を操作対象1の駆動回路2に与えるようになっている。 It adapted to provide to the driving circuit 2 of the two transistors 21 and 22 operate the potential of the interconnection point target 1. 入力信号Siがハイのとき、操作回路10の低圧側トランジスタ12 When the input signal Si is high, low-side transistor of the operation circuit 10 12
がそれを受けてオンするので、操作回路20の高圧側トランジスタ21はゲート電位が下がってオンする。 There therefore turned on by receiving it, the high-pressure side transistor 21 of the operating circuit 20 is turned on down the gate potential. このとき、操作回路20の低圧側トランジスタ22はインバータ60 At this time, the low-pressure side transistor 22 of the operating circuit 20 is an inverter 60
からローを受けてオフするので、操作回路10の高圧側トランジスタ11はゲートに高圧側電源電圧VHを受けてオフする。 Since off by receiving low from high side transistor 11 of the operating circuit 10 is turned off by receiving a high voltage side power supply voltage VH to the gate. 入力信号Siがローのときは操作回路10と20内のトランジスタのオンオフ状態はすべてこれと逆になる。 Input signal Si becomes reverse and all this on-off state of the transistor in the operation circuit 10 and 20 when the signal is low. このように本発明でも、図6の従来例と同様に操作回路10 In this way the present invention, the conventional example as well as the operation circuit 10 of FIG. 6
と20に定常的な貫通電流は流れない。 When steady through current 20 does not flow. 本発明では電流制御手段50をバイアス手段40に付随して設けて対応する低圧側トランジスタ12や22のオン動作の直後にそれに流れる電流を増加させる。 The present invention in increasing the current flowing in it immediately after the ON operation of the low-voltage side transistor 12 and 22 corresponding provided in association with the current control means 50 to the biasing means 40. 図1の実施形態ではこの電流制御手段50としてキャパシタ51を用い,その直列抵抗52とともにバイアス手段40としての低圧側トランジスタ12や22 Using a capacitor 51 as the current control means 50 in the embodiment of FIG. 1, the low pressure side transistor as a bias means 40 together with the series resistor 52 12 and 22
のソース抵抗に対して並列に接続する。 Connected in parallel with the source resistance. トランジスタ12 Transistor 12
や22のオン直後からキャパシタ51に充電電流が流れるので、トランジスタ12や22に流れる電流が過渡的に増えて充電が終わるにつれて減少する。 Since and the charging current flows immediately after on of 22 to the capacitor 51, the current flowing through the transistor 12 and 22 decreases as charge increasing transiently ends. トランジスタ12や22がオフするとキャパシタ51は直列抵抗52とバイアス手段40 Capacitor 51 when the transistor 12 or 22 is turned off the series resistor 52 and a bias means 40
としてのソース抵抗を介して放電される。 It is discharged through the source resistance of the. 入力信号Siの論理状態が図1(b) のように変化したときに操作回路10 Operating circuit 10 when the logic state of the input signal Si is changed as shown in FIG. 1 (b)
の低圧側トランジスタ12と操作回路20の低圧側トランジスタ22にそれぞれ流れる電流i1とi2の波形を図1(c) と図1(d) に示す。 The low-pressure side transistor 12 and the current i1 flowing through each of the low-voltage side transistor 22 of the operating circuit 20 i2 waveform 1 and (c) shown in FIG. 1 (d). 図のようにこれら電流i1とi2の波形にはトランジスタ12や22がオンした直後にキャパシタ51の充電電流である鋭いピーク電流ipが現れており、さらにその短時間後に電流i1とi2がごく低い定常電流isに静定している。 And it appears sharp peak current ip is a charging current of the capacitor 51 immediately after the transistor 12 and 22 is turned ON to these currents i1 and i2 of the waveform as shown in FIG, further is very low currents i1 and i2 after the short period of time has been settled to the steady-state current is. バイアス手段40ないしソース抵抗はこの定常電流isを減少させる役目を果たし、キャパシタ51の充電後の定常状態で低圧側トランジスタ12や22に前述のソースフォロアとしての負帰還を掛けることにより、それらを活性状態で動作させて電流i1とi2をゲートしきい値やソース抵抗の抵抗値で設定されるごく低い例えば10〜20 Biasing means 40 to source resistance serves to reduce the steady-state current IS, the low pressure side transistors 12 and 22 in the steady state after charging of the capacitor 51 by applying a negative feedback as a source follower described above, their activity is operated in a state very low example 10-20 set the current i1 and i2 by the resistance value of the gate threshold and source resistance
μA程度の定常電流isまで絞り込む。 Narrowed down to a steady current is of the order of μA. なお、バイアス手段40はこの絞り込み効果が挙がるように電流i1やi2によるその電圧降下が低圧側トランジスタ12や22のゲートしきい値より大きくなるよう設定される。 The bias means 40 and the voltage drop due to the current i1 and i2 as this facet effect rises is set to be larger than the gate threshold of the low-voltage side transistor 12 and 22. 上述のピーク電流ipと定常電流isの比率は10倍以上に設定するのが望ましく、これにより高圧側トランジスタ11や21をそのゲートの急速充電により高速でオン動作させることができる。 The above-mentioned ratio of the peak current ip and the constant current is should preferably be set to 10 times or more, thereby turning on the operation of the high-pressure side transistors 11 and 21 at a high speed by rapid charging of the gate. ピーク電流ipを大きく設定するには電流制御手段50 Current control means 50 to set a large peak current ip
のキャパシタ51の静電容量を高圧側トランジスタ11や21 High voltage side transistor 11 of the electrostatic capacitance of the capacitors 51 and 21
のゲート容量とツェナーダイオード11bや21bの接合容量の和より大きく, その数〜10倍の例えば1pF程度以上に設定するのがよい。 Of greater than the sum of the junction capacitance of the gate capacitance and the Zener diode 11b and 21b, it may be set to the number 10 times or more, for example about 1 pF. トランジスタ11や21のオフ動作を速めるにはそれらのオン抵抗を低く設定して相手方ゲートの放電速度を高めるのがよい。 Good to increase the discharge rate of the other party gates increase the off operation of the transistor 11 and 21 to set their low on-resistance. また、この実施形態で駆動回路2に対する操作速度を速めるには、第2の操作回路20の方の電流i2のピーク電流ipを例えば直列抵抗52 In addition, the increase the operating speed to the driving circuit 2 in this embodiment, for example, the series resistance of the peak current ip of the current i2 towards the second operating circuit 20 52
の抵抗値の選択により大きく設定し,高圧側トランジスタ21のオン抵抗を極力小さく設定することにより駆動回路2の入力側の静電容量に対する充放電速度を高めるのが望ましい。 The larger set by selection of the resistance value, increase the discharge speed for the electrostatic capacitance of the input side of the driving circuit 2 by setting minimize the on-resistance of the high-pressure side transistor 21 is desirable. 以上の説明からわかるように本発明によれば、図1(b) のように入力信号Siの論理状態が切り換わるつど, 電流制御手段50により同図(c) と同図(d) のように操作回路10と20の低圧側トランジスタ12と22に大きなピーク電流ipを流すことにより操作対象1に電流Iを同図(e) に示すように急速に断続させ、かつバイアス手段40によりトランジスタ12と22に流れる定常電流isを絞り込むことにより操作回路10と20の消費電力を必要最低限まで抑制することができる。 According to the present invention as can be seen from the above description, each time switches the logic state of the input signal Si as in FIG. 1 (b), as the current control means 50 and FIG. (C) of the (d) of FIG transistor 12 by the operation circuit 10 and 20 rapidly is intermittently so that a current I to the operation target 1 by supplying a large peak current ip to the low pressure side transistors 12 and 22 shown in FIG. (e) of, and biasing means 40 to When the power consumption of the operation circuit 10 and 20 by narrow the constant current is flowing to 22 can be suppressed to the necessary minimum. 図2に回路図により示された本発明の第2の実施形態では、第1と第2の操作回路10と20の高圧側トランジスタ11と21に pnp形のバイポーラトランジスタを,低圧側トランジスタ12と22に npn In a second embodiment of the present invention shown by the circuit diagram in Figure 2, the bipolar transistor of pnp type the high side transistors 11 and 21 of the first and second operation circuits 10 and 20, and the low-pressure side transistor 12 22 to npn
形のバイポーラトランジスタをそれぞれ用いる点を除いてレベルシフト回路の構成は図1(a) とほぼ同じである。 Configuration of the level shift circuit, except using the form of the bipolar transistor, respectively is substantially the same as FIG. 1 (a). 低圧側トランジスタ12と22にはバイアス手段40としてエミッタ抵抗が接続され、それと並列に接続される電流制御手段50は図1(a) と同じ構成である。 Emitter resistor is connected as a bias means 40 to the low pressure side transistors 12 and 22, the same current control means 50 connected in parallel has the same configuration as FIG. 1 (a). 第1実施形態で高圧側トランジスタ11と21のゲートに接続されていたツェナーダイオード11bと21bは図2の回路では省略されている。 Zener diode 11b and 21b which are connected to the gate of the high-pressure side transistors 11 and 21 in the first embodiment in the circuit of Figure 2 is omitted. この第2の実施形態の動作は第1の実施形態と実質上同じなのでその説明を省略する。 Since the operation of the second embodiment is the same on substantially the first embodiment omitted. 図3に示す本発明の第3実施形態の回路も図1(a) とほぼ同じであるが、電流制御手段50のキャパシタ51に対して短絡トランジスタ53が並列に接続される点が異なる。 While the circuit of the third embodiment of the present invention shown in FIG. 3 is almost the same as FIG. 1 (a), that the short-circuit transistor 53 with respect to the capacitor 51 of the current control means 50 are connected in parallel it is different. キャパシタ Capacitor
51は前述のように低圧側トランジスタ12や22のオン動作時に充電された後にオフ状態で放電されるが、その放電路内の直列抵抗52やバイアス手段40としてのソース抵抗の抵抗値が大きい場合や操作対象1の操作周期が短い場合は放電の完了前に充電が開始してしまう。 51 If it is discharged in the off-state after being charged during on operation of the low-voltage side transistor 12 and 22 as described above, a large resistance value of the source resistance of the series resistor 52 and biasing means 40 of the discharge path and when the operation period of the operation target 1 is short it would begin to charge before completion of the discharge. このため、 For this reason,
図3の回路では第1の操作回路10側の短絡トランジスタ Shorting transistor of the first operation circuit 10 side in the circuit of FIG. 3
53にインバータ60による入力信号Siの補信号を与え, 第2の操作回路20側の短絡トランジスタ53に入力信号Siを与えてそれぞれ低圧側トランジスタ12と22のオフ状態でオンさせることにより、キャパシタ51を短絡して完全に放電させる。 53 gives the complement signal of the input signal Si by the inverter 60, by turning on the off state of the second operation, respectively giving an input signal Si to the short-circuit transistor 53 of circuit 20 side low voltage side transistor 12 and 22, a capacitor 51 the short-circuited to be fully discharged. バイアス手段40用のソース抵抗の抵抗値が高くてもキャパシタ51が完全に放電されるので、第3の実施形態では電流ilやi2のピーク電流ipを大きく設定することができ、あるいは操作対象1を操作可能な周波数を1MHz程度ないしそれ以上に高めることができる。 Since the resistance value of the source resistance of a biasing means 40 capacitor 51 is completely discharged even higher, third can be set large peak current ip of the current il and i2 in the embodiment, or the operation subject 1 it is possible to increase an operable frequency 1MHz moderate to more of. 図4に示された本発明の第4の実施形態では、図4(a) の回路図に示すように電流制御手段50として短絡用トランジスタ53をバイアス手段40用のソース抵抗の少なくとも一部に対し, 図示の例ではソース抵抗を抵抗部分41と42 Figure in the fourth embodiment of the present invention is shown in 4, at least a portion of shorting transistor 53 of source resistance for the biasing means 40 as a current control means 50 as shown in the circuit diagram shown in FIG. 4 (a) against, the resistive portion 41 of the source resistance in the illustrated example 42
に2分割して抵抗部分42の方に対し並列に接続して、操作回路10や20の対応する低圧側トランジスタ12や22のオン動作のつどにその直後の短時間だけオンさせることにより、低圧側トランジスタ12や22に対して図4(e) や図4(f) に示す電流i1やi2として所定値に設定されたピーク電流ipを流すようにする。 Connected in parallel to 2/5 divided and resistive portions 42 in, by the short period of time on the immediately following in each case of the on-operation of the low-voltage side transistor 12 and 22 corresponding operating circuit 10 and 20, low-pressure to flow through FIG 4 (e) and FIG. 4 (f) set to a predetermined value as a current i1 or i2 shown in peak current ip to the side transistors 12 and 22. 図4(a) の回路例では上述の短絡用トランジスタ53を所定の短時間だけ正確にオンさせる手段としてワンショット回路54を用いて低圧側電源電圧VLを給電し、ワンショット回路54に対して操作回路10側では入力信号Siを, 操作回路20側ではその補信号をそれぞれ与え、入力信号Siの論理状態が図4(b) に示すように切り換わるつど対応する短絡用トランジスタ53 To power the low-voltage power source voltage VL by using the one-shot circuit 54 as a means for turning on exactly the shorting transistor 53 above the predetermined short time in the circuit example of FIG. 4 (a), with respect to the one-shot circuit 54 the input signal Si in the operation circuit 10, give each its complement signal at operation circuit 20 side, shorting transistor 53 the logic state of the input signal Si corresponding each time switched as shown in FIG. 4 (b)
に図4(c) と図4(d) にそれぞれ示すハイのオン動作指令S1やS2を例えば50〜100nS の短時間だけ与えさせる。 Figure 4 (c) and FIG. 4 (d) a short high on-operation command S1 and S2 shown respectively for example 50~100nS only causes given to.
これにより操作回路10と20の低圧側トランジスタ12と22 Thus a low-pressure side transistor 12 of the operating circuit 10 and 20 22
に流れる図4(e) と図4(f) にそれぞれ示す電流i1とi2 In flowing FIG 4 (e) and the current i1 shown in FIGS. 4 (f) i2
にワンショット回路54による設定時間内ピーク電流ipが発生し、もちろんこの設定時間の経過後の電流i1やi2はバイアス手段40によって設定された低い定常電流isまで低下する。 The set time the peak current ip is generated by one-shot circuit 54, of course the current i1 and i2 after the lapse of the setting time is reduced to a low steady-state current is set by the biasing means 40. なお、図4(a) の回路ではこれまでの実施形態で用いられていた操作対象1の駆動回路2とそれ用の浮動電源2aを省いて、操作対象1を操作回路20の両トランジスタ21と22の相互接続点の電位で直接に操作するようになっている。 Incidentally, omitted floating power 2a for it and the driving circuit 2 of the operation target 1 that has been used in the previous embodiments in the circuit of FIG. 4 (a), and both transistors 21 of the operation target 1 operation circuit 20 It is directly adapted to operate at 22 potential at the interconnection point of the. 従って、この図4の実施形態では操作回路20側の操作力を操作回路10側より高める必要があり、このため図4(e) と図4(f) に示すように操作回路 Accordingly, in this embodiment of FIG. 4 it is necessary to increase from the operation circuit 10 side operating force of the operating circuit 20 side, Therefore 4 (e) and the operation circuit as shown in FIG. 4 (f)
20側の電流i2のピーク電流ipを操作回路10側の電流i1のピーク電流ipが大きく設定される。 20 side peak current ip of the current i2 of the peak current ip of the operation circuit 10 side of the current i1 is set to be larger. このピーク電流ipの値の設定は例えばバイアス手段40用の抵抗部分41と42に対する抵抗値の配分比率によって容易に調整でき、操作回路20側のピーク電流ipは定常電流isが20μAのとき例えばそれより3桁大きい20mAに設定される。 Setting the value of the peak current ip can be easily adjusted by the distribution ratio of the resistance value with respect to the bias means for the 40 and the resistance portion 41 42 For example, the peak current ip of the operation circuit 20 side it for example when constant current is is 20μA It is set to more 3 orders of magnitude greater 20mA. この操作回路20側のピーク電流ipの強化により操作対象1のオン動作の速度が高まるが、オフ動作の速度を速めるには高圧側トランジスタ21にオン抵抗の低いものを用いて操作対象1であるMOSトランジスタのゲートの容量を短時間内に放電させるのがよい。 This Enhanced peak current ip of the operation circuit 20 side increases the speed of the on-operation operation target 1, to increase the speed of the OFF operation is the operation target 1 using low in on-resistance to the high voltage side transistor 21 it is preferable to discharge in a short time the capacity of the gate of the MOS transistor. 図4(g) にこのように構成された操作回路20により直接に操作される操作対象1に流れる電流Iの波形を示す。 Figure 4 (g) shows a waveform of the current I flowing to the operation target 1 to be operated directly by the thus constituted operation circuit 20. 図のように電流Iは図1の実施形態の場合と同様に急峻な断続波形であって、この場合の操作対象1のオンオフ操作に要する時間は50nS程度である。 Current I, as shown, even if the same steep intermittent waveforms of the embodiment of Figure 1, the time required for turning on and off of the operation target 1 in this case is about 50 nS. なお、操作回路20側の駆動力の強化に対応して操作回路10側でも操作回路20の高圧側トランジスタ21 Incidentally, the high-pressure side transistor 21 of the corresponding strengthening of the driving force of the operating circuit 20 side by the operation circuit 10 side operation circuit 20
に対する駆動力を若干強化するのが望ましく、このためそのトランジスタ11と12にオン抵抗の低いものを用いてトランジスタ21のゲート容量の充放電を速めるのがよい。 Good to increase the charging and discharging of the gate capacitance of the transistor 21 with slightly desirable to enhance the driving force, the order those that transistor 11 having low on-resistance 12 against. なお、図4(a) に示す回路ではそれまでの実施形態で操作回路10と20の高圧側トランジスタ11と21に並列接続されていた高抵抗11aや21aを省いてゲート側のツェナーダイオード11bや21bにその役割を兼ねさせるように構成されている。 FIG. 4 (a) to the circuit shown Ya Until embodiment in the operation circuit 10 and 20 high-pressure side transistors 11 and 21 to omit the high resistance 11a and 21a which are parallel connected gate side of the Zener diode 11b It is configured to serve also as the role to 21b. 例えば、操作回路10の低圧側トランジスタ12のオン状態では操作回路20の高圧側トランジスタ21がオンしているから、高圧側電源電圧VHからトランジスタ21用のツェナーダイオード21bを介して電流i1がトランジスタ12に流れる。 For example, since the high-side transistor 21 of the low-pressure side transistor 12 of the operating circuit 20 in the on state of the operation circuit 10 is turned on, a current i1 from the high voltage side power supply voltage VH through the Zener diode 21b of the transistor 21 is a transistor 12 flowing in. もちろん、この場合のツェナーダイオード11bや21bは対応するトランジスタ11や21 Of course, the transistors 11 and 21 the zener diode 11b and 21b in this case the corresponding
のオン状態で降伏するようにツェナー電圧が選定されている。 Zener voltage is selected to yield in the ON state. 本発明は以上説明した実施形態のほか種々の態様で実施をすることができる。 The present invention may be implementation in other various aspects of the embodiments described above. 例えば、図示の実施形態では操作対象1に対し第2の操作回路20から操作電位を与えるようになっているが、両操作回路10と20が対称的な構成なので第1の操作回路10側から操作電位を与えるようにしてもよい。 For example, although adapted to provide an operation voltage to the operation target 1 in the illustrated embodiment the second operation circuit 20, the first operation circuit 10 side because both operating circuit 10 and 20 is symmetrical construction it may be given the operation potential. また、実施形態では電流制御手段50を両操作回路10と20に設けるようにしたが、電流i1やi2のピーク電流ipは図4の実施形態からわかるように必要に応じてそれぞれ設定すべきものであり、場合により両操作回路10と20の一方, とくに操作対象1に操作電位を与える方にだけ設けることでもよく、さらには省略した電流制御手段50に対応するバイアス手段40も場合により省いてしまうことも可能である。 Although acceptable to provide the current control means 50 to both operating circuit 10 and 20 in the embodiment, the peak of the current i1 and i2 current ip intended to be respectively set as required as can be seen from the embodiment of FIG. 4 There, one of the two operation circuits 10 and 20 optionally may be only provided that the person in particular providing the operation voltage to the operation target 1, further would be omitted optionally also biasing means 40 corresponding to the current control means 50 is omitted it is also possible.

【発明の効果】以上に説明したとおり本発明のレベルシフト回路では、低圧の入力信号により高圧側電源電圧に接続された電力用半導体素子等の操作対象を操作するために、低圧側トランジスタと高圧側トランジスタをそれぞれ直列に接続した第1および第2の操作回路と, 操作回路の低圧側のトランジスタに直列接続されたバイアス手段と, バイアス手段に付随して接続された電流制御手段とを設け、操作対象に対する操作指令としての入力信号の論理状態に応じて両操作回路の低圧側トランジスタを交互にオン状態とオフ状態とに制御し, かつ各操作回路の高圧側トランジスタのオンオフの状態を他の操作回路の低圧側と高圧側のトランジスタの相互接続点の電位によって制御しながら、一方の操作回路の低圧側と高圧側のトランジスタの As described above, according to the present invention at a level shift circuit of the present invention, in order to operate the operation target such as a power semiconductor element connected to the high voltage side power supply voltage by a low-pressure of the input signal, the low-pressure side transistor and the high-pressure a first and second operating circuit connected side transistor in series, and bias means connected in series to the low-voltage side of the transistor of the operating circuit, a current control means connected in association with the biasing means is provided, low side transistors of both operating circuit depending on the logic state of the input signal as an operation command to the operation target alternately controlled to the oN state and an oFF state, and the on-off of the high pressure side transistor of each operation circuit state of the other while controlling the potential of the interconnection between the transistors of the low-pressure side and the high pressure side of the operating circuit, the transistor of the low-pressure side and the high pressure side of one of the operating circuit 互接続点の電位により高圧側電源電圧を受ける操作対象のオンオフの状態を操作することにより、次の効果を挙げることができる。 By manipulating the state of the on-off of the operation target undergoing high-voltage power source voltage by the potential of interconnections points include the following effects. (a) バイアス手段が接続された低圧側トランジスタがソースフォロアないしはエミッタフォロアとして活性状態で動作して、それに流れる電流を定常的なオン状態で低レベルまで絞り込むので、両操作回路, 従ってレベルシフト回路の電力消費を実用上無視できる程度にまで低減することができる。 (A) biasing means connected low-voltage side transistor operating in the active state as a source follower or an emitter follower, so narrow down the current flowing through it to a low level at a steady ON state, both the operation circuit, hence the level shift circuit it is possible to reduce the power consumption to such an extent that practically negligible. (b) ソースフォロアやエミッタフォロアとして動作する低圧側トランジスタに流れる電流はその入力側の動作しきい値とバイアス手段にもたせる抵抗値により正確に設定でき, かつ操作回路が受ける高圧側電源電圧の値やその変動の影響をほとんど受けないので、レベルシフト回路を適用可能な高圧側電源電圧の範囲を広げながらその電力消費を許容限度以下に確実に抑制できる。 (B) current flowing through the low pressure side transistor operating as a source follower or emitter follower can be set accurately by the resistance value to have the operation threshold value and the bias means of the input side, and the value of the high side power supply voltage operating circuit receives because and hardly affected by the variation, with an increasing range of applicable high-voltage power source voltage level shifting circuit can be reliably suppressed below the allowable limit of its power consumption. (c) 操作回路の低圧側トランジスタのオンした直後の過渡状態でそれに流れる電流を電流制御手段により短時間内だけ大幅に増加させて操作対象に対する操作速度を従来より格段に高めることができ、かつ過渡状態でのピーク電流値が電流制御手段等を構成する回路要素の定数によって決まるので, 操作速度を所望値に応じて正確に設定することができる。 (C) the operating speed for the low-voltage side transistor on the operation is increased significantly only in a short time target by the current control means the current flowing through it in a transient state immediately after the operation circuit can be increased remarkably than conventionally, and since determined by constants of the circuit elements the peak current value constitutes the current control means or the like in the transient state, it is possible to accurately set to in accordance with the operation speed to the desired value. 本発明回路用のバイアス手段として、操作回路の低圧側トランジスタがMOSトランジスタの場合はソース抵抗を, バイポーラトランジスタの場合はエミッタ抵抗をそれぞれ接続する実施形態は、バイアス手段を簡単な回路要素で構成して低圧側トランジスタをソースフォロアやエミッタフォロアとして動作させながらそれに流れる定常電流を安定に絞り込める効果を有する。 As biasing means for the present invention circuit, the source resistance when the low pressure side transistors are MOS transistors of the operation circuit, the embodiment for connecting the emitter resistance each case of a bipolar transistor, constitutes a biasing means with a simple circuit elements having stably narrowed that effect the constant current flowing through it while operating the low-voltage side transistor as a source follower or emitter follower Te. 電流制御手段としてキャパシタを用いる態様は回路構成を簡単化できる利点があり、キャパシタに直列抵抗を接続する態様はその抵抗値によって低圧側トランジスタに流すべきピーク電流を正確に設定できる利点があり、キャパシタに短絡トランジスタを並列接続して低圧側トランジスタのオフ状態でオンさせる態様は操作対象に対する操作速度を高め得る効果を有する。 Embodiments using a capacitor as the current control means has the advantage of simplifying the circuit configuration, mode of connecting a series resistor to the capacitor has the advantage of accurately set the peak current to flow to the low pressure side transistor by its resistance, a capacitor mode to be turned on in the off state of the low side transistors are connected in parallel with shorting transistor has the effect that can increase the operating speed on the operating. また、電流制御手段として短絡トランジスタをバイアス手段の少なくとも一部に並列接続して低圧側トランジスタのオン動作の直後に短時間内だけオンさせる態様は操作対象に対する操作速度を一層高め得る効果を有し、それをワンショット回路により制御する態様は短絡トランジスタをオンさせて低圧側トランジスタに対しピーク電流を流すべき時間を正確に設定できる効果を有する。 Also, aspects to be turned on only in a short period of time immediately after the ON operation of the low-voltage side transistor connected in parallel to at least a portion of the biasing means short-circuit transistor as a current control means has the effect that can further enhance the operating speed on the operating , aspects controlled by the one-shot circuit which has the effect of accurately set the time to flow a peak current by turning on the shunt transistor to the low pressure side transistor. この電流制御手段により操作対象に操作電位を与える方の操作回路側の低圧側トランジスタに流すピーク電流を他方の操作回路側よりも大きく設定する態様は操作対象用の駆動回路とそれ用の浮動電源を省略できる利点がある。 Manner set larger than the other operation circuit side peak current flowing through the current control means to the low pressure side transistor operation circuit side of the person who gives the operating potential to the operating drive circuit a floating power supply for it for operation target there is an advantage that can be omitted. 操作回路の高圧側トランジスタに高抵抗を並列に接続する態様は低圧側トランジスタに流す電流を安定化させ得る利点があり、高圧側トランジスタのゲートやエミッタにツェナーダイオードを接続する態様は高圧側トランジスタを保護して動作の信頼性を向上できる利点があり、これを高圧側トランジスタのオン状態でツェナー降伏させる態様は上述の高抵抗を省略できる効果を有する。 Manner of connecting a high resistor in parallel to the high-pressure side transistor of the operating circuit has the advantage that can stabilize the current flowing to the low pressure side transistor, manner of connecting the Zener diode to the gate and the emitter of the high-pressure side transistor a high voltage side transistor There is an advantage that reliability can be improved operation and protection, an aspect which this is zener breakdown in the oN state of the high-pressure side transistor has an effect of omitting the high-resistance described above.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明によるレベルシフト回路の第1実施形態と関連波形を示し、同図(a) はその回路図、同図(b) は入力信号の波形図、同図(c) は第1の操作回路の低圧側トランジスタに流れる電流の波形図、同図(d) は第2の操作回路の低圧側トランジスタに流れる電流の波形図、 [1] first embodiment of the level shift circuit according to the present invention and shows the relevant waveforms, FIG. (A) is a circuit diagram thereof, FIG. (B) is a waveform diagram of the input signal, FIG. (C) the first waveform diagram of the current flowing to the low pressure side transistor of the first operation circuit, FIG. (d) shows a waveform diagram of the current flowing to the low pressure side transistor of the second operation circuit,
同図(e) は操作対象の電流の波形図である。 FIG (e) is a waveform diagram of a current operation object.

【図2】本発明回路の第2実施形態を示すレベルシフト回路の回路図である。 2 is a circuit diagram of a level shift circuit according to a second embodiment of the present invention circuit.

【図3】本発明回路の第3実施形態を示すレベルシフト回路の回路図である。 3 is a circuit diagram of a level shift circuit according to a third embodiment of the present invention circuit.

【図4】本発明回路の第4実施形態と関連波形を示し、 Figure 4 shows a fourth embodiment and related waveforms of the present invention circuit,
同図(a) はレベルシフト回路の回路図、同図(b) はその入力信号の波形図、同図(c) は第1の操作回路側のワンショット回路によるオン動作指令の波形図、同図(d) は第2の操作回路側のワンショット回路によるオン動作指令の波形図、同図(e) は第1の操作回路の低圧側トランジスタに流れる電流の波形図、同図(f) は第2の操作回路の低圧側トランジスタに流れる電流の波形図、同図 FIG (a) is a circuit diagram of the level shift circuit, Fig. (B) shows a waveform of the input signal, FIG. (C) shows a waveform of the ON operation command by the one-shot circuit of the first operation circuit side, FIG (d) shows a waveform diagram of the on-operation command by the one-shot circuit of the second operation circuit side, FIG. (e) shows a waveform of the current flowing through the low-pressure side transistor of the first operation circuit, FIG. (f ) is a waveform diagram of the current flowing to the low pressure side transistor of the second operation circuit, and FIG.
(g) は操作対象の電流の波形図である。 (G) is a waveform diagram of a current operation object.

【図5】従来技術によるレベルシフト回路の回路図である。 5 is a circuit diagram of a conventional level shift circuit.

【図6】レベルシフト回路の異なる従来例の回路図である。 6 is a circuit diagram of a different prior art example of a level shift circuit.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 操作対象としてのMOSトランジスタ 2 操作対象用の駆動回路 2a 駆動回路用の浮動電源 3 操作対象の負荷 10 第1の操作回路 11 第1の操作回路の高圧側トランジスタ 11a 高圧側トランジスタ11用の高抵抗 11b 高圧側トランジスタ11用のツェナーダイオード 12 第1の操作回路の低圧側トランジスタ 20 第2の操作回路 21 第2の操作回路の高圧側トランジスタ 21a 高圧側トランジスタ21用の高抵抗 21b 高圧側トランジスタ21用のツェナーダイオード 22 第2の操作回路の低圧側トランジスタ 40 バイアス手段としてのバイアス抵抗 41,42 バイアス抵抗の部分抵抗 50 電流制御手段 51 電流制御手段としてのキャパシタ 52 キャパシタに対する直列抵抗 53 電流制御手段の短絡トランジスタ 54 電流制御手段のワンショット回路 60 入力信号を受けるイン 1 operated as MOS transistors 2 operating floating power source 3 operation target load 10 first operation circuit 11 first operation circuit for the driver circuit 2a driving circuit for the target for high pressure side transistors 11a high-voltage side transistor 11 high of interest resistance 11b pressure of the Zener diode 12 first operation circuit for side transistor 11 low-pressure side transistor 20 and the second operation circuit 21 and the second operation circuit of the high-voltage side transistor 21a high resistance 21b high side transistors for high-voltage side transistor 21 21 Zener diode 22 second series resistor 53 a current control means to the capacitor 52 capacitor as a bias resistor 41 and a bias resistor portions resistor 50 current control means 51 current control means as the low-pressure side transistor 40 bias means operating circuit of use in receiving the one-shot circuit 60 the input signal of the short-circuit transistor 54 current control means ータ I 操作対象から負荷に流れる電流 i1 第1の操作回路に流れる電流 i2 第2の操作回路に流れる電流 ip 操作回路に流れるピーク電流 is 操作回路に流れる定常電流 Si 入力信号 S1 第1の操作回路側のワンショット回路によるオン動作指令 S2 第2の操作回路側のワンショット回路によるオン動作指令 VH 高圧側電源電圧 VL 低圧側電源電圧 Constant current Si input signal S1 first operation flowing through the peak current is operating circuit flowing through the current ip operation circuit flowing in over data I current flows from the operation target load i1 current flowing in the first operation circuit i2 second operation circuit circuit side of the one-shot circuit by the on operation instruction S2 second operation on the operation command by the one-shot circuit of the circuit-side VH high-voltage power source voltage VL low voltage side power supply voltage

Claims (12)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】低圧側の入力信号によって高圧側の操作対象を操作するためのレベルシフト回路であって、低圧側トランジスタと高圧側トランジスタを直列にそれぞれ接続した第1および第2の操作回路を設け、各操作回路の高圧側トランジスタのオンオフの状態を他の操作回路の低圧側と高圧側のトランジスタの相互接続点の電位により制御し、操作回路の低圧側のトランジスタに直列にバイアス手段を接続して当該トランジスタを定常オン状態では活性動作状態にしてそれに流れる電流を減少させ、 1. A level shift circuit for operating the operation target of the high-pressure side by the input signal of the low-pressure side, the first and second operating circuit connected respectively to the low-pressure side transistor and the high-pressure side transistors in series provided, controlled by the potential of the interconnection between the transistors of the low-pressure side and the high pressure side of the other operating circuit state of the on-off of the high pressure side transistors of the operating circuit, connected to the biasing means in series with the low-voltage side of the transistor of the operating circuit the transistor in the steady oN state to reduce the current flowing in it in the active operating state and,
    バイアス手段に付随して電流制御手段を設けて対応する低圧側トランジスタがオフからオンの状態に変化する過程でそれに流れる電流を増加させ、入力信号の論理状態に応じ両操作回路の低圧側トランジスタを交互にオンとオフの状態に制御して一方の操作回路の低圧側と高圧側のトランジスタの相互接続点の電位により高圧側の操作対象のオンオフ状態を操作するようにしたことを特徴とするレベルシフト回路。 Increasing the current flowing through it in the process of the low-pressure side transistor changes to ON-state from the off the corresponding provided a current control means in association with the biasing means, the low pressure side transistors of both operating circuit depending on the logic state of the input signal level, characterized in that so as to operate the on-off state of the subject high voltage side by the potential of the interconnection point of the transistors of the low-pressure side and the high pressure side of one of the operation circuits alternately to control the state of the on and off shift circuit.
  2. 【請求項2】請求項1に記載の回路において、操作回路内の低圧側のトランジスタとしてMOSトランジスタを用い、そのバイアス手段としてソース抵抗を接続するようにしたことを特徴とするレベルシフト回路。 2. A circuit according to claim 1, using a MOS transistor as a low-voltage side of the transistor in the operating circuit, a level shift circuit which is characterized in that so as to connect the source resistor as a biasing means.
  3. 【請求項3】請求項1に記載の回路において、操作回路内の低圧側のトランジスタとしてバイポーラトランジスタを用い、そのバイアス手段としてエミッタ抵抗を接続するようにしたことを特徴とするレベルシフト回路。 In the circuit according to the claim 1, further comprising: a bipolar transistor as a low-voltage side of the transistor in the operating circuit, a level shift circuit which is characterized in that so as to connect the emitter resistor as a biasing means.
  4. 【請求項4】請求項1に記載の回路において、キャパシタを電流制御手段としてバイアス手段に対し並列接続するようにしたことを特徴とするレベルシフト回路。 4. The circuit of claim 1, the level shift circuit, characterized in that to the biasing means a capacitor as current control means is so connected in parallel.
  5. 【請求項5】請求項4に記載の回路において、キャパシタに対し直列抵抗を接続するようにしたことを特徴とするレベルシフト回路。 In the circuit according to the claim 4, the level shift circuit is characterized in that so as to connect a series resistor to the capacitor.
  6. 【請求項6】請求項4に記載の回路において、キャパシタに対し短絡トランジスタを並列に接続して対応する低圧側トランジスタのオフ状態においてそれをオンさせるようにしたことを特徴とするレベルシフト回路。 In the circuit according to 6. The method of claim 4, the level shift circuit is characterized in that so as to turn it in the off state of the low-voltage side transistor corresponding to connect the shunt transistor in parallel to the capacitor.
  7. 【請求項7】請求項1に記載の回路において、電流制御手段として短絡用のトランジスタをバイアス手段としての抵抗の少なくとも一部に対し並列接続し、対応する低圧側トランジスタがオフ状態からオン状態に変化する際にこの短絡用トランジスタを所定の短時間内だけオン動作させるようにしたことを特徴とするレベルシフト回路。 7. The circuit of claim 1, a transistor for short-circuiting the current control means connected in parallel to at least a portion of the resistance of the biasing means, the on state from the corresponding low-side transistor is turned off a level shift circuit, characterized in that the the shorting transistor so as to only turned on within a predetermined short time when changing.
  8. 【請求項8】請求項7に記載の回路において、短絡用トランジスタを所定の短時間内オンさせる手段としてワンショット回路を用い、これに入力信号ないしその補信号を与えて信号の論理状態の変化に応じて動作させるようにしたことを特徴とするレベルシフト回路。 The circuit according to claim 8 according to claim 7, using a one-shot circuit shorting transistor as a means for a predetermined short time in ON, the change of the logic state of the signal is given an input signal or its complement signal thereto level shift circuit is characterized in that so as to operate in accordance with the.
  9. 【請求項9】請求項1に記載の回路において、操作対象に対して操作電位を与える方の操作回路側の電流制御手段により対応する低圧側トランジスタのオン時電流を他方の操作回路側よりも大きく増加させるようにしたことを特徴とするレベルシフト回路。 9. The circuit of claim 1, than on-time current other operating circuit side of the corresponding low-side transistor by operating the circuit side of the current control means of the direction which gives the operating potential to the operation target level shift circuit is characterized in that so as to increase greatly.
  10. 【請求項10】請求項1に記載の回路において、操作回路の高圧側のトランジスタに対して高抵抗を並列接続するようにしたことを特徴とするレベルシフト回路。 10. The circuit of claim 1, the level shift circuit, characterized in that the high resistance to high-pressure side of the transistor operation circuit so as to parallel connection.
  11. 【請求項11】請求項1に記載の回路において、操作回路の高圧側のトランジスタがMOSトランジスタであり、そのゲートと電源電圧を受けるソースとの相互間にツェナーダイオードを並列接続するようにしたことを特徴とするレベルシフト回路。 In the circuit according to 11. The method of claim 1, the transistor of the high-pressure side of the operation circuit is a MOS transistor, the zener diode so as to parallel connection between each other with the source for receiving the gate and the power supply voltage a level shift circuit according to claim.
  12. 【請求項12】請求項11に記載の回路において、高圧側のトランジスタのオン状態でツェナーダイオードがツェナー降伏するようにしたことを特徴とするレベルシフト回路。 12. The circuit of claim 11, the level shift circuit is a Zener diode in the on state of the transistor of the high-pressure side, characterized in that so as to zener breakdown.
JP546596A 1996-01-17 1996-01-17 Level shift circuit Pending JPH09200020A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP546596A JPH09200020A (en) 1996-01-17 1996-01-17 Level shift circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP546596A JPH09200020A (en) 1996-01-17 1996-01-17 Level shift circuit
US08784219 US5896043A (en) 1989-02-10 1997-01-16 Level shift circuit

Publications (1)

Publication Number Publication Date
JPH09200020A true true JPH09200020A (en) 1997-07-31

Family

ID=11611995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP546596A Pending JPH09200020A (en) 1996-01-17 1996-01-17 Level shift circuit

Country Status (1)

Country Link
JP (1) JPH09200020A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006157400A (en) * 2004-11-29 2006-06-15 Fuji Electric Device Technology Co Ltd Driver circuit
JP2007174627A (en) * 2005-11-24 2007-07-05 Fuji Electric Device Technology Co Ltd Level shift circuit
JP2011077629A (en) * 2009-09-29 2011-04-14 Mitsubishi Electric Corp Semiconductor circuit
WO2012043750A1 (en) * 2010-09-30 2012-04-05 富士電機株式会社 Level shift circuit
WO2012070174A1 (en) * 2010-11-25 2012-05-31 富士電機株式会社 Level-shift circuit using resistance of semiconductor substrate
WO2013128746A1 (en) * 2012-02-28 2013-09-06 富士電機株式会社 Semiconductor device and method for driving high-side circuit
EP2763320A1 (en) * 2011-09-30 2014-08-06 Sharp Kabushiki Kaisha Level shift circuit
JP2016154313A (en) * 2015-02-20 2016-08-25 株式会社東芝 Level shift circuit
US9722601B2 (en) 2014-08-26 2017-08-01 Rohm Co., Ltd. Gate driving circuit of high-side transistor, switching output circuit, inverter device, and electronic device

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4600012B2 (en) * 2004-11-29 2010-12-15 富士電機システムズ株式会社 Driver circuit
JP2006157400A (en) * 2004-11-29 2006-06-15 Fuji Electric Device Technology Co Ltd Driver circuit
JP2007174627A (en) * 2005-11-24 2007-07-05 Fuji Electric Device Technology Co Ltd Level shift circuit
JP4702261B2 (en) * 2005-11-24 2011-06-15 富士電機システムズ株式会社 Level shift circuit
JP2011077629A (en) * 2009-09-29 2011-04-14 Mitsubishi Electric Corp Semiconductor circuit
WO2012043750A1 (en) * 2010-09-30 2012-04-05 富士電機株式会社 Level shift circuit
US8975944B2 (en) 2010-11-25 2015-03-10 Fuji Electric Co., Ltd. Level shift circuit utilizing resistance in semiconductor substrate
WO2012070174A1 (en) * 2010-11-25 2012-05-31 富士電機株式会社 Level-shift circuit using resistance of semiconductor substrate
US9294093B2 (en) 2010-11-25 2016-03-22 Fuji Electric Co., Ltd. Level shift circuit utilizing resistance in semiconductor substrate
EP2645572A1 (en) * 2010-11-25 2013-10-02 Fuji Electric Co., Ltd. Level-shift circuit using resistance of semiconductor substrate
EP2645572A4 (en) * 2010-11-25 2014-04-02 Fuji Electric Co Ltd Level-shift circuit using resistance of semiconductor substrate
JP5459412B2 (en) * 2010-11-25 2014-04-02 富士電機株式会社 A level shift circuit using a resistor in a semiconductor substrate
US8957721B2 (en) 2011-09-30 2015-02-17 Sharp Kabushiki Kaisha Level shift circuit
EP2763320A1 (en) * 2011-09-30 2014-08-06 Sharp Kabushiki Kaisha Level shift circuit
JPWO2013046898A1 (en) * 2011-09-30 2015-03-26 シャープ株式会社 Level shift circuit
EP2763320A4 (en) * 2011-09-30 2015-04-15 Sharp Kk Level shift circuit
WO2013128746A1 (en) * 2012-02-28 2013-09-06 富士電機株式会社 Semiconductor device and method for driving high-side circuit
US9325317B2 (en) 2012-02-28 2016-04-26 Fuji Electric Co., Ltd. Semiconductor device and high side circuit drive method
US9722610B2 (en) 2012-02-28 2017-08-01 Fuji Electric Co., Ltd. Semiconductor device and high side circuit drive method
US9722601B2 (en) 2014-08-26 2017-08-01 Rohm Co., Ltd. Gate driving circuit of high-side transistor, switching output circuit, inverter device, and electronic device
JP2016154313A (en) * 2015-02-20 2016-08-25 株式会社東芝 Level shift circuit

Similar Documents

Publication Publication Date Title
US6594163B2 (en) Reverse load current isolation circuit for parallelable power supply
US4394590A (en) Field effect transistor circuit arrangement
US4736121A (en) Charge pump circuit for driving N-channel MOS transistors
US5502632A (en) High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US6885225B2 (en) Drive circuit
US4829199A (en) Driver circuit providing load and time adaptive current
US4841165A (en) D. C. power controller
US6717785B2 (en) Semiconductor switching element driving circuit
US5969964A (en) Resistor in series with bootstrap diode for monolithic gate driver device
US6396249B1 (en) Load actuation circuit
US5977811A (en) Shift level circuit for a high side driver circuit
US5373435A (en) High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator
US20020021150A1 (en) Load drive circuit
US6816000B2 (en) Booster circuit
US5351182A (en) Level shift circuit and inverter apparatus using the same
US4949213A (en) Drive circuit for use with voltage-drive semiconductor device
US4849873A (en) Active snubber for an inverter
US7098633B1 (en) Boost converter with series switch
US5371415A (en) Two stage gate drive circuit for a FET
US6674268B2 (en) Swithing regulator utilizing seperate integrated circuits for driving each switch
US5258662A (en) Micropower gate charge pump for power MOSFETS
US6624672B2 (en) Output buffer with constant switching current
US5546043A (en) Circuit arrangement for driving an MOS field-effect transistor
US5963066A (en) Semiconductor device which drives low-voltage driven switching device, using low-voltage direct current power source, a diode and a capacitor
US5475329A (en) Turn-off circuit to provide a discharge path from a first node to a second node