JPH09199379A - High-quality epitaxial wafer and its manufacturing method - Google Patents

High-quality epitaxial wafer and its manufacturing method

Info

Publication number
JPH09199379A
JPH09199379A JP2216096A JP2216096A JPH09199379A JP H09199379 A JPH09199379 A JP H09199379A JP 2216096 A JP2216096 A JP 2216096A JP 2216096 A JP2216096 A JP 2216096A JP H09199379 A JPH09199379 A JP H09199379A
Authority
JP
Japan
Prior art keywords
wafer
epitaxial wafer
atoms
silicon
quality epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2216096A
Other languages
Japanese (ja)
Inventor
Ryuji Takeda
隆二 竹田
Hiroshi Shirai
宏 白井
Tateo Hayashi
健郎 林
Hiroyuki Goto
浩之 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Coorstek KK
Original Assignee
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Ceramics Co Ltd filed Critical Toshiba Ceramics Co Ltd
Priority to JP2216096A priority Critical patent/JPH09199379A/en
Publication of JPH09199379A publication Critical patent/JPH09199379A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To produce at a good yield a more high-performance semiconductor device with little defects having serious influences on the device. SOLUTION: An epitaxial wafer for semiconductor device which meets that the carrier lifetime L (×10<-3> ) in MOSC-t method is not less than T/3N (N is quantity of Ni (×10<12> atoms/cm<2> ) contaminating the surface of the wafer is provided. This high-quality wafer can be produces by heat-treating a Si wafer having an 0 concn. of 1.2×10<18> atoms/cm<3> or more and dopant concn. of 1.0×10<18> atoms/cm<3> in a nonxidative atmosphere over 1000deg. C for specified time to epitaxially grow a Si single crystal film of 0.1-20 microns on the treated wafer surface.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、高品位エピタキシ
ャルウエハ及びその製造方法に関し、詳しくは半導体デ
バイス用エピタキシャルウエハであり、所定のMOSC
−t法によるキャリアライフタイムを有する高品位エピ
タキシャルウエハであり、シリコン基板を所定に高温処
理した後シリコンをエピタキシャル成長させて得る高品
位エピタキシャルウエハの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a high-quality epitaxial wafer and a method for manufacturing the same, and more particularly to an epitaxial wafer for semiconductor devices, which has a predetermined MOSC.
The present invention relates to a method for producing a high-quality epitaxial wafer having a carrier lifetime by the -t method, which is obtained by subjecting a silicon substrate to a predetermined high temperature treatment and then epitaxially growing silicon.

【0002】[0002]

【従来の技術】近年の半導体デバイスの高集積化は著し
いものがあり、その基板であるシリコンウエハにおいて
も高性能が要求されより結晶性のよいものが望まれてい
る。このため、従来からDRAMやMPU用基板のウエ
ハとしてはエピタキシャルシリコンウエハが使用されて
いる。エピタキシャルシリコンウエハは、一般に、キャ
リア源、例えばボロン(B)やリンがヘビードープされ
たシリコン基板表面上に、数〜10μmの厚さでシリコ
ン単結晶膜をエピタキシャル成長させたものである。従
来、このエピタキシャルウエハの基板として用いられて
いるシリコンウエハは、一般的には、自然酸化膜除去の
ための1分程度の極短時間の熱処理が行われるか、また
は、極短時間の熱処理も行うこと無くそのまま、エピタ
キシャル成長に供されている。
2. Description of the Related Art In recent years, the degree of integration of semiconductor devices has been remarkably high, and a silicon wafer, which is a substrate thereof, is required to have high performance and to have better crystallinity. Therefore, an epitaxial silicon wafer has been conventionally used as a wafer for a DRAM or MPU substrate. Epitaxial silicon wafers are generally obtained by epitaxially growing a silicon single crystal film with a thickness of several to 10 μm on a silicon substrate surface heavily doped with a carrier source such as boron (B) or phosphorus. Conventionally, a silicon wafer conventionally used as a substrate for this epitaxial wafer is generally subjected to an extremely short time heat treatment of about 1 minute for removing a natural oxide film, or an extremely short time heat treatment. It is directly used for epitaxial growth without performing.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、ヘビー
ドープシリコンウエハが極めて清浄に保持され表面が鏡
面平坦化されていても、厳密には微細構造的な欠陥が存
在し、その表面上に成長形成される表面エピタキシャル
層にも結晶欠陥が存在するのが通常である。発明者ら
は、これらの欠陥がエピタキシャルウエハ表面層に形成
される半導体デバイスに与える影響について着目し、欠
陥が少なくより高性能な半導体デバイスを歩留よく製造
可能とする高品位エピタキシャルウエハの提供を目的と
して検討を進めた。その結果、ウエハ表面近傍で絶縁膜
の劣化に大きく影響し、また、ライフタイムの劣化にも
影響を与え、この点では、最終的にデバイスの信頼性や
安定動作に深刻な影響を与えることが知見された。具体
的には、シリコン結晶中の結晶欠陥は、絶縁膜の酸化膜
のネットワークに乱れが生じ、高耐圧側での不安定動作
につながること、また、結晶欠陥はライフタイムを減少
させることになり、トランジスタの動作に重大な影響を
与えることである。発明者らは、これらの半導体デバイ
スに重大な影響を及ぼすエピタキシャルウエハの結晶欠
陥を取除くべく更に鋭意検討し本発明を完成した。
However, even if a heavy-doped silicon wafer is kept extremely clean and its surface is mirror-planarized, strictly speaking, there are microstructural defects and growth is formed on the surface. Usually, crystal defects also exist in the surface epitaxial layer. The inventors have paid attention to the influence of these defects on the semiconductor devices formed on the surface layer of the epitaxial wafer, and provide a high-quality epitaxial wafer capable of manufacturing high-performance semiconductor devices with few defects at high yield. We proceeded with the study as the purpose. As a result, the deterioration of the insulating film near the surface of the wafer is greatly affected, and also the deterioration of the lifetime is affected. In this respect, it may have a serious effect on the reliability and stable operation of the device. It was discovered. Specifically, a crystal defect in a silicon crystal causes disorder in the oxide film network of the insulating film, leading to unstable operation on the high breakdown voltage side, and the crystal defect reduces the lifetime. , Has a significant influence on the operation of the transistor. The inventors of the present invention completed the present invention by further diligently studying to eliminate crystal defects of an epitaxial wafer that have a serious influence on these semiconductor devices.

【0004】[0004]

【課題を解決するための手段】本発明によれば、半導体
デバイス用のエピタキシャルウエハであって、MOSC
−t法によるキャリアライフタイムL(×10-3秒)
が、次式L≧T/3N(但し、Nはエピタキシャルウエ
ハ表面を汚染したNi量(×1012atoms/cm
2 )、TはNi汚染後1000℃で熱処理した時間
(時)である。)を満足することを特徴とする高品位エ
ピタキシャルウエハが提供される。本発明の高品位エピ
タキシャルウエハにおいて、前記キャリアライフタイム
Lが、0.1〜5であることが好ましい。
According to the present invention, an epitaxial wafer for a semiconductor device, which comprises a MOSC
-T method carrier lifetime L (× 10 -3 seconds)
However, the following equation L ≧ T / 3N (where N is the amount of Ni contaminating the epitaxial wafer surface (× 10 12 atoms / cm 2)
2 ), T is the time (hour) of heat treatment at 1000 ° C after Ni contamination. ) Is provided, a high-quality epitaxial wafer is provided. In the high-quality epitaxial wafer of the present invention, the carrier lifetime L is preferably 0.1-5.

【0005】また、本発明によれば、酸素濃度が1.2
×1018atoms/cm3 以上であり、且つ、ドーパ
ント濃度が1.0×1018atoms/cm3 以上であ
るシリコンウエハを、非酸化性ガス雰囲気下、1000
℃以上で高温処理し、処理後のウエハ表面に0.1〜2
0μmのシリコン単結晶膜をエピタキシャル成長させる
こと特徴とする高品位エピタキシャルウエハの製造方法
が提供される。本発明の製造方法で製造されるシリコン
ウエハは、MOSC−t法によるキャリアライフタイム
L(×10-3秒)が、次式L≧T/3N(但し、Nはエ
ピタキシャルウエハ表面を汚染したNi量(×1012
toms/cm2 )、TはNi汚染後1000℃で熱処
理した時間(時)である。)を満足する高品位である。
上記本発明の高品位エピタキシャルウエハの製造方法に
おいて、ドーパントが、ボロン、リンまたはアンチモン
であることが好ましく、また、前記非酸化性ガスが、水
素、窒素、アルゴン、ヘリウム及びネオンから選ばれる
1種のガスまたは2種以上の混合ガスであることが好ま
しい。
Further, according to the present invention, the oxygen concentration is 1.2.
× is at 10 18 atoms / cm 3 or more, and, the silicon wafer is a dopant concentration of 1.0 × 10 18 atoms / cm 3 or more, a non-oxidizing gas atmosphere, 1000
High temperature treatment at ℃ or above, 0.1-2 on the surface of the treated wafer
Provided is a method for manufacturing a high-quality epitaxial wafer, which comprises epitaxially growing a 0 μm silicon single crystal film. The silicon wafer manufactured by the manufacturing method of the present invention has a carrier lifetime L (× 10 −3 seconds) according to the MOSC-t method of the following formula L ≧ T / 3N (where N is Ni that contaminates the surface of the epitaxial wafer). Amount (× 10 12 a
(Toms / cm 2 ), T is the time (hour) of heat treatment at 1000 ° C. after Ni contamination. ) Is high quality.
In the method for producing a high-quality epitaxial wafer according to the present invention, the dopant is preferably boron, phosphorus or antimony, and the non-oxidizing gas is one selected from hydrogen, nitrogen, argon, helium and neon. The above gas or a mixed gas of two or more kinds is preferable.

【0006】本発明は上記のように構成され、所定の例
えば0.1〜5×10-3秒のMOSC−t法によるキャ
リアライフタイムを有し、シリコンウエハの表面結晶層
状態が析出欠陥や積層欠陥等の微細結晶欠陥や不純物汚
染が極めて少なく良好な品位シリコンウエハであること
から、結果として絶縁膜のネットワークに乱れが生じる
ことなく、高耐圧側でも安定した動作ができる信頼性の
高いデバイスを得ることができる。また、本発明の高品
位エピタキシャルウエハの製造方法は、従来のヘビード
ープシリコン基板を所定に高温処理し、その後、処理表
面上にシリコン単結晶をエピタキシャル成長させるもの
であり、工業性も高い。
The present invention is configured as described above and has a predetermined carrier lifetime of, for example, 0.1 to 5 × 10 −3 seconds by the MOSC-t method. Since it is a good quality silicon wafer with extremely few fine crystal defects such as stacking faults and impurity contamination, the resulting device is a highly reliable device that can operate stably even on the high breakdown voltage side without disturbance in the insulating film network. Can be obtained. Further, the method for producing a high-quality epitaxial wafer of the present invention is one in which a conventional heavy-doped silicon substrate is subjected to a predetermined high temperature treatment, and then a silicon single crystal is epitaxially grown on the treated surface, which is highly industrial.

【0007】[0007]

【発明の実施の形態】以下、本発明について詳細に説明
する。本発明の高品位エピタキシャルウエハの特性であ
るMOSC−t法によるキャリアライフタイムは、従来
から結晶欠陥の電気的評価法として知られ、ウエハ上に
MOS構造を形成しMOS容量の時間応答を調べること
により、その表面層の結晶状態を間接的に測定するもの
である。即ち、MOSダイオードのゲートに反転状態に
なるように電圧を印加して、平衡状態に戻るまでの時間
を測定して半導体シリコンウエハに形成される空乏層中
のキャリア生成を測定することにより、MOS容量の界
面を含むシリコンウエハ表面層中のキャリアの再結合の
中心濃度が求められ、キャリアライフタイムが大きな値
を示すことにより電気的に活性な領域で良好な結晶状態
にあることが分かる。本発明の高品位エピタキシャルウ
エハは、MOSC−t法によるキャリアライフタイムL
(×10-3秒)が、次式L≧T/3N(但し、Nはエピ
タキシャルウエハ表面を汚染したNi量(×1012at
oms/cm2 )、TはNi汚染後1000℃で熱処理
した時間(時)である。)を満足するものであり、この
条件を満足するような表面層が良好な結晶状態にあれ
ば、例えば、後記する実施例で明らかなように、デバイ
ス製造工程において汚染が生じた場合でも充分なキャリ
ア容量を保持でき、高性能で安定した動作を保証する信
頼性の高いデバイスの製造を可能にすることができる。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention will be described in detail below. The carrier lifetime by the MOSC-t method, which is a characteristic of the high-quality epitaxial wafer of the present invention, has been conventionally known as an electrical evaluation method for crystal defects, and a MOS structure is formed on the wafer to examine the time response of the MOS capacitance. Is used to indirectly measure the crystal state of the surface layer. That is, a voltage is applied to the gate of the MOS diode so as to be in an inverted state, the time until the state returns to the equilibrium state is measured, and the carrier generation in the depletion layer formed on the semiconductor silicon wafer is measured, The central concentration of recombination of carriers in the surface layer of the silicon wafer including the interface of the capacitance was obtained, and it can be seen that the carrier lifetime shows a large value and the crystalline state is good in the electrically active region. The high-quality epitaxial wafer of the present invention has a carrier lifetime L of MOSC-t method.
(× 10 −3 seconds) is expressed by the following formula L ≧ T / 3N (where N is the amount of Ni contaminating the epitaxial wafer surface (× 10 12 at
oms / cm 2 ), T is the time (hour) of heat treatment at 1000 ° C. after Ni contamination. ) Is satisfied, and if the surface layer satisfying this condition is in a good crystalline state, for example, as will be apparent from the examples described later, it is sufficient even if contamination occurs in the device manufacturing process. The carrier capacity can be retained, and a highly reliable device that guarantees high performance and stable operation can be manufactured.

【0008】本発明の高品位エピタキシャルウエハは、
先ず、従来公知の方法で形成される酸素濃度が1.15
×1018atoms/cm3 以上で、ボロン、リン、ア
ンチモン等のドーパント濃度が1×1018atoms/
cm3 以上のヘビードープシリコンウエハを、所定に高
温処理する。ここで用いるシリコンウエハの酸素濃度及
びドーパント濃度は、従来のエピタキシャルウエハで用
いられているものと同様であり、格別なものでなく通常
のシリコンウエハを用いることができる。ドーパントの
種類は所望のn型またはp型半導体により選択すればよ
い。例えば、通常のチョクラルスキー法で引き上げられ
たインゴットを、公知の方法によりスライス、研磨等の
諸工程を経て鏡面研磨して得られるシリコンウエハを用
いる。
The high-quality epitaxial wafer of the present invention is
First, the oxygen concentration formed by a conventionally known method is 1.15.
× 10 18 in atoms / cm 3 or more, boron, phosphorus, dopant concentration of antimony 1 × 10 18 atoms /
A heavy-doped silicon wafer of 3 cm 3 or more is subjected to a predetermined high temperature treatment. The oxygen concentration and the dopant concentration of the silicon wafer used here are the same as those used in the conventional epitaxial wafer, and a normal silicon wafer can be used rather than a special one. The type of dopant may be selected depending on the desired n-type or p-type semiconductor. For example, a silicon wafer obtained by mirror-polishing an ingot pulled up by an ordinary Czochralski method through various steps such as slicing and polishing by a known method is used.

【0009】本発明においては、上記シリコンウエハ
を、還元ガスの水素ガス、不活性ガスの窒素、アルゴ
ン、ヘリウム、ネオン等から選ばれた1種のガス雰囲気
または2種以上の混合ガス雰囲気の非酸化性ガス雰囲気
下で、1000℃以上、好ましくは1100℃以上で高
温処理する。この高温処理により、上記従来から用いら
れるシリコンウエハの表面付近に存在し、その表面にエ
ピタキシャル成長されるシリコン単結晶層の欠陥原因と
なる酸素あるいはドーパント等の各種析出物を減少さ
せ、また消滅させて良好な表面層のシリコン基板を形成
することができる。上記非酸化性ガスとしては、好まし
くは水素ガス、または水素ガスと不活性ガス1種との混
合ガスを用いることが好ましい。高温処理を非酸化性雰
囲気で行うのは、酸素あるいはドーパントの外方拡散を
促進させるためであり、また、シリコン表面の酸化を防
止しベア状態に保持すると共に、水素ガス雰囲気とする
ことにより酸化物を除去することができるためである。
処理温度が1000℃未満であるとシリコンウエハ表面
層の析出物等を十分に減少させることができず、得られ
るエピタキシャルウエハの表面層に欠陥が生じるためで
ある。また、処理温度の上限は1300℃であり、特に
処理炉等の処理条件により適宜選択することができる。
通常、1000〜1200℃で行う。高温処理時間は、
処理温度により変化するが、1200℃の場合、一般に
1〜240分であり、通常、60分間高温処理する。
In the present invention, the silicon wafer is treated in a non-reducing gas such as hydrogen gas, an inert gas such as nitrogen, argon, helium, neon, or the like in a gas atmosphere or in a mixed gas atmosphere of two or more gases. High-temperature treatment is performed at 1000 ° C. or higher, preferably 1100 ° C. or higher in an oxidizing gas atmosphere. By this high temperature treatment, various precipitates such as oxygen or dopant existing near the surface of the conventionally used silicon wafer and causing defects in the silicon single crystal layer epitaxially grown on the surface are reduced or eliminated. A silicon substrate having a good surface layer can be formed. As the non-oxidizing gas, it is preferable to use hydrogen gas or a mixed gas of hydrogen gas and one inert gas. The high temperature treatment is performed in a non-oxidizing atmosphere to promote outward diffusion of oxygen or a dopant, and to prevent oxidation of the silicon surface to keep it in a bare state and to oxidize it in a hydrogen gas atmosphere. This is because things can be removed.
This is because if the processing temperature is lower than 1000 ° C., the precipitates and the like on the surface layer of the silicon wafer cannot be sufficiently reduced, and defects occur in the surface layer of the obtained epitaxial wafer. Further, the upper limit of the treatment temperature is 1300 ° C., and it can be appropriately selected depending on the treatment conditions such as the treatment furnace.
Usually, it is carried out at 1000 to 1200 ° C. High temperature treatment time is
Although it varies depending on the treatment temperature, it is generally 1 to 240 minutes at 1200 ° C., and usually a high temperature treatment is performed for 60 minutes.

【0010】本発明の高品位エピタキシャルウエハは、
上記高温処理したシリコン基板上に0.1〜20μmの
厚さでシリコン単結晶膜をエピタキシャル成長させて製
造することができる。本発明のエピタキシャル処理は、
従来公知の方法で行うことができ、特に制限されるもの
でない。例えば、塩化珪素類(SiCl4 、SiCl
2 )、シラン類(SiH4 、SiHCl3 、SiHCl
2 )等のSi含有の反応ガスを約850〜1200℃
で、上記高温処理済のシリコン基板上を流通させて行う
ことができる。エピタキシャル膜の厚さが0.1μm未
満の場合はデバイス活性層として使用できない。20μ
mを超えるとエピタキシャルウエハを使用する利点であ
るラッチアップ特性の悪化を招くため好ましくない。通
常、1〜10μmに成長形成する。
The high-quality epitaxial wafer of the present invention is
A silicon single crystal film having a thickness of 0.1 to 20 μm can be epitaxially grown on the silicon substrate that has been subjected to the high temperature treatment. The epitaxial treatment of the present invention is
It can be carried out by a conventionally known method and is not particularly limited. For example, silicon chlorides (SiCl 4 , SiCl 4
2 ), silanes (SiH 4 , SiHCl 3 , SiHCl
2 ) Si-containing reaction gas such as about 850 to 1200 ℃
Then, it can be performed by circulating it on the silicon substrate that has been subjected to the high temperature treatment. If the thickness of the epitaxial film is less than 0.1 μm, it cannot be used as a device active layer. 20μ
If it exceeds m, the latch-up characteristic, which is an advantage of using an epitaxial wafer, is deteriorated, which is not preferable. Usually, it is grown to a thickness of 1 to 10 μm.

【0011】本発明の高品位エピタキシャルウエハは、
上記製造工程においてシリコンウエハを所定の非酸化性
雰囲気下で高温処理することにより、前記したようにそ
の表面層に存在する微小欠陥等を減少させ、シリコン基
板の良好な表面上にシリコン単結晶をエピタキシャル成
長させることから、結晶性のよいエピタキシャル膜が形
成され、より完全なシリコン単結晶表面層を有するもの
である。このため、高結晶性の表面層上に形成される酸
化膜の摩耗等による故障が延期され、また、形成される
半導体デバイスのライフタイムも延期される。また、表
面結晶層には欠陥が存在しないが、基板バルク中には高
密度の析出欠陥が残存することから、ゲッター能力が高
く、汚染に対して高耐性を有し、高性能な半導体デバイ
スを得ることができる。
The high-quality epitaxial wafer of the present invention is
By subjecting the silicon wafer to a high temperature treatment in a predetermined non-oxidizing atmosphere in the above manufacturing process, minute defects existing in its surface layer are reduced as described above, and a silicon single crystal is formed on a good surface of the silicon substrate. By epitaxial growth, an epitaxial film having good crystallinity is formed, and a more complete silicon single crystal surface layer is provided. Therefore, the failure due to wear of the oxide film formed on the highly crystalline surface layer is postponed, and the lifetime of the formed semiconductor device is also postponed. In addition, although there are no defects in the surface crystal layer, high-density precipitation defects remain in the bulk of the substrate, so that the getter ability is high, the resistance to contamination is high, and a high-performance semiconductor device is provided. Obtainable.

【0012】[0012]

【実施例】以下、本発明を実施例に基づき更に詳細に説
明する。但し、本発明は下記実施例により制限されるも
のでない。 実施例及び比較例 ボロン濃度1.07×1019atoms/cm3 で、酸
素濃度1.6×1018atoms/cm3 のシリコンウ
エハを20枚用意し、そのうち10枚のウエハに対して
水素雰囲気炉内で1200℃で1時間高温処理した。残
り10枚については何等処理しなかった。次いで、上記
の高温処理済の10枚の及び未処理の10枚の全てのシ
リコンウエハを、SiCl22 ガスを原料として、1
050℃、5分間エピタキシャル成長させる条件で処理
して、各シリコンウエハ上にシリコンのエピタキシャル
成長膜を5μm厚さに形成し、高温前処理エピタキシャ
ルウエハ(Aサンプル)10枚と未処理エピタキシャル
ウエハ(Bサンプル)10枚をそれぞれ得た。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in more detail with reference to embodiments. However, the present invention is not limited by the following examples. Examples and Comparative Examples Twenty silicon wafers with a boron concentration of 1.07 × 10 19 atoms / cm 3 and an oxygen concentration of 1.6 × 10 18 atoms / cm 3 were prepared. High temperature treatment was carried out at 1200 ° C. for 1 hour in the furnace. The remaining 10 sheets were not processed at all. Then, all of the above 10 high temperature processed and 10 unprocessed silicon wafers were treated with SiCl 2 H 2 gas as a raw material.
It is processed under conditions of epitaxial growth at 050 ° C. for 5 minutes to form a silicon epitaxial growth film on each silicon wafer to a thickness of 5 μm, and 10 high temperature pretreated epitaxial wafers (A sample) and untreated epitaxial wafers (B sample) are formed. 10 sheets were obtained respectively.

【0013】上記で得られた各A及びBサンプルの各エ
ピタキシャルウエハ10枚について、ゲッタリング能力
を検査するためにNi汚染を次の手順で行った。即ち、
原子吸光分析用標準溶液(Ni濃度0.1010mg/
mlのニッケル硝酸溶液(20℃))を滴下したSC−
1(NH4 OH:H22 :H2 O=1:1:6)溶液
中に、上記のA及びBサンプルを1時間浸漬し、各エピ
タキシャルウエハ表面にNiを5〜6×1012atom
s/cm2 の密度で汚染した。次ぎに、得られたNi汚
染A及びBサンプル各10枚に対して、それぞれ下記の
4種の熱処理を行った。熱処理は、A及びBサンプル
の各1枚づつについて100%酸素雰囲気下、780℃
で3時間保持して処理した後、更に、昇温して1000
℃で16時間保持し、2段熱処理を行った。また、熱処
理〜は、A及びBサンプルの各3枚づつについて、
同様に酸素100%雰囲気下、1000℃で1時間(熱
処理)、3時間(熱処理)及び9時間(熱処理)
保持して処理した。
For each of the 10 epitaxial wafers of the A and B samples obtained above, Ni contamination was performed in the following procedure in order to inspect the gettering ability. That is,
Standard solution for atomic absorption analysis (Ni concentration 0.1010 mg /
SC- in which a nickel nitric acid solution (20 ° C.)) was added dropwise.
1 (NH 4 OH: H 2 O 2 : H 2 O = 1: 1: 6) solution, the above A and B samples were immersed for 1 hour, and 5 to 6 × 10 12 Ni was applied to the surface of each epitaxial wafer. atom
Contamination occurred at a density of s / cm 2 . Next, each of the 10 Ni-contaminated A and B samples obtained was subjected to the following four heat treatments. Heat treatment is performed at 780 ° C. in 100% oxygen atmosphere for each of A and B samples.
After processing for 3 hours, the temperature is further raised to 1000
The two-step heat treatment was performed by holding at 16 ° C. for 16 hours. In addition, the heat treatment ~, for each three A and B samples,
Similarly, in an atmosphere of 100% oxygen, at 1000 ° C. for 1 hour (heat treatment), 3 hours (heat treatment) and 9 hours (heat treatment).
Hold and process.

【0014】上記熱処理で処理したA及びBサンプル
各1枚を、HF(49重量%濃度):HNO3 (60重
量%濃度):H2 O=1:15:4(体積比)のエッチ
ング溶液でエッチング処理した。エッチング処理した各
エピタキシャルウエハを切断して断面組織について光学
顕微鏡写真を撮影した。得られた光学顕微鏡写真を図1
(A)にAサンプル及び図1(B)にBサンプルをそれ
ぞれ示した。図1において、Aサンプルでは表面より1
5μmまでの領域で欠陥が見られず良好な層が形成され
ているのに対し、Bサンプルでは同様な領域に積層欠陥
等のいくつかの欠陥が観察される。これらから、水素雰
囲気下1200℃で高温処理した後にシリコン単結晶を
エピタキシャル成長させたエピタキシャルウエハは、表
面層に欠陥がなく結晶構造が良好であることが明らかで
ある。更に、このエッチング処理した各エピタキシャル
ウエハの断面を赤外線トモグラフ法で観察した。得られ
た赤外線トモグラフを図2(A)にAサンプル及び図2
(B)にBサンプルをそれぞれ示した。図2において、
Aサンプルでは表面より10μmの領域で欠陥が少ない
ことが観察され、また、汚染物のゲッタリング能に優れ
ることが分かる一方、サンプルBでは、エピタキシャル
膜の表面より5μm程度の領域で無欠陥層が確認される
程度であることが分かる。
An etching solution of HF (49 wt% concentration): HNO 3 (60 wt% concentration): H 2 O = 1: 15: 4 (volume ratio) was prepared from each of the A and B samples treated by the above heat treatment. Etching treatment was performed. Each of the etched epitaxial wafers was cut and an optical micrograph was taken of the cross-sectional structure. The obtained optical micrograph is shown in FIG.
A sample is shown in (A), and B sample is shown in FIG. 1 (B). In Fig. 1, sample A is 1 from the surface.
No defects are found in the region up to 5 μm and a good layer is formed, whereas in the B sample, some defects such as stacking faults are observed in the same region. From these, it is clear that the epitaxial wafer in which the silicon single crystal is epitaxially grown after the high temperature treatment at 1200 ° C. in the hydrogen atmosphere has a good crystal structure with no defects in the surface layer. Further, the cross section of each of the etched epitaxial wafers was observed by an infrared tomography method. The infrared tomograph thus obtained is shown in FIG.
B samples are shown in (B). In FIG.
It is observed that the sample A has less defects in a region of 10 μm from the surface, and that it has excellent gettering ability of contaminants, while in the sample B, a defect-free layer is formed in a region of about 5 μm from the surface of the epitaxial film. It turns out that it is only confirmed.

【0015】上記熱処理〜で得られた各3枚づつの
A及びBサンプルを用いてそれぞれMOS構造を形成し
てジェネレーションライフタイムを計測した。その結果
を、酸素雰囲気下1000℃の熱処理時間とライフタイ
ムとの関係図として図3に示した。図中○がサンプルA
で、◇がサンプルBを示す。これらの結果から、Ni汚
染後、酸素雰囲気下1000℃で1時間の熱処理で
は、サンプルA及びBが共に同等のライフタイムであ
り、前処理の有無に余り関係なくエピタキシャルウエハ
表面がライフタイムキラー(汚染したNi原子)が高濃
度で存在することが分かる。しかし、処理時間3時間の
熱処理及び処理時間9時間の熱処理の熱処理時間を
増大させた場合には、前処理したサンプルAのライフタ
イムが回復し、Bサンプルに比し1.5〜10倍のライ
フタイムを有し最終到達値も高いことが分かる。即ち、
エピタキシャル成長膜の形成前に所定の高温処理したエ
ピタキシャルウエハは、酸化熱処理することにより汚染
物を減少させる優れたゲッタリング能力を有しデバイス
製造工程中の汚染に対して耐性が高いことが分かる。
A MOS structure was formed using each of the three A and B samples obtained in the above heat treatments, and the generation lifetime was measured. The results are shown in FIG. 3 as a relationship diagram between the heat treatment time at 1000 ° C. in an oxygen atmosphere and the lifetime. ○ in the figure is sample A
The symbol ⋄ indicates sample B. From these results, after the Ni contamination, in the heat treatment at 1000 ° C. for 1 hour in the oxygen atmosphere, the samples A and B both have the same lifetime, and the epitaxial wafer surface has the lifetime killer (irrespective of the presence or absence of the pretreatment). It can be seen that there is a high concentration of contaminated Ni atoms). However, when the heat treatment times of the heat treatment for 3 hours and the heat treatment for 9 hours were increased, the lifetime of the pretreated sample A was recovered and was 1.5 to 10 times that of the B sample. It can be seen that it has a lifetime and the final value reached is high. That is,
It can be seen that the epitaxial wafer, which has been subjected to a predetermined high temperature treatment before the formation of the epitaxial growth film, has an excellent gettering ability to reduce contaminants by oxidation heat treatment and has a high resistance to contamination during the device manufacturing process.

【0016】上記実施例及び比較例より明らかなよう
に、本発明の水素ガス等非酸化性ガス雰囲気下で高温処
理した後のシリコン基板にエピタキシャル膜を成長させ
たエピタキシャルウエハは、表面層に欠陥が無く結晶性
に優れることが分かる。また、未処理のものに比し汚染
耐性が高く所定のMOSC−t法によるキャリアライフ
タイムを有し汚染耐性に優れることが分かる。
As is clear from the above Examples and Comparative Examples, the epitaxial wafer having an epitaxial film grown on a silicon substrate after being subjected to a high temperature treatment in a non-oxidizing gas atmosphere such as hydrogen gas according to the present invention has a defect in the surface layer. It can be seen that there is no crystallinity and the crystallinity is excellent. Further, it can be seen that the contamination resistance is higher than the untreated one, and the carrier lifetime according to the predetermined MOSC-t method is present and the contamination resistance is excellent.

【0017】[0017]

【発明の効果】本発明の高品位エピタキシャルウエハ
は、良好なシリコン単結晶の表面層を有し、表面より1
5μmまでの領域で、析出欠陥や積層欠陥などの結晶欠
陥が存在しない半導体用エピタキシャルウエハであり、
電気的に活性な領域において高性能で、汚染物に対する
ゲッタリング能力にも優れ、安定した動作を確保できる
高性能な半導体デバイスを製造することができる。ま
た、シリコンウエハを所定の高温前処理をすることによ
り簡便、且つ容易に形成することができ、工業的に実用
性が高い。
The high-quality epitaxial wafer of the present invention has a surface layer of a good silicon single crystal,
An epitaxial wafer for semiconductors having no crystal defects such as precipitation defects and stacking faults in a region up to 5 μm,
It is possible to manufacture a high-performance semiconductor device having high performance in an electrically active region, excellent gettering ability for contaminants, and ensuring stable operation. In addition, a silicon wafer can be simply and easily formed by subjecting it to a predetermined high temperature pretreatment, which is industrially highly practical.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例(A)及び比較例(B)で得ら
れたエピタキシャルウエハの断面組織の選択エッチング
後の光学顕微鏡写真
FIG. 1 is an optical microscope photograph after selective etching of the cross-sectional structures of the epitaxial wafers obtained in Example (A) and Comparative Example (B) of the present invention.

【図2】本発明の実施例(A)及び比較例(B)で得ら
れエピタキシャルウエハの断面組織の赤外線トモグラフ
写真
FIG. 2 is an infrared tomographic photograph of the cross-sectional structure of the epitaxial wafer obtained in Example (A) and Comparative Example (B) of the present invention.

【図3】本発明の実施例及び比較例で得られたエピタキ
シャルウエハについての汚染後の熱処理時間とライフタ
イムの関係図
FIG. 3 is a diagram showing the relationship between the heat treatment time after contamination and the lifetime of the epitaxial wafers obtained in Examples and Comparative Examples of the present invention.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 後藤 浩之 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hiroyuki Goto 30 Soya, Hadano City, Kanagawa Prefecture Toshiba Ceramics Co., Ltd.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 半導体デバイス用のエピタキシャルウエ
ハであって、MOSC−t法によるキャリアライフタイ
ムL(×10-3秒)が、下式を満足することを特徴とす
る高品位エピタキシャルウエハ。 L≧T/3N 但し、Nはエピタキシャルウエハ表面を汚染したNi量
(×1012atoms/cm2 )、TはNi汚染後10
00℃で熱処理した時間(時)である。
1. A high-quality epitaxial wafer for a semiconductor device, characterized in that a carrier lifetime L (× 10 −3 seconds) according to the MOSC-t method satisfies the following formula. L ≧ T / 3N where N is the amount of Ni contaminating the epitaxial wafer surface (× 10 12 atoms / cm 2 ), and T is 10 after Ni contamination.
This is the time (hour) of heat treatment at 00 ° C.
【請求項2】 前記キャリアライフタイムLが、0.1
〜5である請求項1記載の高品位エピタキシャルウエ
ハ。
2. The carrier lifetime L is 0.1.
The high-quality epitaxial wafer according to claim 1, wherein
【請求項3】 酸素濃度が1.2×1018atoms/
cm3 以上であり、且つ、ドーパント濃度が1.0×1
18atoms/cm3 以上であるシリコンウエハを、
非酸化性ガス雰囲気下、1000℃以上で高温処理し、
処理後のウエハ表面に0.1〜20μmのシリコン単結
晶膜をエピタキシャル成長させることを特徴とする高品
位エピタキシャルウエハの製造方法。
3. The oxygen concentration is 1.2 × 10 18 atoms /
cm 3 or more and the dopant concentration is 1.0 × 1
A silicon wafer having a density of 0 18 atoms / cm 3 or more,
In a non-oxidizing gas atmosphere, high temperature treatment at 1000 ° C or higher,
A method for producing a high-quality epitaxial wafer, which comprises epitaxially growing a silicon single crystal film of 0.1 to 20 μm on the surface of the wafer after the treatment.
【請求項4】 酸素濃度が1.2×1018atoms/
cm3 以上であり、且つ、ドーパント濃度が1.0×1
18atoms/cm3 以上であるシリコンウエハを、
非酸化性ガス雰囲気下、1000℃以上で高温処理し、
処理後のウエハ表面に0.1〜20μmのシリコン単結
晶膜をエピタキシャル成長させて、MOSC−t法によ
るキャリアライフタイムL(×10-3秒)がL≧T/3
N(但し、Nはエピタキシャルウエハ表面を汚染したN
i量(×1012atoms/cm2 )、TはNi汚染後
1000℃で熱処理した時間(時)である。)を満足す
ることを特徴とする高品位エピタキシャルウエハの製造
方法。
4. The oxygen concentration is 1.2 × 10 18 atoms /
cm 3 or more and the dopant concentration is 1.0 × 1
A silicon wafer having a density of 0 18 atoms / cm 3 or more,
In a non-oxidizing gas atmosphere, high temperature treatment at 1000 ° C or higher,
A silicon single crystal film having a thickness of 0.1 to 20 μm is epitaxially grown on the processed wafer surface, and the carrier lifetime L (× 10 −3 seconds) by the MOSC-t method is L ≧ T / 3.
N (however, N is N that contaminates the surface of the epitaxial wafer)
i amount (× 10 12 atoms / cm 2 ), T is the time (hour) of heat treatment at 1000 ° C. after Ni contamination. ) Is satisfied, the manufacturing method of the high-quality epitaxial wafer characterized by satisfying.
【請求項5】 前記ドーパントが、ボロン、リンまたは
アンチモンである請求項3または4記載の高品位エピタ
キシャルウエハの製造方法。
5. The method for producing a high-quality epitaxial wafer according to claim 3, wherein the dopant is boron, phosphorus or antimony.
【請求項6】 前記非酸化性ガスが、水素、窒素、アル
ゴン、ヘリウム及びネオンから選ばれる1種のガスまた
は2種以上の混合ガスである請求項3、4または5記載
の高品位エピタキシャルウエハの製造方法。
6. The high-quality epitaxial wafer according to claim 3, 4 or 5, wherein the non-oxidizing gas is one gas selected from hydrogen, nitrogen, argon, helium and neon or a mixed gas of two or more gases. Manufacturing method.
JP2216096A 1996-01-12 1996-01-12 High-quality epitaxial wafer and its manufacturing method Pending JPH09199379A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2216096A JPH09199379A (en) 1996-01-12 1996-01-12 High-quality epitaxial wafer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2216096A JPH09199379A (en) 1996-01-12 1996-01-12 High-quality epitaxial wafer and its manufacturing method

Publications (1)

Publication Number Publication Date
JPH09199379A true JPH09199379A (en) 1997-07-31

Family

ID=12075083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2216096A Pending JPH09199379A (en) 1996-01-12 1996-01-12 High-quality epitaxial wafer and its manufacturing method

Country Status (1)

Country Link
JP (1) JPH09199379A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261860B1 (en) 1998-04-01 2001-07-17 Nec Corporation Method of fabricating solid-state image sensor
US7063751B2 (en) 2000-06-05 2006-06-20 Denso Corporation Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners
US7314766B2 (en) 2002-11-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus
WO2013153724A1 (en) * 2012-04-12 2013-10-17 信越半導体株式会社 Epitaxial wafer and method for manufacturing same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6261860B1 (en) 1998-04-01 2001-07-17 Nec Corporation Method of fabricating solid-state image sensor
US7063751B2 (en) 2000-06-05 2006-06-20 Denso Corporation Semiconductor substrate formed by epitaxially filling a trench in a semiconductor substrate with a semiconductor material after smoothing the surface and rounding the corners
US7314766B2 (en) 2002-11-14 2008-01-01 Kabushiki Kaisha Toshiba Semiconductor wafer treatment method, semiconductor wafer inspection method, semiconductor device development method and semiconductor wafer treatment apparatus
WO2013153724A1 (en) * 2012-04-12 2013-10-17 信越半導体株式会社 Epitaxial wafer and method for manufacturing same

Similar Documents

Publication Publication Date Title
JP3988307B2 (en) Silicon single crystal, silicon wafer and epitaxial wafer
JP4605876B2 (en) Silicon wafer and silicon epitaxial wafer manufacturing method
JPH06232141A (en) Manufacture of semiconductor substrate and solid-state image pick up device
US6878451B2 (en) Silicon single crystal, silicon wafer, and epitaxial wafer
US6514886B1 (en) Method for elimination of contaminants prior to epitaxy
JP3381816B2 (en) Semiconductor substrate manufacturing method
JP6448805B2 (en) Epitaxially coated semiconductor wafer and method of manufacturing epitaxially coated semiconductor wafer
JPWO2005024917A1 (en) Manufacturing method of bonded wafer
US4193783A (en) Method of treating a silicon single crystal ingot
JPH10229093A (en) Production of silicon epitaxial wafer
JPH11314997A (en) Production of semiconductor silicon single crystal wafer
US5066359A (en) Method for producing semiconductor devices having bulk defects therein
JP4615161B2 (en) Epitaxial wafer manufacturing method
KR100625822B1 (en) Silicon wafer and process for producing it
JPH05291097A (en) Silicon substrate and manufacture thereof
JP3298467B2 (en) Manufacturing method of epitaxial wafer
JPH09199379A (en) High-quality epitaxial wafer and its manufacturing method
JPH11204534A (en) Manufacture of silicon epitaxial wafer
CN116685723A (en) Method for manufacturing epitaxial wafer
JPS62123098A (en) Silicon single crystal
JP4259881B2 (en) Cleaning method of silicon wafer
JP4151876B2 (en) Silicon wafer manufacturing method
JPH05326467A (en) Semiconductor substrate and its manufacturing method
JP3861524B2 (en) Silicon wafer and manufacturing method thereof
JPH11288942A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050621

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20051117

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060116

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060331