JPH09198374A

JPH09198374A - ベクトル処理装置

Info

Publication number: JPH09198374A
Application number: JP935896A
Authority: JP
Inventors: Mihoko Koga; 美穂子古賀; Yahoko Nakagawa; 八穂子中川; Takeshi Ihira; 剛猪平
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1996-01-23
Filing date: 1996-01-23
Publication date: 1997-07-31

Abstract

(57)【要約】【課題】ベクトル演算器、データ転送回路等の使用効
率を高め、ベクトル処理のオーバヘッドを短縮して、ベ
クトル処理全体の処理効率の向上を図る。【解決手段】スカラー処理ユニット３内に、先行する
ベクトル命令列とのアドレス競合の有無と、ベクトル命
令を要素番号に注目して複数のベクトル演算処理ユニッ
トに分割して処理する時のベクトル演算処理ユニットの
数を示す要素並列度から、複数のベクトル命令列の並列
処理の可否を判定するベクトル処理判定回路４を設け、
ベクトル命令バッファ、ベクトル長レジスタ、ベクトル
命令レジスタ、命令実行判定回路、起動制御回路をそれ
ぞれ多重化したものをベクトル演算処理ユニット５１〜
５４内に設置する。そして、ベクトル長の短い複数のベ
クトル命令列を、並列にかつそれぞれ複数のベクトル演
算処理ユニットで分割して処理を行わせる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ベクトル処理装置
に係り、特に、ベクトル長の短い複数のベクトル命令列
を高速に処理することのできるベクトル処理装置に関す
る。

【０００２】

【従来の技術】ベクトル処理装置に関する従来技術とし
て、例えば、特開昭６０−７７２６５号公報等に記載さ
れた技術が知られている。この従来技術によるベクトル
処理装置は、複数のベクトルレジスタと少なくとも１つ
のベクトル演算器と少なくとも１つのデータ転送回路と
を備えるベクトル演算処理ユニットを複数用意し、１つ
のベクトル命令を要素番号に応じて複数のベクトル演算
処理ユニットで分割して処理できるように、各ベクトル
演算処理ユニット毎に処理すべきベクトル要素数を指示
し、全体として本来処理すべき要素の数だけベクトル処
理を行うように構成されている。

【０００３】前記従来技術は、これにより、ベクトル演
算器の使用効率を高め、処理の高速化を実現することが
できるものであり、また、内積、総和を求めるベクトル
命令、１次巡回演算を行うベクトル命令のような１つの
ベクトル演算処理ユニットで処理する必要のあるベクト
ル命令を処理する場合、１つのベクトル演算処理ユニッ
トで処理するように任意に切り替えられるように構成さ
れている。

【０００４】

【発明が解決しようとする課題】ベクトル処理装置は、
一般に、ベクトル処理実行のための固有のオーバヘッド
を有し、このため、ベクトル長が短いベクトル命令の処
理の処理効率が、ベクトル長の長いベクトル命令の処理
に比べてが低下し、高速な処理を行うことが困難である
という問題点を有している。

【０００５】すなわち、前述の従来技術のように、１つ
のベクトル命令を複数のベクトル演算処理ユニットによ
り分割して処理することは、１つのベクトル命令列に対
しては高速処理に都合がよいが、複数のベクトル命令列
を連続して処理する場合で、しかも、各ベクトル命令列
が共にそのベクトル長が短い場合、各ベクトル命令列の
ベクトル処理の起動毎にオーバヘッドを生じて、高速処
理が難しくなる。

【０００６】本発明の目的は、前記従来技術の問題点を
解決し、ベクトル長が短い複数のベクトル命令列を処理
する場合に、ベクトル処理のオーバヘッドを短縮し、ベ
クトル命令列の高速な処理を行うことが可能なベクトル
処理装置を提供することにある。

【０００７】

【課題を解決するための手段】本発明によれば前記目的
は、複数のベクトルレジスタと少なくとも１つのベクト
ル演算器と少なくとも１つのデータ転送回路とを有する
ベクトル演算処理ユニットを複数備え、１つのベクトル
命令を前記ベクトル演算処理ユニットで分割して処理す
るベクトル処理装置において、複数の異なるベクトル命
令列の並列処理が可能か否かを判定する判定手段を備
え、前記複数のベクトル演算処理ユニットを複数に分割
し、分割された複数のベクトル演算処理ユニットにそれ
ぞれ前記異なるベクトル命令列の１つを割り当てて、複
数の異なるベクトル命令列を並列に処理することにより
達成される。

【０００８】前記目的は、さらに、複数の異なるベクト
ル命令のそれぞれで処理すべき全体のベクトル要素数が
セットされる複数の第１の記憶手段と、前記複数のベク
トル演算処理ユニットのそれぞれで処理すべきベクトル
要素数がセットされる複数の第２の記憶手段と、前記複
数の第１の記憶手段にセットされたそれぞれの内容に基
づいて前記第２の記憶手段にセットする内容を決定する
複数のベクトル要素数変換手段とを備えることにより達
成される。

【０００９】そして、前記目的は、前記判定手段が、前
記複数の異なるベクトル命令列がアクセスするアドレス
の競合の有無と、各ベクトル命令列を処理するベクトル
演算処理ユニットの数を示す要素並列度とを受け取り、
アドレスの競合が無く、かつ、未使用のベクトル演算処
理ユニットの数と、受け取った要素並列度とを比較し
て、少ない方が１以上の場合にのみ、複数のベクトル命
令列の並列処理が可能であると判定することにより、ま
た、前記ベクトル要素数変換手段が、複数の異なるベク
トル命令列を並列処理させる際、各ベクトル命令列を処
理する前記ベクトル演算処理ユニットの数に伴い、対応
するベクトル演算処理ユニットを選択することにより達
成される。

【００１０】前記判定手段は、ベクトル命令列の処理要
求があったとき、先行するベクトル命令列とアドレス競
合が無く、未使用のベクトル演算処理ユニットの数と、
要素並列度とを比較し、小さい方が１以上のときに、そ
のベクトル命令列を先行するベクトル命令列と並列に処
理を行うことが可能であると判定し、ベクトル演算制御
ユニットに対して、ベクトル命令の処理開始の信号を送
出する。ベクトル演算制御ユニット内では、現在処理中
のベクトル命令列のベクトル命令と新しく処理を開始す
るベクトル命令列のベクトル命令とが、前記判定手段の
制御を受け、それぞれいくつかのベクトル演算処理ユニ
ットに要素単位で分割して送出されて並列に処理され
る。

【００１１】その際、使用するベクトルレジスタ、ベク
トル演算器、データ転送回路が使用中であることを示す
表示子が“１”にセットされる。また、各ベクトル演算
処理ユニットは、処理すべき要素数をカウンタで管理
し、ベクトル要素を１個処理する毎に、カウンタの値を
−１し、カウンタの値が“０”になったときベクトル演
算制御ユニットに対して信号を送り処理終了を知らせ
る。ベクトル演算制御ユニットは、そのベクトル命令を
処理しているすべてのベクトル演算処理ユニットから信
号が送られてきたら、使用していたベクトルレジスタ、
ベクトル演算器、データ転送回路の使用中の表示子をリ
セットする。

【００１２】本発明は、このようにして、演算器等の空
きを管理し、使用効率を高めるとともに、複数のベクト
ル命令列を並列に処理することを可能とする。

【００１３】

【発明の実施の形態】以下、本発明によるベクトル処理
装置の実施形態を図面により詳細に説明する。

【００１４】図１は本発明の第１の実施形態によるベク
トル処理装置の全体の構成を示すブロック図、図２は図
１におけるスカラー演算処理ユニットの詳細を示すブロ
ック図、図３は図１におけるベクトル演算制御ユニット
とベクトル演算処理ユニットの中のデータ転送回路の詳
細を示すブロック図、図４は図１におけるベクトル演算
制御ユニットとベクトル演算処理ユニットの中の命令実
行部の詳細を示すブロック図である。図１〜図４におい
て、１は主記憶装置、２は記憶制御ユニット、３はスカ
ラー演算処理ユニット、４はベクトル処理判定回路、９
〜１１はデータ転送回路、１２はベクトルレジスタ、１
３はベクトル演算器、１４は命令実行制御部、１５、１
６は接続パス選択回路、２３はベクトル演算制御ユニッ
ト、５１〜５４はベクトル演算処理ユニット、７５は命
令バッファ、８７は接続回路である。

【００１５】本発明の第１の実施形態によるベクトル処
理装置は、図１に示すように、主記憶装置１、記憶制御
ユニット２、ベクトル処理並列化の可否を判定するベク
トル処理判定回路４を有するスカラー演算処理ユニット
３、ベクトル演算処理ユニット５１〜５４、ベクトル演
算処理ユニット５１〜５４の動作を制御するベクトル演
算制御ユニット２３を備えて構成されている。ベクトル
演算処理ユニット５１〜５４は、それぞれ、複数のベク
トルレジスタ１２、１つまたは複数のベクトル演算器１
３、記憶制御ユニット２を介して主記憶装置１との間で
データの転送を行うデータ転送回路９〜１１、複数のベ
クトルレジスタ１２とデータ転送回路９〜１１あるいは
ベクトル演算器１３との間のデータパスを形成する接続
パス選択回路１５、１６、これらの要素と接続されベク
トル演算処理ユニット全体の動作を制御する命令実行制
御部１４により構成されている。

【００１６】前述において、データ転送回路９、１０は
フェッチ用、データ転送回路１１はストア用である。ま
た、接続パス選択回路１５、１６は、図に示す例ではベ
クトル演算処理ユニット毎に独立して設けられている
が、全てのベクトル演算処理ユニットに共通に設けられ
てもよい。

【００１７】図１において、いま、スカラー演算処理ユ
ニット３があるタスクを処理していて、その途中でベク
トル処理を行わなければならなくなったものとする。こ
の場合、スカラ演算処理ユニット３は、そのベクトル処
理をベクトル演算制御ユニット２３を介して、ベクトル
演算処理ユニット５１〜５４に処理させるようにする。
このとき、１つのベクトル命令を、ベクトル演算処理ユ
ニット５１〜５４により最大４つに分割して処理させる
ことができる。すなわち、１つのベクトル命令が処理す
べきベクトル要素全体を、要素番号に従い４つに分割し
て、ベクトル演算処理ユニット５１〜５４に割り当て、
各ベクトル演算処理ユニットが独立して並列に処理を行
うようにする。これにより、図１に示すベクトル処理装
置は、演算器等の使用効率を高め、ベクトル処理の高速
化を図ることができる。

【００１８】ここで、スカラー演算処理ユニット３で実
行されるプログラムの中に、次の２つのＤＯループによ
るベクトル命令列が存在する場合を考えてみる。なお、
プログラム上では、ＤＯループ（Ａ）がＤＯループ
（Ｂ）より先に現われるものとする。

【００１９】（Ａ）ＤＯ１０Ｉ＝１，３０Ａ（Ｉ）＝Ｂ（Ｉ）＋Ｃ（Ｉ）１０ＣＯＮＴＩＮＵＥ（Ｂ）ＤＯ２０Ｊ＝１，２０Ｄ（Ｊ）＝Ｅ（Ｊ）＋Ｆ（Ｊ）２０ＣＯＮＴＩＮＵＥこれらのＤＯループによるベクトル命令は、アクセスす
るアドレスに全く競合がないものとする。本発明の第１
の実施形態は、前述のＤＯループを処理する場合、これ
らのベクトル命令が共にベクトル長が短いため、最初に
ＤＯループ（Ａ）のベクトル処理をベクトル演算処理ユ
ニット５１〜５４により分割して処理し、その後、ＤＯ
ループ（Ｂ）のベクトル処理をベクトル演算処理ユニッ
ト５１〜５４により分割して処理するのではなく、ＤＯ
ループ（Ａ）のベクトル処理をベクトル演算処理ユニッ
ト５１、５２により、ＤＯループ（Ｂ）のベクトル処理
をベクトル演算処理ユニット５３、５４で分割して行う
こととする。このような処理を行うことにより、装置全
体としてのベクトル処理のオーバーヘッドを少なくする
ことができる。

【００２０】以下、前述したような異なる２つのベクト
ル命令列をそれぞれ２つのベクトル演算処理ユニットに
より並列に処理を行う場合の動作を説明する。

【００２１】前述したＤＯループは、機械語では、それ
ぞれ３つのＬＭＡ（Load MultipleVector Address & In
crement）命令と、ＬＭＢ（Load Multiple Vector Bas
e）命令と、１つのＥＸＶＰ（Execute Vector Processi
ng）命令とに展開される。すなわち、（Ａ）ＬＭＡＶＡＩＲ０：ベクトルアドレスレジス
タＶＡＲ０に行列Ａの先頭アドレス(ディスプレースメ
ントアドレス)を、ベクトル増分レジスタＶＩＲ０に定
数（アドレス間隔）をセットすることを指令ＬＭＢＶＢＲ０：ベクトルベースレジスタＶＢＲ
０に行列Ａの先頭アドレス（ベースアドレス）をセット
することを指令ＬＭＡＶＡＩＲ２：ベクトルアドレスレジスタＶＡ
Ｒ２に行列Ｂの先頭アドレス(ディスプレースメントア
ドレス)を、ベクトル増分レジスタＶＩＲ２に定数（ア
ドレス間隔）をセットすることを指令ＬＭＢＶＢＲ２：ベクトルベースレジスタＶＢＲ
２に行列Ｂの先頭アドレス（ベースアドレス）をセット
することを指令ＬＭＡＶＡＩＲ４：ベクトルアドレスレジスタＶＡ
Ｒ４に行列Ｃの先頭アドレス(ディスプレースメントア
ドレス)を、ベクトル増分レジスタＶＩＲ４に定数（ア
ドレス間隔）をセットすることを指令ＬＭＢＶＢＲ４：ベクトルベースレジスタＶＢＲ
４に行列Ｃの先頭アドレス（ベースアドレス）をセット
することを指令ＥＸＶＰＸ：処理すべきベクトル要素数Ｌ
（ここでは、Ｌ＝３０）、要素並列度Ｐ（ここではＰ＝
２）、ベクトル命令列番号Ｎ（この場合Ｎ＝１）を指令
するとともに、主記憶装置１のアドレスＸを先頭アドレ
スとして、そこからベクトル命令列を読み出して、それ
をベクトル演算制御ユニット２３に送出することを指令（Ｂ）ＬＭＡＶＡＩＲ６：ベクトルアドレスレジス
タＶＡＲ６に行列Ｄの先頭アドレス(ディスプレースメ
ントアドレス)を、ベクトル増分レジスタＶＩＲ６に定
数（アドレス間隔）をセットすることを指令ＬＭＢＶＢＲ６：ベクトルベースレジスタＶＢＲ
６に行列Ｄの先頭アドレス（ベースアドレス）をセット
することを指令ＬＭＡＶＡＩＲ８：ベクトルアドレスレジスタＶＡ
Ｒ８に行列Ｅの先頭アドレス(ディスプレースメントア
ドレス)を、ベクトル増分レジスタＶＩＲ８に定数（ア
ドレス間隔）をセットすることを指令ＬＭＢＶＢＲ８：ベクトルベースレジスタＶＢＲ
８に行列Ｅの先頭アドレス（ベースアドレス）をセット
することを指令ＬＭＡＶＡＩＲ１０：ベクトルアドレスレジスタＶＡ
Ｒ１０に行列Ｆの先頭アドレス（ディスプレースメント
アドレス）を、ベクトル増分レジスタＶＩＲ１０に定数
（アドレス間隔）をセットすることを指令ＬＭＢＶＢＲ１０：ベクトルベースレジスタＶＢＲ
１０に行列Ｆの先頭アドレス（ベースアドレス）をセッ
トすることを指令ＥＸＶＰＹ：処理すべきベクトル要素数Ｌ
（ここでは、Ｌ＝２０）、要素並列度Ｐ（ここではＰ＝
２）、ベクトル命令列番号Ｎ（この場合Ｎ＝２）を指令
するとともに、主記憶装置１のアドレスＹを先頭アドレ
スとして、そこからベクトル命令列を読み出して、それ
をベクトル演算制御ユニット２３に送出することを指令前述の命令の説明において、要素並列度Ｐとは、１つの
ベクトル命令を分割処理するベクトル演算処理ユニット
の数である。また、ベクトル命令列番号Ｎとは、並列に
分割処理可能なベクトル命令列を識別するもので、１か
ら始まり、先行するベクトル命令列とアドレス競合が無
ければ、先行するベクトル命令列番号＋１、アドレス競
合が有れば、先行するベクトル命令列番号と同一番号が
付加されるようになっている。要素並列度Ｐ、ベクトル
命令列番号Ｎの情報は、プログラム作成時にプログラム
内で指定されるものであり、共にソフトウェアから受け
取る。

【００２２】ＤＯループ（Ａ）の処理において、まず、
前述のＬＭＡ、ＬＭＢ命令及びＥＸＶＰ命令は、図２に
示すスカラー演算処理ユニット３の中の命令バッファ７
５に送出され、順次処理される。図には、命令バッファ
７５に格納される命令フォーマットとしてＥＸＶＰ命令
の場合を示しているが、ＬＭＡ、ＬＭＢ命令の場合、
Ｌ、Ｎ、Ｐでなくレジスタ番号が指定される。

【００２３】スカラー演算処理ユニット３は、ＬＭＡ、
ＬＭＢ命令により行列Ａから行列Ｃに関するアドレス制
御データを、ベクトル演算制御ユニット２３内のベクト
ルアドレスレジスタ３２１、ベクトルベースレジスタ３
３１、ベクトル増分レジスタ３４１にセットする。次
に、ＥＸＶＰ命令で指定されるベクトル処理要素数Ｌを
ベクトル演算制御ユニット２３の中のベクトル長レジス
タ２４１に送出し、ベクトル命令列番号Ｎと要素並列度
Ｐとをモードレジスタ７６１にセットする。

【００２４】モードレジスタ７６１のベクトル命令列番
号Ｎ１に値がセットされると、スカラー演算処理ユニッ
ト３は、ベクトル演算制御ユニット２３の中の命令実行
判定回路２６１に対して、ベクトル並列処理開始信号８
１１を送出し、要素並列度Ｐ１を、新要素並列度レジス
タ７９１を介して、命令実行判定回路２６１に送出す
る。

【００２５】一方、ＥＸＶＰ命令のベクトル命令先頭ア
ドレスからベクトル命令列の読み出しが行われる。この
ベクトル命令列は、以下のように、それぞれ２つのＶＬ
（ベクトル・ロード）命令と１つのＶＥＡ（ベクトル・
エレメントワイズ・アド）命令と１つのＶＳＴ（ベクト
ル・ストア）命令からなっている。

【００２６】（Ａ）ＶＬＶＲ２，ＶＡＩＲ２，ＶＢＲ２ＶＬＶＲ４，ＶＡＩＲ４，ＶＢＲ４ＶＥＡＶＲ０，ＶＲ２，ＶＲ４ＶＳＴＶＲ０，ＶＡＩＲ０，ＶＢＲ０ＶＥＮＤこれらのベクトル命令列は、それぞれベクトル演算制御
ユニット２３の中のベクトル命令バッファ２５１に送出
される。

【００２７】図３に示すベクトル演算制御ユニット２３
とベクトル演算処理ユニットの中のデータ転送回路との
詳細は、異なる２つのベクトル命令列をそれぞれ要素並
列度２で処理する場合に使用する回路のみを示してお
り、次に、ベクトル演算制御ユニット２３の動作を、図
１〜図３を参照して説明する。

【００２８】図３に示す命令実行判定回路２６１は、ス
カラー演算処理ユニット３からベクトル並列処理開始信
号８１１を受け取ると、ベクトル命令が入力されたベク
トル命令バッファ２５１の先頭取り出し位置から１つの
ベクトル命令を取り出し、それが実行可能か否かを判定
する。表示回路２７は、ベクトル演算処理ユニット５１
〜５４に対して共通に設けられているもので、各ベクト
ル演算処理ユニットの中のベクトルレジスタ１２、ベク
トル演算器１３、データ転送回路９〜１１のそれぞれに
対応する１個ずつの表示子を備え、それらが使用中であ
るか否かを表示している。

【００２９】命令実行判定回路２６１は、これら表示子
を参照することにより、取り出したベクトル命令で指定
されたベクトルレジスタ１２、そのベクトル命令で指定
された演算を行うためのベクトル演算器１３等が空いて
いるか否かを調べ、必要なものが全て空いていることを
検出すると、そのベクトル命令の実行が可能であると判
定する。そして、そのベクトル命令の実行が可能である
場合、そのベクトル命令で使用するベクトルレジスタ１
２、ベクトル演算器１３、データ転送回路９〜１１に対
応する表示子を、それらが使用中であることを表示する
ようにセットし、そのベクトル命令を命令レジスタ３１
１に送出すると共に、起動制御回路２８１に起動信号２
９１を送出する。また、図２に示すように、新要素並列
度Ｐ’１をデコーダ８０１でデコードし、その結果も起
動制御回路２８１に送出する。

【００３０】図３のベクトル命令バッファ２５１には、
スカラー演算処理ユニット３から送出される１つのベク
トル命令のフォーマットを示してあり、また、命令レジ
スタ３１１には、命令実行判定回路２６１から送出され
る１つのベクトル命令のフォーマットを示してある。

【００３１】ベクトル命令バッファ２５１のフォーマッ
トにおいて、ＯＰは演算の種類を表すオペレーションコ
ード、ＶＲＮ１〜ＶＲＮ３はベクトルレジスタ番号を指
定するベクトルレジスタ指定部、ＶＡＩＲＮはベクトル
アドレスレジスタ番号とベクトル増分レジスタ番号を指
定するベクトルアドレス・増分レジスタ指定部、ＶＢＲ
Ｎはベクトルベースレジスタ番号を指定するベクトルベ
ースレジスタ指定部である。なお、ベクトル命令によっ
ては、ベクトルアドレスレジスタ等を使用しないもの
（例えば前記ＶＥＡ命令）があり、その場合には、該当
の指定部は存在しない。以下、説明の都合上、特に説明
のない限り、ＶＲＮ１〜ＶＲＮ３は全て存在するものと
して扱う。

【００３２】また、命令レジスタ３１１のフォーマット
中の空白部分は、ベクトル命令バッファ２５１から送出
されたものを、命令実行判定回路２６１がそのまま出力
したＯＰ、ＶＲＮ１〜ＶＲＮ３、ＶＡＩＲＮ、ＶＢＲＮ
であり、ＡＬＮとＴＲＮとは、共に命令実行判定回路２
６１で新たに付加されたもので、この回路で新たに使用
中とした表示子に対応するベクトル演算器、データ転送
回路を指定する演算器指定部、データ転送回路指定部で
ある。

【００３３】説明している実施形態では、要素並列度を
２としているので、ベクトル要素番号をｉとすると、１
つのベクトル命令は、２個のベクトル演算処理ユニット
で次のように分担して処理されることになる。

【００３４】ベクトル要素番号ベクトル演算処理ユニットｉ＝０，２，４，６，・・・５１ｉ＝１，３，５，７，・・・５２命令レジスタ３１１のＶＡＩＲＮとＶＢＲＮ以外の部分
は、各ベクトル演算処理ユニット５１、５２に送出され
る。そして、起動制御回路２８１は、図２に示すよう
に、命令実行判定回路２６１からの起動信号２９１と新
要素並列度Ｐ’１のデコード結果とをＡＮＤし、要素並
列度と同数のベクトル演算処理ユニットにユニット起動
信号を送出する。この場合、ベクトル演算処理ユニット
５１へはユニット起動信号３０１が、ベクトル演算処理
ユニット５２へはユニット起動信号３０１１が送出され
る。

【００３５】各ベクトル演算処理ユニットの命令実行制
御部１４は、命令レジスタ３１１から受け取った情報に
基づいて、そのベクトル演算処理ユニットにベクトル処
理動作を行わせる。各命令実行制御部１４は、実行すべ
きベクトル命令がＶＬ命令、ＶＳＴ命令のように、ベク
トルレジスタ１２とデータ転送回路とを使用するベクト
ル命令の場合、ＶＲＮ１〜ＶＲＮ３の内のいずれか（Ｖ
Ｌ命令、ＶＳＴ命令では１つのベクトルレジスタだけが
使用され、ここではそれをＶＲＮ１で指定するものとす
る）及びＴＲＮを図１に示す接続パス選択回路１５ある
いは１６に送出する。このとき、接続パス選択回路１５
あるいは１６は、ＶＲＮ１によって指定されるベクトル
レジスタ１２と、ＴＲＮによって指定されるデータ転送
回路との間の接続パスを選択する。

【００３６】そして、ベクトル演算処理ユニット５１
は、図３に示すように、命令実行制御部１４に、ベクト
ル演算制御ユニットの命令レジスタ３１１の中のＶＡＩ
ＲＮで指定されたベクトルアドレスレジスタ３２１の内
容と、ＶＢＲＮで指定されたベクトルベースレジスタ３
３１の内容とを、加算回路３５１によって加算した結果
を格納したアドレスレジスタ３６１の内容を読み出させ
る。ＴＲＮによって指定されたデータ転送回路（以下、
これをデータ転送回路９として説明する）は、読み出し
た内容をセレクタ１７とレジスタ１８とを介して、アク
セスアドレスとして記憶制御ユニット２に送出する。

【００３７】一方、その間に、ベクトル演算処理ユニッ
ト５１において、ベクトル増分レジスタ３４１から読み
出された内容が、２倍回路３８２とレジスタ１９とを介
して加算回路２０に入力され、レジスタ１８の内容との
和が求められる。そして、この結果が、セレクタ１７を
介してレジスタ１８にセットされる。この新しい内容
は、前述の場合と同様にして、アクセスアドレスとして
記憶制御ユニット２に送出され、以下、同様の動作が繰
り返される。

【００３８】また、ベクトル演算処理ユニット５２の中
のデータ転送回路９は、ベクトル演算制御ユニット２３
内の加算回路４２１で求められたアドレスレジスタ３６
１の内容と、ベクトル増分レジスタ３４１から読み出さ
れた内容との和をセレクタ１７とレジスタ１８とを介し
て、アクセスアドレスとして記憶制御ユニット２に送出
する。一方、その間に、ベクトル増分レジスタ３４１か
ら読み出された内容が、２倍回路３８２とレジスタ１９
とを介して加算回路２０に入力され、レジスタ１８の内
容との和が求められる。そして、この結果が、セレクタ
１７を介してレジスタ１８にセットされる。この新しい
内容は、前述の場合と同様にして、アクセスアドレスと
して記憶制御ユニット２に送出され、以下、同様の動作
が繰り返される。

【００３９】なお、アドレス演算回路３７は、図３には
データ転送回路９用に用意された１つしか示していない
が、同様なアドレス演算回路が他のデータ転送回路１０
または１１に対しても用意されている。従って、ＴＲＮ
で指定されるデータ転送回路が１０または１１の場合、
命令実行制御部１４は、それに対応したアドレス演算回
路に信号を送り、それを動作させる。

【００４０】図１に示すように、各ベクトル演算処理ユ
ニット５１〜５２の中のデータ転送回路９から、記憶制
御ユニット２に送出されたアクセスアドレスは、主記憶
装置１に送出される。ＴＲＮで指定されたデータ転送回
路がフェッチ用のデータ転送回路９または１０であれ
ば、主記憶装置１からの読み出しデータが、信号線２１
を介してデータ転送回路９または１０に送出され、その
後、接続パス選択回路１５を介して、ＶＲＮ１で指定さ
れたベクトルレジスタ１２にロードされる。また、ＴＲ
Ｎで指定されたデータ転送回路がストア用のデータ転送
回路１１であれば、ＶＲＮ１で指定されたベクトルレジ
スタ１２からの読み出しデータが、接続パス選択回路１
６を介してデータ転送回路１１に送出され、その後、信
号線２２と記憶制御ユニット２とを介して、主記憶装置
１に書き込まれる。

【００４１】各命令実行制御部１４は、実行すべきベク
トル命令がＶＥＡ命令のように、ベクトルレジスタ１２
とベクトル演算器１３とを使用するベクトル命令の場
合、ＶＲＮ１〜ＶＲＮ３及びＡＬＮを、接続パス選択回
路１５、１６に送出する。このとき、接続パス選択回路
１５、１６は、ＶＲＮ１〜ＶＲＮ３によって指示される
１つのベクトル演算器１３との間の接続パスを選択す
る。その後、選択した２つのベクトルレジスタ１２から
データが読み出され、選択したベクトル演算器１３によ
って演算が行われ、結果が選択した１つのベクトルレジ
スタ１２に書き込まれる。

【００４２】前述で説明したように、１つのベクトル命
令は、４つのベクトル演算処理ユニットの中の２つのベ
クトル演算処理ユニット５１と５２とにより分割して処
理されることになる。

【００４３】なお、接続パス選択回路１５、１６は、そ
れぞれ同時に複数の接続パスを選択することができる。
これにより、命令実行制御部１４は、指定されたベクト
ルレジスタ１２、ベクトル演算器１３、データ転送回路
９〜１１が空いていれば、命令レジスタ３１１から与え
られたベクトル命令の実行を次々と開始し、複数のベク
トル命令を同時に実行することができる。そして、次に
処理するベクトル命令が、ＶＥＮＤ命令になると、命令
実行判定回路２６１は、ベクトル命令バッファ２５１か
らのベクトル命令の取出しを停止し、図２に示すよう
に、ベクトル処理が終了したことを示す信号８６１をス
カラー演算処理ユニット３の中の制御回路８７に報告す
る。

【００４４】本発明の第１の実施形態によるベクトル処
理装置は、前述のようにして、ベクトル命令列の処理を
行うが、このとき、ベクトル演算処理ユニット５３〜５
４では、前述の処理と全く同様に、別のベクトル命令列
を処理することができる。すなわち、本発明の第１の実
施形態によるベクトル処理装置は、ＤＯループ（Ｂ）の
処理をＤＯループ（Ａ）の処理と並行して行うことがで
きる。次に、このＤＯループ（Ｂ）のベクトル処理につ
いて説明する。

【００４５】ＤＯループ（Ｂ）のベクトル処理の場合も
前述の場合と同様に、ＬＭＡ、ＬＭＢ命令及びＥＸＶＰ
命令は、図２に示すスカラー演算処理ユニット３の中の
命令バッファ７５に送出され、順次処理される。すなわ
ち、スカラー演算処理ユニット３は、ＬＭＡ、ＬＭＢ命
令により行列Ｄから行列Ｆに関するアドレス制御データ
を、ベクトル演算制御ユニット２３内のベクトルアドレ
スレジスタ３２２、ベクトルベースレジスタ３３２、ベ
クトル増分レジスタ３４２の中にセットする。スカラー
演算処理ユニット３は、次に、ＥＸＶＰ命令で指定され
るベクトル処理要素数Ｌを、ベクトル演算制御ユニット
２３内のベクトル長レジスタ２４２に送出し、ベクトル
命令列番号Ｎと要素並列度Ｐとを、ベクトル処理判定回
路４の中のモードレジスタ７６２に送出する。

【００４６】モードレジスタ７６２のベクトル命令列番
号Ｎ２は、比較回路７７２により、先行するＤＯループ
（Ａ）によるベクトル命令列のベクトル命令列番号Ｎ１
と比較される。一方、要素並列度Ｐ２と、減算回路８８
２により得られる未使用のベクトル演算処理ユニット数
を示す値（４−Ｐ１）のうち小さい方が、セレクタ７８
２によりセレクトされ、新要素並列度レジスタ７９２に
送出される。比較回路８９２によりこの値が１以上であ
ることが検出され、かつ、比較回路７７２の結果が異な
っている場合にのみ、命令実行判定回路２６２にベクト
ル並列処理開始信号８１２が送出される。また、新要素
並列度Ｐ’２も、命令実行判定回路２６２に送出され
る。

【００４７】一方、ＥＸＶＰ命令のベクトル命令先頭ア
ドレスからベクトル命令列の読出しが行われる。このベ
クトル命令列は、以下のように、それぞれ２つのＶＬ命
令と１つのＶＥＡ命令と１つのＶＳＴ命令からなってい
る。

【００４８】（Ｂ）ＶＬＶＲ８，ＶＡＩＲ８，ＶＢＲ８ＶＬＶＲ１０，ＶＡＩＲ１０，ＶＢＲ１０ＶＥＡＶＲ６，ＶＲ８，ＶＲ１０ＶＳＴＶＲ６，ＶＡＩＲ６，ＶＢＲ６ＶＥＮＤこれらのベクトル命令列は、それぞれ、図３に示すベク
トル演算制御ユニット２３内のベクトル命令バッファ２
５２に送出される。

【００４９】命令実行判定回路２６２は、スカラー演算
処理ユニット３からベクトル並列処理開始信号８１２を
受け取ると、ベクトル命令が入力されたベクトル命令バ
ッファ２５２の先頭取出し位置から１つのベクトル命令
を取り出し、それが実行可能か否かを判定する。そし
て、実行可能の場合には、そのベクトル命令で使用する
ベクトルレジスタ１２、ベクトル演算器１３、データ転
送回路９〜１１に対応する表示回路２７の表示子を、そ
れらが使用中であることを表示するようにセットし、そ
のベクトル命令を命令レジスタ３１２に送出すると共
に、起動制御回路２８２に起動信号２９２を送出する。
また、図２に示すように、新要素並列度Ｐ’２をデコー
ダ８０２でデコードし、その結果も起動制御回路２８２
に送出する。

【００５０】この結果、ベクトル演算処理ユニット５
３、５４は、ベクトル要素番号をｉとすると、次のよう
に分担して処理を行うことになる。

【００５１】ベクトル要素番号ベクトル演算処理ユニットｉ＝０，２，４，６，・・・５３ｉ＝１，３，５，７，・・・５４起動制御回路２８２は、新要素並列度Ｐ’２をデコード
した結果と起動信号２９２とをＡＮＤし、要素並列度と
同数のベクトル演算処理ユニットに対して、ユニット起
動信号を送出する。この場合、ベクトル演算処理ユニッ
ト５３に対してユニット起動信号３０２を、ベクトル演
算処理ユニット５４に対してユニット起動信号３０２１
を送出する。

【００５２】各ベクトル演算処理ユニットの命令実行制
御部１４は、ユニット起動信号を受け取ると、命令レジ
スタ３１２から受け取った情報に基づき、そのベクトル
演算処理ユニットにベクトル処理動作を行わせる。

【００５３】ベクトル演算処理ユニット５３、５４での
動作は、前述したベクトル演算処理ユニット５１、５２
の動作と同様である。図１に示すように、各命令実行制
御部１４は、実行すべきベクトル命令がＶＬ命令、ＶＳ
Ｔ命令の場合、ＶＲＮ１〜ＶＲＮ３の内のいずれか及び
ＴＲＮを、接続パス選択回路１５あるいは１６に送出す
る。このとき、接続パス選択回路１５あるいは１６は、
ＶＲＮ１によって指定されるベクトルレジスタ１２と、
ＴＲＮによって指定されるデータ転送回路との間の接続
パスを選択する。

【００５４】そして、ベクトル演算処理ユニット５３で
は、命令実行制御部１４に、図３に示すように、加算回
路３５２によって、命令レジスタ３１２の中のＶＡＩＲ
Ｎで指定されたベクトルアドレスレジスタ３２２の内容
と、ＶＢＲＮで指定されたベクトルベースレジスタ３３
２の内容とを加算した結果を格納したアドレスレジスタ
３６２の内容を読み出させる。ＴＲＮによって指定され
たデータ転送回路は、読み出した内容をセレクタ１７と
レジスタ１８を介して、アクセスアドレスとして記憶制
御ユニット２に送出する。

【００５５】一方、その間に、ベクトル増分レジスタ３
４２から読出された内容は、２倍回路３８２とレジスタ
１９とを介して加算回路２０に入力され、レジスタ１８
の内容との和が求められる。そして、この結果が、セレ
クタ１７を介してレジスタ１８にセットされる。この新
しい内容は、前述した場合と同様にして、アクセスアド
レスとして記憶制御ユニット２に送出される。以下、同
様の動作が繰り返される。

【００５６】また、ベクトル演算処理ユニット５４の中
のデータ転送回路９は、加算回路４２１で求められたア
ドレスレジスタ３６２の内容と、ベクトル増分レジスタ
３４２から読出した内容との和を、セレクタ１７とレジ
スタ１８とを介してアクセスアドレスとして記憶制御ユ
ニット２に送出する。

【００５７】一方、その間に、ベクトル増分レジスタ３
４２から読み出された内容は、２倍回路３８２とレジス
タ１９とを介して加算回路２０に入力され、レジスタ１
８の内容との和が求められる。そして、この結果は、セ
レクタ１７を介してレジスタ１８にセットされる。この
新しい内容は、前と同様にして、アクセスアドレスとし
て記憶制御ユニット２に送出される。以下、同様の動作
が繰り返される。

【００５８】各ベクトル演算処理ユニット５３、５４の
中のデータ転送回路９から、記憶制御ユニット２に送出
されたアクセスアドレスは、主記憶装置１に送出され
る。主記憶装置１からの読出しデータ、主記憶装置１へ
の書き込みデータの処理は、ベクトル演算処理ユニット
５１、５２の場合と全く同様に行われる。

【００５９】前述のようにして、もう１つのベクトル命
令列が、並列して、２つのベクトル演算処理ユニット５
３、５４により分割して処理される。

【００６０】次に、各ベクトル演算処理ユニット５１〜
５４により処理されるベクトル要素数の制御について、
図４を参照して説明する。

【００６１】図４に示すように、各ベクトル演算処理ユ
ニット５１〜５４の中の命令実行制御部１４の中には、
その中のベクトルレジスタ、ベクトル演算器、データ転
送回路の各々に対応して１個ずつのカウンタ６３が用意
されている。実行すべきベクトル命令が、ベクトルレジ
スタとデータ転送回路を使用するＶＬ命令、ＶＳＴ命令
等の場合におけるＶＲＮ１とＴＲＮとにより指定された
ベクトルレジスタとデータ転送回路とに対応するカウン
タ６３の動作、及び、実行すべきベクトル命令がベクト
ルレジスタとベクトル演算器とを使用するＶＥＡ命令の
場合におけるＶＲＮ１〜ＶＲＮ３とＡＬＮとにより指定
されたベクトルレジスタとベクトル演算器とに対応する
カウンタ６３の動作は、以下のとおりである。なお、図
４ではカウンタの１つだけを示してあるが、他のカウン
タについても同様である。

【００６２】図４において、ＤＯループ（Ａ）のベクト
ル処理のために、スカラー演算処理ユニット３から与え
られ、ベクトル長レジスタ２４１にセットされたベクト
ル要素数Ｌを表すデータの下１ビットは、補正回路４８
１に送出され、下１ビットを除く部分は、そのままベク
トル演算処理ユニット５１、５２のカウンタ６３にセッ
トされる。補正回路４８１は、ベクトル長レジスタ２４
１の下１ビットが“１”の場合、信号線６６１１に出力
を発して、ベクトル演算処理ユニット５１のカウンタ６
３を＋１させ、また、“０”の場合、何も行わない。

【００６３】同様に、ＤＯループ（Ｂ）のベクトル信号
のために、スカラー演算処理ユニット３から与えられ、
ベクトル長レジスタ２４２にセットされたベクトル要素
数Ｌを表すデータの下１ビットは、補正回路４８２に送
出され、下１ビットを除く部分はそのままベクトル演算
処理ユニット５３、５４のカウンタ６３にセットされ
る。補正回路４８２は、ベクトル長レジスタ２４２の下
１ビットが“１”の場合、信号線６６２１に出力を発し
て、ベクトル演算処理ユニット５３のカウンタ６３を＋
１させ、“０”の場合、何も行わない。

【００６４】ベクトル演算処理ユニット５１、５２のそ
れぞれによりベクトル命令が実行されるとき、前述のよ
うにしてセットされたカウンタ６３の値は、ベクトル要
素を１個処理する毎に−１される。そして、カウンタ６
３の値が“０”になったときに信号線６７１に出力を発
する。同様に、ベクトル演算処理ユニット５３、５４の
それぞれによりベクトル命令が実行されるときも、前述
のようにしてセットされたカウンタ６３の値は、ベクト
ル要素を１個処理する毎に−１される。そして、カウン
タ６３の値が“０”になったときに信号線６７２に出力
が発せられる。

【００６５】各信号線６７１の出力は、ベクトル演算制
御ユニット２３内の優先順位回路４９１を介して、カウ
ンタ６０１に送出される。また、各信号線６７２の出力
も、ベクトル演算制御ユニット２３内の優先順位回路４
９２を介して、カウンタ６０２に送出される。

【００６６】優先順位回路４９１、カウンタ６０１、最
終値レジスタ６２１は、ベクトル演算処理ユニット５
１、５２に対し共通に設けられ、また、優先順位回路４
９２、カウンタ６０２、最終値レジスタ６２２は、ベク
トル演算処理ユニット５３、５４に対し共通に設けられ
ているものであり、その中のベクトルレジスタ１２、ベ
クトル演算器１３、データ転送回路９〜１１のそれぞれ
に対応して、１個ずつ用意されている。

【００６７】優先順位回路４９１は、複数の信号線６７
１に同時に出力が現われない場合に、それぞれの出力を
そのままカウンタ６０１に与え、同時に出力が現われた
場合、それらを１クロック時間ずつずらせてカウンタ６
０１に与える。カウンタ６０１は、優先順位回路４９１
からの出力をカウントし、そのカウント値が最終値レジ
スタ６２１の値と等しくなると、比較回路６１１が出力
を発する。

【００６８】同様に、優先順位回路４９２は、複数の信
号線６７２に同時に出力が現われない場合に、それぞれ
の出力をそのままカウンタ６０２に与え、同時に出力が
現われた場合、それらを１クロック時間ずつずらせてカ
ウンタ６０２に与える。カウンタ６０２は、優先順位回
路４９２からの出力をカウントし、そのカウント値が最
終値レジスタ６２２の値と等しくなると、比較回路６１
２が出力を発する。

【００６９】表示回路２７は、比較回路６１１、６１２
からの出力に基づいて、それに対応するベクトルレジス
タ、ベクトル演算器、データ転送回路の表示子を、空き
を表示するようにリセットする。

【００７０】ベクトル長レジスタ２４１にセットされる
ベクトル要素数Ｌが２以上の場合、起動制御回路２８１
は、命令実行判定回路２６１からの起動信号２９１と新
要素並列度Ｐ’１のデコード結果とをアンドゲート８５
によってＡＮＤし、ベクトル演算処理ユニット５１に対
しユニット起動信号３０１を、ベクトル演算処理ユニッ
ト５２に対しユニット起動信号３０１１を出力する。ま
た、最終値レジスタ６２１には“２”がセットされる。
ベクトル要素数Ｌが１の場合、起動制御回路２８１の中
の１検出回路６４から出力が発せられるため、アンドゲ
ート６５の働きにより、ベクトル演算処理ユニット５２
へのユニット起動信号３０１１は阻止される。最終値レ
ジスタ６２１には“１”がセットされる。

【００７１】同様に、ベクトル演算処理ユニット５３、
５４での処理において、ベクトル要素数Ｌが２以上の場
合、起動制御回路２８２は、命令実行判定回路２６２か
らの起動信号２９２と新要素並列度Ｐ’２のデコード結
果とをアンドゲート８５によってＡＮＤし、ベクトル演
算処理ユニット５３に対しユニット起動信号３０２を、
ベクトル演算処理ユニット５４に対しユニット起動信号
３０２１を出力する。また、最終値レジスタ６２２には
“２”がセットされる。ベクトル要素数Ｌが１の場合
は、起動制御回路２８２の中の１検出回路６４から出力
が発せられるため、アンドゲート６５の働きにより、ベ
クトル演算処理ユニット５４へのユニット起動信号３０
２１は阻止される。そして、最終値レジスタ６２２には
“１”がセットされる。

【００７２】前述で説明した本発明の第１の実施形態に
よれば、ベクトル長の短い２つのベクトル命令列
（Ａ）、（Ｂ）を、それぞれベクトル演算処理ユニット
５１、５２及び５３、５４により並列に処理することが
でき、ベクトル命令列（Ａ）の処理終了後、再びベクト
ル処理の起動を行い、ベクトル命令列（Ｂ）を処理する
場合に比べて、ベクトル処理の起動の起動に伴うベクト
ル処理のオーバーヘッドを短縮することができる。

【００７３】前述した本発明の第１の実施形態は、２つ
のベクトル命令列をそれぞれ要素並列度２で並列に処理
を行うとして説明したが、本発明は、アクセスするアド
レスに競合がなければ、任意の数のベクトル命令列を任
意の要素並列度で並列に処理することが可能である。

【００７４】この場合、図３に示すベクトル演算処理ユ
ニット２３の中のベクトル命令バッファ２５１、２５
２、ベクトル長レジスタ２４１、２４２、命令実行判定
回路２６１、２６２、起動制御回路２８１、２８２、補
正回路４８１、４８２、ベクトル命令レジスタ３１１、
３１２、ベクトルアドレスレジスタ３２１、３２２、ベ
クトルベースレジスタ３３１、３３２、ベクトル増分レ
ジスタ３４１、３４２、アドレスレジスタ３６１、３６
２、及び、図３に示す優先順位回路４９１、４９２、カ
ウンタ６０１、６０２、最終値レジスタ６２１、６２２
を、必要な要素並列度の数に多重化することにより実現
することができる。

【００７５】図５〜図８は本発明の第２の実施形態を説
明する図であり、図５はスカラー演算処理ユニットとベ
クトル演算制御ユニットとの構成を示すブロック図、図
６はベクトル演算制御ユニットの中の起動制御回路と補
正回路、ベクトル演算処理ユニットの中の命令実行部の
詳細を示すブロック図、図７はベクトル演算処理ユニッ
トの総数を４個としたときのアドレス演算回路３７の詳
細を示すブロック図、図８はベクトル演算制御ユニット
の中の優先順位回路への信号線の詳細を示す図である。
この例は、任意の数のベクトル命令列を任意の要素並列
度で処理することができるベクトル処理装置において、
ベクトル演算処理ユニットが４個の場合の例である。

【００７６】図５には、ベクトル処理判定回路４の詳細
を示しており、ベクトル処理判定回路４は、各ベクトル
命令列のベクトル命令列番号が、先行するベクトル命令
列のベクトル命令列番号と異なり、かつ、未使用のベク
トル演算処理ユニットが１つ以上の場合にのみ、命令実
行判定回路に対して、異なるベクトル命令列の並列実行
を指令するベクトル並列処理開始信号を送るように構成
されている。

【００７７】すなわち、まず、１番目のベクトル命令列
のベクトル命令列番号と要素並列度とが、制御回路８７
からモードレジスタ７６１にセットされる。ベクトル処
理判定回路４は、モードレジスタ７６１のベクトル命令
列番号Ｎ１に値がセットされると、ベクトル演算制御ユ
ニット２３内の命令実行判定回路２６１に対してベクト
ル並列処理開始信号８１１を送出する。要素並列度Ｐ１
はそのまま新要素並列度レジスタ７９１にセットされ、
命令実行判定回路２６１に送出される。命令実行判定回
路２６１は、ベクトル並列処理開始信号８１１を受け取
ると、ベクトル命令バッファからベクトル命令の取り出
しを開始する。取り出したベクトル命令が実行可能であ
れば、起動信号２９１と、新要素並列度Ｐ’１をデコー
ダ８０１によりデコードした結果が、起動制御回路２８
１に送出される。

【００７８】次に、２番目のベクトル命令列のベクトル
命令列番号と要素並列度とが、モードレジスタ７６２に
セットされる。ベクトル処理判定回路４は、ベクトル命
令列番号Ｎ２と１番目のベクトル命令列のベクトル命令
列番号Ｎ１とを比較回路７７２によって比較させる。一
方、要素並列度Ｐ２と、減算回路８８２により得られる
未使用のベクトル演算処理ユニット数を示す値（４−Ｐ
１）のうち小さい方がセレクタ７８２によりセレクトさ
れて、その値が新要素並列度レジスタ７９２にセットさ
れる。比較回路８９２によりこの値が１以上であること
が検出され、かつ、比較回路７７２の結果が異なってい
る場合にのみ、命令実行判定回路２６２にベクトル並列
処理開始信号８１２が送出される。

【００７９】その際の要素並列度は、新要素並列度レジ
スタ７９２の値Ｐ’２であり、命令実行判定回路２６２
に送出される。命令実行判定回路２６２は、ベクトル並
列処理開始信号８１２を受け取ると、ベクトル命令バッ
ファからベクトル命令の取り出しを開始する。取り出し
たベクトル命令が実行可能であれば、起動信号２９２
と、新要素並列度Ｐ’２をデコーダ８０２によりデコー
ドした結果とが、起動制御回路２８２に送出される。

【００８０】３番目のベクトル命令列についても同様
に、ベクトル命令列番号と要素並列度とが、モードレジ
スタ７６３にセットされる。ベクトル処理判定回路４
は、ベクトル命令列番号Ｎ３と２番目のベクトル命令列
のベクトル命令列番号Ｎ２とを比較回路７７３によって
比較させる。一方、要素並列度Ｐ３と、減算回路８８３
により得られる未使用のベクトル演算処理ユニット数を
示す値（４−Ｐ１−Ｐ２）のうち小さい方がセレクタ７
８３によりセレクトされて、新要素並列度レジスタ７９
３にセットされる。比較回路８９３によりこの値が１以
上であることが検出され、かつ、比較回路７７３の結果
が異なっている場合にのみ、命令実行判定回路２６３に
ベクトル並列処理開始信号８１３が送出される。

【００８１】その際の要素並列度は、新要素並列度レジ
スタ７９３の値Ｐ’３であり、命令実行判定回路２６３
に送出される。命令実行判定回路２６３は、ベクトル並
列処理開始信号８１３を受け取ると、ベクトル命令バッ
ファからベクトル命令の取り出しを開始する。取り出し
たベクトル命令が実行可能であれば、起動信号２９３
と、新要素並列度Ｐ’３をデコーダ８０３によりデコー
ドした結果とが、起動制御回路２８３に送出される。

【００８２】４番目のベクトル命令列についても同様
に、ベクトル命令列番号と要素並列度とが、モードレジ
スタ７６４にセットされる。ベクトル処理判定回路４
は、ベクトル命令列番号Ｎ４と３番目のベクトル命令列
のベクトル命令列番号Ｎ３とを比較回路７７４によって
比較させる。一方、要素並列度Ｐ４と、減算回路８８４
により得られる未使用のベクトル演算処理ユニット数を
示す値（４−Ｐ１−Ｐ２−Ｐ３）のうち小さい方がセレ
クタ７８４によりセレクトされて、新要素並列度レジス
タ７９４にセットされる。比較回路８９４によりこの値
が１以上であることが検出され、かつ、比較回路７７４
の結果が異なっている場合にのみ、命令実行判定回路２
６４にベクトル並列処理開始信号８１４が送出される。

【００８３】その際の要素並列度は、新要素並列度レジ
スタ７９４の値Ｐ’４であり、命令実行判定回路２６４
に送出される。なお、この場合、１番目〜３番目のベク
トル命令列の要素並列度がすべて１の場合のみ、Ｐ’４
＝１となり、並列処理が可能である。命令実行判定回路
２６４は、ベクトル並列処理開始信号８１４を受け取る
と、ベクトル命令バッファからベクトル命令の取り出し
を開始する。取り出したベクトル命令が実行可能であれ
ば、起動信号２９４と、新要素並列度Ｐ’４をデコーダ
８０４によりデコードした結果とが、起動制御回路２８
４に送出される。

【００８４】５番目以降のベクトル命令列は、制御回路
８７が１番目〜４番目のベクトル命令列の実行が終了し
たことを示す信号線８６１〜８６４からの信号を受け取
るまで処理が行われない。

【００８５】ベクトル演算処理ユニットの総数が４個の
場合、前述したように、アドレスレジスタの競合が無け
れば、最大４個までのベクトル命令列を並列処理するこ
とができるが、この場合、ベクトル演算制御ユニット２
３の中には、図６に示すように、それらのベクトル命令
列に対応した起動制御回路２８１〜２８４と、１番目〜
３番目のベクトル命令列に対応した補正回路４８１〜４
８３とが設けられている。起動制御回路２８１は、１〜
３を検出する検出回路６４、オアゲート６８、アンドゲ
ート６５、８５により構成され、起動制御回路２８２
は、１、２を検出する検出回路６４、オアゲート６８、
アンドゲート６５、８５により構成され、起動制御回路
２８３は、１を検出する検出回路６４、アンドゲート６
５、８５により構成され、起動制御回路２８４は、アン
ドゲート８５により構成される。また、補正回路４８１
は、１〜３を検出する検出回路６９、オアゲート７０に
より構成され、補正回路４８２は、１、２を検出する検
出回路６９、オアゲート７０により構成され、補正回路
４８３は、１を検出する検出回路６９により構成され
る。

【００８６】要素並列度をＰとすると、ベクトル要素数
ＬがＰ以上のとき、ベクトル要素数ＬをＰで割った商
が、ベクトル演算処理ユニット５１〜５４のカウンタ６
３に送出され、ベクトル要素数ＬをＰで割った余りが補
正回路４８１に送出される。補正回路４８１は、ベクト
ル要素数ＬをＰで割った余りの値に応じて、各ベクトル
演算処理ユニットの中のカウンタ６３を＋１する処理を
行う。すなわち、補正回路４８１は、１〜３の検出回路
６９とオアゲート７０との働きにより、ベクトル要素数
ＬをＰで割った余りの値が、１であればベクトル演算処
理ユニット５１に信号線６６１１を介した信号を、２で
あればベクトル演算処理ユニット５１に信号線６６１１
を介した信号、及び、ベクトル演算処理ユニット５２に
信号線６６１２を介した信号を、３であればベクトル演
算処理ユニット５１に信号線６６１１を介した信号、ベ
クトル演算処理ユニット５２に信号線６６１２を介した
信号、及び、ベクトル演算処理ユニット５３に信号線６
６１３をを介した信号を送り、カウンタ６３の値を＋１
する。余りの値が０であれば何もしない。なお、最終値
レジスタ６２１には“Ｐ”がセットされる。

【００８７】また、ベクトル要素数Ｌが要素並列度Ｐよ
り小さいとき、ベクトル長レジスタ２４１の値が起動制
御回路２８１に送出される。起動制御回路２８１は、１
〜３を検出する検出回路６４、オアゲート６８、アンド
ゲート６５の働きにより、Ｌ（この例ではＬ＜４）個の
ベクトル演算処理ユニット５１〜５Ｌ以外のベクトル演
算処理ユニット５(Ｌ＋１)〜５４へのユニット起動信号
を抑止する。なお、最終値レジスタ６２１には“Ｌ”が
セットされる。もちろん、このような場合には、ベクト
ル演算処理ユニット５(Ｌ＋１)〜５４を他のベクトル命
令列で使用する方が効率が良いのはいうまでもない。補
正回路４８２〜４８３、起動制御回路２８２〜２８４に
ついても同様である。

【００８８】また、ベクトル要素数Ｌが要素並列度Ｐ以
上のとき、各起動制御回路は、命令実行判定回路から受
け取った起動信号と要素並列度のデコード結果とをアン
ドゲート８５によってＡＮＤし、要素並列度と同じ数の
ベクトル演算処理ユニットにユニット起動信号を送出す
る。例えば、ベクトル演算処理ユニット５１へは、１番
目のベクトル命令列の処理を行うよう、起動制御回路２
８１よりユニット起動信号３０１が送出される。また、
ベクトル要素数によっては、補正回路４８１より信号線
６６１１への信号が送出される。

【００８９】ベクトル演算処理ユニット５２は、１番目
のベクトル命令列を処理する場合と２番目のベクトル命
令列を処理する場合との２つの場合が考えられるため、
起動制御回路２８１または起動制御回路２８２から、ユ
ニット起動信号３０１１と３０２とのどちらか１つが送
出される。また、ベクトル要素数によっては、補正回路
４８１または補正回路４８２から、信号線６６１２と６
６２１とのどちらか１つに信号が送出される。

【００９０】ベクトル演算処理ユニット５３は、１番目
のベクトル命令列を要素並列度３または４で処理する場
合と、１番目のベクトル命令列が要素並列度２であるこ
とにより、２番目のベクトル命令列を要素並列度１また
は２で処理する場合と、１番目のベクトル命令列が要素
並列度１であることにより、２番目のベクトル命令列を
要素並列度２または３で処理する場合と、３番目のベク
トル命令列を要素並列度１または２で処理する場合との
４つの処理の状態が考えられ、起動制御回路２８１〜２
８３の１つから、ユニット起動信号３０１２、３０２、
３０２１、３０３のどれか１つが送出される。また、ベ
クトル要素数によっては、補正回路４８１〜４８３の１
つから、信号６６１３、６６２１、６６２２、６６３１
のどれか１つが送出される。

【００９１】ベクトル演算処理ユニット５４は、１番目
〜４番目のベクトル命令列を要素並列度１で処理する場
合と、１番目のベクトル命令列を要素並列度４で処理す
る場合と、１番目のベクトル命令列が要素並列度３であ
ることにより、２番目のベクトル命令列を要素並列度１
で処理する場合と、１番目のベクトル命令列が要素並列
度２であることにより、２番目のベクトル命令列を要素
並列度２で処理する場合と、１番目のベクトル命令列が
要素並列度１であることにより、２番目のベクトル命令
列を要素並列度３で処理する場合と、１番目と２番目と
のベクトル命令列が要素並列度があわせて３であること
により、３番目のベクトル命令列を要素並列度１で処理
する場合と、１番目と２番目とのベクトル命令列が要素
並列度１で３番目のベクトル命令列を要素並列度２で処
理する場合との７つの処理の状態が考えられ、起動制御
回路２８１〜２８４の１つから、ユニット起動信号３０
１３、３０２、３０２１、３０２２、３０３、３０３
１、３０４のどれか１つが送出される。

【００９２】図７には、ベクトル演算処理ユニットの総
数を４個としたときのアドレス演算回路３７の詳細が示
されている。

【００９３】図７において、ベクトル演算処理ユニット
５１へは、アドレスレジスタ３６１から読み出された内
容がセレクタ１７に送出される。ベクトル演算処理ユニ
ット５１が、１番目のベクトル命令列を要素並列度１で
処理する場合、ベクトル増分レジスタ３４１から読み出
された内容が、セレクタ４１を介してレジスタ１９に送
出される。そして、２番目のベクトル命令列を処理する
ことになるベクトル演算処理ユニット５２へは、アドレ
スレジスタ３６２の内容がセレクタ４５１を介してセレ
クタ１７に送出される。

【００９４】また、ベクトル演算処理ユニット５１、５
２が、１番目のベクトル命令列を要素並列度２で処理す
る場合、ベクトル演算処理ユニット５１へは、ベクトル
増分レジスタ３４１から読み出された内容が、２倍回路
３８２とセレクタ４１とを介してレジスタ１９に送出さ
れる。また、ベクトル演算処理ユニット５２へは、アド
レスレジスタ３６１の内容と、ベクトル増分レジスタ３
４１から読み出された内容との和が加算回路４２１で求
められ、それがセレクタ４５１を介してセレクタ１７に
送出される。そして、ベクトル増分レジスタ３４１から
読み出された内容が、２倍回路３８２とセレクタ４１と
を介してレジスタ１９に送出される。そして、２番目の
ベクトル命令列を処理することになるベクトル演算処理
ユニット５３へは、アドレスレジスタ３６２の内容がセ
レクタ４５２を介してセレクタ１７に送出される。

【００９５】また、ベクトル演算処理ユニット５１〜５
３が、１番目のベクトル命令列を要素並列度３で処理す
る場合、ベクトル演算処理ユニット５１へは、ベクトル
増分レジスタ３４１から読み出された内容が、３倍回路
３８３とセレクタ４１を介してレジスタ１９に送出され
る。ベクトル演算処理ユニット５２へは、アドレスレジ
スタ３６１の内容と、ベクトル増分レジスタ３４１から
読み出された内容との和が加算回路４２１で求められ、
それがセレクタ４５１を介してセレクタ１７に送出され
る。そして、ベクトル増分レジスタ３４１から読み出さ
れた内容が、３倍回路３８３とセレクタ４１とを介して
レジスタ１９に送出される。また、ベクトル演算処理ユ
ニット５３へは、アドレスレジスタ３６１の内容と、ベ
クトル増分レジスタ３４１から読み出された内容を２倍
回路３８２で２倍したものとの和が加算回路４２２で求
められ、それがセレクタ４５２を介してセレクタ１７に
送出される。そして、ベクトル増分レジスタ３４１から
読み出された内容が、３倍回路３８３とセレクタ４１を
介してレジスタ１９に送出される。２番目のベクトル命
令列を処理することになるベクトル演算処理ユニット５
４へは、アドレスレジスタ３６２の内容がセレクタ４５
３を介してセレクタ１７に送出される。

【００９６】以下、２番目のベクトル命令列に関しても
要素並列度に応じて、前述と同様に処理が行われる。

【００９７】本発明の第２の実施形態は、ベクトル演算
処理ユニットの総数が４個としているので、図８に示す
ようにベクトル演算制御ユニット２３には４個の優先順
位回路４９１〜４９４が設けられている。そして、優先
順位回路４９１〜４９４に対してベクトル演算処理ユニ
ット５１〜５４から送出される信号線６７上の信号は、
その全てが有効なわけではなく、各ベクトル命令列を処
理しているベクトル演算処理ユニットからの信号のみが
有効である。

【００９８】図８において、各ベクトル演算処理ユニッ
ト５１〜５４により処理されるベクトル要素数の制御に
ついては、前述で説明した本発明の第１の実施形態の場
合と同様に行われる。そして、本発明の第２の実施形態
においては、図８に示すように、各ベクトル演算処理ユ
ニット５１〜５４から出力されるカウンタ６３の値が
“０”となったことを報告する信号線６７は、起動制御
回路２８１〜２８４からのユニット起動信号により制御
される。

【００９９】すなわち、起動制御回路２８１〜２８４
は、１番目〜４番目のベクトル命令列を処理するベクト
ル演算処理ユニット５１〜５４のそれぞれに対して、ユ
ニット起動信号３０１〜３０４、３０１１〜３０１３、
３０２１〜３０２２、３０３１のいずれかを送出すると
同時に、優先順位回路４９１〜４９４に対してもこれら
のユニット起動信号を送出する。

【０１００】優先順位回路４９１〜４９４は、これらの
ユニット起動信号を受けると、ベクトル命令列を処理す
るベクトル演算処理ユニットからの信号線６７上の信号
のみを有効としてカウンタ６０１〜６０４に報告する。
その後の処理については、本発明の第１の実施形態の場
合と同様に行われる。

【０１０１】前述では、ベクトル演算処理ユニットの総
数が４個の場合の、任意の数のベクトル命令列の任意の
要素並列度での処理について説明したが、本発明は、ベ
クトル演算処理ユニットの総数が４個以上の場合も、前
述の場合と同様に適用するすることができる。

【０１０２】前述した本発明の実施形態によれば、ベク
トル長の短い複数のベクトル命令列を、並列にかつそれ
ぞれ複数のベクトル演算処理ユニットで分割して処理を
行うことにより、ベクトル演算器、データ転送回路等の
使用効率を高めて、ベクトル処理のオーバーヘッドを短
縮することができ、効率的なベクトル演算を実行するこ
とができる。

【０１０３】

【発明の効果】以上説明したように本発明によれば、ベ
クトル長の短い複数のベクトル命令列を、並列にかつそ
れぞれ複数のベクトル演算処理ユニットにより分割して
処理することができるので、ベクトル演算器、データ転
送回路等の使用効率を高め、さらに、ベクトル処理のオ
ーバヘッドを短縮することができるので、ベクトル処理
全体の処理効率の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態によるベクトル処理装
置の全体の構成を示すブロック図である。

【図２】図１におけるスカラー演算処理ユニットの詳細
を示すブロック図である。

【図３】図１におけるベクトル演算制御ユニットとベク
トル演算処理ユニットの中のデータ転送回路の詳細を示
すブロック図である。

【図４】図１におけるベクトル演算制御ユニットとベク
トル演算処理ユニットの中の命令実行部の詳細を示すブ
ロック図である。

【図５】本発明の第２の実施形態を説明するスカラー演
算処理ユニットとベクトル演算制御ユニットとの構成を
示すブロック図である。

【図６】本発明の第２の実施形態を説明するベクトル演
算制御ユニットの中の起動制御回路と補正回路、ベクト
ル演算処理ユニットの中の命令実行部の詳細を示すブロ
ック図である。

【図７】本発明の第２の実施形態を説明するベクトル演
算制御ユニット内のアドレス演算回路の詳細を示すブロ
ック図である。

【図８】ベクトル演算制御ユニットの中の優先順位回路
への信号線の詳細を示す図である。

【符号の説明】

１主記憶装置２記憶制御ユニット３スカラー演算処理ユニット４ベクトル処理判定回路５１〜５４・・・・・・・ベクトル演算処理ユニッ
ト９〜１１データ転送回路１２ベクトルレジスタ１３ベクトル演算器１４命令実行制御部２３ベクトル演算制御ユニット２４１〜２４４ベクトル長レジスタ２６１〜２６４命令実行判定回路２８１〜２８４起動制御回路４８１〜４８４補正回路３７アドレス演算回路

Claims

【特許請求の範囲】

【請求項１】複数のベクトルレジスタと少なくとも１
つのベクトル演算器と少なくとも１つのデータ転送回路
とを有するベクトル演算処理ユニットを複数備え、１つ
のベクトル命令を前記ベクトル演算処理ユニットで分割
して処理するベクトル処理装置において、複数の異なる
ベクトル命令列の並列処理が可能か否かを判定する判定
手段を備え、前記複数のベクトル演算処理ユニットを複
数に分割し、分割された複数のベクトル演算処理ユニッ
トにそれぞれ前記異なるベクトル命令列の１つを割り当
てて、複数の異なるベクトル命令列を並列に処理するこ
とを特徴とするベクトル処理装置。
【請求項２】複数の異なるベクトル命令のそれぞれで
処理すべき全体のベクトル要素数がセットされる複数の
第１の記憶手段と、前記複数のベクトル演算処理ユニッ
トのそれぞれで処理すべきベクトル要素数がセットされ
る複数の第２の記憶手段と、前記複数の第１の記憶手段
にセットされたそれぞれの内容に基づいて前記第２の記
憶手段にセットする内容を決定する複数のベクトル要素
数変換手段とをさらに備えることを特徴とする請求項１
記載のベクトル処理装置。
【請求項３】前記判定手段は、前記複数の異なるベク
トル命令列がアクセスするアドレスの競合の有無と、各
ベクトル命令列を処理するベクトル演算処理ユニットの
数を示す要素並列度とを受け取り、アドレスの競合が無
く、かつ、未使用のベクトル演算処理ユニットの数と、
受け取った要素並列度とを比較して、少ない方が１以上
の場合にのみ、複数のベクトル命令列の並列処理が可能
であると判定することを特徴とする請求項１または２記
載のベクトル処理装置。
【請求項４】前記ベクトル要素数変換手段は、複数の
異なるベクトル命令列を並列処理させる際、各ベクトル
命令列を処理する前記ベクトル演算処理ユニットの数に
伴い、対応するベクトル演算処理ユニットを選択するこ
とを特徴とする請求項２または３記載のベクトル処理装
置。