JPH09187002A - 演算装置および演算方法 - Google Patents
演算装置および演算方法Info
- Publication number
- JPH09187002A JPH09187002A JP34254395A JP34254395A JPH09187002A JP H09187002 A JPH09187002 A JP H09187002A JP 34254395 A JP34254395 A JP 34254395A JP 34254395 A JP34254395 A JP 34254395A JP H09187002 A JPH09187002 A JP H09187002A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- output
- picture
- added
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】
【課題】 ＩＤＣＴミスマッチ誤差対策により映像に誤
差が付加されることを抑制する。 【解決手段】 入力されている映像データがＩピクチャ
またはＰピクチャの場合は、セレクタ３０により、±１
出力回路１３からの出力データを選択し、映像データが
Ｂピクチャの場合は、セレクタ３０により、値“０”を
選択する。
差が付加されることを抑制する。 【解決手段】 入力されている映像データがＩピクチャ
またはＰピクチャの場合は、セレクタ３０により、±１
出力回路１３からの出力データを選択し、映像データが
Ｂピクチャの場合は、セレクタ３０により、値“０”を
選択する。
Description
【０００１】
【発明の属する技術分野】本発明は、演算装置および演
算方法に関し、特に、丸めと累積とを含む演算により、
データを変換する演算装置および演算方法に関する。
算方法に関し、特に、丸めと累積とを含む演算により、
データを変換する演算装置および演算方法に関する。
【０００２】
【従来の技術】現在、映像圧縮の方法として一番多く使
用されているのが、ＭＰＥＧ（MovingPicture Experts
Group）１とＭＰＥＧ２である。ＭＰＥＧ１とＭＰＥＧ
２は、ＩＳＯ（International Organization for Stand
ardization：国際標準化機構）が提案した映像圧縮方法
であり、詳細は、文献ＩＳＯ／ＩＥＣ１１１７２−２、
およびＩＳＯ／ＩＥＣ１３８１８−２に記されている。
用されているのが、ＭＰＥＧ（MovingPicture Experts
Group）１とＭＰＥＧ２である。ＭＰＥＧ１とＭＰＥＧ
２は、ＩＳＯ（International Organization for Stand
ardization：国際標準化機構）が提案した映像圧縮方法
であり、詳細は、文献ＩＳＯ／ＩＥＣ１１１７２−２、
およびＩＳＯ／ＩＥＣ１３８１８−２に記されている。
【０００３】ＭＰＥＧ１またはＭＰＥＧ２方式では、符
号化装置において、元となる映像を２次元離散コサイン
変換（ＤＣＴ）し、伝送媒体により伝送するか、または
記録媒体に記録した後、復号化装置において２次元逆離
散コサイン変換（ＩＤＣＴ）を施し、元の映像を復号す
る。
号化装置において、元となる映像を２次元離散コサイン
変換（ＤＣＴ）し、伝送媒体により伝送するか、または
記録媒体に記録した後、復号化装置において２次元逆離
散コサイン変換（ＩＤＣＴ）を施し、元の映像を復号す
る。
【０００４】符号化装置から復号化装置へ供給されるデ
ータは、フレーム（映像を構成するコマ）間予測により
符号化されたデータを一部含んでいる。従って、符号化
装置の変換精度と、復号化装置の変換精度が一致しない
場合、フレーム間予測を継続して行った場合に、符号化
装置で送ろうとしていたデータと、復号化装置で復号さ
れたデータとの間に誤差が発生し、蓄積されることにな
る。これをＩＤＣＴミスマッチと呼ぶ。
ータは、フレーム（映像を構成するコマ）間予測により
符号化されたデータを一部含んでいる。従って、符号化
装置の変換精度と、復号化装置の変換精度が一致しない
場合、フレーム間予測を継続して行った場合に、符号化
装置で送ろうとしていたデータと、復号化装置で復号さ
れたデータとの間に誤差が発生し、蓄積されることにな
る。これをＩＤＣＴミスマッチと呼ぶ。
【０００５】理想的には、符号化装置と復号化装置の演
算精度を同じにすれば、ＩＤＣＴミスマッチを防ぐこと
ができる。しかしながら、ＩＤＣＴ演算されたデータ
は、丸めにより整数に変換されるので、ＩＤＣＴ演算の
結果が“整数＋０．５”のとき（小数部分が０．５のと
き）、ＩＤＣＴ演算の精度に拘わらず、丸めによって結
果が“１”だけ異なる確率が１／２残ることになる。
算精度を同じにすれば、ＩＤＣＴミスマッチを防ぐこと
ができる。しかしながら、ＩＤＣＴ演算されたデータ
は、丸めにより整数に変換されるので、ＩＤＣＴ演算の
結果が“整数＋０．５”のとき（小数部分が０．５のと
き）、ＩＤＣＴ演算の精度に拘わらず、丸めによって結
果が“１”だけ異なる確率が１／２残ることになる。
【０００６】このような問題は、丸めの方法を規定する
ことによって回避することが可能であったが、ＭＰＥＧ
が標準化される前に、ＤＣＴ、ＩＤＣＴのチップが既に
市販されていたため、これらのチップをそのまま使用す
る場合は、ＩＤＣＴミスマッチが回避できない問題とな
った。
ことによって回避することが可能であったが、ＭＰＥＧ
が標準化される前に、ＤＣＴ、ＩＤＣＴのチップが既に
市販されていたため、これらのチップをそのまま使用す
る場合は、ＩＤＣＴミスマッチが回避できない問題とな
った。
【０００７】そこで、ＩＤＣＴミスマッチの発生を防止
するために、例えば、ＭＰＥＧ１では、ＩＤＣＴ演算を
行う前のデータ（ＤＣＴ係数）の、“０”でない偶数デ
ータに対して＋１または−１を加算して強制的に奇数に
変換し、ＩＤＣＴ演算の結果が“整数＋０．５”になる
ことを防止している。
するために、例えば、ＭＰＥＧ１では、ＩＤＣＴ演算を
行う前のデータ（ＤＣＴ係数）の、“０”でない偶数デ
ータに対して＋１または−１を加算して強制的に奇数に
変換し、ＩＤＣＴ演算の結果が“整数＋０．５”になる
ことを防止している。
【０００８】また、ＭＰＥＧ２では、ＤＣＴ係数（８×
８画素ブロックを構成する６４個の係数）の合計が偶数
のときは、（７，７）成分（ＤＣＴ係数を８×８の行列
に配置した場合の行および列がそれぞれ７，７である成
分）に＋１または−１を加算し、ＭＰＥＧ１の場合と同
様に、ＩＤＣＴ演算の結果が“整数＋０．５”になるこ
とを防止している。
８画素ブロックを構成する６４個の係数）の合計が偶数
のときは、（７，７）成分（ＤＣＴ係数を８×８の行列
に配置した場合の行および列がそれぞれ７，７である成
分）に＋１または−１を加算し、ＭＰＥＧ１の場合と同
様に、ＩＤＣＴ演算の結果が“整数＋０．５”になるこ
とを防止している。
【０００９】図３は、従来のＭＰＥＧ１の復号化装置の
構成の一例を示すブロック図である。この図において、
バリアブルレングスデコーディング回路（ＶＬＤ）１０
は、入力される映像信号を含む可変長符号のビットスト
リームを復号するようになされている。また、逆量子化
（ＩＱ；Inverse Quantization）回路１１は、バリアブ
ルレングスデコーディング回路１０から出力されるデー
タを逆量子化するようになされている。
構成の一例を示すブロック図である。この図において、
バリアブルレングスデコーディング回路（ＶＬＤ）１０
は、入力される映像信号を含む可変長符号のビットスト
リームを復号するようになされている。また、逆量子化
（ＩＱ；Inverse Quantization）回路１１は、バリアブ
ルレングスデコーディング回路１０から出力されるデー
タを逆量子化するようになされている。
【００１０】判別回路１２は、逆量子化回路１１から出
力される信号が“０”でない偶数であるか否かを判別す
る。±１出力回路１３は、逆量子化回路１１から出力さ
れるデータが０でない偶数であると判別回路１２により
判別された場合は、“＋１”または“−１”のうち、出
力データとの加算結果が“０”に近くなる方の値を出力
するようになされている。
力される信号が“０”でない偶数であるか否かを判別す
る。±１出力回路１３は、逆量子化回路１１から出力さ
れるデータが０でない偶数であると判別回路１２により
判別された場合は、“＋１”または“−１”のうち、出
力データとの加算結果が“０”に近くなる方の値を出力
するようになされている。
【００１１】加算器１４は、逆量子化回路１１からの出
力データと、±１出力回路１３からの出力データとを加
算する。逆離散コサイン変換（ＩＤＣＴ）演算回路１５
は、加算器１４からの出力データを逆離散コサイン変換
し、出力する。また、丸め回路１６は、逆離散コサイン
変換演算回路１５から出力される実数データを整数デー
タに丸めるようになされている。
力データと、±１出力回路１３からの出力データとを加
算する。逆離散コサイン変換（ＩＤＣＴ）演算回路１５
は、加算器１４からの出力データを逆離散コサイン変換
し、出力する。また、丸め回路１６は、逆離散コサイン
変換演算回路１５から出力される実数データを整数デー
タに丸めるようになされている。
【００１２】フレームメモリ１７は、Ｉピクチャまたは
Ｐピクチャよりなる予測画像を記憶する。加算器１８
は、フレームメモリ１７に記憶されているＩピクチャま
たはＰピクチャと、丸め回路１６から出力されるデータ
とを加算するようになされている。
Ｐピクチャよりなる予測画像を記憶する。加算器１８
は、フレームメモリ１７に記憶されているＩピクチャま
たはＰピクチャと、丸め回路１６から出力されるデータ
とを加算するようになされている。
【００１３】セレクタ１９は、バリアブルレングスデコ
ーディング回路１０から出力されるデータ（入力ストリ
ームがＩピクチャ、Ｐピクチャ、または、Ｂピクチャで
あることを示すデータ）に応じて切り換えられる。すな
わち、入力ストリームがＰピクチャまたはＢピクチャで
ある場合は、加算器１８の出力が選択され、また、入力
ストリームがＩピクチャの場合は、丸め回路１６の出力
が選択される。
ーディング回路１０から出力されるデータ（入力ストリ
ームがＩピクチャ、Ｐピクチャ、または、Ｂピクチャで
あることを示すデータ）に応じて切り換えられる。すな
わち、入力ストリームがＰピクチャまたはＢピクチャで
ある場合は、加算器１８の出力が選択され、また、入力
ストリームがＩピクチャの場合は、丸め回路１６の出力
が選択される。
【００１４】スイッチ２０は、入力ストリームがＩピク
チャまたはＰピクチャのとき“ＯＮ”の状態となり、セ
レクタ１９からの出力データをフレームメモリ１７へ供
給するようになされている。
チャまたはＰピクチャのとき“ＯＮ”の状態となり、セ
レクタ１９からの出力データをフレームメモリ１７へ供
給するようになされている。
【００１５】セレクタ１９からの出力信号は、図示せぬ
テレビジョン受像機などに供給され、表示出力される。
テレビジョン受像機などに供給され、表示出力される。
【００１６】以上のような例によれば、入力されたデー
タが“０”でない偶数のときは、“＋１”または“−
１”が加算され、強制的に奇数に変換されるので、ＩＤ
ＣＴ演算後のデータが“整数＋０．５”になることはほ
とんどなくなり、丸め回路１６の出力は一意的に決定さ
れることになるので、ＩＤＣＴミスマッチの発生が抑制
される。
タが“０”でない偶数のときは、“＋１”または“−
１”が加算され、強制的に奇数に変換されるので、ＩＤ
ＣＴ演算後のデータが“整数＋０．５”になることはほ
とんどなくなり、丸め回路１６の出力は一意的に決定さ
れることになるので、ＩＤＣＴミスマッチの発生が抑制
される。
【００１７】なお、以上の例は、ＭＰＥＧ１方式の映像
に関するＩＤＣＴミスマッチ対策であるが、ＭＰＥＧ２
方式の映像に関するＩＤＣＴミスマッチ対策では、図３
に示す例の判別回路１２の代わりに、１ビット累加算回
路を設け、逆量子化回路１１から出力される６４個のＤ
ＣＴ係数の最下位のビットを累加算し、その結果に応じ
て±１出力回路１３を制御するようにすればよい。
に関するＩＤＣＴミスマッチ対策であるが、ＭＰＥＧ２
方式の映像に関するＩＤＣＴミスマッチ対策では、図３
に示す例の判別回路１２の代わりに、１ビット累加算回
路を設け、逆量子化回路１１から出力される６４個のＤ
ＣＴ係数の最下位のビットを累加算し、その結果に応じ
て±１出力回路１３を制御するようにすればよい。
【００１８】すなわち、累加算結果が“０”である場合
は、ＤＣＴ係数の合計が偶数であるので、このとき、Ｄ
ＣＴ係数の（７，７）成分が偶数であれば、±１出力回
路１３から“＋１”を出力させ、ＤＣＴ係数の（７、
７）成分に対し“１”を加算する。また、ＤＣＴ係数の
（７，７）成分が奇数であれば、±１出力回路１３から
“−１”を出力させ、ＤＣＴ係数の（７，７）成分に対
して“−１”を加算する。
は、ＤＣＴ係数の合計が偶数であるので、このとき、Ｄ
ＣＴ係数の（７，７）成分が偶数であれば、±１出力回
路１３から“＋１”を出力させ、ＤＣＴ係数の（７、
７）成分に対し“１”を加算する。また、ＤＣＴ係数の
（７，７）成分が奇数であれば、±１出力回路１３から
“−１”を出力させ、ＤＣＴ係数の（７，７）成分に対
して“−１”を加算する。
【００１９】また、累加算結果が“１”である場合は、
ＤＣＴ係数の合計が奇数であるので、±１出力回路１３
が出力を行わないように制御する。
ＤＣＴ係数の合計が奇数であるので、±１出力回路１３
が出力を行わないように制御する。
【００２０】以上のような例によれば、丸め回路１６に
おける“整数＋０．５”のデータの取り扱いの相違（各
デバイス間の相違）により発生する誤差を防ぐことがで
きる。その結果、ＩＤＣＴミスマッチの発生を防止する
ことができる。
おける“整数＋０．５”のデータの取り扱いの相違（各
デバイス間の相違）により発生する誤差を防ぐことがで
きる。その結果、ＩＤＣＴミスマッチの発生を防止する
ことができる。
【００２１】
【発明が解決しようとする課題】前述のように、ＩＤＣ
Ｔミスマッチは、フレーム間予測が連続して行われた場
合にフレームメモリ１７に誤差が蓄積される現象であ
る。従って、フレームメモリ１７に記憶され、フレーム
間予測に使用されるＩピクチャとＰピクチャは、誤差が
累積される可能性があるため、±１出力回路１３により
ＤＣＴ係数の補正を行う必要がある。
Ｔミスマッチは、フレーム間予測が連続して行われた場
合にフレームメモリ１７に誤差が蓄積される現象であ
る。従って、フレームメモリ１７に記憶され、フレーム
間予測に使用されるＩピクチャとＰピクチャは、誤差が
累積される可能性があるため、±１出力回路１３により
ＤＣＴ係数の補正を行う必要がある。
【００２２】しかしながら、Ｂピクチャは、フレームメ
モリ１７に記憶されることはないので、誤差が累積する
ことはない。ところが、従来の復号化装置においては、
Ｂピクチャに対しても±１出力回路１３により、データ
の補正を行っていた。
モリ１７に記憶されることはないので、誤差が累積する
ことはない。ところが、従来の復号化装置においては、
Ｂピクチャに対しても±１出力回路１３により、データ
の補正を行っていた。
【００２３】従って、この±１出力回路１３により加算
される値は、もともと、Ｂピクチャには不要のものであ
るので、この演算によりＢピクチャに誤差が付加される
ことになる。
される値は、もともと、Ｂピクチャには不要のものであ
るので、この演算によりＢピクチャに誤差が付加される
ことになる。
【００２４】すなわち、ＤＣＴ係数をＤとし、±１出力
回路１３から出力される値をＴとすると、ＩＤＣＴ演算
の線形性から、Ｂピクチャに対して付加される誤差Ｅ
は、以下のように示される。 Ｅ＝ＩＤＣＴ×（Ｄ＋Ｔ）−ＩＤＣＴ×Ｄ ＝ＩＤＣＴ×Ｔ ・・・ （１）
回路１３から出力される値をＴとすると、ＩＤＣＴ演算
の線形性から、Ｂピクチャに対して付加される誤差Ｅ
は、以下のように示される。 Ｅ＝ＩＤＣＴ×（Ｄ＋Ｔ）−ＩＤＣＴ×Ｄ ＝ＩＤＣＴ×Ｔ ・・・ （１）
【００２５】このように、従来の復号化装置は、Ｂピク
チャに対してＩＤＣＴ×Ｔの誤差を付加することになる
という課題があった。
チャに対してＩＤＣＴ×Ｔの誤差を付加することになる
という課題があった。
【００２６】本発明は、このような状況に鑑みてなされ
たものであり、ＭＰＥＧ方式のデータ復号化装置の誤差
を少なくするためのものである。
たものであり、ＭＰＥＧ方式のデータ復号化装置の誤差
を少なくするためのものである。
【００２７】
【課題を解決するための手段】請求項１に記載の演算装
置は、第１または第２のデータのいずれであるかを判別
する判別手段と、判別手段の判別結果に対応して第２の
データに所定の値を加算する加算手段と、加算手段によ
って所定の値が加算された第２のデータと、第１のデー
タのそれぞれに対し、丸めを含む所定の演算を施す第１
の演算手段と、第１の演算手段により演算が施された第
２のデータに対して、累積を含む演算を施す第２の演算
手段とを備えることを特徴とする。
置は、第１または第２のデータのいずれであるかを判別
する判別手段と、判別手段の判別結果に対応して第２の
データに所定の値を加算する加算手段と、加算手段によ
って所定の値が加算された第２のデータと、第１のデー
タのそれぞれに対し、丸めを含む所定の演算を施す第１
の演算手段と、第１の演算手段により演算が施された第
２のデータに対して、累積を含む演算を施す第２の演算
手段とを備えることを特徴とする。
【００２８】請求項６に記載の演算方法は、第１または
第２のデータのいずれであるかを判別し、判別結果に対
応して第２のデータに所定の値を加算し、所定の値が加
算された第２のデータと、第１のデータのそれぞれに対
し、丸めを含む所定の演算を施し、得られた第２のデー
タに対して、累積を含む演算を施すことを特徴とする。
第２のデータのいずれであるかを判別し、判別結果に対
応して第２のデータに所定の値を加算し、所定の値が加
算された第２のデータと、第１のデータのそれぞれに対
し、丸めを含む所定の演算を施し、得られた第２のデー
タに対して、累積を含む演算を施すことを特徴とする。
【００２９】請求項１に記載の演算装置においては、第
１または第２のデータのいずれであるかを判別手段が判
別し、判別手段の判別結果に対応して第２のデータに所
定の値を加算手段が加算し、加算手段によって所定の値
が加算された第２のデータと、第１のデータのそれぞれ
に対し、丸めを含む所定の演算を第１の演算手段が施
し、第１の演算手段により演算が施された第２のデータ
に対して、累積を含む演算を第２の演算手段が施す。
１または第２のデータのいずれであるかを判別手段が判
別し、判別手段の判別結果に対応して第２のデータに所
定の値を加算手段が加算し、加算手段によって所定の値
が加算された第２のデータと、第１のデータのそれぞれ
に対し、丸めを含む所定の演算を第１の演算手段が施
し、第１の演算手段により演算が施された第２のデータ
に対して、累積を含む演算を第２の演算手段が施す。
【００３０】請求項６に記載の演算方法においては、第
１または第２のデータのいずれであるかを判別し、判別
結果に対応して第２のデータに所定の値を加算し、所定
の値が加算された第２のデータと、第１のデータのそれ
ぞれに対し、丸めを含む所定の演算を施し、得られた第
２のデータに対して、累積を含む演算を施す。
１または第２のデータのいずれであるかを判別し、判別
結果に対応して第２のデータに所定の値を加算し、所定
の値が加算された第２のデータと、第１のデータのそれ
ぞれに対し、丸めを含む所定の演算を施し、得られた第
２のデータに対して、累積を含む演算を施す。
【００３１】
【発明の実施の形態】図１は本発明の演算装置の構成の
一例を示すブロック図である。この図において、図３と
同一の部分には、同一の符号が付してあるので、説明を
適宜省略する。
一例を示すブロック図である。この図において、図３と
同一の部分には、同一の符号が付してあるので、説明を
適宜省略する。
【００３２】この図において、セレクタ３０は、バリア
ブルレングスデコーディング回路１０（判別手段）から
の出力信号に応じて、±１出力回路１３の出力もしくは
値“０”の何れかを選択し、加算器１４（加算手段）へ
出力するようになされている。その他の構成は、図３に
おける場合と同様である。
ブルレングスデコーディング回路１０（判別手段）から
の出力信号に応じて、±１出力回路１３の出力もしくは
値“０”の何れかを選択し、加算器１４（加算手段）へ
出力するようになされている。その他の構成は、図３に
おける場合と同様である。
【００３３】次にこの実施例の動作について説明する。
バリアブルレングスデコーディング回路１０へ入力され
たＭＰＥＧ１方式で符号化された（圧縮された）ビット
ストリームは、バリアブルレングスデコーディング回路
１０により、現在入力されている映像データの種類（Ｉ
ピクチャ、Ｐピクチャ、またはＢピクチャ）を示すデー
タと、復号化された（伸長された）映像データとに分離
される。
バリアブルレングスデコーディング回路１０へ入力され
たＭＰＥＧ１方式で符号化された（圧縮された）ビット
ストリームは、バリアブルレングスデコーディング回路
１０により、現在入力されている映像データの種類（Ｉ
ピクチャ、Ｐピクチャ、またはＢピクチャ）を示すデー
タと、復号化された（伸長された）映像データとに分離
される。
【００３４】映像データは、逆量子化回路１１へ入力さ
れ、逆量子化処理が施され、出力される。この結果得ら
れたデータは、判別回路１２と加算器１４へ供給され
る。判別回路１２は、逆量子化回路１１から出力された
データが奇数であるか、または、偶数（“０”を除く）
であるかを判別する。偶数である場合には、“＋１”ま
たは“−１”のうち、いずれの値を出力データに加算す
れば“０”に近くなるのかを判別する。
れ、逆量子化処理が施され、出力される。この結果得ら
れたデータは、判別回路１２と加算器１４へ供給され
る。判別回路１２は、逆量子化回路１１から出力された
データが奇数であるか、または、偶数（“０”を除く）
であるかを判別する。偶数である場合には、“＋１”ま
たは“−１”のうち、いずれの値を出力データに加算す
れば“０”に近くなるのかを判別する。
【００３５】例えば、逆量子化回路１１から出力された
データが“６”の場合は、“−１”が選択され、“−
４”の場合は、“＋１”が選択されることになる。
データが“６”の場合は、“−１”が選択され、“−
４”の場合は、“＋１”が選択されることになる。
【００３６】±１出力回路１３は、判別回路１２から出
力されるデータに従って、“＋１”または、“−１”を
出力する。そして、この出力信号は、セレクタ３０へ供
給される。
力されるデータに従って、“＋１”または、“−１”を
出力する。そして、この出力信号は、セレクタ３０へ供
給される。
【００３７】セレクタ３０は、バリアブルレングスデコ
ーディング回路１０から供給される、現在の映像データ
の種類を示すデータに基づき、入力信号を選択する。す
なわち、Ｂピクチャが入力されている場合は、値“０”
を選択し、また、ＩピクチャまたはＰピクチャが入力さ
れている場合は、±１出力回路１３から出力されるデー
タを選択し、加算器１４へ出力する。
ーディング回路１０から供給される、現在の映像データ
の種類を示すデータに基づき、入力信号を選択する。す
なわち、Ｂピクチャが入力されている場合は、値“０”
を選択し、また、ＩピクチャまたはＰピクチャが入力さ
れている場合は、±１出力回路１３から出力されるデー
タを選択し、加算器１４へ出力する。
【００３８】その結果、Ｂピクチャに対してはＩＤＣＴ
ミスマッチ対策が行われないことになる。従って、ＩＤ
ＣＴ出力値の小数部分が“０．５”になることがあるの
で、丸め回路１６において、“１”だけ誤差を生ずる可
能性がある。しかしながら、±１出力回路１３から出力
されるデータ（誤差）を加えて変換するよりも、小数部
分が“０．５”となる場合を除けば、より忠実な変換が
なされるので、従来例と比較して本実施例の方がより誤
差の少ない画像を再生することができる。
ミスマッチ対策が行われないことになる。従って、ＩＤ
ＣＴ出力値の小数部分が“０．５”になることがあるの
で、丸め回路１６において、“１”だけ誤差を生ずる可
能性がある。しかしながら、±１出力回路１３から出力
されるデータ（誤差）を加えて変換するよりも、小数部
分が“０．５”となる場合を除けば、より忠実な変換が
なされるので、従来例と比較して本実施例の方がより誤
差の少ない画像を再生することができる。
【００３９】加算器１４では、逆量子化回路１１から出
力されるデータと、セレクタ３０から出力されるデータ
とを加算し、結果を出力する。逆離散コサイン変換演算
回路１５（第１の演算手段）は、加算器１４からの出力
データに対してＩＤＣＴ演算を施した後、演算結果を丸
め回路１６（第１の演算手段）へ出力する。
力されるデータと、セレクタ３０から出力されるデータ
とを加算し、結果を出力する。逆離散コサイン変換演算
回路１５（第１の演算手段）は、加算器１４からの出力
データに対してＩＤＣＴ演算を施した後、演算結果を丸
め回路１６（第１の演算手段）へ出力する。
【００４０】なおこの図において、逆離散コサイン変換
演算回路１５と、丸め回路１６が接続されて描かれてい
るのは、これらの回路が、しばしば、同一のチップ上に
形成され１つのＩＣとして提供されることが多いためで
ある。
演算回路１５と、丸め回路１６が接続されて描かれてい
るのは、これらの回路が、しばしば、同一のチップ上に
形成され１つのＩＣとして提供されることが多いためで
ある。
【００４１】ＩＤＣＴ演算および丸め処理を施されたデ
ータは、加算器１８（第２の演算手段）へ供給されると
共に、セレクタ１９の一方の端子へ供給される。加算器
１８は、丸め回路１６の出力データと、フレームメモリ
１７（第２の演算手段）に記憶されている映像データ
（Ｉピクチャ、またはＰピクチャ）とを加算し、出力す
る。
ータは、加算器１８（第２の演算手段）へ供給されると
共に、セレクタ１９の一方の端子へ供給される。加算器
１８は、丸め回路１６の出力データと、フレームメモリ
１７（第２の演算手段）に記憶されている映像データ
（Ｉピクチャ、またはＰピクチャ）とを加算し、出力す
る。
【００４２】なお、スイッチ２０は、バリアブルレング
スデコーディング回路１０からのデータを参照し、現在
入力されている映像データが、ＩピクチャまたはＰピク
チャのとき、スイッチ２０を“閉”の状態にし、また、
入力されてる映像データがＢピクチャのときは、スイッ
チ２０を“開”の状態にする。その結果、Ｉピクチャま
たはＰピクチャが入力された場合は、これらのデータが
予測画像としてフレームメモリ１７へ記憶され、Ｂピク
チャの場合は、記憶されないことになる。
スデコーディング回路１０からのデータを参照し、現在
入力されている映像データが、ＩピクチャまたはＰピク
チャのとき、スイッチ２０を“閉”の状態にし、また、
入力されてる映像データがＢピクチャのときは、スイッ
チ２０を“開”の状態にする。その結果、Ｉピクチャま
たはＰピクチャが入力された場合は、これらのデータが
予測画像としてフレームメモリ１７へ記憶され、Ｂピク
チャの場合は、記憶されないことになる。
【００４３】セレクタ１９は、バリアブルレングスデコ
ーディング回路１０からのデータを参照し、現在入力さ
れている映像データがＩピクチャの場合は、丸め回路１
６から出力されるデータを選択し、また、Ｐピクチャま
たはＢピクチャが入力されている場合は、加算器１８の
出力を選択する。その結果、入力されている映像がＩピ
クチャである場合は、丸め回路１６の処理結果がセレク
タ１９を介して出力され、また、入力されている映像が
ＰピクチャまたはＢピクチャである場合は、フレームメ
モリ１７に記憶されている以前の映像データと、丸め回
路１６から出力されるデータとが加算され、セレクタ１
９を介して出力されることになる。
ーディング回路１０からのデータを参照し、現在入力さ
れている映像データがＩピクチャの場合は、丸め回路１
６から出力されるデータを選択し、また、Ｐピクチャま
たはＢピクチャが入力されている場合は、加算器１８の
出力を選択する。その結果、入力されている映像がＩピ
クチャである場合は、丸め回路１６の処理結果がセレク
タ１９を介して出力され、また、入力されている映像が
ＰピクチャまたはＢピクチャである場合は、フレームメ
モリ１７に記憶されている以前の映像データと、丸め回
路１６から出力されるデータとが加算され、セレクタ１
９を介して出力されることになる。
【００４４】セレクタ１９は、図示せぬテレビジョン受
像機などに接続されており、復号化された映像が表示出
力される。
像機などに接続されており、復号化された映像が表示出
力される。
【００４５】以上のような実施例によれば、Ｂピクチャ
が入力されている場合は、セレクタ３０により値“０”
を加算するので、Ｅ＝ＩＤＣＴ×Ｔにより示される誤差
が画像データに付加されない。
が入力されている場合は、セレクタ３０により値“０”
を加算するので、Ｅ＝ＩＤＣＴ×Ｔにより示される誤差
が画像データに付加されない。
【００４６】以上の実施例は、ＭＰＥＧ１方式の映像デ
ータの復号化装置に関するものであるが、本発明をＭＰ
ＥＧ２方式の復号化装置に適応することも可能である。
ータの復号化装置に関するものであるが、本発明をＭＰ
ＥＧ２方式の復号化装置に適応することも可能である。
【００４７】図２は、本発明をＭＰＥＧ２方式の復号化
装置に適用した場合の構成の一例のブロック図である。
この図において、図１と対応する部分には対応する符号
が付してあるので、説明を適宜省略する。
装置に適用した場合の構成の一例のブロック図である。
この図において、図１と対応する部分には対応する符号
が付してあるので、説明を適宜省略する。
【００４８】１ビット累加算器５０は、逆量子化回路１
１から出力されるデータ（ＤＣＴ係数）の最下位ビット
を累加算し、結果が“０”となる場合は、ＤＣＴ係数の
（７，７）成分が偶数であるか奇数であるかを更に判別
するようになされている。
１から出力されるデータ（ＤＣＴ係数）の最下位ビット
を累加算し、結果が“０”となる場合は、ＤＣＴ係数の
（７，７）成分が偶数であるか奇数であるかを更に判別
するようになされている。
【００４９】その他の構成は、図１における場合と同様
である。
である。
【００５０】次に、この実施例の動作について説明す
る。なお、この実施例では、前述のように、図１に示す
実施例の判別回路１２の代わりに１ビット累加算器５０
が付加されているだけであるので重複する説明は省略す
る。
る。なお、この実施例では、前述のように、図１に示す
実施例の判別回路１２の代わりに１ビット累加算器５０
が付加されているだけであるので重複する説明は省略す
る。
【００５１】１ビット累加算器５０は、逆量子化回路１
１から出力された６４個のＤＣＴ係数の最下位ビットを
累加算する。加算結果が“０”であった場合は、６４個
のＤＣＴ係数の加算結果が偶数になると判別し、ＤＣＴ
係数の（７，７）成分が偶数であるか、奇数であるかを
更に判別する。その結果、（７，７）成分が偶数である
と判別すると、±１出力回路１３から“１”を出力さ
せ、また、奇数であると判別すると、±１出力回路１３
から“−１”を出力させる。
１から出力された６４個のＤＣＴ係数の最下位ビットを
累加算する。加算結果が“０”であった場合は、６４個
のＤＣＴ係数の加算結果が偶数になると判別し、ＤＣＴ
係数の（７，７）成分が偶数であるか、奇数であるかを
更に判別する。その結果、（７，７）成分が偶数である
と判別すると、±１出力回路１３から“１”を出力さ
せ、また、奇数であると判別すると、±１出力回路１３
から“−１”を出力させる。
【００５２】一方、累加算結果が“１”であった場合
は、６４個のＤＣＴ係数の加算結果が奇数になると判別
し、±１出力回路１３が出力を行わないように制御す
る。
は、６４個のＤＣＴ係数の加算結果が奇数になると判別
し、±１出力回路１３が出力を行わないように制御す
る。
【００５３】セレクタ３０は、バリアブルレングスデコ
ーディング回路１０からのデータを参照し、現在入力さ
れている映像データがＢピクチャの場合は、値“０”を
選択し、加算器１４へ出力する。また、入力されている
映像データがＩまたはＰピクチャである場合は、±１出
力回路１３を選択し、この回路からの出力信号を加算器
１４へ供給する。
ーディング回路１０からのデータを参照し、現在入力さ
れている映像データがＢピクチャの場合は、値“０”を
選択し、加算器１４へ出力する。また、入力されている
映像データがＩまたはＰピクチャである場合は、±１出
力回路１３を選択し、この回路からの出力信号を加算器
１４へ供給する。
【００５４】加算器１４は、セレクタ３０の出力と、逆
量子化回路１１の出力とを加算し、出力する。その結
果、入力される映像データがＢピクチャの場合は、常に
“０”が逆量子化回路１１からの出力に加算されること
になる。また、ＩピクチャまたはＰピクチャが入力され
ている場合は、従来の場合と同様に、データに対してＩ
ＤＣＴミスマッチを防止するための補正が施される。
量子化回路１１の出力とを加算し、出力する。その結
果、入力される映像データがＢピクチャの場合は、常に
“０”が逆量子化回路１１からの出力に加算されること
になる。また、ＩピクチャまたはＰピクチャが入力され
ている場合は、従来の場合と同様に、データに対してＩ
ＤＣＴミスマッチを防止するための補正が施される。
【００５５】このような実施例によれば、Ｂピクチャに
対しては、±１出力回路１３からの出力データ（“＋
１”または“−１”）が加算されなくなるので、原画に
忠実なＢピクチャを再生することができる。
対しては、±１出力回路１３からの出力データ（“＋
１”または“−１”）が加算されなくなるので、原画に
忠実なＢピクチャを再生することができる。
【００５６】
【発明の効果】請求項１に記載の演算装置および請求項
６に記載の演算方法によれば、第１または第２のデータ
のいずれであるかを判別し、第２のデータに所定の値を
加算し、所定の値が加算された第２のデータと、第１の
データのそれぞれに対し、丸めを含む所定の演算を施
し、得られた第２のデータに対して、累積を含む演算を
施すようにしたので、変換後の第１のデータに含まれる
誤差を少なくすることができる。
６に記載の演算方法によれば、第１または第２のデータ
のいずれであるかを判別し、第２のデータに所定の値を
加算し、所定の値が加算された第２のデータと、第１の
データのそれぞれに対し、丸めを含む所定の演算を施
し、得られた第２のデータに対して、累積を含む演算を
施すようにしたので、変換後の第１のデータに含まれる
誤差を少なくすることができる。
【図１】本発明の演算装置の構成の一例を示すブロック
図である。
図である。
【図２】本発明の演算装置の構成の他の一例を示すブロ
ック図である。
ック図である。
【図３】従来の演算装置の構成の一例を示すブロック図
である。
である。
１０ バリアブルレングスデコーディング回路（判別手
段） １１ 逆量子化回路 １２ 判別回路 １３ ±１出力回路 １４ 加算器（加算手段） １５ 逆離散コサイン変換演算回路（第１の演算手段） １６ 丸め回路（第１の演算手段） １７ フレームメモリ（第２の演算手段） １８ 加算器（第２の演算手段） １９ セレクタ ２０ スイッチ ３０ セレクタ ５０ １ビット累加算回路
段） １１ 逆量子化回路 １２ 判別回路 １３ ±１出力回路 １４ 加算器（加算手段） １５ 逆離散コサイン変換演算回路（第１の演算手段） １６ 丸め回路（第１の演算手段） １７ フレームメモリ（第２の演算手段） １８ 加算器（第２の演算手段） １９ セレクタ ２０ スイッチ ３０ セレクタ ５０ １ビット累加算回路
Claims (6)
- 【請求項１】 第１または第２のデータのいずれである
かを判別する判別手段と、 前記判別手段の判別結果に対応して前記第２のデータに
所定の値を加算する加算手段と、 前記加算手段によって所定の値が加算された前記第２の
データと、前記第１のデータのそれぞれに対し、丸めを
含む所定の演算を施す第１の演算手段と、 前記第１の演算手段により演算が施された前記第２のデ
ータに対して、累積を含む演算を施す第２の演算手段と
を備えることを特徴とする演算装置。 - 【請求項２】 前記第１の演算手段は、前記第１および
第２のデータを逆離散コサイン変換することを特徴とす
る請求項１に記載の演算装置。 - 【請求項３】 前記第１および第２のデータは符号化さ
れたデータであることを特徴とする請求項１に記載の演
算装置。 - 【請求項４】 前記第１および第２のデータは、画像デ
ータであることを特徴とする請求項１に記載の演算装
置。 - 【請求項５】 前記第１のデータは、ＭＰＥＧ方式の映
像におけるＢピクチャのデータであり、 前記第２のデータは、ＭＰＥＧ方式の映像におけるＩま
たはＰピクチャのデータであることを特徴とする請求項
１に記載の演算装置。 - 【請求項６】 第１または第２のデータのいずれである
かを判別し、 判別結果に対応して前記第２のデータに所定の値を加算
し、 所定の値が加算された前記第２のデータと、前記第１の
データのそれぞれに対し、丸めを含む所定の演算を施
し、 得られた前記第２のデータに対して、累積を含む演算を
施すことを特徴とする演算方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254395A JPH09187002A (ja) | 1995-12-28 | 1995-12-28 | 演算装置および演算方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34254395A JPH09187002A (ja) | 1995-12-28 | 1995-12-28 | 演算装置および演算方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09187002A true JPH09187002A (ja) | 1997-07-15 |
Family
ID=18354572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34254395A Withdrawn JPH09187002A (ja) | 1995-12-28 | 1995-12-28 | 演算装置および演算方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09187002A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136338A1 (ja) * | 2007-04-26 | 2008-11-13 | Nec Corporation | 動画像復号装置、動画像復号プログラム、動画像復号方法 |
-
1995
- 1995-12-28 JP JP34254395A patent/JPH09187002A/ja not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008136338A1 (ja) * | 2007-04-26 | 2008-11-13 | Nec Corporation | 動画像復号装置、動画像復号プログラム、動画像復号方法 |
| US8243813B2 (en) | 2007-04-26 | 2012-08-14 | Nec Corporation | Moving picture decoding device, moving picture decoding program, and moving picture decoding method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582648B1 (en) | Video signal compression apparatus | |
| EP0585051B1 (en) | Image processing method and apparatus | |
| US6795498B1 (en) | Decoding apparatus, decoding method, encoding apparatus, encoding method, image processing system, and image processing method | |
| US20080123748A1 (en) | Compression circuitry for generating an encoded bitstream from a plurality of video frames | |
| US6748114B1 (en) | Moving picture encoding method and moving picture encoding apparatus | |
| US6298087B1 (en) | System and method for decoding a variable length code digital signal | |
| US5991445A (en) | Image processing apparatus | |
| JPH08251422A (ja) | ブロック歪み補正器及び画像信号伸張装置 | |
| JP2002515705A (ja) | ビデオデコーダのコストを低減させる方法および装置 | |
| JP2001519988A (ja) | ビデオデータから符号化パラメータを抽出するシステム | |
| US6911920B2 (en) | Hierarchical encoding and decoding devices | |
| KR20000057237A (ko) | 이미지 처리 시스템에서 메모리의 효율적인 압축 장치와 양자화기 | |
| JPH05115010A (ja) | 画像復号化装置 | |
| JP3619612B2 (ja) | ビデオデータ流の全ての画素に対するビデオデータ流の符号化と復号化のための方法及び装置 | |
| JP3173257B2 (ja) | 符号化方法と符号化装置 | |
| JP2824222B2 (ja) | 映像データ補償方法及び補償装置 | |
| JP2768260B2 (ja) | 画像符号化制御方式 | |
| JPH09187002A (ja) | 演算装置および演算方法 | |
| US8249150B2 (en) | SIMD-processor-friendly MPEG-2 inter-quantizer | |
| US20090198757A1 (en) | Method and device for avoiding rounding errors after performing an inverse discrete cosine transformation | |
| JPH09187001A (ja) | 演算装置および演算方法 | |
| JP2916027B2 (ja) | 画像符号化装置 | |
| JP4223577B2 (ja) | 画像符号化装置とその方法、および、画像復号化装置とその方法 | |
| JP2820636B2 (ja) | 動画像圧縮装置 | |
| KR100210124B1 (ko) | 영상복호화기의 데이터 디포맷팅 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20030304 |