JPH09179688A - Analog signal processor - Google Patents

Analog signal processor

Info

Publication number
JPH09179688A
JPH09179688A JP7336435A JP33643595A JPH09179688A JP H09179688 A JPH09179688 A JP H09179688A JP 7336435 A JP7336435 A JP 7336435A JP 33643595 A JP33643595 A JP 33643595A JP H09179688 A JPH09179688 A JP H09179688A
Authority
JP
Japan
Prior art keywords
signal
analog signal
amplification
analog
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7336435A
Other languages
Japanese (ja)
Inventor
Yoji Mukuda
洋治 椋田
Junichi Oketani
準一 桶谷
Masato Nishikawa
正人 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Computer Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Computer Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP7336435A priority Critical patent/JPH09179688A/en
Publication of JPH09179688A publication Critical patent/JPH09179688A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PROBLEM TO BE SOLVED: To execute highly accurate digital conversion, to accurately digitize an analog signal with a low signal level and to secure a digital conversion range for an analog signal with a high signal level. SOLUTION: The analog signal processor is constituted of a signal selection part 2, an amplification part 3, an A/D conversion part 4, and a control part 5. Only one of plural input analog signals 1 is selected by the selection part 2 based upon an instruction from the control part 5 and inputted to the amplification part 3. The amplification part 3 capable of selecting previously set plural amplification degrees multiplies the amplification degree by N (the absolute value of the N is a real number >=1) to amplify the input signal by N based upon an instruction from the control part 5 and inputs the amplified input signal to the A/D conversion part 4. An A/D converted digital signal is multiplied by 1/N in the control part 5 and outputted to a using device 6.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明が属する技術分野】本発明は、アナログ信号をデ
ィジタル信号に変換するアナログ信号処理装置に係り、
特に、制御装置、情報処理装置、その周辺機器、これら
の装置を用いたシステム、または、測定装置にアナログ
信号をディジタル化したディジタル信号を与えて処理さ
せるために使用して好適なアナログ信号処理装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal processing device for converting an analog signal into a digital signal,
In particular, a control device, an information processing device, a peripheral device thereof, a system using these devices, or an analog signal processing device suitable for use in applying a digital signal obtained by digitizing an analog signal to a measuring device for processing. Regarding

【0002】[0002]

【従来の技術】従来技術によるアナログ信号処理装置
は、入力されたアナログ信号は、必要に応じてバッファ
回路(緩衝回路)を経由した後、その信号をAD変換
し、その値をディジタル信号として使用するものであ
る。
2. Description of the Related Art In an analog signal processing device according to the prior art, an input analog signal is, if necessary, passed through a buffer circuit (buffer circuit), AD converted, and the value is used as a digital signal. To do.

【0003】[0003]

【発明が解決しようとする課題】前記従来技術は、信号
レベルの高いアナログ信号を精度良くディジタル信号に
変換しようとすると、信号レベルの低いアナログ信号に
対して誤差が大きくなり、逆に、信号レベルの低いアナ
ログ信号を精度良くディジタル信号に変換しようとする
と、信号レベルの高いアナログ信号のAD変換の範囲が
狭くなり、少しでも信号入力レベルが上がるとクリップ
が生じて、正確にディジタル信号化することができない
という問題点を有している。前述の点は、アナログ信号
処理装置を測定装置の一部として使用し、信号レベルの
異なる複数のアナログ信号を測定する場合に大きな問題
点となる。
In the prior art, when an analog signal having a high signal level is converted into a digital signal with high accuracy, an error becomes large with respect to an analog signal having a low signal level. If you try to convert a low analog signal into a digital signal with high precision, the range of AD conversion of an analog signal with a high signal level will be narrowed, and if the signal input level rises even a little, clipping will occur, and it will be possible to accurately convert it to a digital signal It has a problem that it can not be done. The above-mentioned point becomes a serious problem when an analog signal processing device is used as a part of a measuring device and a plurality of analog signals having different signal levels are measured.

【0004】また、前記従来技術は、アナログ系に起因
する誤差と、AD変換器に起因する誤差とによる全体の
変換誤差を低減することが困難であり、高精度のディジ
タル変換を行うことが困難であるという問題点を有して
いる。
Further, in the above-mentioned prior art, it is difficult to reduce a total conversion error due to an error caused by an analog system and an error caused by an AD converter, and it is difficult to perform a highly accurate digital conversion. It has a problem that

【0005】本発明の目的は、前述の従来技術の問題点
を解決し、従来技術の場合と同一のAD変換器を使用し
て、従来技術に比較して精度の高いディジタル変換を行
うことを可能とし、信号レベルの低いアナログ信号を精
度良くディジタル信号化すると共に、信号レベルの高い
アナログ信号のディジタル変換の範囲をも確保すること
ができるアナログ信号処理装置を提供することにある。
An object of the present invention is to solve the above-mentioned problems of the prior art and to perform digital conversion with higher accuracy than the prior art by using the same AD converter as in the prior art. An object of the present invention is to provide an analog signal processing device which enables the analog signal having a low signal level to be converted into a digital signal with high accuracy and can also secure the range of digital conversion of the analog signal having a high signal level.

【0006】[0006]

【課題を解決するための手段】本発明によれば前記目的
は、単数、あるいは、複数のアナログ信号をディジタル
信号に変換して、変換されたディジタル信号を、該信号
を使用する装置に出力するアナログ信号処理装置におい
て、増幅部と、AD変換部とを備え、入力された対象ア
ナログ信号を一旦N倍(Nは絶対値が1以上の実数)に
増幅した後、増幅された信号をAD変換し、その後、A
D変換されたディジタル信号を1/Nにした値を出力す
ることにより達成される。
According to the present invention, the above object is to convert a single or a plurality of analog signals into digital signals and output the converted digital signals to a device that uses the signals. The analog signal processing device includes an amplification unit and an AD conversion unit, and temporarily amplifies the input target analog signal N times (N is a real number whose absolute value is 1 or more) and then AD-converts the amplified signal. And then A
This is achieved by outputting a value obtained by reducing the D-converted digital signal to 1 / N.

【0007】また、前記目的は、前記増幅部を増幅度を
変更可能に構成し、入力されたアナログ信号の値を一旦
測定し、増幅されたアナログ信号の値がAD変換部の許
容範囲内となるように、増幅部の増幅度Nの値を設定す
ることにより達成される。
[0007] Further, the above-mentioned object is to configure the amplification unit so that the amplification degree can be changed, measure the value of the input analog signal once, and confirm that the value of the amplified analog signal is within the allowable range of the AD conversion unit. This is achieved by setting the value of the amplification degree N of the amplification section so that

【0008】さらに前記目的は、アナログ信号をディジ
タル信号に変換する処理を同一のアナログ信号に対して
複数回行い、これらを平均した後、その信号を1/Nに
した値、あるいは、アナログ信号をディジタル信号に変
換し、その信号を1/Nにする処理を同一のアナログ信
号に対して複数回行い、これらを平均した値を出力する
ことにより達成される。
Further, the above-mentioned object is to perform a process of converting an analog signal into a digital signal a plurality of times for the same analog signal, and after averaging them, a value obtained by making the signal 1 / N or an analog signal This is achieved by converting the signal into a digital signal, making the signal 1 / N a plurality of times with respect to the same analog signal, and outputting the averaged value.

【0009】一般に、AD変換変換装置によりアナログ
信号をディジタル信号に変換する際に生じる主な誤差
は、アナログ信号をAD変換器に入力するまでに発生す
るアナログ系に起因する誤差と、AD変換器に起因する
誤差との2種類がある。アナログ系に起因する誤差は、
ほぼ入力信号の大きさに比例して増加するが、AD変換
器に起因する誤差は、入力信号の大きさに関わりなく、
ほぼ一定となるものがほとんどである。これらの誤差と
して、例えば、相対精度、微分非直線誤差、オフセット
誤差等がある。
Generally, the main errors that occur when an analog signal is converted into a digital signal by an AD converter are the errors caused by the analog system that occur before the analog signal is input to the AD converter, and the AD converter. There are two types of error due to. The error caused by the analog system is
Although it increases almost in proportion to the size of the input signal, the error caused by the AD converter is independent of the size of the input signal.
Most of them are almost constant. These errors include, for example, relative accuracy, differential nonlinear error, offset error, and the like.

【0010】このため、従来技術のように、入力された
対象アナログ信号をバッファ回路を経由してAD変換す
る場合の誤差は、 (イ)アナログ信号をAD変換器に入力するまでに発生す
るアナログ系に起因する誤差と、 (ロ)AD変換器に起因する誤差との和であるイ+ロとし
て表わすことができる。
Therefore, as in the prior art, the error in the case where the inputted target analog signal is AD-converted via the buffer circuit is (a) the analog generated before the analog signal is inputted to the AD converter. The error due to the system and (b) the error due to the AD converter can be expressed as I + B.

【0011】一方、本発明の前述の構成によれば、アナ
ログ信号を一旦N倍に増幅した後、その信号をAD変換
し、このAD変換された信号を1/Nにして使用するよ
うにしているので、この場合の誤差は、以下に説明する
誤差ハ、ニの和をNで除した値、すなわち、(ハ+ニ)
÷Nとして表すことができる。
On the other hand, according to the above-mentioned structure of the present invention, the analog signal is once amplified N times, then the signal is AD-converted, and the AD-converted signal is made 1 / N to be used. Therefore, the error in this case is a value obtained by dividing the sum of the errors c and d described below by N, that is, (c + d)
It can be expressed as ÷ N.

【0012】(ハ)アナログ信号をAD変換器に入力する
までに発生するアナログ系に起因する誤差は、この誤差
が信号の大きさに比例するため、(イ)の場合のN倍の
値、すなわち、イ×Nの誤差となる。
(C) The error caused by the analog system that occurs until the analog signal is input to the AD converter is proportional to the magnitude of the signal. That is, the error becomes a × N.

【0013】(ニ)AD変換器に起因する誤差は、前述し
たように入力信号の大きさに関わりなくほぼ一定である
ため、(ロ)の場合と同一の値となる。
(D) Since the error caused by the AD converter is almost constant regardless of the magnitude of the input signal as described above, it has the same value as in the case of (b).

【0014】この結果、本発明の場合の全体としての誤
差は、AD変換された信号を1/Nにした値をディジタ
ル信号としているので、(ハ+ニ)÷Nとして表わすこ
とができる。そして、前述したように、ハはイのN倍で
あり、ニはロと同じ値であるから、本発明の場合の全体
としての誤差は、(ハ+ニ)÷N=(イ×N+ロ)÷N
=イ+(ロ/N)となる。
As a result, the error as a whole in the case of the present invention can be expressed as (c + d) / N since the value obtained by making the AD-converted signal 1 / N is a digital signal. Then, as described above, since c is N times a and n is the same value as b, the overall error in the case of the present invention is (c + d) / N = (b × N + b) ) ÷ N
= A + (b / N).

【0015】すなわち、本発明によれば、アナログ系に
起因する誤差量は従来技術の場合と同一であるが、AD
変換器に起因する誤差をロ/N、すなわち、N分の1と
することができ、変換精度の向上を図ることができる。
That is, according to the present invention, the error amount caused by the analog system is the same as that in the prior art, but AD
The error caused by the converter can be reduced to N / N, that is, 1 / N, and the conversion accuracy can be improved.

【0016】[0016]

【発明の実施の形態】以下、本発明によるアナログ信号
処理装置の一実施形態を図面により詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of an analog signal processing device according to the present invention will be described in detail below with reference to the drawings.

【0017】図1は本発明の一実施形態によるアナログ
信号処理装置の構成を示すブロック図、図2は増幅部の
構成を示すブロック図である。図1、図2において、2
は信号選択部、3は増幅部、4はAD変換部、5は制御
部、6は利用装置、7は演算増幅器、8はバッファ(緩
衝増幅部)、9は増幅度可変増幅部、10、11は増幅
度設定抵抗、12はリレー接点である。
FIG. 1 is a block diagram showing the configuration of an analog signal processing apparatus according to an embodiment of the present invention, and FIG. 2 is a block diagram showing the configuration of an amplifier section. 1 and 2, 2
Is a signal selection unit, 3 is an amplification unit, 4 is an AD conversion unit, 5 is a control unit, 6 is a utilization device, 7 is an operational amplifier, 8 is a buffer (buffer amplification unit), 9 is an amplification degree variable amplification unit, 10, Reference numeral 11 is an amplification setting resistor, and 12 is a relay contact.

【0018】本発明の一実施形態によるアナログ信号処
理装置は、図1に示すように、多数の入力アナログ信号
1の1つを選択する信号選択部2と、選択された信号を
所定の増幅度で増幅する増幅部3と、増幅されたアナロ
グ信号をディジタル信号に変換するAD変換部4と、ア
ナログ信号処理装置全体の制御を行い、AD変換部4か
らのAD変換された信号に所定の処理を加えて、処理信
号を使用する利用装置6に出力する制御部5とにより構
成される。
As shown in FIG. 1, an analog signal processing apparatus according to an embodiment of the present invention includes a signal selecting section 2 for selecting one of a large number of input analog signals 1 and a selected signal having a predetermined amplification factor. The amplification unit 3 that amplifies the analog signal, the AD conversion unit 4 that converts the amplified analog signal into a digital signal, and the entire analog signal processing device are controlled, and the AD conversion unit 4 performs predetermined processing on the AD-converted signal. In addition, the control unit 5 outputs the processed signal to the utilization device 6 that uses the processed signal.

【0019】増幅部3は、図2に示すように、2つの演
算増幅器7によるバッファ8と、抵抗11、リレー接点
12によりその1つが選択される抵抗10が接続され、
抵抗10、11によりその増幅度が決められる演算増幅
器7による増幅度可変増幅器9とにより構成されてい
る。
As shown in FIG. 2, the amplifier 3 is connected to a buffer 8 formed by two operational amplifiers 7, a resistor 11, and a resistor 10 of which one is selected by a relay contact 12.
It is composed of a variable amplification amplifier 9 by an operational amplifier 7 whose amplification degree is determined by resistors 10 and 11.

【0020】前述したように構成される本発明の一実施
形態によるアナログ信号処理装置において、ディジタル
化するアナログ信号1は、制御部5の指示によりアナロ
グ信号選択部2で1つの信号だけが選択され、増幅部3
に入力される。増幅部3は、予め設定された複数の増幅
度を選択することができ、制御部5の指示により増幅度
がN倍(Nは絶対値が1以上の実数)に設定される。こ
のため、アナログ信号1は、そのレベルがN倍に増幅さ
れた後、AD変換部4に入力される。
In the analog signal processing apparatus according to the embodiment of the present invention configured as described above, the analog signal 1 to be digitized is selected by the analog signal selection unit 2 by the instruction of the control unit 5. , Amplifier 3
Is input to The amplification unit 3 can select a plurality of preset amplification degrees, and the amplification degree is set to N times (N is a real number whose absolute value is 1 or more) according to an instruction from the control unit 5. Therefore, the analog signal 1 is input to the AD conversion unit 4 after its level is amplified N times.

【0021】AD変換部4に入力された信号は、制御部
5の指示によりAD変換され、AD変換されたディジタ
ル信号は、制御部5に入力される。制御部5は、入力さ
れたディジタル信号を1/Nにし、この計算された結果
を利用装置6に与える。
The signal input to the AD conversion unit 4 is AD-converted according to an instruction from the control unit 5, and the AD-converted digital signal is input to the control unit 5. The control unit 5 makes the input digital signal 1 / N and gives the calculated result to the utilization device 6.

【0022】増幅部3は、前述したように、増幅度可変
増幅器9を備えて構成されているので、制御部5がリレ
ー接点12の1組をオンとすることにより、抵抗10の
中の1つの抵抗を選択されて任意の増幅度に設定され、
その増幅度で入力されたアナログ信号1を増幅すること
ができる。その場合の増幅度は、抵抗10より選択した
抵抗の抵抗値÷抵抗11の抵抗値により決定される。
As described above, the amplifying unit 3 is configured to include the variable amplification amplifier 9. Therefore, when the control unit 5 turns on one set of the relay contacts 12, one of the resistors 10 is turned on. Two resistors are selected and set to any amplification degree,
The input analog signal 1 can be amplified with the amplification degree. The amplification degree in that case is determined by the resistance value of the resistor selected from the resistors 10 divided by the resistance value of the resistor 11.

【0023】前述した本発明の一実施形態は、入力され
たアナログ信号をN倍に増幅するとして説明したが、こ
の増幅度は、増幅されたアナログ信号のレベルがAD変
換部4の許容範囲内となるように選択される必要があ
る。このため、本発明は、入力されたアナログ信号を一
旦測定し(増幅度可変増幅器の増幅度Nの値を“1”と
して、制御部5により測定する)、その後、増幅された
アナログ信号のレベルが、AD変換部4の許容範囲内と
なるように、増幅度可変増幅器の増幅度Nの値を決定す
るようにすることができる。
Although the above-described embodiment of the present invention has been described as amplifying the input analog signal N times, the amplification degree is such that the level of the amplified analog signal is within the allowable range of the AD conversion section 4. Need to be selected. Therefore, in the present invention, the input analog signal is once measured (measured by the control unit 5 with the value of the amplification degree N of the variable amplification degree amplifier being “1”), and then the level of the amplified analog signal is measured. However, it is possible to determine the value of the amplification degree N of the variable amplification degree amplifier so that it falls within the allowable range of the AD conversion unit 4.

【0024】また、入力されるアナログ信号1が、測定
値として使用される場合、本発明は、制御部5が、AD
変換部4から同一のアナログ信号をAD変換して複数回
ディジタル化された情報を受け取り、これらの平均値を
求めた上で、さらに、この平均値を増幅度分の1にして
出力するようにすることができる。
When the input analog signal 1 is used as a measured value, the control unit 5 according to the present invention uses AD
The same analog signal is AD-converted from the conversion unit 4 to receive information digitized a plurality of times, the average value of these is obtained, and then the average value is divided by 1 and output. can do.

【0025】前述した本発明の一実施形態によれば、入
力されたアナログ信号を一旦N倍に増幅した後、増幅さ
れたアナログ信号をAD変換し、その後、AD変換され
た情報を1/Nにする処理を行っているので、同一のA
D変換器を用いた場合に、従来技術の場合に比較して、
精度の高いディジタル化信号を得ることができる。
According to the above-described embodiment of the present invention, the input analog signal is once amplified N times, the amplified analog signal is AD-converted, and then the AD-converted information is converted into 1 / N. The same A
When the D converter is used, compared with the case of the prior art,
It is possible to obtain a highly accurate digitized signal.

【0026】また、本発明の一実施形態を信号レベルの
異なる複数のアナログ信号を測定するために使用する場
合、入力された対象アナログ信号をm通り(mは整数)
の増幅度に増幅した後、その増幅された信号をAD変換
し、その後AD変換された情報を増幅度分の1にした値
を、アナログ信号の測定値として使用することができる
ので、信号レベルの低いアナログ信号に対して増幅度を
大きく設定し、信号レベルの高いアナログ信号に対して
増幅度を小さく設定することができ、広い測定範囲を確
保して容易に測定精度を向上させることができる。
When one embodiment of the present invention is used to measure a plurality of analog signals having different signal levels, m input analog signals are input (m is an integer).
Since the amplified signal is AD-converted and the AD-converted information is then divided by the amplification degree, the value can be used as a measurement value of the analog signal. Amplification can be set large for low analog signals and low for analog signals with a high signal level, and a wide measurement range can be secured and measurement accuracy can be easily improved. .

【0027】[0027]

【発明の効果】以上説明したように本発明によれば、従
来技術の場合と同一のAD変換器を使用して、従来技術
の場合に比較して精度の高いディジタル変換を行うこと
を可能とし、信号レベルの低いアナログ信号を精度良く
ディジタル信号化すると共に、信号レベルの高いアナロ
グ信号のディジタル変換の範囲をも確保することができ
る。
As described above, according to the present invention, the same AD converter as in the case of the prior art can be used to perform digital conversion with higher accuracy than in the case of the prior art. It is possible to accurately convert an analog signal having a low signal level into a digital signal and to secure a range of digital conversion of an analog signal having a high signal level.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態の構成を示すブロック図で
ある。
FIG. 1 is a block diagram showing a configuration of an embodiment of the present invention.

【図2】増幅部の構成を示すブロック図である。FIG. 2 is a block diagram showing a configuration of an amplification unit.

【符号の説明】[Explanation of symbols]

2 信号選択部 3 増幅部 4 AD変換部 5 制御部 6 利用装置 7 演算増幅器 8 バッファ(緩衝増幅部) 9 増幅度可変増幅部 10、11 増幅度設定抵抗 12 リレー接点 2 signal selection unit 3 amplification unit 4 AD conversion unit 5 control unit 6 utilization device 7 operational amplifier 8 buffer (buffer amplification unit) 9 amplification degree variable amplification unit 10 and 11 amplification degree setting resistor 12 relay contact

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桶谷 準一 神奈川県秦野市堀山下1番地 株式会社日 立製作所汎用コンピュータ事業部内 (72)発明者 西川 正人 神奈川県秦野市堀山下1番地 日立コンピ ュータエンジニアリング株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Junichi Oketani 1 Horiyamashita, Hinoyama, Hadano, Kanagawa Pref., General Computer Division, Hiritsu Manufacturing Co., Ltd. (72) Masato Nishikawa 1st, Horiyamashita, Hadano, Kanagawa Prefecture Hitachi Computer Data Engineering Co., Ltd.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 単数、あるいは、複数のアナログ信号を
ディジタル信号に変換して、変換されたディジタル信号
を、該信号を使用する装置に出力するアナログ信号処理
装置において、増幅部と、AD変換部とを備え、入力さ
れた対象アナログ信号を一旦N倍(Nは絶対値が1以上
の実数)に増幅した後、増幅された信号をAD変換し、
その後、AD変換されたディジタル信号を1/Nにした
値を出力することを特徴とするアナログ信号処理装置。
1. An amplifier and an AD converter in an analog signal processing device for converting a single or a plurality of analog signals into digital signals and outputting the converted digital signals to a device using the signals. And amplifying the input target analog signal N times (N is a real number whose absolute value is 1 or more), and then AD-converting the amplified signal,
After that, the analog signal processing device is characterized by outputting a value obtained by reducing the AD-converted digital signal to 1 / N.
JP7336435A 1995-12-25 1995-12-25 Analog signal processor Pending JPH09179688A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7336435A JPH09179688A (en) 1995-12-25 1995-12-25 Analog signal processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7336435A JPH09179688A (en) 1995-12-25 1995-12-25 Analog signal processor

Publications (1)

Publication Number Publication Date
JPH09179688A true JPH09179688A (en) 1997-07-11

Family

ID=18299110

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7336435A Pending JPH09179688A (en) 1995-12-25 1995-12-25 Analog signal processor

Country Status (1)

Country Link
JP (1) JPH09179688A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518114A (en) * 1978-07-26 1980-02-08 Hitachi Ltd Analog-digital converter
JPS62178017A (en) * 1986-01-31 1987-08-05 Sony Corp Gain control circuit
JPH05343994A (en) * 1992-06-05 1993-12-24 Fujitsu Ltd Analog signal level conversion circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518114A (en) * 1978-07-26 1980-02-08 Hitachi Ltd Analog-digital converter
JPS62178017A (en) * 1986-01-31 1987-08-05 Sony Corp Gain control circuit
JPH05343994A (en) * 1992-06-05 1993-12-24 Fujitsu Ltd Analog signal level conversion circuit

Similar Documents

Publication Publication Date Title
US4129864A (en) High speed, wide dynamic range analog-to-digital conversion
JP3252694B2 (en) Phase difference measuring device
CA1099019A (en) High speed, wide dynamic range analog-to-digital conversion
KR970019506A (en) AGC device simultaneously satisfying sufficient impedance matching characteristics and linear AGC characteristics
JPS6343005B2 (en)
US6720902B2 (en) High dynamic range digital converter
JPH09179688A (en) Analog signal processor
JPH0734540B2 (en) A / D converter
JPH0373822B2 (en)
US4463431A (en) Signal amplitude indicating apparatus
WO2020250309A1 (en) Error detection circuit
JPS60148228A (en) Analog-digital converter
JPH0812114B2 (en) Digital temperature detector
JPS61209331A (en) Input apparatus of temperature measuring resistor
KR200360584Y1 (en) Digital measurement system
JPH0712852A (en) Waveform measuring equipment having waveform generating function
SU1619198A1 (en) Device for measuring modulus of gain ratio of four-terminal networks
JPH0743219A (en) Temperature measuring instrument
JP3829393B2 (en) Signal amplification apparatus and set value adjustment method thereof
KR20200134364A (en) Amplifier board for measuring torque sesor signal and measuring device comprising the same
JPH0661749A (en) Correction coefficient deciding method
CN110752831A (en) Gradient power amplifier
KR960012841B1 (en) Position-adjusting apparatus for detector
JPH0669858U (en) measuring device
JPH09126708A (en) Automatic sensitivity adjusting circuit of electric micrometer

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031216