JPH09178578A - Capacitive sensor - Google Patents

Capacitive sensor

Info

Publication number
JPH09178578A
JPH09178578A JP35125195A JP35125195A JPH09178578A JP H09178578 A JPH09178578 A JP H09178578A JP 35125195 A JP35125195 A JP 35125195A JP 35125195 A JP35125195 A JP 35125195A JP H09178578 A JPH09178578 A JP H09178578A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
fixed
electrode
substrate
wiring groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP35125195A
Other languages
Japanese (ja)
Other versions
JP3240901B2 (en
Inventor
Keiji Kobayashi
圭二 小林
Toshihiko Omi
俊彦 近江
Fumihiko Sato
文彦 佐藤
Takuya Nakajima
卓哉 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp, Omron Tateisi Electronics Co filed Critical Omron Corp
Priority to JP35125195A priority Critical patent/JP3240901B2/en
Publication of JPH09178578A publication Critical patent/JPH09178578A/en
Application granted granted Critical
Publication of JP3240901B2 publication Critical patent/JP3240901B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a capacitive sensor which can be reduced in size while preventing intrusion of dust into a sensor gap. SOLUTION: The capacitive sensor comprises a fixing board 10 and a semiconductor substrate 20 subjected to anodic joint. The semiconductor substrate 20 is provided with a sensor gas, i.e., a recess 22, at a part where a diaphragm 21 is formed. A wiring trough 23 is made between the recess 22 and a step part 24. The wiring trough 23 extends in parallel with the step part 24 and bent, in the way, toward the step part 24. A first insulation film 26 is formed over the step part 24 and wiring trough 23 and a second insulation film 27 is formed thereon. A constricted part 28 is formed in the wiring trough 23 by the second insulation film 27. A third insulation film 30 is formed on the part 29 of semiconductor substrate 20 exposed to the step part 24 side. A connection electrode 12 extending from a fixed electrode 11 and a connection electrode 32 extending from a wire bonding pad 31 are pressed in the wiring trough 23.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【技術分野】この発明は,静電容量に基づいて圧力,振
動,加速度,その他の物理量を検出する静電容量型セン
サに関する。
TECHNICAL FIELD The present invention relates to a capacitance-type sensor that detects pressure, vibration, acceleration, and other physical quantities based on capacitance.

【0002】[0002]

【背景技術】静電容量型センサには,空気や液体などの
流体の圧力を検出する圧力センサや,加速度,振動等を
検出する加速度センサがある。
BACKGROUND ART Capacitive sensors include pressure sensors that detect the pressure of fluid such as air and liquid, and acceleration sensors that detect acceleration, vibration, and the like.

【0003】図10は従来の静電容量型半導体圧力セン
サを示す一部切り欠き平面図,図11は図10のXI−XI
線にそう断面図,図12は図10の XII− XII線にそう
断面図である。図11および図12において,作図の便
宜上および理解の容易のため肉厚(特に電極,絶縁膜の
肉厚)が実際よりも厚く強調して描かれている。
FIG. 10 is a partially cutaway plan view showing a conventional electrostatic capacity type semiconductor pressure sensor, and FIG. 11 is XI-XI of FIG.
12 is a sectional view taken along line XII-XII in FIG. In FIG. 11 and FIG. 12, the wall thickness (particularly the wall thickness of the electrode and the insulating film) is drawn thicker than the actual thickness for convenience of drawing and easy understanding.

【0004】静電容量型圧力センサは,シリコン半導体
基板101 とガラス等の絶縁性材料から形成される固定基
板102 とを陽極接合することによって構成される。
The capacitance type pressure sensor is constructed by anodic bonding a silicon semiconductor substrate 101 and a fixed substrate 102 made of an insulating material such as glass.

【0005】シリコン半導体基板101 には,その下面
(図11および図12において)を,エッチングによっ
て削り取ることにより薄肉のダイアフラム103 が形成さ
れている。半導体基板101 の上面には,ダイアフラム10
3 に対応する箇所に円形の凹部106 が形成されている。
また,半導体基板101 の上面の右端部に,ワイヤボンデ
ィング・パッド110 および113 を配置するための段部10
4 が形成されている。さらに半導体基板101 の上面に
は,凹部106 から段部104 へ通じる直線状の配線用溝10
7 が形成されている。シリコン半導体基板101 は導電性
を示すので,ダイアフラム103 は可動電極として働く。
On the silicon semiconductor substrate 101, a thin diaphragm 103 is formed by scraping off the lower surface (in FIGS. 11 and 12) by etching. The upper surface of the semiconductor substrate 101 has a diaphragm 10
A circular recess 106 is formed at a position corresponding to 3.
Further, the step portion 10 for arranging the wire bonding pads 110 and 113 is provided on the right end portion of the upper surface of the semiconductor substrate 101.
4 is formed. Furthermore, on the upper surface of the semiconductor substrate 101, a linear wiring groove 10 that leads from the recess 106 to the step 104
7 is formed. Since the silicon semiconductor substrate 101 has conductivity, the diaphragm 103 acts as a movable electrode.

【0006】一方,固定基板102 のダイアフラム(可動
電極)103 に対向する面(固定基板102 の下面)には,
アルミニウム等を蒸着することによって固定電極105 が
形成されている。固定電極105 の一部から細長い接続電
極108 が外方に向って延びている。この接続電極108 は
配線用溝107 に対応する位置において固定基板102 の下
面に形成されている。
On the other hand, on the surface of the fixed substrate 102 facing the diaphragm (movable electrode) 103 (the lower surface of the fixed substrate 102),
The fixed electrode 105 is formed by vapor-depositing aluminum or the like. An elongated connecting electrode 108 extends outward from a part of the fixed electrode 105. The connection electrode 108 is formed on the lower surface of the fixed substrate 102 at a position corresponding to the wiring groove 107.

【0007】半導体基板101 の段部104 の上面に絶縁膜
109 が形成され,この絶縁膜109 上に固定電極用ワイヤ
ボンディング・パッド110 が形成されている。固定電極
ワイヤボンディング・パッド110 の一部から細長い接続
電極111 が配線用溝107 を通して凹部106 の方向に延び
ている。接続電極108 および111 は配線用溝107 の側面
に接触しないように,配線用溝107 よりも幅がやや狭く
形成されている。
An insulating film is formed on the upper surface of the step portion 104 of the semiconductor substrate 101.
109 is formed, and the fixed electrode wire bonding pad 110 is formed on the insulating film 109. An elongated connecting electrode 111 extends from a part of the fixed electrode wire bonding pad 110 through the wiring groove 107 toward the recess 106. The connection electrodes 108 and 111 are formed to have a width slightly smaller than that of the wiring groove 107 so as not to contact the side surface of the wiring groove 107.

【0008】シリコン半導体基板101 と固定基板102 と
を陽極接合するときに,接続電極108 の先端部と接続電
極111 の先端部と(これらの先端部はインターコネクテ
ィング・パッドと呼ばれる)が,配線用溝107 内におい
て圧着される。これにより,固定電極105 と固定電極用
ワイヤボンディング・パッド110 が電気的に接続され
る。
When the silicon semiconductor substrate 101 and the fixed substrate 102 are anodically bonded, the tip portion of the connection electrode 108 and the tip portion of the connection electrode 111 (these tip portions are called interconnecting pads) are used for wiring. It is crimped in the groove 107. As a result, the fixed electrode 105 and the fixed electrode wire bonding pad 110 are electrically connected.

【0009】半導体基板101 と固定基板102 とが陽極接
合されたのち,固定基板102 の右端部(鎖線102aで示
す)がダイシングによって切断される。
After the semiconductor substrate 101 and the fixed substrate 102 are anodically bonded, the right end portion (shown by a chain line 102a) of the fixed substrate 102 is cut by dicing.

【0010】絶縁膜109 にシリコン半導体基板101 に通
じる穴112 が形成され,穴112 内に可動電極用ワイヤボ
ンディング・パッド113 が形成されている。固定電極10
5 および可動電極103 はワイヤボンディング・パッド11
0 および113 上にボンディングされたワイヤ(図示略)
をそれぞれ通して外部の静電容量計測回路(圧力検出回
路;図示略)に接続される。
A hole 112 communicating with the silicon semiconductor substrate 101 is formed in the insulating film 109, and a wire bonding pad 113 for a movable electrode is formed in the hole 112. Fixed electrode 10
5 and movable electrode 103 are wire bonding pads 11
Wires bonded on 0 and 113 (not shown)
And an external capacitance measuring circuit (pressure detecting circuit; not shown).

【0011】半導体基板101 に形成された凹部106 が圧
力検出用間隙(センサ・ギャップ)を形成し,このギャ
ップを挟んで固定電極105 と可動電極103 とが対向して
いる。凹部106 内には配線用溝107 を通して大気が導入
されている。
The recess 106 formed in the semiconductor substrate 101 forms a pressure detecting gap (sensor gap), and the fixed electrode 105 and the movable electrode 103 face each other with this gap interposed. The atmosphere is introduced into the recess 106 through the wiring groove 107.

【0012】測定すべき圧力はダイアフラム103 に加え
られる。加えられる被測定圧力に応じてダイアフラム
(可動電極)103 が上下方向に変位(振動)する。可動
電極103 と固定電極105 との間の間隙が変化することに
よりこれらの電極103 ,105 間の静電容量Cが変化す
る。この静電容量Cの変化または静電容量Cの逆数1/
Cの変化(一般的には逆数1/Cがセンサ出力として用
いられる)が静電容量測定回路において圧力を表わす信
号に変換される。
The pressure to be measured is applied to the diaphragm 103. The diaphragm (movable electrode) 103 is vertically displaced (vibrated) according to the measured pressure applied. A change in the gap between the movable electrode 103 and the fixed electrode 105 changes the capacitance C between the electrodes 103 and 105. This change in capacitance C or the reciprocal of capacitance C 1 /
A change in C (generally the inverse 1 / C is used as the sensor output) is converted into a signal representing pressure in the capacitance measuring circuit.

【0013】このような構造の従来の静電容量型圧力セ
ンサには,以下のような問題点があった。
The conventional capacitance type pressure sensor having such a structure has the following problems.

【0014】(1)ウエハをダイシングによって複数の
圧力センサ・チップに分割したり,固定基板102 の一部
102aをダイシングによって切取るとき,および圧力セン
サの使用時に,配線用溝107 からダイシングかすや塵埃
がセンサ・ギャップ106 内に入り込み,ダイアフラム10
3 の変位を妨げるので,センサ特性が劣化する。
(1) Dividing the wafer into a plurality of pressure sensor chips by dicing, or a part of the fixed substrate 102
When the 102a is cut off by dicing and when the pressure sensor is used, dicing dust and dust enter the sensor gap 106 from the wiring groove 107, and the diaphragm 10
Since the displacement of 3 is impeded, the sensor characteristics deteriorate.

【0015】(2)凹部106 を形成するためのエッチン
グ工程と段部104 を形成するためのエッチング工程とが
別個に行なわれるため,マスク・パターニングのずれ等
によって二重にエッチングされる領域が生じることがあ
る(配線用溝107 内の段部114 )。このような段部114
があると,半導体基板101 と固定基板102 とを陽極接合
するときに,段部114 の角に電界が集中し,これによる
放電のために固定電極105 の一部の破壊,接続電極108
,111 の断線が生じたり,シリコン半導体基板101 の
表面に突起が生じたりすることがある。
(2) Since the etching step for forming the concave portion 106 and the etching step for forming the step portion 104 are performed separately, a double-etched region is generated due to a mask patterning shift or the like. Occasionally (step 114 in wiring trench 107). Such a step 114
When the semiconductor substrate 101 and the fixed substrate 102 are anodically bonded, an electric field concentrates on the corners of the stepped portion 114, and due to this, a part of the fixed electrode 105 is destroyed and the connection electrode 108 is discharged.
, 111 may be disconnected, or a protrusion may be formed on the surface of the silicon semiconductor substrate 101.

【0016】(3)固定基板102 との接合面以外の部分
(符号115 で示す)でシリコン半導体基板101 の一部が
露出しているため,この露出部分とワイヤボンディング
・パッド110 との間にリーク電流が流れ,特に高湿状態
における容量不安定の原因となる。
(3) Since a part of the silicon semiconductor substrate 101 is exposed at a portion (indicated by reference numeral 115) other than the bonding surface with the fixed substrate 102, a portion between the exposed portion and the wire bonding pad 110 is formed. Leak current flows, which causes capacity instability especially in high humidity conditions.

【0017】(4)センサ電極(特に固定電極105 )と
ワイヤボンディング・パッド110 との間に接続電極108
,111 が直線状にのびているので,センサ・チップの
サイズが大きくなる。
(4) The connection electrode 108 is provided between the sensor electrode (particularly the fixed electrode 105) and the wire bonding pad 110.
, 111 extend in a straight line, which increases the size of the sensor chip.

【0018】[0018]

【発明の開示】この発明は,センサ・ギャップ内に塵埃
が入りにくい構造の静電容量型センサを提供することを
目的とする。
DISCLOSURE OF THE INVENTION An object of the present invention is to provide a capacitance type sensor having a structure in which dust is unlikely to enter the sensor gap.

【0019】この発明はまた,静電容量型センサの小型
化が可能な構造を提供することを目的とする。
Another object of the present invention is to provide a structure capable of miniaturizing the capacitance type sensor.

【0020】この発明はさらに,半導体基板の露出した
面に流れるリーク電流の発生を防止することを目的とす
る。
A further object of the present invention is to prevent the generation of leak current flowing on the exposed surface of the semiconductor substrate.

【0021】さらにこの発明は半導体基板と固定電極と
を陽極接合するときに電極の破壊,断線等を生じないよ
うにするものである。
Furthermore, the present invention is intended to prevent electrode breakage, disconnection, etc. when the semiconductor substrate and the fixed electrode are anodically bonded.

【0022】この発明による静電容量型センサは,半導
体基板と固定基板とが接合され,上記半導体基板と上記
固定基板との間に検出用間隙が形成され,上記検出用間
隙内において,上記半導体基板の一部が可動電極とな
り,上記固定基板には固定電極が上記可動電極に対向す
る位置に形成され,上記半導体基板および上記固定基板
のいずれか一方に固定電極用パッドが形成され,上記半
導体基板および上記固定基板の少なくともいずれか一方
に,上記検出用間隙から上記固定電極用パッドの方向に
向う配線用溝が形成され,上記配線用溝内に溝壁との間
に間隙をあけて,上記固定電極を上記固定電極用パッド
に接続するための接続電極が設けられているものであ
る。
In the capacitance type sensor according to the present invention, the semiconductor substrate and the fixed substrate are bonded to each other, a detection gap is formed between the semiconductor substrate and the fixed substrate, and the semiconductor is placed in the detection gap. A part of the substrate serves as a movable electrode, the fixed electrode is formed on the fixed substrate at a position facing the movable electrode, and a fixed electrode pad is formed on one of the semiconductor substrate and the fixed substrate. On at least one of the substrate and the fixed substrate, a wiring groove is formed from the detection gap toward the fixed electrode pad, and a gap is formed between the wiring groove and the groove wall. A connection electrode for connecting the fixed electrode to the fixed electrode pad is provided.

【0023】この静電容量型センサは圧力センサ,加速
度(振動)センサ等として用いられる。圧力センサの場
合には,上記半導体基板に,上記検出用間隙の部分おい
て,加えられる圧力によって変形するダイアフラムが形
成される。加速度センサの場合には,上記半導体基板
に,上記検出用間隙の部分において,加えられる加速度
または振動に応じて変位するウエイトが設けられよう。
This capacitance type sensor is used as a pressure sensor, an acceleration (vibration) sensor, or the like. In the case of a pressure sensor, a diaphragm that is deformed by the applied pressure is formed on the semiconductor substrate in the detection gap portion. In the case of an acceleration sensor, the semiconductor substrate may be provided with a weight that is displaced in the detection gap portion in response to an applied acceleration or vibration.

【0024】上記固定基板はガラス等の絶縁性基板でも
よいし,半導体基板でもよい。固定基板が半導体基板の
場合には半導体基板の一部が上記固定電極として働くこ
とになろう。
The fixed substrate may be an insulating substrate such as glass or a semiconductor substrate. When the fixed substrate is a semiconductor substrate, a part of the semiconductor substrate will serve as the fixed electrode.

【0025】この発明の第1の特徴は,上記配線用溝の
一部に狭窄構造が形成されていることである。
The first feature of the present invention is that a constriction structure is formed in a part of the wiring groove.

【0026】上記狭窄構造は,例えば上記配線用溝の内
面に絶縁膜を設けることによって形成される。
The narrowed structure is formed, for example, by providing an insulating film on the inner surface of the wiring groove.

【0027】接続電極が設けられる配線用溝の一部が狭
窄構造となっているので,ダイシング加工時やセンサの
使用する時に,配線用溝からダイシングかすや塵埃が検
出用間隙(センサ・ギャップ)内に入り込むことを防ぐ
ことができる。
Since a part of the wiring groove in which the connection electrode is provided has a narrow structure, dicing dust or dust is detected from the wiring groove during the dicing process or when the sensor is used (sensor gap). It can prevent you from getting inside.

【0028】この発明の第2の特徴は,上記配線用溝が
ほぼ直角に滑らかに曲っていることである。
A second feature of the present invention is that the wiring groove is smoothly bent substantially at a right angle.

【0029】上記配線用溝を上記固定電極用パッドに向
って直線状に形成するのではなく,検出用間隙から側方
に延ばしほぼ直角に曲げて上記固定電極用パッドに向わ
せることができるので,基板上の不要なスペースを利用
して配線用溝を設け,かつその長さを必要な程度に長く
することができる。これによってセンサの小型化が可能
となる。また,とくに,次に述べるように,2つの電極
を圧着することにより上記接続電極を形成する場合に
は,これらの電極を配置しかつ圧着するための長さを充
分に確保することができる。
Instead of forming the wiring groove linearly toward the fixed electrode pad, the wiring groove can be extended laterally from the detection gap and bent substantially at a right angle to face the fixed electrode pad. Therefore, the wiring groove can be provided by utilizing the unnecessary space on the substrate, and the length thereof can be increased to the required extent. This enables the sensor to be downsized. Further, in particular, as described below, when the connection electrode is formed by crimping two electrodes, it is possible to secure a sufficient length for disposing and crimping these electrodes.

【0030】この発明の一実施態様では,上記接続電極
が,上記固定電極の一部から上記配線用溝内を通って上
記ワイヤボンディング・パッドの方向に延びる第1の接
続電極と,上記ワイヤボンディング・パッドから上記配
線用溝を通って上記固定電極の方向に延びる第2の接続
電極とから構成され,上記第1の接続電極と上記第2の
接続電極が上記配線用溝内で圧着されている。
In one embodiment of the present invention, the connection electrode has a first connection electrode extending from a part of the fixed electrode through the wiring groove toward the wire bonding pad, and the wire bonding. A second connection electrode extending from the pad through the wiring groove toward the fixed electrode, wherein the first connection electrode and the second connection electrode are pressure-bonded in the wiring groove. There is.

【0031】この発明の第3の特徴は,上記配線用溝が
上記半導体基板に形成され,上記配線用溝の底面に絶縁
膜が形成されていることである。この特徴は特に,上記
配線用溝が少なくとも2つの深さの異なる部分を有して
いる場合に有効であり,上記絶縁膜によって上記深さの
異なる部分の境界を滑らかに連続させることができる。
A third feature of the present invention is that the wiring groove is formed in the semiconductor substrate and an insulating film is formed on the bottom surface of the wiring groove. This feature is particularly effective when the wiring groove has at least two portions having different depths, and the insulating film makes it possible to smoothly connect the boundaries of the portions having different depths.

【0032】半導体基板と固定基板とを陽極接合すると
きに,配線用溝の各部に電界が集中することが防止され
る。したがって,電界の集中,放電に起因して半導体基
板の表面に突起が生じたり,電極が破壊したり,接続電
極が断線したりすることを未然に防止できる。
When the semiconductor substrate and the fixed substrate are anodically bonded, it is possible to prevent the electric field from being concentrated on each part of the wiring groove. Therefore, it is possible to prevent the occurrence of protrusions on the surface of the semiconductor substrate, electrode breakage, and disconnection of the connection electrode due to the concentration and discharge of the electric field.

【0033】この発明の第4の特徴は,上記半導体基板
の上記固定電極と接合している側において外部に露出し
ている部分の表面が絶縁膜で覆われていることである。
A fourth feature of the present invention is that the surface of the portion exposed to the outside on the side of the semiconductor substrate which is joined to the fixed electrode is covered with an insulating film.

【0034】この特徴は特に,半導体基板が固定基板と
の接合部分よりも突出した部分を有し,この突出部分が
固定基板の接合部分よりも薄く形成された段部であって
この段部にのぞむ半導体基板の切断面が露出している場
合に有効であり,この露出した切断面に絶縁膜が形成さ
れる。
This feature is particularly characterized in that the semiconductor substrate has a portion projecting from the joint portion with the fixed substrate, and this projecting portion is a step portion formed thinner than the joint portion with the fixed substrate. This is effective when the desired cut surface of the semiconductor substrate is exposed, and an insulating film is formed on this exposed cut surface.

【0035】半導体基板が露出している部分に絶縁膜が
形成されているので,半導体基板と固定電極用パッドと
の間に生ずるリーク電流の発生を防止することができ,
センサの誤作動が減少する。
Since the insulating film is formed on the exposed portion of the semiconductor substrate, it is possible to prevent the generation of leak current between the semiconductor substrate and the fixed electrode pad.
Sensor malfunctions are reduced.

【0036】[0036]

【実施例】図1は静電容量型圧力センサの分解斜視図,
図2は一部切り欠き拡大平面図,図3は図2のIII −II
I 線にそう断面図,図4は図2のIV−IV線にそう断面
図,図5は図2のV−V線にそう断面図である。図6か
ら図9はシリコン半導体基板上に絶縁膜を形成するプロ
セスを示す拡大斜視図で,図6はシリコン半導体基板を
エッチングした状態を,図7はこのシリコン半導体基板
上に第1の絶縁膜を形成した状態を,図8は第2の絶縁
膜を形成した状態を,図9は第3の絶縁膜を形成した状
態をそれぞれ表している。これらの図において,分りや
すくするために厚さ方向がかなり拡大されて示されてい
る。
EXAMPLE FIG. 1 is an exploded perspective view of a capacitance type pressure sensor,
FIG. 2 is an enlarged plan view of a part of which is cut away, and FIG.
4 is a sectional view taken along line IV-IV of FIG. 2, and FIG. 5 is a sectional view taken along line VV of FIG. 6 to 9 are enlarged perspective views showing a process of forming an insulating film on a silicon semiconductor substrate. FIG. 6 shows a state in which the silicon semiconductor substrate is etched, and FIG. 7 shows a first insulating film on the silicon semiconductor substrate. FIG. 8 shows a state in which the second insulating film is formed, and FIG. 9 shows a state in which the third insulating film is formed. In these figures, the thickness direction is shown greatly enlarged for clarity.

【0037】静電容量型圧力センサは,ガラス等の絶縁
性材料から形成される固定基板10と導電性のあるシリコ
ン半導体基板20とが陽極接合されることによって構成さ
れている(後述するように,シリコン半導体基板20に形
成された第3の絶縁膜30は,シリコン半導体基板20の固
定基板10との接合面にわずかにはみ出て形成されている
が,両基板10,20の陽極接合に影響を与えるほどの広さ
および厚さをもつものではない)。
The capacitance type pressure sensor is constructed by anodic bonding a fixed substrate 10 formed of an insulating material such as glass and a conductive silicon semiconductor substrate 20 (as described later). , The third insulating film 30 formed on the silicon semiconductor substrate 20 is slightly formed on the joint surface of the silicon semiconductor substrate 20 with the fixed substrate 10, but affects the anodic bonding of both substrates 10 and 20. It is not wide and thick enough to give).

【0038】シリコン半導体基板20の下面の一部が円錐
台状に切除されることにより,半導体基板20には円形の
ダイアフラム(薄肉部)21が形成されている。ダイアフ
ラム21は他の形状,たとえば矩形でもよい。弾性を有す
るダイアフラム21は,その下面から被測定圧力を受ける
と上下方向に変位(振動)する。ダイアフラム21はシリ
コンによって形成されているため導電性を有し,可動電
極として働く。
A circular diaphragm (thin portion) 21 is formed on the semiconductor substrate 20 by cutting a part of the lower surface of the silicon semiconductor substrate 20 into a truncated cone shape. The diaphragm 21 may have other shapes, such as a rectangle. The diaphragm 21 having elasticity is displaced (vibrated) in the vertical direction when receiving the measured pressure from the lower surface thereof. Since the diaphragm 21 is made of silicon, it has conductivity and functions as a movable electrode.

【0039】シリコン半導体基板20のダイアフラム21が
形成されている部分の上部には,後述する固定電極11と
ダイアフラム21との間に検出用間隙(センサ・ギャッ
プ)を形成するための凹所22が形成されている。また,
シリコン半導体基板20の端部にはワイヤボンディング・
パッド31,35を設けるための段部24が形成されている。
A recess 22 for forming a detection gap (sensor gap) between the fixed electrode 11 and the diaphragm 21, which will be described later, is provided above the portion of the silicon semiconductor substrate 20 where the diaphragm 21 is formed. Has been formed. Also,
Wire bonding on the edge of the silicon semiconductor substrate 20
A step portion 24 for forming the pads 31 and 35 is formed.

【0040】さらにシリコン半導体基板20には凹部22と
段部24とをつなぐ配線用溝23が形成されている。配線用
溝23は,凹所22の一部から段部24に平行に延び,途中で
弧を描くようにして垂直方向にゆるやかに曲がり,段部
24へ向かっている。
Further, the silicon semiconductor substrate 20 is formed with a wiring groove 23 that connects the concave portion 22 and the step portion 24. The wiring groove 23 extends from a part of the recess 22 in parallel with the step portion 24, bends gently in the vertical direction so as to draw an arc in the middle, and
I'm heading to 24.

【0041】ダイアフラム21の側方のデッド・スペース
に配線用溝23を形成することによって,凹所22と段部24
との間の間隙L(図2参照)狭くすることができるの
で,センサの小型化が可能となる。また配線用溝23の曲
げ部分を直角に曲げるのではなく,ゆるやかな円弧状を
描くように曲げており,この配線用溝23にそって後述す
る接続電極12,32を設けているので,固定基板10とシリ
コン半導体基板20を陽極接合するときに曲げ部分に電界
が過度に集中することがない。
By forming the wiring groove 23 in the dead space on the side of the diaphragm 21, the recess 22 and the step portion 24 are formed.
Since the gap L (see FIG. 2) between and can be narrowed, the sensor can be downsized. Further, the bent portion of the wiring groove 23 is not bent at a right angle, but is bent so as to draw a gentle arc shape, and the connection electrodes 12 and 32 to be described later are provided along the wiring groove 23. When the substrate 10 and the silicon semiconductor substrate 20 are anodically bonded, the electric field does not excessively concentrate on the bent portion.

【0042】固定基板10のダイアフラム21に対向する面
に凹所22を形成するようにしてもよい。この場合,配線
用溝23も固定基板10に形成されることになろう。
The recess 22 may be formed on the surface of the fixed substrate 10 facing the diaphragm 21. In this case, the wiring groove 23 will also be formed in the fixed substrate 10.

【0043】これらの凹所22および段部24は,好ましく
はアルカリ系エッチング液を用いたウエット・エッチン
グ,またはガスプラズマ等を用いたドライ・エッチング
によって2回に分けて形成される。
The recess 22 and the stepped portion 24 are preferably formed in two steps by wet etching using an alkaline etching solution or dry etching using gas plasma or the like.

【0044】図6を参照して,第1のエッチング処理に
よってシリコン半導体基板20の上面から,段部24および
配線用溝23の段部24側の半分の領域23aが深く削り取ら
れる。つぎに第2のエッチング処理によって,凹所22お
よび配線用溝23の凹所22側の半分の領域23bが浅く削り
取られる。配線用溝23内にはエッチング・マスクの位置
ずれ等に起因して二重にエッチングされる領域(段部2
5)が形成されることがありうる。
Referring to FIG. 6, the step 24 and the half region 23a of the wiring groove 23 on the step 24 side are deeply removed from the upper surface of the silicon semiconductor substrate 20 by the first etching process. Next, by the second etching process, the recess 22 and the half region 23b of the wiring groove 23 on the recess 22 side are shaved off. In the wiring groove 23, a region (step 2
5) can be formed.

【0045】さらに水酸化カリウム溶液を用いた第3の
ウエット・エッチング処理によって,半導体基板20の凹
所22の裏側に相当する部分が深く削り取られ,薄肉のダ
イアフラム21が形成される。この第3のエッチング処理
は,次に述べる絶縁膜26,27および30の形成,接続電極
32,ワイヤボンディング・パッド31,35等の形成の後に
行なわれる。
Further, by the third wet etching process using the potassium hydroxide solution, the portion corresponding to the back side of the recess 22 of the semiconductor substrate 20 is deeply shaved off, and the thin diaphragm 21 is formed. This third etching process is performed by forming the insulating films 26, 27 and 30 and connecting electrodes described below.
32, wire bonding pads 31, 35, etc. are formed.

【0046】上述した第1および第2のエッチング処理
ののち,シリコン半導体基板20の段部24から配線用溝の
領域23aにかけて,第1の絶縁膜26が形成される(図
7)。第1の絶縁膜26は,後述するインターコネクショ
ン用パッド12a と32a とを圧着させるために,配線用溝
の領域23a の深さ(配線用溝の領域23a の底面と固定基
板10との間隔)を調節するためのものである。第1絶縁
膜26は,化学蒸着(CVD:Chemical Vapor Depositio
n )法により酸化珪素膜(SiO2 )を蒸着することに
より形成される。
After the first and second etching processes described above, the first insulating film 26 is formed from the step portion 24 of the silicon semiconductor substrate 20 to the wiring groove region 23a (FIG. 7). The first insulating film 26 has a depth of the wiring groove region 23a (a distance between the bottom surface of the wiring groove region 23a and the fixed substrate 10) in order to press-bond the interconnection pads 12a and 32a which will be described later. It is for adjusting. The first insulating film 26 is formed by chemical vapor deposition (CVD).
It is formed by depositing a silicon oxide film (SiO 2 ) by the n) method.

【0047】第1の絶縁膜26の上面および配線用溝23の
ほぼ全体にわたって,第2の絶縁膜27が形成される(図
8)。第2の絶縁膜27もまた酸化珪素膜(SiO2 )を
蒸着することにより形成される。
A second insulating film 27 is formed over the entire upper surface of the first insulating film 26 and the wiring groove 23 (FIG. 8). The second insulating film 27 is also formed by depositing a silicon oxide film (SiO 2 ).

【0048】第2の絶縁膜27によって配線用溝23内の段
部25が埋め込まれ,溝23の底面はなだらかになってい
る。これにより半導体基板20と固定基板10とを陽極接合
するときに段部25の角部に電界が集中するのが防止さ
れ,シリコン半導体基板20の表面に突起が生じたり,後
述する接続電極12,32が断線したり,固定電極11が破壊
されることが防止される。
The step 25 in the wiring groove 23 is filled with the second insulating film 27, and the bottom surface of the groove 23 is smooth. This prevents the electric field from concentrating on the corners of the step 25 when the semiconductor substrate 20 and the fixed substrate 10 are anodically bonded to each other, resulting in a protrusion on the surface of the silicon semiconductor substrate 20 or a connection electrode 12, which will be described later. It is prevented that the wire 32 is broken or the fixed electrode 11 is broken.

【0049】さらに配線用溝23の溝の浅い部分23b に第
2の絶縁膜27が形成されることによって,配線用溝23内
の溝底面(絶縁膜27の表面)と固定基板10とに形成され
る接続電極12との間が特に狭くなる溝狭窄部28が形成さ
れる。溝狭窄部28の存在により,センサ特性に影響を与
えるような大きさのダイシングかすやごみが凹所22内へ
侵入することを防止することができる。配線用溝23を通
して大気がセンサ内の凹部22(センサ・ギャップ)に導
入されるのはいうまでもない。
Further, the second insulating film 27 is formed in the shallow portion 23b of the wiring groove 23, so that the second insulating film 27 is formed on the bottom surface (surface of the insulating film 27) in the wiring groove 23 and the fixed substrate 10. The groove constriction portion 28 is formed so as to be particularly narrow between the connection electrode 12 and the connection electrode 12 to be formed. Due to the presence of the groove narrowing portion 28, it is possible to prevent dicing dust or dust having a size that affects the sensor characteristics from entering the recess 22. Needless to say, the atmosphere is introduced into the recess 22 (sensor gap) in the sensor through the wiring groove 23.

【0050】接続電極12が第2の絶縁膜27に接触するく
らいに溝狭窄部28を狭く形成してもよい。配線用溝23の
領域23b の内側面に絶縁膜を形成することによって,溝
狭窄部28の横幅も狭くしてもよい。
The groove narrowing portion 28 may be formed so narrow that the connection electrode 12 contacts the second insulating film 27. By forming an insulating film on the inner surface of the region 23b of the wiring groove 23, the lateral width of the groove narrowing portion 28 may be narrowed.

【0051】さらに,シリコン半導体基板20が段部24側
において露出している側面部分29に第3の絶縁膜30が形
成される(図9)。第3の絶縁膜30はシリコン半導体基
板20の固定基板10との接合面にわずかにはみ出している
が,両基板10,20の陽極接合に悪影響を与えるほどの広
さ,厚さではない。第3の絶縁膜30は,シリコン半導体
基板20の上面全体(第1および第2の絶縁膜26,27の上
を除く)に熱酸化膜を形成し,部分29以外に形成された
熱酸化膜をエッチングで取り去ることによって形成され
る。第3の絶縁膜30によって,半導体基板20の部分29か
らワイヤボンディング・パッド31(後述)へリーク電流
が流れるのが防止され,誤作動が減少する。
Further, a third insulating film 30 is formed on the side surface portion 29 of the silicon semiconductor substrate 20 exposed on the step portion 24 side (FIG. 9). Although the third insulating film 30 slightly protrudes from the bonding surface of the silicon semiconductor substrate 20 with the fixed substrate 10, the third insulating film 30 is not wide and thick enough to adversely affect the anodic bonding of both substrates 10 and 20. The third insulating film 30 is formed by forming a thermal oxide film on the entire upper surface of the silicon semiconductor substrate 20 (excluding the first and second insulating films 26 and 27), and forming a thermal oxide film on portions other than the portion 29. Are removed by etching. The third insulating film 30 prevents a leak current from flowing from the portion 29 of the semiconductor substrate 20 to the wire bonding pad 31 (described later) and reduces malfunctions.

【0052】配線用溝23の内側面に形成された熱酸化膜
30a も残すようにしてもよい。接続電極12,32が配線用
溝23の内側面に接触することが熱酸化膜30a の存在によ
って防止される。さらに凹部22の内周面に絶縁膜を残す
ようにしてもよい。
Thermal oxide film formed on the inner surface of the wiring groove 23
You may leave 30a. The presence of the thermal oxide film 30a prevents the connection electrodes 12 and 32 from coming into contact with the inner surface of the wiring groove 23. Further, an insulating film may be left on the inner peripheral surface of the recess 22.

【0053】半導体基板20の段部24の上面の一方の端に
おいて,第1の絶縁膜26と第2の絶縁膜27に穴があけら
れる。この穴に可動電極用ワイヤボンディング・パッド
35が形成される。このワイヤボンディング・パッド35は
半導体基板20を通して可動電極(ダイアフラム)21に電
気的に接続されている。
A hole is formed in the first insulating film 26 and the second insulating film 27 at one end of the upper surface of the step portion 24 of the semiconductor substrate 20. Wire bonding pad for movable electrode in this hole
35 is formed. The wire bonding pad 35 is electrically connected to the movable electrode (diaphragm) 21 through the semiconductor substrate 20.

【0054】さらに段部24の第2絶縁膜27上の他方の端
には固定電極用ワイヤボンディング・パッド31が形成さ
れている。固定電極用ワイヤボンディング・パッド31か
ら細長い接続電極32が配線用溝23の途中までのびて形成
されている。接続電極32の先端にはインターコネクショ
ン用パッド32a が形成されている。
Further, a fixed electrode wire bonding pad 31 is formed on the other end of the step portion 24 on the second insulating film 27. An elongated connection electrode 32 is formed extending from the fixed electrode wire bonding pad 31 to the middle of the wiring groove 23. An interconnection pad 32a is formed at the tip of the connection electrode 32.

【0055】これらのワイヤボンディング・パッド35,
31,接続電極32は金属薄膜,たとえばアルミニウムをス
パッタすることにより形成される。
These wire bonding pads 35,
The connection electrode 32 and the connection electrode 32 are formed by sputtering a metal thin film such as aluminum.

【0056】固定基板10の下面の凹部22に対向する位置
に,凹部22の面積よりもやや小さい円形の固定電極11が
形成されている。固定電極11は,たとえばクロムを固定
基板10上に蒸着することにより形成される。
A circular fixed electrode 11 which is slightly smaller than the area of the recess 22 is formed at a position facing the recess 22 on the lower surface of the fixed substrate 10. The fixed electrode 11 is formed, for example, by depositing chromium on the fixed substrate 10.

【0057】固定基板10の下面にはさらに,細長い接続
電極12が配線用溝23にそって曲がりながら延びて形成さ
れている。接続電極12の先端は配線用溝の領域23a (溝
狭窄部28よりも段部24寄りの位置)で終わり,その先端
にはインターコネクション用パッド12a が形成されてい
る。この接続電極12はたとえば金を蒸着することにより
形成される。
On the lower surface of the fixed substrate 10, elongated connection electrodes 12 are further formed while bending along the wiring grooves 23. The tip of the connection electrode 12 ends in a wiring groove region 23a (a position closer to the step portion 24 than the groove narrowing portion 28), and an interconnection pad 12a is formed at the tip thereof. The connection electrode 12 is formed by depositing gold, for example.

【0058】固定基板10と半導体基板20が陽極接合され
る。多くのセンサ部分を有する固定基板ウエハと半導体
基板が陽極接合されたのち,このウエハはダイシングに
よって個々のセンサ・チップに分割される。このとき,
半導体基板20の段部24の上部に位置する固定基板10の部
分もダイシングによって切除される。接続電極12および
32は配線用溝23の側面に接触しないように,配線用溝23
よりも幅がやや狭く形成されている。固定基板10とシリ
コン半導体基板20とを陽極接合するときにこれらの接続
電極12,32のインターコネクション用パッド12a ,32a
が上下方向に圧着される。これによって固定電極11と固
定電極用ワイヤボンディング・パッド31が電気的に接続
される。
The fixed substrate 10 and the semiconductor substrate 20 are anodically bonded. After the fixed substrate wafer having many sensor parts and the semiconductor substrate are anodically bonded, the wafer is divided into individual sensor chips by dicing. At this time,
The portion of the fixed substrate 10 located above the stepped portion 24 of the semiconductor substrate 20 is also cut off by dicing. Connection electrode 12 and
32 is a groove for wiring 23
The width is slightly narrower than that. When the fixed substrate 10 and the silicon semiconductor substrate 20 are anodically bonded, the interconnection electrodes 12a, 32a of these connection electrodes 12, 32 are connected.
Is crimped vertically. As a result, the fixed electrode 11 and the fixed electrode wire bonding pad 31 are electrically connected.

【0059】固定電極11および可動電極21は,ワイヤボ
ンディング・パッド31および35上にボンディングされた
ワイヤ(図示略)をそれぞれ通して,外部の静電容量計
測回路(圧力検出回路;図示略)に接続される。
The fixed electrode 11 and the movable electrode 21 pass through wires (not shown) bonded on the wire bonding pads 31 and 35, respectively, and are connected to an external capacitance measuring circuit (pressure detecting circuit; not shown). Connected.

【0060】被測定圧力は上述したようにダイアフラム
(可動電極)21に半導体基板20の下面から加えられる。
凹部22内の大気と被測定圧力との差に応じてダイアフラ
ム(可動電極)21が上下方向に変位(振動)する。可動
電極21と固定電極11との間の間隙が変化することによ
り,これらの電極21,11間の静電容量Cが変化する。こ
の静電容量Cの変化または静電容量Cの逆数1/Cの変
化(一般的には逆数1/Cがセンサ出力として用いられ
る)が静電容量測定回路によって圧力を表わす信号に変
換される。
The pressure to be measured is applied to the diaphragm (movable electrode) 21 from the lower surface of the semiconductor substrate 20 as described above.
The diaphragm (movable electrode) 21 is vertically displaced (vibrated) according to the difference between the atmospheric pressure in the recess 22 and the pressure to be measured. As the gap between the movable electrode 21 and the fixed electrode 11 changes, the capacitance C between these electrodes 21, 11 changes. The change in the capacitance C or the reciprocal 1 / C of the capacitance C (generally, the reciprocal 1 / C is used as a sensor output) is converted into a signal representing pressure by the capacitance measuring circuit. .

【0061】この発明は静電容量型圧力センサのみなら
ず,他の静電容量型センサ,たとえば静電容量型加速度
センサにも適用することができる。
The present invention can be applied not only to the capacitance type pressure sensor but also to other capacitance type sensors, for example, the capacitance type acceleration sensor.

【図面の簡単な説明】[Brief description of the drawings]

【図1】静電容量型圧力センサの分解斜視図である。FIG. 1 is an exploded perspective view of a capacitance type pressure sensor.

【図2】静電容量型圧力センサの一部切り欠き拡大平面
図である。
FIG. 2 is a partially cutaway enlarged plan view of the capacitance type pressure sensor.

【図3】図2のIII −III 線にそう断面図である。FIG. 3 is a sectional view taken along line III-III in FIG. 2;

【図4】図2のIV−IV線にそう断面図である。FIG. 4 is a sectional view taken along line IV-IV in FIG. 2;

【図5】図2のV−V線にそう断面図である。5 is a sectional view taken along line VV of FIG.

【図6】シリコン半導体基板をエッチングした状態を示
す拡大斜視図である。
FIG. 6 is an enlarged perspective view showing a state where a silicon semiconductor substrate is etched.

【図7】シリコン半導体基板上に第1の絶縁膜を形成し
た状態を示す拡大斜視図である。
FIG. 7 is an enlarged perspective view showing a state in which a first insulating film is formed on a silicon semiconductor substrate.

【図8】シリコン半導体基板上に第2の絶縁膜を形成し
た状態を示す拡大斜視図である。
FIG. 8 is an enlarged perspective view showing a state in which a second insulating film is formed on a silicon semiconductor substrate.

【図9】シリコン半導体基板上に第3の絶縁膜を形成し
た状態を示す拡大斜視図である。
FIG. 9 is an enlarged perspective view showing a state in which a third insulating film is formed on a silicon semiconductor substrate.

【図10】従来の静電容量型半導体圧力センサの一部切
り欠き平面図である。
FIG. 10 is a partially cutaway plan view of a conventional electrostatic capacity type semiconductor pressure sensor.

【図11】図10のXI−XI線にそう断面図である。FIG. 11 is a sectional view taken along line XI-XI in FIG. 10;

【図12】図10のXII −XII 線にそう断面図である。12 is a sectional view taken along line XII-XII in FIG.

【符号の説明】[Explanation of symbols]

10 固定基板 11 固定電極 12,32 接続電極 12a,32a インターコネクション用パッド 20 シリコン半導体基板 21 ダイフラム 23 配線用溝 26 第1の絶縁体 27 第2の絶縁体 28 溝狭窄部 30,30a 第3絶縁体 31,35 ワイヤボンディング・パッド 10 Fixed substrate 11 Fixed electrode 12, 32 Connection electrode 12a, 32a Interconnection pad 20 Silicon semiconductor substrate 21 Diaphragm 23 Wiring groove 26 First insulator 27 Second insulator 28 Groove constriction 30, 30a Third insulation Body 31, 35 Wire bonding pad

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/84 (72)発明者 中島 卓哉 京都府京都市右京区花園土堂町10番地 オ ムロン株式会社内─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI Technical indication point H01L 29/84 (72) Inventor Takuya Nakajima 10 Hanazono Todocho, Ukyo-ku, Kyoto-shi, Kyoto Omron shares In the company

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板と固定基板とが接合され,上
記半導体基板と上記固定基板との間に検出用間隙が形成
され,上記検出用間隙内において,上記半導体基板の一
部が可動電極となり,上記固定基板には固定電極が上記
可動電極に対向する位置に形成され,上記半導体基板お
よび上記固定基板のいずれか一方に固定電極用パッドが
形成され,上記半導体基板および上記固定基板の少なく
ともいずれか一方に,上記検出用間隙から上記固定電極
用パッドの方向に向う配線用溝が形成され,上記配線用
溝内に溝壁との間に間隙をあけて,上記固定電極を上記
固定電極用パッドに接続するための接続電極が設けられ
ており,上記配線用溝の一部に狭窄構造が形成されてい
る,静電容量型センサ。
1. A semiconductor substrate and a fixed substrate are bonded to each other, a detection gap is formed between the semiconductor substrate and the fixed substrate, and a part of the semiconductor substrate serves as a movable electrode in the detection gap. A fixed electrode is formed on the fixed substrate at a position facing the movable electrode, and a fixed electrode pad is formed on one of the semiconductor substrate and the fixed substrate, and at least one of the semiconductor substrate and the fixed substrate is formed. On the other hand, a wiring groove is formed from the detection gap toward the fixed electrode pad, and a gap is formed between the wiring groove and the groove wall to fix the fixed electrode to the fixed electrode. A capacitance type sensor in which a connection electrode for connecting to a pad is provided and a constriction structure is formed in a part of the wiring groove.
【請求項2】 上記配線用溝がほぼ直角に滑らかに曲っ
ている,請求項1に記載の静電容量型センサ。
2. The capacitance type sensor according to claim 1, wherein the wiring groove is smoothly bent substantially at a right angle.
【請求項3】 上記狭窄構造が,上記配線用溝の内面に
絶縁膜を設けることによって形成されている請求項1ま
たは2に記載の静電容量型センサ。
3. The capacitance type sensor according to claim 1, wherein the narrowed structure is formed by providing an insulating film on an inner surface of the wiring groove.
【請求項4】 半導体基板と固定基板とが接合され,上
記半導体基板と上記固定基板との間に検出用間隙が形成
され,上記検出用間隙内において,上記半導体基板の一
部が可動電極となり,上記固定基板には固定電極が上記
可動電極に対向する位置に形成され,上記半導体基板お
よび上記固定基板のいずれか一方に固定電極用パッドが
形成され,上記半導体基板および上記固定基板の少なく
ともいずれか一方に,上記検出用間隙から上記固定電極
用パッドの方向に向う配線用溝が形成され,上記配線用
溝内に溝壁との間に間隙をあけて,上記固定電極を上記
固定電極用パッドに接続するための接続電極が設けられ
ており,上記配線用溝がほぼ直角に滑らかに曲ってい
る,静電容量型センサ。
4. A semiconductor substrate and a fixed substrate are bonded to each other, a detection gap is formed between the semiconductor substrate and the fixed substrate, and a part of the semiconductor substrate serves as a movable electrode in the detection gap. A fixed electrode is formed on the fixed substrate at a position facing the movable electrode, and a fixed electrode pad is formed on one of the semiconductor substrate and the fixed substrate, and at least one of the semiconductor substrate and the fixed substrate is formed. On the other hand, a wiring groove is formed from the detection gap toward the fixed electrode pad, and a gap is formed between the wiring groove and the groove wall to fix the fixed electrode to the fixed electrode. A capacitance type sensor in which a connection electrode for connecting to a pad is provided and the wiring groove is smoothly bent at a right angle.
【請求項5】 上記配線用溝が上記半導体基板に形成さ
れ,上記配線用溝の底面に配線膜が形成されている,請
求項1または4に記載の静電容量型センサ。
5. The capacitance type sensor according to claim 1, wherein the wiring groove is formed on the semiconductor substrate, and a wiring film is formed on a bottom surface of the wiring groove.
【請求項6】 上記配線用溝が少なくとも2つの深さの
異なる部分を有しており,上記絶縁膜が上記深さの異な
る部分の境界を滑らかに連続させている請求項5に記載
の静電容量型センサ。
6. The static electrode according to claim 5, wherein the wiring groove has at least two portions having different depths, and the insulating film smoothly connects the boundaries of the portions having different depths. Capacitive sensor.
【請求項7】 半導体基板が固定基板との接合部分より
も突出した部分を有し,この突出部分は固定基板の接合
部分よりも薄く形成された段部であってこの段部にのぞ
む半導体基板の切断面が露出しており,この露出した切
断面に絶縁膜が形成されている,請求項1または4に記
載の静電容量型センサ。
7. The semiconductor substrate has a portion projecting from a joint portion with the fixed substrate, and the projecting portion is a step portion formed thinner than the joint portion of the fixed substrate, and the semiconductor substrate seen in the step portion. 5. The capacitance type sensor according to claim 1, wherein the cut surface of is exposed, and an insulating film is formed on the exposed cut surface.
【請求項8】 上記接続電極が,上記固定電極の一部か
ら上記配線用溝内を通って上記ワイヤボンディング・パ
ッドの方向に延びる第1の接続電極と,上記ワイヤボン
ディング・パッドから上記配線用溝を通って上記固定電
極の方向に延びる第2の接続電極とから構成され,上記
第1の接続電極と上記第2の接続電極が上記配線用溝内
で接触している請求項1または4に記載の静電容量型セ
ンサ。
8. The connection electrode comprises a first connection electrode extending from a part of the fixed electrode in the wiring groove toward the wire bonding pad, and from the wire bonding pad to the wiring. 5. A second connection electrode extending through the groove in the direction of the fixed electrode, wherein the first connection electrode and the second connection electrode are in contact with each other in the wiring groove. Capacitive sensor according to.
【請求項9】 上記半導体基板と上記固定基板とが接合
され,上記半導体基板と上記固定基板との間に検出用間
隙が形成され,上記検出用間隙内において,上記半導体
基板の一部が可動電極となり,上記固定基板には固定電
極が上記可動電極に対向する位置に形成され,上記半導
体基板の上記固定電極と接合している側において外部に
露出している部分の表面が絶縁膜で覆われている,静電
容量型センサ。
9. The semiconductor substrate and the fixed substrate are bonded to each other, a detection gap is formed between the semiconductor substrate and the fixed substrate, and a part of the semiconductor substrate is movable in the detection gap. The fixed electrode is formed on the fixed substrate at a position facing the movable electrode, and the surface of the portion of the semiconductor substrate exposed to the outside is covered with an insulating film. A known capacitive sensor.
JP35125195A 1995-12-27 1995-12-27 Capacitive sensor Expired - Fee Related JP3240901B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35125195A JP3240901B2 (en) 1995-12-27 1995-12-27 Capacitive sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35125195A JP3240901B2 (en) 1995-12-27 1995-12-27 Capacitive sensor

Publications (2)

Publication Number Publication Date
JPH09178578A true JPH09178578A (en) 1997-07-11
JP3240901B2 JP3240901B2 (en) 2001-12-25

Family

ID=18416070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35125195A Expired - Fee Related JP3240901B2 (en) 1995-12-27 1995-12-27 Capacitive sensor

Country Status (1)

Country Link
JP (1) JP3240901B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044061A (en) * 2008-07-25 2010-02-25 Honeywell Internatl Inc Saw debris reduction in mems devices
JP2012002812A (en) * 2010-06-18 2012-01-05 General Electric Co <Ge> Sensor and sensor manufacturing method
JP2012002810A (en) * 2010-06-18 2012-01-05 General Electric Co <Ge> Sensor and sensor manufacturing method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044061A (en) * 2008-07-25 2010-02-25 Honeywell Internatl Inc Saw debris reduction in mems devices
JP2012002812A (en) * 2010-06-18 2012-01-05 General Electric Co <Ge> Sensor and sensor manufacturing method
JP2012002810A (en) * 2010-06-18 2012-01-05 General Electric Co <Ge> Sensor and sensor manufacturing method

Also Published As

Publication number Publication date
JP3240901B2 (en) 2001-12-25

Similar Documents

Publication Publication Date Title
JP3114570B2 (en) Capacitive pressure sensor
EP1555517A2 (en) Capacitive pressure sensor
JPH06129933A (en) Overpressure-protecting polysilicon capacitive- differential-pressure sensor and manufacture thereof
WO1994006024A1 (en) Acceleration sensor
JPH06267382A (en) Pressure switch and manufacture thereof
JP3316555B2 (en) Pressure sensor
JP4539413B2 (en) Structure of capacitive sensor
JP3240901B2 (en) Capacitive sensor
JPH1022513A (en) Electrostatic capacity type sensor and its manufacturing method
JPH11201848A (en) Electrostatic capacity type sensor and detection method
JPH11218545A (en) Capacitance type acceleration sensor and detecting method
JP3516011B2 (en) Capacitive pressure sensor and packaging structure
JP3328710B2 (en) Semiconductor capacitance type sensor
JPH10185946A (en) Capacitance type sensor
JPS62145130A (en) Semiconductor pressure sensor
JPH1082709A (en) Pressure sensor and manufacture thereof
JP2519393B2 (en) Method for manufacturing semiconductor dynamic quantity sensor
JP4250387B2 (en) Converter and manufacturing method thereof
JPH08254474A (en) Semiconductor sensor
JP3646980B2 (en) Capacitance type sensor and manufacturing method thereof
JPS60152073A (en) Sense of contact force sensor
JP3136549B2 (en) Capacitive pressure sensor
JPH06326332A (en) Capacitive sensor
JPH07218365A (en) Semiconductor pressure sensor and manufacture thereof
JP2000121662A (en) Semiconductor acceleration sensor

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071019

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081019

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091019

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101019

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111019

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121019

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131019

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees