JPH09172076A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH09172076A
JPH09172076A JP7331468A JP33146895A JPH09172076A JP H09172076 A JPH09172076 A JP H09172076A JP 7331468 A JP7331468 A JP 7331468A JP 33146895 A JP33146895 A JP 33146895A JP H09172076 A JPH09172076 A JP H09172076A
Authority
JP
Japan
Prior art keywords
via hole
product
reaction
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7331468A
Other languages
Japanese (ja)
Inventor
Satoshi Suzuki
智 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Priority to JP7331468A priority Critical patent/JPH09172076A/en
Publication of JPH09172076A publication Critical patent/JPH09172076A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To readily and accurately remove a sub-product produced in dry- etching by a method wherein, after an insulation layer is dry-etched via a resist layer to form a via hole, the via hole is washed with a detergent, and thereafter after it is ultrasonic-washed through a solvent, it is washed again with a detergent. SOLUTION: After dry-etching, a reaction by-product 15 considered as an aluminum fluoride or oxide is generated on inner and bottom faces of a via hole 13a. Then, washing is performed with a nitride acid solution. In order to remove the remaining reaction by-product 15, by use of pure water as a solvent, ultrasonic-washing is performed at output 100W, frequency 45000Hz for about 10min. Thereby, the reaction sub-product 15 is oscillated and is in a state that the reaction by-product 15 is easy to separate from the inner and bottom faces of the via hole 13a. When washing is performed with a nitric acid solution for 4min., the reaction by-product 15 can almost completely be removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に係わり、特に、絶縁層の両側に形成される配線層
をビアホールを介して相互に接続してなる半導体装置を
製造するための半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a semiconductor device for manufacturing a semiconductor device in which wiring layers formed on both sides of an insulating layer are connected to each other through via holes. The present invention relates to a method of manufacturing a device.

【0002】[0002]

【従来の技術】近年、半導体装置においては、その集積
度の向上にともない、微細な配線層を絶縁層を介して何
層にも積層する必要が生じており、このような半導体装
置では、絶縁層の両側に形成される配線層をビアホール
と呼ばれる微細な接続口を介して相互に接続することが
行われている。
2. Description of the Related Art In recent years, in a semiconductor device, as the degree of integration thereof has been improved, it has become necessary to stack a number of fine wiring layers through an insulating layer. Wiring layers formed on both sides of the layer are connected to each other through fine connection holes called via holes.

【0003】図3は、この種の半導体装置の従来の製造
方法を示すもので、この製造方法では、(a)に示すよ
うに、半導体基板1上にアルミニウムを含有する第1の
配線層2が形成され、第1の配線層2上に絶縁層3が形
成される。そして、絶縁層3上にレジスト層4が形成さ
れる。このレジスト層4には、通常のフォトリソグラフ
ィ工程により(b)のビアホール3aに対応する位置に
微小な穴部4aが形成される。
FIG. 3 shows a conventional manufacturing method of this type of semiconductor device. In this manufacturing method, as shown in FIG. 3A, a first wiring layer 2 containing aluminum is formed on a semiconductor substrate 1. And the insulating layer 3 is formed on the first wiring layer 2. Then, the resist layer 4 is formed on the insulating layer 3. Minute holes 4a are formed in the resist layer 4 at positions corresponding to the via holes 3a in (b) by a normal photolithography process.

【0004】次ぎに、(b)に示すように、レジスト層
4の穴部4aを介して、CF4,CHF3等のフッ化物
系ガスを用いたドライエッチングを行うことにより絶縁
層3にビアホール3aが形成される。そして、このドラ
イエッチングの後には、ビアホール3aの内面および底
面に、アルミニウムのフッ化物あるいは酸化物と考えら
れる反応副生成物5が生じる。
Next, as shown in (b), a via hole 3a is formed in the insulating layer 3 by performing dry etching using a fluoride gas such as CF4 and CHF3 through the hole 4a of the resist layer 4. It is formed. After this dry etching, reaction by-products 5, which are considered to be fluorides or oxides of aluminum, are formed on the inner surface and the bottom surface of the via hole 3a.

【0005】そこで、次ぎに、(c)に示すように、レ
ジスト層4および反応副生成物5を除去するために、硝
酸溶液による洗浄が行われる。この後、(d)に示すよ
うに、第2の配線層6が、スパッタあるいは化学気相成
長法(以下CVD法と略す)により堆積形成される。
Then, next, as shown in (c), in order to remove the resist layer 4 and the reaction by-product 5, cleaning with a nitric acid solution is performed. Thereafter, as shown in (d), the second wiring layer 6 is deposited and formed by sputtering or chemical vapor deposition (hereinafter abbreviated as CVD method).

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな従来の半導体装置の製造方法では、硝酸溶液による
洗浄により反応副生成物5を完全に除去することができ
ないという問題があった。
However, such a conventional method for manufacturing a semiconductor device has a problem that the reaction by-product 5 cannot be completely removed by cleaning with a nitric acid solution.

【0007】すなわち、例えば、図3の(c)に示した
ように、残存する反応副生成物5aによりビアホール3
aの入口が塞がれると、(d)に示すように、第2の配
線層6を堆積形成した時に、ビアホール3a内に空洞3
bが生じてしまい、第2の配線層6と第1の配線層2と
の間に接続不良が生じ、半導体装置の歩留まりが低下す
る。
That is, for example, as shown in FIG. 3C, the via hole 3 is formed by the remaining reaction by-product 5a.
When the entrance of a is blocked, as shown in (d), when the second wiring layer 6 is deposited and formed, the cavity 3 is formed in the via hole 3a.
b occurs, connection failure occurs between the second wiring layer 6 and the first wiring layer 2, and the yield of semiconductor devices decreases.

【0008】また、例えば、図4の(c)に示したよう
に、反応副生成物5bがビアホール3aの内面に残存す
ると、(d)に示すように、その後の熱処理工程により
第2の配線層6が腐食し、断線部6aが生じ、半導体装
置の歩留まりが低下する。なお、図4の各工程は、図3
の各工程とほぼ同様であるため詳細な説明は省略する。
Further, for example, when the reaction by-product 5b remains on the inner surface of the via hole 3a as shown in FIG. 4C, the second wiring is formed by the subsequent heat treatment step as shown in FIG. 4D. The layer 6 is corroded, the disconnection portion 6a is generated, and the yield of the semiconductor device is reduced. Note that each step of FIG.
The detailed description is omitted because it is almost the same as each step.

【0009】本発明は、かかる従来の問題を解決するた
めになされたもので、ドライエッチングによるビアホー
ルの形成時に発生する反応副生成物を容易,確実に除去
することができる半導体装置の製造方法を提供すること
を目的とする。
The present invention has been made in order to solve such a conventional problem, and provides a method of manufacturing a semiconductor device capable of easily and surely removing a reaction by-product generated when a via hole is formed by dry etching. The purpose is to provide.

【0010】[0010]

【課題を解決するための手段】請求項1の半導体装置の
製造方法は、半導体基板上にアルミニウムを含有する第
1の配線層を形成する工程と、前記第1の配線層上に絶
縁層を形成する工程と、前記絶縁層上に所定パターンの
レジスト層を形成する工程と、前記絶縁層を前記レジス
ト層を介してドライエッチングし前記絶縁層にビアホー
ルを形成する工程と、前記ビアホールを洗浄液により洗
浄する工程と、前記ビアホールを溶媒を介して超音波洗
浄する工程と、前記ビアホールを洗浄液により洗浄する
工程と、前記絶縁層上に前記ビアホールの位置において
前記第1の配線層に接続される第2の配線層を形成する
工程とを有することを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor device, which comprises a step of forming a first wiring layer containing aluminum on a semiconductor substrate, and an insulating layer on the first wiring layer. A step of forming, a step of forming a resist layer having a predetermined pattern on the insulating layer, a step of dry etching the insulating layer through the resist layer to form a via hole in the insulating layer, and a cleaning solution for the via hole. A step of cleaning, a step of ultrasonically cleaning the via hole with a solvent, a step of cleaning the via hole with a cleaning liquid, and a step of connecting to the first wiring layer at a position of the via hole on the insulating layer. And a step of forming two wiring layers.

【0011】請求項2の半導体装置の製造方法は、請求
項1記載の半導体装置の製造方法において、前記洗浄液
は、硝酸成分が98重量パーセント以上の水溶液である
ことを特徴とする。
A method of manufacturing a semiconductor device according to a second aspect is the method of manufacturing a semiconductor device according to the first aspect, characterized in that the cleaning liquid is an aqueous solution having a nitric acid component of 98% by weight or more.

【0012】請求項3の半導体装置の製造方法は、請求
項1または2記載の半導体装置の製造方法において、前
記超音波洗浄の溶媒は、純水または低級アルコールであ
ることを特徴とする。請求項4の半導体装置の製造方法
は、請求項1ないし3のいずれか1項記載の半導体装置
の製造方法において、前記ドライエッチングの前工程に
おいて、前記絶縁層のレジスト層側に等方性のエッチン
グを施すことを特徴とする。
According to a third aspect of the present invention, there is provided a method of manufacturing a semiconductor device according to the first or second aspect, wherein the ultrasonic cleaning solvent is pure water or lower alcohol. A method of manufacturing a semiconductor device according to a fourth aspect is the method of manufacturing a semiconductor device according to any one of the first to third aspects, wherein an isotropic layer is formed on the resist layer side of the insulating layer in a step before the dry etching. It is characterized by performing etching.

【0013】(作用)請求項1の半導体装置の製造方法
では、絶縁層をレジスト層を介してドライエッチングし
絶縁層にビアホールを形成するとビアホールに反応副生
成物が生じ、この反応副生成物は、次ぎのレジスト層を
除去するための洗浄によっても充分に除去することはで
きず残存する。
(Operation) In the method of manufacturing a semiconductor device according to claim 1, when the insulating layer is dry-etched through the resist layer to form a via hole in the insulating layer, a reaction by-product is generated in the via-hole, and this reaction by-product is generated. However, it cannot be sufficiently removed even by the subsequent cleaning for removing the resist layer and remains.

【0014】そして、このようにして残存した反応副生
成物を、溶媒を介して超音波洗浄すると振動により反応
副生成物がビアホールの内面および底面から剥離し易い
状態になり、次ぎの洗浄液による洗浄により確実に除去
される。請求項2の半導体装置の製造方法では、洗浄液
に、硝酸成分が98重量パーセント以上の水溶液が用い
られる。
When the reaction by-product that remains in this way is ultrasonically cleaned through a solvent, the reaction by-product is easily separated from the inner surface and the bottom surface of the via hole due to vibration, and the next cleaning solution is used for cleaning. Is reliably removed by. In the method for manufacturing a semiconductor device according to the second aspect, the cleaning liquid is an aqueous solution containing 98% by weight or more of nitric acid component.

【0015】請求項3の半導体装置の製造方法では、超
音波洗浄の溶媒に、純水または低級アルコールが用いら
れる。請求項4の半導体装置の製造方法では、ドライエ
ッチングの前工程において、絶縁層のレジスト層側に等
方性のエッチングが施され、絶縁層のレジスト層側にレ
ジスト層に向けて拡径する面取部が形成される。
In the semiconductor device manufacturing method of the third aspect, pure water or lower alcohol is used as the solvent for ultrasonic cleaning. In the method of manufacturing a semiconductor device according to claim 4, in a pre-process of dry etching, isotropic etching is performed on the resist layer side of the insulating layer, and a surface of the insulating layer whose diameter is expanded toward the resist layer is formed. A catch is formed.

【0016】[0016]

【発明の実施の形態】以下、本発明の実施形態を図面を
用いて詳細に説明する。図1は本発明の半導体装置の製
造方法の第1の実施形態を示す工程図である。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a process diagram showing a first embodiment of a method for manufacturing a semiconductor device of the present invention.

【0017】この第1の実施形態では、(a)に示すよ
うに、シリコン基板からなる半導体基板11上にアルミ
ニウムを含有する第1の配線層12が形成される。そし
て、第1の配線層12上に、酸化シリコン系あるいは窒
化シリコン系の絶縁層13が形成される。そして、絶縁
層13上にレジスト層14が形成される。
In the first embodiment, as shown in (a), a first wiring layer 12 containing aluminum is formed on a semiconductor substrate 11 made of a silicon substrate. Then, a silicon oxide-based or silicon nitride-based insulating layer 13 is formed on the first wiring layer 12. Then, the resist layer 14 is formed on the insulating layer 13.

【0018】このレジスト層14には、通常のフォトリ
ソグラフィ工程により(b)のビアホール13aに対応
する位置に微小な穴部14aが形成される。次ぎに、
(b)に示すように、レジスト層14の穴部14aを介
して、CF4,CHF3等のフッ化物系ガスを用いたド
ライエッチングを行うことにより絶縁層13にビアホー
ル13aが形成される。
In this resist layer 14, a minute hole portion 14a is formed at a position corresponding to the via hole 13a of (b) by an ordinary photolithography process. Next,
As shown in (b), a via hole 13a is formed in the insulating layer 13 by performing dry etching using a fluoride-based gas such as CF4 or CHF3 through the hole 14a of the resist layer 14.

【0019】そして、このドライエッチングの後には、
ビアホール13aの内面および底面には、アルミニウム
のフッ化物あるいは酸化物と考えられる反応副生成物1
5が生じる。そこで、次ぎに、(b)のレジスト層14
および反応副生成物15を除去するために、硝酸溶液に
よる洗浄が4分間程度行われる。
After this dry etching,
On the inner surface and the bottom surface of the via hole 13a, a reaction by-product 1 that is considered to be a fluoride or oxide of aluminum 1
5 results. Then, next, the resist layer 14 of (b)
And, in order to remove the reaction by-product 15, washing with a nitric acid solution is performed for about 4 minutes.

【0020】そして、この洗浄では、反応副生成物15
を充分に除去することができないため、この実施形態で
は、残存した反応副生成物15を除去するため、先ず、
超音波洗浄が行われる。この超音波洗浄は、純水を溶媒
として、例えば、出力100W,周波数45000Hzで
10分間程度行われる。
In this washing, the reaction by-product 15
In this embodiment, in order to remove the residual reaction by-product 15, first,
Ultrasonic cleaning is performed. This ultrasonic cleaning is performed with pure water as a solvent at an output of 100 W and a frequency of 45000 Hz for about 10 minutes.

【0021】この超音波洗浄により、反応副生成物15
が振動され、反応副生成物15がビアホール13aの内
面および底面から剥離し易い状態になる。そして、次ぎ
に、硝酸溶液による洗浄が4分間程度行われ、(c)に
示したように、反応副生成物15がほぼ完全に除去され
る。
By this ultrasonic cleaning, the reaction by-product 15
Is vibrated, and the reaction by-product 15 is easily separated from the inner surface and the bottom surface of the via hole 13a. Then, cleaning with a nitric acid solution is performed for about 4 minutes, and the reaction by-product 15 is almost completely removed as shown in (c).

【0022】この後、(d)に示すように、第2の配線
層16が、スパッタ法により堆積形成される。そして、
この第2の配線層16の堆積形成時には、ビアホール1
3aに反応副生成物15が存在しないため、第1の配線
層12に第2の配線層16がビアホール13aの位置に
おいて確実に接続される。
Thereafter, as shown in (d), the second wiring layer 16 is deposited and formed by the sputtering method. And
At the time of depositing and forming the second wiring layer 16, the via hole 1
Since the reaction by-product 15 does not exist in 3a, the second wiring layer 16 is reliably connected to the first wiring layer 12 at the position of the via hole 13a.

【0023】なお、この実施形態では、上述した硝酸溶
液には、硝酸成分98重量パ−セントの水溶液が使用さ
れる。上述した半導体装置の製造方法では、ビアホール
13aに生じた反応副生成物15を純水を介して超音波
洗浄し振動させ、反応副生成物15がビアホール13a
の内面および底面から剥離し易い状態にした後に、ビア
ホール13aを硝酸溶液により洗浄するようにしたの
で、ドライエッチングによるビアホール13aの形成時
に発生する反応副生成物15を容易,確実に除去するこ
とができる。
In this embodiment, an aqueous solution containing 98% by weight of nitric acid component is used as the above-mentioned nitric acid solution. In the semiconductor device manufacturing method described above, the reaction by-product 15 generated in the via hole 13a is ultrasonically cleaned and vibrated through pure water, and the reaction by-product 15 is vibrated.
Since the via hole 13a is washed with a nitric acid solution after being easily peeled from the inner surface and the bottom surface, the reaction by-product 15 generated when the via hole 13a is formed by dry etching can be easily and surely removed. it can.

【0024】そして、ビアホール13aに反応副生成物
15が存在しないため、反応副生成物15によりビアホ
ール13aが塞がれたり、あるいは残存した反応副生成
物15により第2の配線層16が腐食されることがなく
なり、第1の配線層12と第2の配線層16とをビアホ
ール13aの位置において確実に接続することが可能に
なり半導体装置の歩留まりを向上することができる。
Since the reaction by-product 15 does not exist in the via hole 13a, the via hole 13a is blocked by the reaction by-product 15 or the second reaction layer 15 is corroded by the remaining reaction by-product 15. It is possible to reliably connect the first wiring layer 12 and the second wiring layer 16 at the position of the via hole 13a, and the yield of the semiconductor device can be improved.

【0025】また、上述した半導体装置の製造方法で
は、洗浄液に、硝酸成分が98重量パーセント以上の水
溶液を用いたので、反応副生成物15を有効に除去する
ことができる。そして、この水溶液は一般に市販されて
いるため、市販品をそのまま使用することができる。
Further, in the above-described method for manufacturing a semiconductor device, since the cleaning solution is an aqueous solution having a nitric acid component of 98% by weight or more, the reaction by-product 15 can be effectively removed. Since this aqueous solution is generally commercially available, a commercially available product can be used as it is.

【0026】さらに、上述した半導体装置の製造方法で
は、超音波洗浄の溶媒に、純水を用いたので反応副生成
物15を有効に振動させ剥離し易い状態にすることがで
きる。図2は本発明の半導体装置の製造方法の第2の実
施形態を示す工程図である。この第2の実施形態は、ビ
アホールを、等方性のドライエッチングを行った後に、
異方性のドライエッチングを行って形成する点において
第1の実施形態と異なっている。
Further, in the above-described method for manufacturing a semiconductor device, since pure water is used as the solvent for ultrasonic cleaning, the reaction by-product 15 can be effectively vibrated so that it can be easily peeled off. 2A to 2D are process diagrams showing a second embodiment of the method for manufacturing a semiconductor device of the present invention. In the second embodiment, after the via hole is isotropically dry-etched,
It is different from the first embodiment in that it is formed by performing anisotropic dry etching.

【0027】すなわち、この第2の実施形態では、図2
の(b)に示すように、先ず、絶縁層13のレジスト層
14側に等方性のドライエッチングが施され、絶縁層1
3のレジスト層14側にレジスト層14に向けて拡径す
る面取部13bが形成される。なお、この等方性のドラ
イエッチングのエッチング量は、形成すべきビアホール
13Aのアスペクト比や第2の配線層16の膜厚等を考
慮して、(e)に示すように、ビアホール13A内に第
2の配線層16が良好に被覆できるように選択される。
That is, in the second embodiment, as shown in FIG.
(B), first, the resist layer 14 side of the insulating layer 13 is subjected to isotropic dry etching to form the insulating layer 1
A chamfered portion 13b whose diameter is increased toward the resist layer 14 is formed on the side of the resist layer 14 of No. 3. The etching amount of this isotropic dry etching is set in the via hole 13A as shown in (e) in consideration of the aspect ratio of the via hole 13A to be formed, the film thickness of the second wiring layer 16, and the like. It is selected so that the second wiring layer 16 can be well covered.

【0028】そして、次ぎに、(c)に示すように、絶
縁層13の残膜に異方性のドライエッチングが施されビ
アホール13Aが形成される。そして、この時に生成さ
れた反応副生成物15は、第1の実施形態と同様の方法
で確実に除去される。なお、この第2の実施形態は、等
方性のドライエッチングを行うことを除いて第1の実施
形態とほぼ同一であるため、同一部分については詳細な
説明を省略する。
Then, as shown in (c), anisotropic dry etching is performed on the remaining film of the insulating layer 13 to form a via hole 13A. Then, the reaction by-product 15 generated at this time is surely removed by the same method as in the first embodiment. Since the second embodiment is almost the same as the first embodiment except that isotropic dry etching is performed, detailed description of the same parts will be omitted.

【0029】上述した半導体装置の製造方法では、等方
性のドライエッチングにより、絶縁層13のレジスト層
14側にレジスト層14に向けて拡径する面取部13b
を形成したので、(e)に示すように、第2の配線層1
6が面取部13bに沿って形成されることになり、この
結果、第1の配線層12と第2の配線層16とをビアホ
ール13Aの位置において確実に接続することができ
る。
In the above-described method for manufacturing a semiconductor device, the chamfered portion 13b whose diameter is expanded toward the resist layer 14 of the insulating layer 13 by the isotropic dry etching is used.
The second wiring layer 1 is formed as shown in FIG.
6 is formed along the chamfered portion 13b, and as a result, the first wiring layer 12 and the second wiring layer 16 can be reliably connected at the position of the via hole 13A.

【0030】なお、以上述べた実施形態では、洗浄液に
硝酸溶液を用いた例について説明したが、本発明はかか
る実施形態に限定されるものではなく、例えば、トリク
ロロエチレン,キシレン,アセトン等の有機系の洗浄液
を用いても良い。また、以上述べた実施形態では、超音
波洗浄の溶媒に純水を用いた例について説明したが、本
発明はかかる実施形態に限定されるものではなく、例え
ば、低級アルコール、エーテル、ケトン類等を用いても
良い。
In the above-described embodiment, an example in which a nitric acid solution is used as the cleaning liquid has been described, but the present invention is not limited to this embodiment, and for example, an organic system such as trichloroethylene, xylene, acetone, etc. You may use the cleaning liquid of this. Further, in the above-described embodiment, an example in which pure water is used as a solvent for ultrasonic cleaning has been described, but the present invention is not limited to such an embodiment, and for example, lower alcohols, ethers, ketones, etc. May be used.

【0031】さらに、以上述べた実施形態では、第2の
配線層16をスパッタ法により形成した例について説明
したが、本発明はかかる実施形態に限定されるものでは
なく、例えば、CVD法により形成しても良い。また、
以上述べた実施形態では、第1および第2の配線層1
2,16を単層とした例について説明したが、本発明は
かかる実施形態に限定されるものではなく、配線層は各
々積層配線でも良い。
Furthermore, in the above-described embodiment, an example in which the second wiring layer 16 is formed by the sputtering method has been described, but the present invention is not limited to this embodiment, and is formed by, for example, the CVD method. You may. Also,
In the embodiment described above, the first and second wiring layers 1
Although the example in which 2 and 16 are single layers has been described, the present invention is not limited to such an embodiment, and each wiring layer may be a laminated wiring.

【0032】そして、例えば、第1の配線層12の一例
としてアルミニウム含有層とチタン合金の組み合わせに
より構成される積層配線が挙げられ、また、第2の配線
層16の一例としてCVD法によるタングステン層、あ
るいはチタン合金とアルミニウム含有層の組み合わせに
より構成される積層配線が挙げられる。さらに、以上述
べた実施形態では、第1の配線層12と第2の配線層1
6とをビアホール13a,13Aを介して接続した例に
ついて説明したが、本発明はかかる実施形態に限定され
るものではなく、3以上の配線層のビアホールを介して
の接続にも同様に適用することができる。
For example, the first wiring layer 12 may be a laminated wiring formed of a combination of an aluminum-containing layer and a titanium alloy, and the second wiring layer 16 may be a tungsten layer formed by a CVD method. Alternatively, a laminated wiring formed of a combination of a titanium alloy and an aluminum-containing layer can be used. Furthermore, in the embodiment described above, the first wiring layer 12 and the second wiring layer 1
Although the example in which 6 and 6 are connected via via holes 13a and 13A has been described, the present invention is not limited to this embodiment, and is similarly applied to the connection via via holes of three or more wiring layers. be able to.

【0033】また、以上述べた第2の実施形態では、ド
ライエッチングにより面取部13bを形成した例につい
て説明したが、本発明はかかる実施形態に限定されるも
のではなく、ウェットエッチングにより面取部を形成し
ても良い。
In the second embodiment described above, an example in which the chamfered portion 13b is formed by dry etching has been described. However, the present invention is not limited to this embodiment, and chamfering by wet etching is performed. You may form a part.

【0034】[0034]

【発明の効果】以上述べたように、請求項1の半導体装
置の製造方法では、ビアホールに生じた反応副生成物を
溶媒を介して超音波洗浄し振動させ、反応副生成物がビ
アホールの内面および底面から剥離し易い状態にした後
に、ビアホールを洗浄液により洗浄するようにしたの
で、ドライエッチングによるビアホールの形成時に発生
する反応副生成物を容易,確実に除去することができ
る。
As described above, in the method of manufacturing a semiconductor device according to the first aspect, the reaction by-product generated in the via hole is ultrasonically cleaned and vibrated through a solvent, and the reaction by-product is formed on the inner surface of the via hole. Since the via hole is cleaned with the cleaning liquid after the state where the via hole is easily separated from the bottom surface, the reaction by-product generated when the via hole is formed by dry etching can be easily and surely removed.

【0035】そして、ビアホールに反応副生成物が存在
しないため、第1の配線層と第2の配線層をビアホール
の位置において確実に接続することが可能になり半導体
装置の歩留まりを向上することができる。また、本発明
の製造方法によれば、特殊な薬品や装置を使用すること
なく、半導体装置を製造する一般的な薬品と装置だけ
で、容易に反応副生成物を除去することが可能になる。
Since there is no reaction by-product in the via hole, the first wiring layer and the second wiring layer can be reliably connected at the position of the via hole, and the yield of the semiconductor device can be improved. it can. Further, according to the manufacturing method of the present invention, it becomes possible to easily remove the reaction by-product without using special chemicals or equipment and only with general chemicals and equipment for manufacturing semiconductor devices. .

【0036】請求項2の半導体装置の製造方法では、洗
浄液に、硝酸成分が98重量パーセント以上の水溶液を
用いたので、反応副生成物を有効に除去することができ
る。また、この水溶液は一般に市販されているため、市
販品をそのまま使用することができる。請求項3の半導
体装置の製造方法では、超音波洗浄の溶媒に、純水また
は低級アルコールを用いたので反応副生成物を有効に振
動させ剥離し易い状態にすることができる。
In the method of manufacturing a semiconductor device according to the second aspect, since the cleaning solution is an aqueous solution containing 98% by weight or more of nitric acid component, the reaction by-product can be effectively removed. Moreover, since this aqueous solution is generally commercially available, a commercially available product can be used as it is. In the method for manufacturing a semiconductor device according to the third aspect, since pure water or lower alcohol is used as the solvent for ultrasonic cleaning, it is possible to effectively vibrate the reaction by-product so that it can be easily peeled off.

【0037】また、低級アルコールは一般に市販されて
いるため、容易に入手することができる。請求項4の半
導体装置の製造方法では、ドライエッチングの前工程に
おいて、絶縁層のレジスト層側にレジスト層に向けて拡
径する面取部が形成されるため、第2の配線層が面取部
に沿って形成されることになり、この結果、第1の配線
層と第2の配線層とをビアホールの位置において確実に
接続することができる。
Since lower alcohols are generally commercially available, they can be easily obtained. In the method for manufacturing a semiconductor device according to claim 4, in the pre-process of dry etching, a chamfered portion whose diameter increases toward the resist layer is formed on the resist layer side of the insulating layer. Therefore, the first wiring layer and the second wiring layer can be reliably connected at the position of the via hole.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の半導体装置の製造方法の第1の実施形
態を示す工程図である。
FIG. 1 is a process drawing showing a first embodiment of a method for manufacturing a semiconductor device of the present invention.

【図2】本発明の半導体装置の製造方法の第2の実施形
態を示す工程図である。
FIG. 2 is a process drawing showing a second embodiment of the method for manufacturing a semiconductor device of the present invention.

【図3】従来の半導体装置の製造方法の一例を示す工程
図である。
FIG. 3 is a process chart showing an example of a conventional method for manufacturing a semiconductor device.

【図4】従来の半導体装置の製造方法の他の例を示す工
程図である。
FIG. 4 is a process chart showing another example of the conventional method for manufacturing a semiconductor device.

【符号の説明】[Explanation of symbols]

11 半導体基板 12 第1の配線層 13 絶縁層 13a,13A ビアホール 14 レジスト層 15 反応副生成物 16 第2の配線層 11 Semiconductor Substrate 12 First Wiring Layer 13 Insulating Layer 13a, 13A Via Hole 14 Resist Layer 15 Reaction By-Product 16 Second Wiring Layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にアルミニウムを含有する
第1の配線層を形成する工程と、 前記第1の配線層上に絶縁層を形成する工程と、 前記絶縁層上に所定パターンのレジスト層を形成する工
程と、 前記絶縁層を前記レジスト層を介してドライエッチング
し前記絶縁層にビアホールを形成する工程と、 前記ビアホールを洗浄液により洗浄する工程と、 前記ビアホールを溶媒を介して超音波洗浄する工程と、 前記ビアホールを洗浄液により洗浄する工程と、 前記絶縁層上に前記ビアホールの位置において前記第1
の配線層に接続される第2の配線層を形成する工程と、 を有することを特徴とする半導体装置の製造方法。
1. A step of forming a first wiring layer containing aluminum on a semiconductor substrate, a step of forming an insulating layer on the first wiring layer, and a resist layer having a predetermined pattern on the insulating layer. A step of forming a via hole in the insulating layer by dry etching the insulating layer through the resist layer, a step of cleaning the via hole with a cleaning liquid, and an ultrasonic cleaning of the via hole with a solvent. And a step of cleaning the via hole with a cleaning solution, the first hole at a position of the via hole on the insulating layer.
And a step of forming a second wiring layer connected to the wiring layer, the method for manufacturing a semiconductor device.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記洗浄液は、硝酸成分が98重量パーセント以上の水
溶液であることを特徴とする半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the cleaning liquid is an aqueous solution containing a nitric acid component of 98% by weight or more.
【請求項3】 請求項1または2記載の半導体装置の製
造方法において、 前記超音波洗浄の溶媒は、純水または低級アルコールで
あることを特徴とする半導体装置の製造方法。
3. The method for manufacturing a semiconductor device according to claim 1, wherein the solvent for the ultrasonic cleaning is pure water or lower alcohol.
【請求項4】 請求項1ないし3のいずれか1項記載の
半導体装置の製造方法において、 前記ドライエッチングの前工程において、前記絶縁層の
レジスト層側に等方性のエッチングを施すことを特徴と
する半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein isotropic etching is performed on a resist layer side of the insulating layer in a step before the dry etching. And a method for manufacturing a semiconductor device.
JP7331468A 1995-12-20 1995-12-20 Method for manufacturing semiconductor device Pending JPH09172076A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7331468A JPH09172076A (en) 1995-12-20 1995-12-20 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7331468A JPH09172076A (en) 1995-12-20 1995-12-20 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH09172076A true JPH09172076A (en) 1997-06-30

Family

ID=18243988

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7331468A Pending JPH09172076A (en) 1995-12-20 1995-12-20 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH09172076A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907203A2 (en) * 1997-09-03 1999-04-07 Siemens Aktiengesellschaft Patterning method
WO2001013415A1 (en) * 1999-08-11 2001-02-22 Tokyo Electron Limited Production method of semiconductor device and production device therefor
KR100407998B1 (en) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 Method for Cleaning Contact Area of Metal Lines

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0907203A2 (en) * 1997-09-03 1999-04-07 Siemens Aktiengesellschaft Patterning method
EP0907203A3 (en) * 1997-09-03 2000-07-12 Siemens Aktiengesellschaft Patterning method
WO2001013415A1 (en) * 1999-08-11 2001-02-22 Tokyo Electron Limited Production method of semiconductor device and production device therefor
US6548398B1 (en) 1999-08-11 2003-04-15 Tokyo Electron Limited Production method of semiconductor device and production device therefor
KR100407998B1 (en) * 2001-10-09 2003-12-01 주식회사 하이닉스반도체 Method for Cleaning Contact Area of Metal Lines

Similar Documents

Publication Publication Date Title
US6043206A (en) Solutions for cleaning integrated circuit substrates
JPH09172076A (en) Method for manufacturing semiconductor device
US6004729A (en) Methods of improving photoresist adhesion for integrated circuit fabrication
JP4408830B2 (en) Manufacturing method of semiconductor device
JP4646346B2 (en) Manufacturing method of electronic device
JP2983356B2 (en) Method for manufacturing semiconductor device
JPH10308447A (en) Manufacture of semiconductor device
JP4275216B2 (en) Method for forming electrical contacts
JP2009290040A (en) Method for manufacturing semiconductor integrated circuit device
JP2003124312A (en) Semiconductor device and method for manufacturing the same
JP2888732B2 (en) Method for manufacturing semiconductor device
JPH03248429A (en) Manufacture of semiconductor device
JPH05109702A (en) Manufacture of semiconductor device
JPH053253A (en) Manufacture of semiconductor device
JP2923908B2 (en) Method for manufacturing semiconductor device
JPH02278731A (en) Manufacture of semiconductor device
JP2001351974A (en) Manufacturing method of semiconductor device
JPH05160124A (en) Removal of adhesive layer
US20020072160A1 (en) Method of forming a metal line in a semiconductor memory device
JPH09232424A (en) Manufacture of semiconductor device
JP3003235B2 (en) Method for manufacturing semiconductor device
JPH04212425A (en) Manufacture of semiconductor device
JP3546752B2 (en) Method for manufacturing semiconductor device
JPH06275723A (en) Manufacture of semiconductor device
JP2010251640A (en) Method of manufacturing semiconductor device, and semiconductor device