JPH09172006A - Formation of device separation membrane of semiconductor element - Google Patents
Formation of device separation membrane of semiconductor elementInfo
- Publication number
- JPH09172006A JPH09172006A JP8309271A JP30927196A JPH09172006A JP H09172006 A JPH09172006 A JP H09172006A JP 8309271 A JP8309271 A JP 8309271A JP 30927196 A JP30927196 A JP 30927196A JP H09172006 A JPH09172006 A JP H09172006A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- pattern
- material layer
- resistant material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 239000012528 membrane Substances 0.000 title claims 2
- 238000000926 separation method Methods 0.000 title claims 2
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000002955 isolation Methods 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 33
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 30
- 230000003647 oxidation Effects 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 18
- 230000001590 oxidative effect Effects 0.000 claims abstract description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims abstract 5
- 239000003963 antioxidant agent Substances 0.000 claims description 37
- 230000003078 antioxidant effect Effects 0.000 claims description 37
- 150000004767 nitrides Chemical class 0.000 claims description 18
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 2
- 241000293849 Cordylanthus Species 0.000 abstract description 10
- 230000000149 penetrating effect Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体素子の製造
方法に係り、特に半導体基板の活性領域の損傷を防止し
つつ、バ−ズビ−ク(bird′s beak)を低減することの
できる半導体素子の素子分離膜の形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a semiconductor capable of reducing bird's beak while preventing damage to an active region of a semiconductor substrate. The present invention relates to a method for forming an element isolation film of an element.
【0002】[0002]
【従来の技術】半導体素子の製造において、素子と素子
を電気的に分離させる素子分離膜の形成方法としては、
一般に局部的酸化(以下、LOCOSという)方式が多
用されている。2. Description of the Related Art In manufacturing a semiconductor element, a method of forming an element isolation film for electrically isolating elements from each other is as follows.
In general, a local oxidation (hereinafter referred to as LOCOS) method is often used.
【0003】LOCOS方式で素子分離膜を形成する場
合には、バ−ズビ−クが発生する問題が生ずる。バ−ズ
ビ−クとは、素子分離膜を形成するための酸化工程にお
いて、酸化原子の一部が活性領域まで浸透することによ
り形成された鳥の嘴状の絶縁体である。半導体素子の高
集積化に伴い、素子間を分離するための分離領域は徐々
に小さくなる。これにより、バ−ズビ−クは素子の高集
積化の邪魔をする大きな要因となる。したがって、バ−
ズビ−クの発生を抑えるための様々な方法が提案されて
いる。When the element isolation film is formed by the LOCOS method, there is a problem that a bird's beak occurs. The bird's beak is a bird's beak-shaped insulator formed by part of oxide atoms penetrating to the active region in the oxidation step for forming the element isolation film. With the high integration of semiconductor devices, the isolation region for isolating the devices is gradually becoming smaller. As a result, the bird's beak becomes a major factor in hindering high integration of the device. Therefore, the bar
Various methods have been proposed for suppressing the occurrence of zubik.
【0004】そのうち、一つの方法は素子分離膜の形成
のための酸化工程において、半導体基板と窒化膜とのス
トレスを緩和するために形成する緩衝膜として、酸化物
の代わりにオキシナイトライドを用いる方法である。One of the methods is to use oxynitride instead of oxide as a buffer film formed to relieve the stress between the semiconductor substrate and the nitride film in the oxidation step for forming the element isolation film. Is the way.
【0005】図1A乃至図1Dは、従来の素子分離膜の
形成方法を説明する断面図である。1A to 1D are sectional views for explaining a conventional method for forming an element isolation film.
【0006】半導体基板10の全面に酸化緩衝用のオキ
シナイトライド膜12を形成した後に、このオキシナイ
トライド膜12上に酸化防止用の窒化膜14を形成する
(図1A参照)。After the oxynitride film 12 for oxidation buffer is formed on the entire surface of the semiconductor substrate 10, a nitride film 14 for oxidation prevention is formed on the oxynitride film 12 (see FIG. 1A).
【0007】次に、素子分離膜が形成される領域、即
ち、不活性領域C上に形成されている窒化膜14を食刻
して、この不活性領域上のオキシナイトライド膜12を
露出させるホ−ル1を有する窒化膜パタ−ン14aを形
成した後に、この窒化膜パタ−ン14aを食刻マスクと
して不活性領域Cのオキシナイトライド膜12を食刻す
ることによりオキシナイトライド膜パタ−ン12aを形
成する(図1B参照)。Next, the region where the element isolation film is formed, that is, the nitride film 14 formed on the inactive region C is etched to expose the oxynitride film 12 on this inactive region. After the nitride film pattern 14a having the holes 1 is formed, the oxynitride film 12 in the inactive region C is etched using the nitride film pattern 14a as an etching mask to form the oxynitride film pattern. Form a horn 12a (see FIG. 1B).
【0008】次いで、結果物の基板を酸化雰囲気に露出
させることにより不活性領域に素子分離膜16を形成す
る(図1C参照)。Next, the resulting substrate is exposed to an oxidizing atmosphere to form an element isolation film 16 in the inactive region (see FIG. 1C).
【0009】図1Dは、半導体基板10上に積層された
物質層(即ち、窒化膜パタ−ン14a(図1C参照)及
びオキシナイトライド膜パタ−ン12a(図1C参
照))を取り除いた後の断面図である。FIG. 1D shows that after the material layers (that is, the nitride film pattern 14a (see FIG. 1C) and the oxynitride film pattern 12a (see FIG. 1C)) stacked on the semiconductor substrate 10 are removed. FIG.
【0010】バ−ズビ−クの発生を低減するため、半導
体基板10と窒化膜14との間にオキシナイトライド膜
を用いる従来の方法によれば、ストレス緩和用の酸化膜
に浸透するバ−ズビ−クの発生を著しく低減できるが、
半導体基板の表面を損傷させることがある。According to the conventional method of using an oxynitride film between the semiconductor substrate 10 and the nitride film 14 in order to reduce the occurrence of bird's beak, a bar that permeates the oxide film for stress relaxation. It is possible to remarkably reduce the occurrence of zubiks,
It may damage the surface of the semiconductor substrate.
【0011】以下、半導体基板の表面を損傷させる原因
を詳しく説明する。オキシナイトライド膜12に対する
窒化膜14の食刻選択比は酸化膜に対する窒化膜の食刻
選択比より低い。したがって、不活性領域のオキシナイ
トライド膜を露出させるために窒化膜14を食刻すると
き(図1B参照)、窒化膜14の下部に形成されている
オキシナイトライド膜も共に取り除かれる。これによ
り、このオキシナイトライド膜の下部の半導体基板(図
1BのA部分)に欠陥が発生する。The cause of damaging the surface of the semiconductor substrate will be described in detail below. The etching selectivity of the nitride film 14 to the oxynitride film 12 is lower than the etching selectivity of the nitride film to the oxide film. Therefore, when the nitride film 14 is etched to expose the oxynitride film in the inactive region (see FIG. 1B), the oxynitride film formed under the nitride film 14 is also removed. As a result, a defect occurs in the semiconductor substrate (A portion in FIG. 1B) below the oxynitride film.
【0012】さらに、素子分離膜16を形成した後に、
素子分離膜を形成するために積層された物質層を取り除
くとき(図1D参照)、オキシナイトライド膜に対する
窒化膜の食刻選択比が低いため、活性領域の半導体基板
(B部分)に欠陥が発生する。Further, after forming the element isolation film 16,
When the material layers stacked to form the device isolation film are removed (see FIG. 1D), the nitride substrate has a low etching selectivity with respect to the oxynitride film, so that the semiconductor substrate (B portion) in the active region has defects. Occur.
【0013】[0013]
【発明が解決しようとする課題】本発明は、上記問題点
に鑑みてなされたものであり、素子分離膜の形成の際の
バ−ズビ−クの発生を低減し、また、半導体基板の表面
の損傷を防止するための半導体素子の素子分離膜の形成
方法を提供することを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above problems, and reduces the occurrence of bird's beak during the formation of an element isolation film, and the surface of a semiconductor substrate. An object of the present invention is to provide a method for forming an element isolation film of a semiconductor element for preventing damage to the semiconductor element.
【0014】[0014]
【課題を解決するための手段】前記目的を達成するため
に本発明による素子分離膜の形成方法は、(a)半導体
基板の不活性領域に隣接する活性領域の縁部に耐酸化性
物質層パタ−ンを形成する工程と、(b)前記不活性領
域に素子分離膜を形成する工程とを含むことを特徴とす
る。In order to achieve the above-mentioned object, a method of forming an element isolation film according to the present invention comprises: (a) an oxidation resistant material layer at an edge of an active region adjacent to an inactive region of a semiconductor substrate. The method is characterized by including a step of forming a pattern and (b) forming an element isolation film in the inactive region.
【0015】本発明において、前記(a)工程は、(a
1)半導体基板の全面に緩衝用の酸化膜を形成し、前記
緩衝用の酸化膜上に酸化防止膜を形成する工程と、(a
2)前記酸化防止膜をパタニングすることにより不活性
領域の前記緩衝用の酸化膜を露出させるホ−ルを有する
酸化防止膜パタ−ンを形成する工程と、(a3)前記ホ
−ルを通して露出された前記緩衝用の酸化膜を湿式食刻
することにより前記酸化防止膜パタ−ンと半導体基板と
の間にアンダ−カットを形成する工程と、(a4)前記
(a3)工程により得られた結果物の基板全面に耐酸化
性物質層を形成する工程と、(a5)前記酸化防止膜パ
タ−ンの上部及び側壁部と不活性領域上に形成された前
記耐酸化性物質層を取り除くことにより前記アンダ−カ
ットに耐酸化性物質層パタ−ンを形成する工程を含むこ
とを特徴とする。In the present invention, the step (a) is
1) a step of forming a buffer oxide film on the entire surface of a semiconductor substrate, and forming an antioxidant film on the buffer oxide film;
2) forming an antioxidant film pattern having holes for exposing the buffer oxide film in the inactive region by patterning the antioxidant film; and (a3) exposing through the hole. The step of forming an undercut between the pattern of the antioxidant film and the semiconductor substrate by wet-etching the buffer oxide film thus formed, (a4) obtained in the step (a3) Forming an oxidation resistant material layer on the entire surface of the resultant substrate, and (a5) removing the oxidation resistant material layer formed on the upper and side walls of the antioxidant film pattern and on the inactive region. The method includes the step of forming an oxidation resistant material layer pattern in the undercut.
【0016】ここで、前記耐酸化性物質層パタ−ンはオ
キシナイトライドよりなることが望ましい。The pattern of the oxidation resistant material layer is preferably made of oxynitride.
【0017】さらに、前記目的を達成するために本発明
による素子分離膜の形成方法は、(a)半導体基板の全
面に緩衝用の酸化膜を形成する工程と、(b)前記緩衝
用の酸化膜上に酸化防止膜を形成する工程と、(c)前
記酸化防止膜をパタニングすることにより不活性領域の
前記緩衝用の酸化膜を露出させるホ−ルを有する酸化防
止膜パタ−ンを形成する工程と、(d)前記ホ−ルを通
して露出された前記緩衝用の酸化膜を湿式食刻すること
により前記酸化防止膜パタ−ンと半導体基板との間にア
ンダ−カットを形成する工程と、(e)前記(d)工程
により得られた結果物の基板全面に耐酸化性物質層を形
成する工程と、(f)前記酸化防止膜パタ−ンの上部及
び側壁部と不活性領域に形成されている前記耐酸化性物
質層を取り除くことにより前記アンダ−カットに耐酸化
性物質層パタ−ンを残す工程と、(g)前記(f)工程
の結果物の基板を酸化雰囲気に露出させることにより前
記不活性領域に素子分離膜を形成する段階とを含むこと
を特徴とする。Further, in order to achieve the above object, the method for forming an element isolation film according to the present invention comprises: (a) a step of forming a buffer oxide film on the entire surface of a semiconductor substrate; and (b) the buffer oxidation. Forming an antioxidant film on the film, and (c) forming an antioxidant film pattern having holes for exposing the buffer oxide film in the inactive region by patterning the antioxidant film. And (d) forming an undercut between the pattern of the antioxidant film and the semiconductor substrate by wet etching the buffer oxide film exposed through the hole. , (E) a step of forming an oxidation resistant material layer on the entire surface of the substrate obtained as a result of the step (d), and (f) an upper portion and sidewalls of the antioxidant pattern and an inactive region. Remove the formed oxidation resistant material layer. And (g) exposing the substrate resulting from the step (f) to an oxidizing atmosphere to form an element isolation film in the inactive region. And a step of performing.
【0018】本発明において、前記(d)工程の後に、
湿式食刻により露出された半導体基板の表面にパッド酸
化膜を形成する段階をさらに含むことが望ましく、前記
パッド酸化膜は20Å〜80Å程度の厚さに形成するこ
とが望ましい。In the present invention, after the step (d),
The method may further include the step of forming a pad oxide film on the surface of the semiconductor substrate exposed by wet etching, and the pad oxide film may be formed to a thickness of about 20Å to 80Å.
【0019】本発明において、前記酸化防止膜は前記緩
衝用の酸化膜に対する食刻選択性に優れる物質、例えば
窒化膜で形成することが望ましい。In the present invention, it is preferable that the antioxidant film is formed of a material having excellent etching selectivity with respect to the buffer oxide film, for example, a nitride film.
【0020】本発明において、前記耐酸化性物質層を部
分的に取り除く前記(f)工程は湿式食刻で行うことが
望ましい。In the present invention, the step (f) of partially removing the oxidation resistant material layer is preferably performed by wet etching.
【0021】本発明において、前記耐酸化性物質層はオ
キシナイトライドよりなることが望ましい。In the present invention, the oxidation resistant material layer is preferably made of oxynitride.
【0022】[0022]
【発明の実施の形態】以下、添付図面に基づいて本発明
の実施の形態を詳しく説明する。Embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
【0023】図2A乃至図2Eは、本発明の第1の実施
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。2A to 2E are sectional views for explaining a method of forming an element isolation film according to the first embodiment of the present invention.
【0024】図2Aは、緩衝用の酸化膜22及び酸化防
止膜24を形成する工程を示す。具体的には、先ず、半
導体基板20の全面に酸化物を成長させることにより緩
衝用の酸化膜22を形成する。その後、緩衝用の酸化膜
22上に窒化物のような耐酸化物質を塗布することによ
り酸化防止膜24を形成する。FIG. 2A shows a step of forming the buffer oxide film 22 and the antioxidant film 24. Specifically, first, an oxide film 22 for buffering is formed by growing an oxide on the entire surface of the semiconductor substrate 20. Then, an antioxidant film 24 such as a nitride is applied on the buffer oxide film 22 to form an antioxidant film 24.
【0025】この工程において、緩衝用の酸化膜22は
160Å程度の厚さに形成することが好ましい。また、
酸化防止膜24は、例えば、化学気相蒸着法により15
00Å程度の厚さに形成することが好ましい。In this step, the buffer oxide film 22 is preferably formed to a thickness of about 160Å. Also,
The antioxidant film 24 is formed, for example, by chemical vapor deposition 15
It is preferably formed to a thickness of about 00Å.
【0026】図2Bは、活性領域と不活性領域との境界
部分にアンダ−カット(UC)を形成する工程を示す。
具体的には、酸化防止膜24を部分的に食刻することに
より、不活性領域(D)上の緩衝用の酸化膜22を露出
させるホ−ル1を有する酸化防止膜パタ−ン24aを形
成する。その後、ホ−ル1を通して露出された緩衝用の
酸化膜22を湿式食刻することにより、酸化防止膜パタ
−ン24aと半導体基板20との間にアンダ−カット
(UC)を形成する。FIG. 2B shows a process of forming an undercut (UC) at the boundary between the active region and the inactive region.
Specifically, by partially etching the antioxidant film 24, an antioxidant film pattern 24a having a hole 1 for exposing the buffer oxide film 22 on the inactive region (D) is formed. Form. Then, the buffer oxide film 22 exposed through the hole 1 is wet-etched to form an undercut (UC) between the antioxidant film pattern 24a and the semiconductor substrate 20.
【0027】本実施の形態では、酸化防止膜24を緩衝
用の酸化膜22に対する食刻選択性に優れる物質(例え
ば、窒化物)で形成し、酸化防止膜を食刻する際に緩衝
用の酸化膜22を食刻阻止層(Stop-layer)として用い
る。したがって、酸化防止膜を食刻する際に、緩衝用の
酸化膜も共に食刻されて半導体基板の表面が損傷される
従来の問題は発生しない。さらに、アンダ−カット(U
C)は、不活性領域(D)と活性領域(不活性領域以外
の領域:E)との境界部分に形成されるが、これは湿式
食刻の際に、不活性領域(D)上の緩衝用の酸化膜が取
り除かれると共に、不活性領域と活性領域との境界部分
に形成されている緩衝用の酸化膜も取り除かれるからで
ある。湿式食刻は周知のように等方性食刻の一種であ
る。In the present embodiment, the antioxidant film 24 is formed of a material having excellent etching selectivity with respect to the buffer oxide film 22 (for example, nitride), and is used as a buffer when the antioxidant film is etched. The oxide film 22 is used as an etch stop layer. Therefore, when etching the antioxidant film, the conventional problem that the buffer oxide film is also etched and the surface of the semiconductor substrate is damaged does not occur. In addition, undercut (U
C) is formed at the boundary between the inactive region (D) and the active region (region other than the inactive region: E), which is formed on the inactive region (D) during wet etching. This is because the oxide film for buffer is removed and the oxide film for buffer formed at the boundary between the inactive region and the active region is also removed. As is well known, wet etching is a type of isotropic etching.
【0028】アンダ−カット(UC)を形成するための
湿式食刻は、例えば、1分当たりの酸化膜の食刻率が1
200Åの緩衝用の酸化食刻液(Buffered Oxide Etcha
nt;BOE)を用いて10秒間行う。このような条件の
工程によれば、アンダ−カット(UC)は約200Å〜
300Å程度の深さ(即ち、図2Bのような横側方向の
長さ)に形成することができる。The wet etching for forming the undercut (UC) has, for example, an etching rate of the oxide film of 1 per minute.
Buffered Oxide Etcha for 200Å buffer
nt; BOE) for 10 seconds. According to the process under such conditions, the undercut (UC) is about 200Å ~
It can be formed to a depth of about 300Å (that is, a lateral length as shown in FIG. 2B).
【0029】図2Cは、アンダ−カット(図2Bの“U
C”参照)が形成された結果物の基板全面に、例えば3
000Å程度の厚さにオキシナイトライドを蒸着するこ
とにより、オキシナイトライド膜26を形成した後の断
面図である。この際、オキシナイトライドは、アンダ−
カットを完全に埋め込むように蒸着すべきである。FIG. 2C shows an undercut ("U" in FIG. 2B).
C ”) is formed on the entire surface of the resultant substrate, for example, 3
FIG. 6 is a cross-sectional view after forming an oxynitride film 26 by depositing oxynitride to a thickness of about 000Å. At this time, the oxynitride is under
It should be deposited to completely fill the cut.
【0030】図2Dは、アンダ−カットにのみオキシナ
イトライド膜が残るように、酸化防止膜パタ−ン24a
の上部及び側壁部と不活性領域上に形成されたオキシナ
イトライド膜を取り除いた後の断面図である。以下で
は、アンダ−カットに残るオキシナイトライド膜のこと
を”埋め込まれた(plugged)オキシナイトライド膜”2
6aと称する。In FIG. 2D, the pattern 24a of the antioxidant film is formed so that the oxynitride film remains only in the undercut.
FIG. 4 is a cross-sectional view after removing the oxynitride film formed on the upper and side walls and the inactive region. In the following, the oxynitride film that remains undercut will be referred to as a "plugged oxynitride film" 2
6a.
【0031】埋め込まれたオキシナイトライド膜26a
は、例えば、1分当たりのオキシナイトライド膜の食刻
率が約60Å〜90Å程度のBOEを用いて湿式食刻を
3分間行うことにより形成される。Embedded oxynitride film 26a
Is formed by performing wet etching for 3 minutes using BOE having an etching rate of the oxynitride film per minute of about 60Å to 90Å.
【0032】図2Eは、図2Dに示す結果物を酸化雰囲
気に露出させることにより不活性領域に素子分離膜28
を形成した後の断面図である。In FIG. 2E, the resultant structure shown in FIG. 2D is exposed to an oxidizing atmosphere to expose the device isolation film 28 in the inactive region.
FIG. 3 is a cross-sectional view after forming a.
【0033】通常のLOCOS方式で素子分離膜を形成
する場合、活性領域に浸透する形状のバ−ズビ−クは、
埋め込まれたオキシナイトライド膜26aにより、その
生成が防止される。これは耐酸化性物質よりなる埋め込
まれたオキシナイトライド膜26aが緩衝用の酸化膜2
2に酸素が浸透することを防止するからである。When the element isolation film is formed by the normal LOCOS method, the bird's beak having a shape penetrating into the active region is
The embedded oxynitride film 26a prevents its formation. This is because the embedded oxynitride film 26a made of an oxidation resistant material is the oxide film 2 for buffering.
This is because oxygen is prevented from penetrating into 2.
【0034】素子分離膜28は、例えば3500Å程度
の厚さに形成する。The element isolation film 28 is formed to have a thickness of, for example, about 3500Å.
【0035】素子分離膜28を形成した後に酸化防止膜
パタ−ン24a(図2参照)を取り除く際に、緩衝用の
酸化膜22は食刻阻止層として用いられる。これは、図
2Bの説明で述べたように、酸化防止膜パタ−ン24a
は、緩衝用の酸化膜22に対する食刻選択性に優れる物
質で形成されているからである。したがって、酸化防止
膜パタ−ンを取り除く際に緩衝用の酸化膜も共に食刻さ
れて半導体基板の表面を損傷させる従来の問題は発生し
ない。When the antioxidant film pattern 24a (see FIG. 2) is removed after the element isolation film 28 is formed, the buffer oxide film 22 is used as an etch stop layer. As described in the description of FIG. 2B, this is the pattern of the antioxidant film 24a.
Is formed of a material having excellent etching selectivity with respect to the buffer oxide film 22. Therefore, the conventional problem of damaging the surface of the semiconductor substrate by etching the buffer oxide film when the antioxidant film pattern is removed does not occur.
【0036】図3A乃至図3Eは、本発明の第2の実施
の形態に係る素子分離膜の形成方法を説明する断面図で
ある。3A to 3E are sectional views for explaining a method for forming an element isolation film according to the second embodiment of the present invention.
【0037】本実施の形態では、図2Bを参照して説明
した方法と同様の方法でアンダ−カット(UC)を形成
した後(図3A参照)に、アンダ−カット(UC)と、
酸化防止膜24aにより露出された半導体基板の表面
に、例えば20Å〜80Å程度の厚さを有するパッド酸
化膜30を形成する(図3B参照)。次いで、図2Cを
参照して説明した方法と同様の方法でオキシナイトライ
ド膜26を形成する(図3C参照)。その後、酸化防止
膜パタ−ン24aの上部及び側壁部と不活性領域のパッ
ド酸化膜上に形成されているオキシナイトライド膜を湿
式食刻で取り除いてアンダ−カットに埋め込まれたオキ
シナイトライド膜26bを形成する(図3D参照)。次
いで、図3Dに示す結果物の基板を酸化雰囲気に露出さ
せることにより素子分離膜32を形成する。In this embodiment, after forming an undercut (UC) by the same method as described with reference to FIG. 2B (see FIG. 3A), an undercut (UC) is formed.
A pad oxide film 30 having a thickness of, for example, 20Å to 80Å is formed on the surface of the semiconductor substrate exposed by the antioxidant film 24a (see FIG. 3B). Then, the oxynitride film 26 is formed by a method similar to that described with reference to FIG. 2C (see FIG. 3C). Then, the oxynitride film formed on the upper and side walls of the antioxidant film pattern 24a and the pad oxide film in the inactive region is removed by wet etching and embedded in the undercut. 26b (see FIG. 3D). Next, the element isolation film 32 is formed by exposing the resultant substrate shown in FIG. 3D to an oxidizing atmosphere.
【0038】以上のように、本発明の実施の形態に係る
素子分離膜の形成方法によれば、活性領域と不活性領域
との境界部分にオキシナイトライド膜を形成して素子分
離膜を形成するための酸化工程において、活性領域に形
成されている緩衝用の酸化膜に酸素原子が浸透すること
を防止することにより、バ−ズビ−クの発生を防止する
ことができる。また、酸化防止膜を緩衝用の酸化膜に対
する食刻選択性に優れる物質で形成することにより、半
導体基板の表面損傷も防止することができる。As described above, according to the method of forming the element isolation film of the embodiment of the present invention, the oxynitride film is formed at the boundary between the active region and the inactive region to form the element isolation film. In the oxidization step for preventing the occurrence of bird's beak, it is possible to prevent oxygen atoms from penetrating into the buffer oxide film formed in the active region. Further, by forming the antioxidant film from a material having excellent etching selectivity with respect to the buffer oxide film, surface damage of the semiconductor substrate can be prevented.
【0039】本発明は、上記の特定の実施の形態に限定
されず、本発明の属する技術分野における通常の知識を
持つ者により様々な変形が可能なのは明らかである。The present invention is not limited to the above specific embodiments, and it is obvious that various modifications can be made by a person having ordinary knowledge in the technical field to which the present invention belongs.
【0040】[0040]
【発明の効果】本発明に拠れば、素子分離膜の形成の際
のバ−ズビ−クの発生を低減し、また、半導体基板の表
面の損傷を防止することができる。According to the present invention, it is possible to reduce the occurrence of bird's beak at the time of forming the element isolation film and prevent damage to the surface of the semiconductor substrate.
【0041】[0041]
【図1A】FIG. 1A
【図1B】FIG. 1B
【図1C】[FIG. 1C]
【図1D】従来の素子分離膜の形成方法を説明する断面
図である。FIG. 1D is a cross-sectional view illustrating a conventional method for forming an element isolation film.
【図2A】FIG. 2A
【図2B】FIG. 2B
【図2C】FIG. 2C
【図2D】[Fig. 2D]
【図2E】本発明の第1の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。FIG. 2E is a cross-sectional view illustrating the method for forming the element isolation film according to the first embodiment of the invention.
【図3A】FIG. 3A
【図3B】FIG. 3B
【図3C】FIG. 3C
【図3D】[Fig. 3D]
【図3E】本発明の第2の実施の形態に係る素子分離膜
の形成方法を説明するための断面図である。FIG. 3E is a sectional view illustrating the method for forming the element isolation film according to the second embodiment of the invention.
1 ホール 10 半導体基板 12 オキシナイトライド膜 12a オキシナイトライド膜パターン 14 窒化膜 14a 窒化膜パターン 20 半導体基板 22 酸化膜 24 酸化防止膜 24a 酸化防止膜パターン 26,26b オキシナイトライド膜 30 パッド酸化膜 1 hole 10 semiconductor substrate 12 oxynitride film 12a oxynitride film pattern 14 nitride film 14a nitride film pattern 20 semiconductor substrate 22 oxide film 24 antioxidant film 24a antioxidant film pattern 26, 26b oxynitride film 30 pad oxide film
───────────────────────────────────────────────────── フロントページの続き (72)発明者 申賢哲 大韓民国ソウル特別市松坡区文井洞103− 23番地 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Satoshi Shin, 103-23 Bunjeong-dong, Songpa-gu, Seoul, Republic of Korea
Claims (10)
る活性領域の縁部に耐酸化性物質層パタ−ンを形成する
工程と、 (b)前記不活性領域に素子分離膜を形成する工程と、 を含むことを特徴とする半導体素子の素子分離膜の形成
方法。1. A step of: (a) forming a pattern of an oxidation resistant material layer on an edge of an active region adjacent to an inactive region of a semiconductor substrate; and (b) forming an element isolation film on the inactive region. A method of forming an element isolation film of a semiconductor element, comprising:
該緩衝用の酸化膜上に酸化防止膜を形成する工程と、 (a2)前記酸化防止膜をパタニングすることにより、
不活性領域上の前記緩衝用の酸化膜を露出させるホ−ル
を有する酸化防止膜パタ−ンを形成する工程と、 (a3)前記ホ−ルを通して、露出した前記緩衝用の酸
化膜を湿式食刻することにより、前記酸化防止膜パタ−
ンと半導体基板との間にアンダ−カットを形成する工程
と、 (a4)前記(a3)工程により得られた結果物の基板
全面に耐酸化性物質層を形成する工程と、 (a5)前記酸化防止膜パタ−ンの上部及び側壁部と不
活性領域上に形成された前記耐酸化性物質層を取り除く
ことにより、前記アンダ−カットに耐酸化性物質層パタ
−ンを形成する工程と、 を含むことを特徴とする請求項1に記載の半導体素子の
素子分離膜の形成方法。2. The step (a) comprises: (a1) forming a buffer oxide film on the entire surface of the semiconductor substrate,
A step of forming an antioxidant film on the buffer oxide film, and (a2) by patterning the antioxidant film,
Forming an anti-oxidation film pattern having holes for exposing the buffer oxide film on the inactive region; and (a3) wet the exposed buffer oxide film through the holes. By etching, the antioxidant film pattern
A step of forming an undercut between the semiconductor substrate and the semiconductor substrate; (a4) a step of forming an oxidation resistant material layer on the entire surface of the substrate obtained as a result of the step (a3); A step of forming an oxidation resistant material layer pattern in the undercut by removing the oxidation resistant material layer formed on the upper and side wall portions and the inactive region of the antioxidant film pattern; The method for forming an element isolation film of a semiconductor element according to claim 1, further comprising:
イトライドよりなることを特徴とする請求項1に記載の
半導体素子の素子分離膜の形成方法。3. The method of claim 1, wherein the pattern of the oxidation resistant material layer is made of oxynitride.
膜を形成する工程と、 (b)前記緩衝用の酸化膜上に酸化防止膜を形成する工
程と、 (c)前記酸化防止膜をパタニングすることにより、不
活性領域の前記緩衝用の酸化膜を露出させるホ−ルを有
する酸化防止膜パタ−ンを形成する工程と、 (d)前記ホ−ルを通して、露出した前記緩衝用の酸化
膜を湿式食刻することにより、前記酸化防止膜パタ−ン
と半導体基板との間にアンダ−カットを形成する工程
と、 (e)前記(d)工程により得られた結果物の基板全面
に耐酸化性物質層を形成する工程と、 (f)前記酸化防止膜パタ−ンの上部及び側壁部と不活
性領域上に形成された前記耐酸化性物質層を取り除くこ
とにより、前記アンダ−カットに耐酸化性物質層パタ−
ンを残す工程と、 (g)前記(f)工程の結果物の基板を酸化雰囲気に露
出させることにより、前記不活性領域に素子分離膜を形
成する工程と、 を含むことを特徴とする半導体素子の素子分離膜の形成
方法。4. (a) forming a buffer oxide film on the entire surface of the semiconductor substrate; (b) forming an antioxidant film on the buffer oxide film; and (c) preventing the oxidation. Patterning the film to form an antioxidant film pattern having holes for exposing the buffer oxide film in the inactive region; and (d) exposing the buffer through the holes. A step of forming an undercut between the anti-oxidation film pattern and the semiconductor substrate by wet etching an oxide film for use in etching, and (e) the resulting product obtained in the step (d). A step of forming an oxidation resistant material layer on the entire surface of the substrate, and (f) removing the oxidation resistant material layer formed on the upper and side walls of the anti-oxidation film pattern and the inactive region, Under-cut oxidation resistant material layer pattern
A step of leaving an element isolation film in the inactive region by exposing the substrate resulting from the step (f) to an oxidizing atmosphere. Method for forming element isolation film of element.
露出された半導体基板の表面にパッド酸化膜を形成する
工程をさらに含むことを特徴とする請求項4に記載の半
導体素子の素子分離膜の形成方法。5. The device according to claim 4, further comprising the step of forming a pad oxide film on the surface of the semiconductor substrate exposed by wet etching after the step (d). Method for forming separation membrane.
度の厚さに形成することを特徴とする請求項5に記載の
半導体素子の素子分離膜の形成方法。6. The method of claim 5, wherein the pad oxide film is formed to a thickness of about 20Å to 80Å.
に対する食刻選択性に優れる物質で形成することを特徴
とする請求項4に記載の半導体素子の素子分離膜の形成
方法。7. The method of claim 4, wherein the antioxidant film is formed of a material having a high etching selectivity with respect to the buffer oxide film.
を特徴とする請求項7に記載の半導体素子の素子分離膜
の形成方法。8. The method of forming an element isolation film of a semiconductor device according to claim 7, wherein the oxidation prevention film is formed of a nitride film.
前記(f)工程は、湿式食刻で行うことを特徴とする請
求項4に記載の半導体素子の素子分離膜の形成方法。9. The method of claim 4, wherein the step (f) of partially removing the oxidation resistant material layer is performed by wet etching.
イドよりなることを特徴とする請求項4に記載の半導体
素子の素子分離膜の形成方法。10. The method of claim 4, wherein the oxidation resistant material layer is made of oxynitride.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044268A KR0165483B1 (en) | 1995-11-28 | 1995-11-28 | Method for forming isolation on a semiconductor device |
KR95-44268 | 1995-11-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09172006A true JPH09172006A (en) | 1997-06-30 |
Family
ID=19436057
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8309271A Withdrawn JPH09172006A (en) | 1995-11-28 | 1996-11-20 | Formation of device separation membrane of semiconductor element |
Country Status (2)
Country | Link |
---|---|
JP (1) | JPH09172006A (en) |
KR (1) | KR0165483B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100440266B1 (en) * | 1997-12-31 | 2004-09-18 | 주식회사 하이닉스반도체 | Method for forming field oxide layer of semiconductor device to improve characteristic of gate electrode and reduce leakage current |
-
1995
- 1995-11-28 KR KR1019950044268A patent/KR0165483B1/en not_active IP Right Cessation
-
1996
- 1996-11-20 JP JP8309271A patent/JPH09172006A/en not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR970030643A (en) | 1997-06-26 |
KR0165483B1 (en) | 1999-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0687003B1 (en) | Local oxidation of silicon with sidewall masked isolation process | |
JPH0645321A (en) | Manufacture of oxide isolation region | |
JPH08293541A (en) | Element separation method for semiconductor device | |
US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
EP0424018A2 (en) | Integrated circuit field isolation process | |
JPH09172006A (en) | Formation of device separation membrane of semiconductor element | |
JPH07211710A (en) | Formation of element isolating film in semiconductor device | |
US5714414A (en) | Semiconductor processing method of forming field isolation oxide relative to a semiconductor substrate | |
US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
JP2722518B2 (en) | Method for manufacturing semiconductor device | |
US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
US6171938B1 (en) | Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening | |
JPH09232304A (en) | Locos isolation method of semiconductor device | |
US6465326B2 (en) | Methods of forming field oxide and active area regions on a semiconductor substrate | |
KR100303438B1 (en) | Device isolation method of semiconductor device | |
KR100196422B1 (en) | Method for forming an element isolation region in a semiconductor device | |
EP0687001B1 (en) | Device isolation method for a semiconductor device | |
JPH1070186A (en) | Method of forming element isolation film of semiconductor device | |
KR100419877B1 (en) | Isolation method of semiconductor device | |
KR100190053B1 (en) | Method for forming an element isolation region in a semiconductor device | |
KR950012543B1 (en) | Method of forming field oxide in semiconductor device | |
KR20000065984A (en) | method of trench isolation in semiconductor device | |
KR100223758B1 (en) | Method of forming a device isolation film of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |