JPH09167847A - Manufacture of semiconductor pressure sensor - Google Patents

Manufacture of semiconductor pressure sensor

Info

Publication number
JPH09167847A
JPH09167847A JP34759495A JP34759495A JPH09167847A JP H09167847 A JPH09167847 A JP H09167847A JP 34759495 A JP34759495 A JP 34759495A JP 34759495 A JP34759495 A JP 34759495A JP H09167847 A JPH09167847 A JP H09167847A
Authority
JP
Japan
Prior art keywords
diaphragm
silicon
recess
oxide film
pressure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34759495A
Other languages
Japanese (ja)
Inventor
Yoshiharu Yoshii
義治 芳井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Japan Ltd
Original Assignee
Nippon Motorola Ltd
Motorola Japan Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Motorola Ltd, Motorola Japan Ltd filed Critical Nippon Motorola Ltd
Priority to JP34759495A priority Critical patent/JPH09167847A/en
Publication of JPH09167847A publication Critical patent/JPH09167847A/en
Pending legal-status Critical Current

Links

Landscapes

  • Measuring Fluid Pressure (AREA)
  • Pressure Sensors (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable a diaphragm to be restrained from being deformed and set uniform in thickness when it is formed through such a manner that two silicon substrates are pasted together, one of the silicon substrates is ground and polished for the formation of a diaphragm and to lessen stress applied to the diaphragm in a thermal treatment process where a pressure detector and a peripheral circuit are formed on a silicon substrate after the diaphragm is formed. SOLUTION: A silicon oxide film 4 is formed on the surface of a first silicon substrate 1 where a recess 11 is previously formed, and then the silicon oxide film 4 is removed from the surface of the substrate 1 other than the recess 11 by etching. By this setup, when the substrates 1 and 2 are pasted together, a cavity 12 is filled up with the silicon oxide film 4, so that a diaphragm 3 is less deformed when the silicon substrate 2 is ground and polished, and a pressure change is lessened in a thermal treatment process. Lastly, the silicon oxide film 4 is removed when a hole is bored in the first silicon substrate 1.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、例えばダイアフラ
ムの歪みを検出することにより圧力や加速度を検出する
半導体圧力センサの製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor pressure sensor which detects pressure and acceleration by detecting strain of a diaphragm, for example.

【0002】[0002]

【従来の技術】半導体圧力センサとして、半導体基板を
局所的に薄層化してダイアフラムを形成し、このダイア
フラムの表面側にピエゾ素子などの圧力検出素子を形成
し、圧力印加に伴うダイアフラムの歪を圧力検出素子に
よって検出することで圧力を電気信号に変換するものが
知られている。この種の半導体圧力センサを製造する方
法の一つとして、2枚のシリコンウエハを貼り合わせる
方法が知られており、例えば特開平3−68175号公
報に記載されている。
2. Description of the Related Art As a semiconductor pressure sensor, a semiconductor substrate is locally thinned to form a diaphragm, and a pressure detecting element such as a piezo element is formed on the surface side of the diaphragm to prevent the distortion of the diaphragm due to the pressure application. It is known that pressure is converted into an electric signal by detecting with a pressure detecting element. As one of the methods for manufacturing this kind of semiconductor pressure sensor, a method of bonding two silicon wafers is known, and is described in, for example, Japanese Patent Laid-Open No. 3-68175.

【0003】ここでウエハの貼り合わせ技術を利用した
半導体圧力センサの製造方法の一例を図8に示す。先ず
図8(a)に示すように第1のシリコンウエハ1上に凹
部11を形成した後、図8(b)に示すように第2のシ
リコンウエハ2を貼り合わせ、次に第2のシリコン基板
2をグライダで削った後図8(c)に示すように厚さが
例えば10μm程度になるまで研磨してダイアフラム3
を形成する。その後図8(d)に示すように例えばダイ
アフラム3の、端部近傍位置に圧力検出素子31を形成
し、しかる後図8(e)に示すように第1のシリコン基
板1に穴12を開けて凹部11を開口することにより、
ダイアフラム3の両面の差圧を測定する圧力センサが形
成される。
Here, an example of a method for manufacturing a semiconductor pressure sensor using a wafer bonding technique is shown in FIG. First, the recess 11 is formed on the first silicon wafer 1 as shown in FIG. 8A, then the second silicon wafer 2 is bonded as shown in FIG. 8B, and then the second silicon wafer 2 is attached. After shaving the substrate 2 with a glider, the diaphragm 3 is polished to a thickness of about 10 μm as shown in FIG. 8C.
To form After that, as shown in FIG. 8D, for example, the pressure detection element 31 is formed at a position near the end of the diaphragm 3, and then a hole 12 is opened in the first silicon substrate 1 as shown in FIG. 8E. By opening the recess 11 by
A pressure sensor is formed which measures the differential pressure across the diaphragm 3.

【0004】更にまた2枚のシリコン基板の貼り合わせ
を利用した半導体圧力センサの製造方法として、図9
(a)に示すように、表面にエピタキシャル層21を形
成した第2のシリコン基板22を、凹部11を形成した
第1のシリコン基板1の表面に貼り合わせ、図9(b)
に示すように第2のシリコン基板22の例えばポリシリ
コン層23をグラインダで削って薄くし、その後第2の
シリコン基板22を電気化学的にエッチングして薄いエ
ピタキシャル層21を残し(図9(c)参照)、こうし
てダイアフラム3を形成する技術も知られている。
Further, as a method of manufacturing a semiconductor pressure sensor using the bonding of two silicon substrates, FIG.
As shown in FIG. 9A, the second silicon substrate 22 having the epitaxial layer 21 formed on the surface thereof is bonded to the surface of the first silicon substrate 1 having the recess 11 formed therein, and FIG.
As shown in FIG. 9, for example, the polysilicon layer 23 of the second silicon substrate 22 is ground and thinned by a grinder, and then the second silicon substrate 22 is electrochemically etched to leave a thin epitaxial layer 21 (see FIG. )), A technique for forming the diaphragm 3 in this manner is also known.

【0005】[0005]

【発明が解決しようとする課題】しかしながら図8に示
す方法は、研削・研磨工程において第2のシリコン基板
2が薄くなると、ダイアフラム3に相当する部分が図1
0に示すように凹部11内に食い込んで湾曲して変形し
てしまうので、最終的にダイアフラム3が凸凹になり、
従って厚さを均一に作成するのが困難であり、高精度な
圧力検出を行うことが難しい。
However, in the method shown in FIG. 8, when the second silicon substrate 2 becomes thin in the grinding / polishing process, the portion corresponding to the diaphragm 3 is changed to the one shown in FIG.
As shown in 0, it bites into the concave portion 11 to be curved and deformed, so that the diaphragm 3 finally becomes uneven,
Therefore, it is difficult to make the thickness uniform, and it is difficult to perform highly accurate pressure detection.

【0006】更に第2のシリコン基板2上に圧力検出素
子や周辺回路を作成するための製造プロセス例えば拡散
工程においてシリコン基板が高温に加熱され、キャビテ
ィ内部の圧力が大きく変化し、図11に示すようにシリ
コンの流動ストレス(塑性変形に至る限界の応力)は温
度上昇と共に急激に減少することから、ダイアフラムに
加わる応力が塑性変形の領域に入ってしまい、ダイアフ
ラムが塑性変形を引き起こすことがある。特に今後圧力
検出について高精度化が要求されることから、ダイアフ
ラムの厚さのばらつきや温度変化による出力信号の変動
を補償するために、CMOS回路を圧力検出素子を同一
チップ内に作成することが検討されており、この場合ウ
エルの作成工程時に基板が1200℃もの高温に加熱さ
れることから、ダイアフラムが塑性変形を起こしやすく
なっていく。この塑性変形はダイアフラム上のシリコン
に結晶欠陥を生じさせることが本発明者等の実験により
明らかになっており、こうした結晶欠陥はダイアフラム
の破壊強度を弱めたり(降伏点が下がる)、長期間の使
用における機械的強度の信頼性が低下する。
Further, in the manufacturing process for forming the pressure detecting element and the peripheral circuit on the second silicon substrate 2, for example, in the diffusion step, the silicon substrate is heated to a high temperature, and the pressure inside the cavity is largely changed, as shown in FIG. As described above, the flow stress of silicon (the stress at the limit leading to plastic deformation) sharply decreases as the temperature rises, so the stress applied to the diaphragm may enter the region of plastic deformation, and the diaphragm may cause plastic deformation. In particular, since high precision is required for pressure detection in the future, a CMOS circuit may be formed in the same chip as a pressure detection element in order to compensate for fluctuations in output signal due to variations in diaphragm thickness and temperature changes. In this case, since the substrate is heated to a high temperature of 1200 ° C. during the well forming process, the diaphragm is likely to be plastically deformed. It has been clarified by experiments by the present inventors that this plastic deformation causes crystal defects in silicon on the diaphragm. Such crystal defects weaken the fracture strength of the diaphragm (lower the yield point), The reliability of mechanical strength in use is reduced.

【0007】一方図7に示すように電気化学的にエッチ
ングする手法によれば、ダイアフラムの作成中に機械的
研磨のような大きな圧力は加わらないのでダイアフラム
を均一な厚さに作成することができる利点がある。しか
しながらこの方法は第2のシリコン基板にエピタキシャ
ル層を形成しなければならないので基板の制作費用が増
々高価になり、結局半導体圧力センサの価格が高くなっ
てしまう。更にまだダイアフラム上に圧力検出素子や周
辺回路を作成するときの上述の高温プロセスにおける問
題は残ったままである。
On the other hand, according to the method of electrochemically etching as shown in FIG. 7, a large pressure such as mechanical polishing is not applied during the formation of the diaphragm, so that the diaphragm can be formed to have a uniform thickness. There are advantages. However, in this method, since the epitaxial layer must be formed on the second silicon substrate, the manufacturing cost of the substrate becomes higher and higher, and the cost of the semiconductor pressure sensor eventually increases. Furthermore, the above-mentioned problems in the high temperature process in forming the pressure sensing element and the peripheral circuit on the diaphragm still remain.

【0008】本発明はこのような事情の下になされたも
のであり、その目的は、ダイアフラムの機械的信頼性を
向上することのできる半導体圧力センサの製造方法を提
供することにある。また本発明の他の目的は、研削・研
磨によりダイアフラムを作成してもダイアフラムの変形
が少ない半導体圧力センサの製造方法を提供することに
ある。
The present invention has been made under such circumstances, and an object thereof is to provide a method of manufacturing a semiconductor pressure sensor which can improve the mechanical reliability of the diaphragm. Another object of the present invention is to provide a method of manufacturing a semiconductor pressure sensor in which the diaphragm is less deformed even if the diaphragm is formed by grinding and polishing.

【0009】[0009]

【課題を解決するための手段】請求項1の発明は、第1
の半導体基板にダイアフラム用の凹部を形成する工程
と、前記凹部を埋め込み物質により埋め込む工程と、前
記第1の半導体基板の凹部が形成された面に第2の半導
体基板を張り合わせる工程と、前記第1の半導体基板ま
たは第2の半導体基板の一方の厚さを薄くしてダイアフ
ラムを形成する工程と、前記ダイアフラムに圧力検出素
子を形成する工程と、前記第1の半導体基板または第2
の半導体基板の他方側から穴を開けて前記凹部を開口
し、この穴を通じて凹部内の埋め込み物質を除去する工
程と、を含むことを特徴とする。
According to the first aspect of the present invention, there is provided the following:
Forming a concave portion for a diaphragm in the semiconductor substrate, filling the concave portion with a filling material, bonding a second semiconductor substrate to the concave surface of the first semiconductor substrate, Thinning one of the first semiconductor substrate and the second semiconductor substrate to form a diaphragm; forming a pressure detection element on the diaphragm; and the first semiconductor substrate or the second semiconductor substrate.
A hole is opened from the other side of the semiconductor substrate to open the recess, and the filling material in the recess is removed through the hole.

【0010】請求項2の発明は、請求項1記載の発明に
おいて、凹部を埋め込む工程は、第1の半導体基板の凹
部が形成されている面に薄膜を形成する工程と、前記凹
部に対応する薄膜の上にマスクを形成して他の領域の薄
膜を除去し、これにより凹部内に薄膜を残す工程と、を
含むことを特徴とする。
According to a second aspect of the invention, in the invention of the first aspect, the step of filling the recess corresponds to the step of forming a thin film on the surface of the first semiconductor substrate on which the recess is formed, and the recess. Forming a mask on the thin film to remove the thin film in other regions, thereby leaving the thin film in the recess.

【0011】[0011]

【発明の実施の形態】図1及び図2は本発明の実施の形
態に係る製造工程を示す工程図である。なお図6と同一
部分については同一符号を付してある。この実施の形態
においては先ず図1(a)に示すように第1の半導体基
板である第1のシリコン基板1の表面に例えば深さ1〜
2μm、縦横500μm×500μmのキャビィティと
なる凹部(トレンチ)11を形成し、次いで図1(b)
に示すように例えばCVD(化学的気相堆積法)により
第1のシリコン基板1の表面に凹部11の深さよりもわ
ずかに薄いシリコン酸化膜(SiO2 膜)4を形成す
る。その後図1(c)に示すように凹部11のシリコン
酸化膜4上にレジストマスク5を形成し、例えばフッ酸
を用いたウエットエッチングにより凹部11内のシリコ
ン酸化膜4を残してそれ以外のシリコン酸化膜4を除去
し、更にレジストマスク5を除去する。
1 and 2 are process drawings showing a manufacturing process according to an embodiment of the present invention. The same parts as those in FIG. 6 are designated by the same reference numerals. In this embodiment, first, as shown in FIG. 1A, for example, a depth of 1 to 1 is formed on the surface of a first silicon substrate 1 which is a first semiconductor substrate.
A concave portion (trench) 11 having a cavity size of 2 μm and a length and width of 500 μm × 500 μm is formed, and then FIG.
As shown in FIG. 5, a silicon oxide film (SiO 2 film) 4 slightly thinner than the depth of the recess 11 is formed on the surface of the first silicon substrate 1 by, for example, CVD (Chemical Vapor Deposition). After that, as shown in FIG. 1C, a resist mask 5 is formed on the silicon oxide film 4 in the recess 11, and the silicon oxide film 4 in the recess 11 is left by leaving the silicon oxide film 4 in the recess 11 by wet etching using, for example, hydrofluoric acid. The oxide film 4 is removed, and then the resist mask 5 is removed.

【0012】こうすることにより図1(d)に示すよう
に凹部11の内部はシリコン酸化膜4により満たされ
る。シリコン酸化膜4は本発明でいう埋め込み物質に相
当するものであるが、この埋め込み物質としてはシリコ
ン中に拡散するものでなければ他の物質例えばシリコン
ナイトライドなどでもよい。シリコン酸化膜4の厚さ
は、凹部11の深さが例えば1μmであるとするとそれ
よりも例えば1000オングストローム程度薄く形成さ
れるが、このように若干薄くする理由は、シリコン酸化
膜4が凹部11から突出すると、次に述べる基板の貼り
合わせを行うことができなくなるからである。
As a result, the inside of the recess 11 is filled with the silicon oxide film 4 as shown in FIG. 1 (d). The silicon oxide film 4 corresponds to the embedding material in the present invention, but other material such as silicon nitride may be used as the embedding material as long as it does not diffuse into silicon. The thickness of the silicon oxide film 4 is formed, for example, by about 1000 angstroms if the depth of the recess 11 is, for example, 1 μm. The reason for slightly reducing the thickness is that the silicon oxide film 4 is recessed by 11 μm. This is because if they protrude from the substrate, it becomes impossible to bond the substrates described below.

【0013】また図では凹部11は模式的に描いてある
が、凹部11の大きさは既述のように例えば数百μm程
度の大きさとされるので、レジストマスク5を形成する
ときのアライメント誤差は問題ではなく、従ってSiO
2 の埋め込みは容易に実施することができる。そして凹
部11の周縁部ではシリコン酸化膜4との間にわずかな
空隙ができるが、この空隙に比べて凹部11が十分大き
いので、シリコン酸化膜4により凹部11内の体積の少
なくとも4/5程度以上は満たされている。
Although the recess 11 is schematically illustrated in the drawing, since the size of the recess 11 is, for example, about several hundreds of μm as described above, an alignment error when the resist mask 5 is formed. Is not a problem, so SiO
The embedding of 2 can be easily implemented. A slight gap is formed between the concave portion 11 and the silicon oxide film 4. However, since the concave portion 11 is sufficiently larger than this gap, the silicon oxide film 4 causes at least about 4/5 of the volume of the concave portion 11. The above is satisfied.

【0014】その後図2(a)に示すように第1のシリ
コン基板1の表面に第2のシリコン基板2を貼り合わ
せ、グラインダで第2のシリコン基板2を研削してある
程度薄くした後(図2(b)参照)、更に研磨して凹部
11上即ちダイアフラムを形成するためのキャビティ1
3上に例えば厚さ10〜20μmのダイアフラム3を形
成する。なお第1及び第2のシリコン基板1、2は、い
ずれも単結晶シリコン基板の表面に例えば厚さ1000
オングストローム程度のシリコン酸化膜が形成されたも
のが用いられている。この図示しないシリコン酸化膜と
埋め込み用のシリコン酸化膜4とは、性状が異なるため
ウエットエッチングによりシリコン酸化膜4のみを除去
することができる。
After that, as shown in FIG. 2A, the second silicon substrate 2 is attached to the surface of the first silicon substrate 1, and the second silicon substrate 2 is ground by a grinder to be thinned to some extent (see FIG. 2 (b)), and a cavity 1 for further polishing to form a recess 11 or a diaphragm.
A diaphragm 3 having a thickness of 10 to 20 μm is formed on the substrate 3. The first and second silicon substrates 1 and 2 each have a thickness of, for example, 1000 on the surface of the single crystal silicon substrate.
A silicon oxide film having a thickness of about angstrom is used. Since the silicon oxide film (not shown) and the silicon oxide film 4 for filling have different properties, only the silicon oxide film 4 can be removed by wet etching.

【0015】続いて図2(d)に示すようにダイアフラ
ム3上に圧力検出素子31例えばP型ドーパントを2〜
5μm程度拡散してなるピエゾ素子を形成し、更に第2
のシリコン基板2上に、周辺素子例えば圧力検出素子3
1にて検出した圧力に応じた電気信号に対して温度補償
などを行うためのCMOS回路32を形成する。しかる
後図2(e)に示すように第1のシリコン基板1の裏面
側から、例えばフッ酸によるウエットエッチングにより
穴12を開けて凹部11を開口すると共に凹部11内の
シリコン酸化膜4を溶かして穴12を通じて除去し、以
って差圧測定用半導体圧力センサが得られる。
Subsequently, as shown in FIG. 2D, a pressure detecting element 31, for example, a P-type dopant 2 to 2 is formed on the diaphragm 3.
Form a piezo element that is diffused by about 5 μm, and further
On the silicon substrate 2 of the peripheral element, for example, the pressure detecting element 3
A CMOS circuit 32 for performing temperature compensation or the like on the electric signal corresponding to the pressure detected in 1 is formed. After that, as shown in FIG. 2E, a hole 12 is opened from the back surface side of the first silicon substrate 1 by wet etching with hydrofluoric acid to open the recess 11, and the silicon oxide film 4 in the recess 11 is melted. The semiconductor pressure sensor for measuring the differential pressure is obtained by removing it through the hole 12.

【0016】上述の実施の形態によれば、第2のシリコ
ン基板2を研削・研磨してダイアフラム3を形成すると
きにキャビティ13内のシリコン酸化膜4により、キャ
ビティ13内部へのシリコン基板2の湾曲が抑えられ、
ダイアフラム3の厚さの均一性が高くなり、精度の良い
圧力検出ができる。
According to the above-described embodiment, when the second silicon substrate 2 is ground and polished to form the diaphragm 3, the silicon oxide film 4 in the cavity 13 causes the silicon substrate 2 to enter the cavity 13. Curvature is suppressed,
The uniformity of the thickness of the diaphragm 3 becomes high, and accurate pressure detection can be performed.

【0017】そして圧力検出素子31や周辺回路32を
形成するための熱プロセス例えば拡散工程中において
は、以下のメカニズムによりダイアフラム3の応力が緩
和される。即ち図3(a)に示すようにキャビティ13
内がシリコン酸化膜4で満たされていない場合、キャビ
ティ13内の体積をV1とすると、高温になってキャビ
ティ13内の気体が膨張してΔVだけ体積が増える。一
方図3(b)に示すようにキャビティ13内がシリコン
酸化膜4で満たされている場合、キャビティ13内の体
積をV2とすると、同様に高温になったときの体積の増
加分は、ダイアフラム3の湾曲の程度はほとんど同じな
のでΔVとして表せる。キャビティ13内の圧力は温度
上昇により高くなるが、既述したようにV2はV1の1
/5程度よりも小さいため、体積の増える割合は、シリ
コン酸化膜4が存在する場合(ΔV/V2)の方が存在
しない場合(ΔV/V1)よりも大きい。このことはシ
リコン酸化膜4でキャビティ13内を満たすことにより
温度変化に対する圧力変化が小さくなることを意味す
る。これを式で表すと、ボイルシャルルの式 PV=n
RTを微分し、整理すると次式になる。 ΔP・V+P・ΔV=nR・ΔT …(1) ΔP=nR・ΔT/V−P・ΔV/V …(2) 即ち(2)式からVが小さい程圧力変化が小さいことが
分かる。このようにキャビティ13内の圧力変化が小さ
いとダイアフラム3にかかる応力を緩和することができ
る。
During the thermal process for forming the pressure detecting element 31 and the peripheral circuit 32, for example, the diffusion process, the stress of the diaphragm 3 is relaxed by the following mechanism. That is, as shown in FIG.
If the inside of the cavity 13 is not filled with the silicon oxide film 4, and the volume inside the cavity 13 is set to V1, the gas inside the cavity 13 expands and the volume increases by ΔV. On the other hand, in the case where the cavity 13 is filled with the silicon oxide film 4 as shown in FIG. 3B, if the volume inside the cavity 13 is V2, the increase in volume when the temperature becomes high is similar to that of the diaphragm. Since the degree of curvature of 3 is almost the same, it can be expressed as ΔV. Although the pressure inside the cavity 13 rises due to the temperature rise, V2 is 1 of V1 as described above.
Since it is smaller than about / 5, the volume increase rate is larger when the silicon oxide film 4 is present (ΔV / V2) than when it is not present (ΔV / V1). This means that filling the cavity 13 with the silicon oxide film 4 reduces the pressure change with respect to the temperature change. This can be expressed by a formula: Boyle-Charle's formula PV = n
Differentiating RT and rearranging it gives the following equation. ΔP · V + P · ΔV = nR · ΔT (1) ΔP = nR · ΔT / VP−ΔV / V (2) That is, it can be seen from Equation (2) that the smaller V is, the smaller the pressure change is. In this way, if the pressure change in the cavity 13 is small, the stress applied to the diaphragm 3 can be relieved.

【0018】500μm角の矩形ダイアフラムについ
て、シリコンの流動ストレス(塑性変形を起こす限界応
力)とダイアフラム上の応力との温度依存性を図4に示
す。□を結ぶ線(流動ストレス)で囲まれた領域NG及
び■を結ぶ線で囲まれた領域NGは、夫々キャビティ内
部が正圧の場合及び負圧の場合の塑性変形領域であり、
熱処理工程においてダイアフラムの応力がこの領域NG
内にかからないことが必要である。
FIG. 4 shows the temperature dependence of the flow stress of silicon (critical stress that causes plastic deformation) and the stress on the diaphragm for a 500 μm square rectangular diaphragm. A region NG surrounded by a line connecting □ (flow stress) and a region NG surrounded by a line connecting ■ are plastic deformation regions when the inside of the cavity is under positive pressure and under negative pressure, respectively.
In the heat treatment process, the stress of the diaphragm is
It is necessary not to get inside.

【0019】従来の方法では、○で示すように負圧側の
領域NGにかからないようにキャビティ内の圧力を調整
した場合(シリコン基板を貼り合わせたときのキャビテ
ィ内圧力Poを0.212atmとした)、温度約11
70℃以上になると正圧側の領域NGにかかってしま
い、この例では理論上熱処理温度の上限が約1170℃
となる。またPoを0.23atmにすると、●で示す
ように約1080℃を越えると正圧側の領域NGにかか
ってしまい、わずかPoが0.02atm程度ずれただ
けで熱プロセス温度の上限が1170℃から1080℃
もの温度になってしまい、熱プロセスが相当制限されて
しまう。
In the conventional method, when the pressure in the cavity is adjusted so as not to reach the negative pressure side region NG as indicated by ◯ (the pressure Po in the cavity when the silicon substrates are bonded together is 0.212 atm). , Temperature about 11
When the temperature exceeds 70 ° C., the region NG on the positive pressure side is affected, and in this example, the theoretical upper limit of the heat treatment temperature is about 1170 ° C.
Becomes Further, when Po is 0.23 atm, as shown by ●, when it exceeds about 1080 ° C., it is applied to the region NG on the positive pressure side, and the upper limit of the thermal process temperature is changed from 1170 ° C. only by slightly shifting Po by about 0.02 atm. 1080 ° C
The temperature becomes too high and the thermal process is considerably limited.

【0020】これに対し本発明によればPoを0.2a
tmに設定した場合▲で示すように1300℃付近まで
熱プロセスが可能であり、通常1200℃を最高温度と
するいかなる半導体プロセスにも対応可能となり、例え
ばCMOS回路のウエルを作成することが可能となる。
なお×で示す特性はPoを0.24atmに設定した場
合であり、多少Poの設定がずれてもかなり高温まで熱
プロセスが可能になることがわかる。
On the other hand, according to the present invention, Po is 0.2a
When set to tm, a thermal process can be performed up to around 1300 ° C. as indicated by ▲, and any semiconductor process whose maximum temperature is usually 1200 ° C. can be supported. For example, a well of a CMOS circuit can be formed. Become.
The characteristic indicated by x is when Po is set to 0.24 atm, and it can be seen that the thermal process can be performed to a considerably high temperature even if the setting of Po is slightly deviated.

【0021】またキャビティ内にシリコン酸化膜が存在
するのでキャビティ内を負圧にしても、シリコン酸化膜
の高さを調整しておくことによりダイアフラムのキャビ
ティ内側への湾曲は抑えられるので、この点からも従来
方法に比べて有利である。このように上述の実施の形態
では、熱プロセスの温度範囲が広がるが、このことはダ
イアフラムに加わる応力が緩和されることでもあり、従
ってダイアフラムの機械的信頼性が向上すると共に、ダ
イアフラムをより一層薄くすることが可能であり、高感
度な圧力センサを作成できる。
Further, since the silicon oxide film exists in the cavity, even if the pressure in the cavity is negative, the height of the silicon oxide film can be adjusted to prevent the diaphragm from being curved inward. Therefore, it is more advantageous than the conventional method. As described above, in the above-described embodiment, the temperature range of the thermal process is widened, which also means that the stress applied to the diaphragm is relaxed, thus improving the mechanical reliability of the diaphragm and further improving the diaphragm. The pressure sensor can be made thin and can be made with high sensitivity.

【0022】以上において本発明は、第2のシリコン基
板2を研削・研磨する代りに第1のシリコン基板1を研
削・研磨してダイアフラムを形成し、第2のシリコン基
板2側から穴を開けてキャビティを開口するようにして
もよい。また本発明は機械的にシリコン基板を薄層化す
る代りに従来技術の項でも述べた如く電気化学的に研磨
する手法を用いてもよい。
In the above, according to the present invention, instead of grinding / polishing the second silicon substrate 2, the first silicon substrate 1 is ground / polished to form a diaphragm, and a hole is opened from the second silicon substrate 2 side. You may make it open a cavity. In the present invention, instead of mechanically thinning the silicon substrate, an electrochemical polishing method may be used as described in the section of the prior art.

【0023】更に本発明はピエゾ抵抗型圧力センサに限
らず容量型圧力センサを製造する場合にも適用できる。
図5は容量型圧力センサを示す図であり、シリコン基板
6のダイアフラム61は、先の実施の形態と同様に凹部
62内にシリコン酸化膜を形成し、ダイアフラム61に
圧力検出素子63を形成した後シリコン酸化膜を除去し
たものである。この容量型圧力センサは、シリコン基板
6にガラス基板7を貼り付けて構成され、減圧領域をな
すキャビティ71の容量変化を金属層72及び圧力検出
素子63により検出するものである。
Furthermore, the present invention is applicable not only to the piezoresistive pressure sensor but also to the production of a capacitive pressure sensor.
FIG. 5 is a diagram showing a capacitive pressure sensor. As for the diaphragm 61 of the silicon substrate 6, a silicon oxide film is formed in the recess 62 and the pressure detection element 63 is formed in the diaphragm 61 as in the previous embodiment. The latter silicon oxide film is removed. This capacitive pressure sensor is configured by adhering a glass substrate 7 to a silicon substrate 6, and detects a capacitance change of a cavity 71 forming a reduced pressure area by a metal layer 72 and a pressure detection element 63.

【0024】なお本発明の半導体圧力センサとは、圧力
検出素子からの電気信号に基づいて加速度を求める加速
度センサも含むものである。図6は加速度センサを製造
する工程の一例を示し、この例では、ダイアフラム3上
に例えばピエゾ抵抗素子よりなる圧力検出素子31を形
成した後、ダイアフラム3上に、切り込み領域S以外の
部分をマスク8で覆い(図6(a))、次いで切り込み
領域Sをエッチングし(図6(b))、凹部11内のシ
リコン酸化膜4を切り込み領域から除去する。こうして
図7に示すように、いわば片持ちのダイアフラム3の支
持部分に圧力検出素子31を設けてなる、加速度センサ
が得られる。加速度は、上下方向の加速度によりダイア
フラム3が上下することで支持部分にストレスが生じ、
これが圧力検出素子31により電気信号に変換されて検
出される。
The semiconductor pressure sensor of the present invention also includes an acceleration sensor for obtaining acceleration based on an electric signal from the pressure detecting element. FIG. 6 shows an example of a process for manufacturing the acceleration sensor. In this example, after forming the pressure detection element 31 made of, for example, a piezoresistive element on the diaphragm 3, a portion other than the cut region S is masked on the diaphragm 3. 8 (FIG. 6A), and then the cut region S is etched (FIG. 6B) to remove the silicon oxide film 4 in the recess 11 from the cut region. In this way, as shown in FIG. 7, an acceleration sensor in which the pressure detecting element 31 is provided on the supporting portion of the cantilevered diaphragm 3 is obtained. As for the acceleration, as the diaphragm 3 moves up and down due to the vertical acceleration, stress is generated in the supporting portion,
This is converted into an electric signal by the pressure detection element 31 and detected.

【0025】[0025]

【発明の効果】本発明によれば、圧力検出素子や周辺回
路などを作成するときの熱プロセス時においてダイアフ
ラムの応力が小さいのでダイアフラムの機械的信頼性を
向上することができる。また研削・研磨工程によりダイ
アフラムを形成してもダイアフラムの変形が抑えられ、
厚さの均一化を図れるので、精度良く圧力を検出するこ
とができる。
According to the present invention, since the stress of the diaphragm is small during the thermal process for producing the pressure detecting element, the peripheral circuit, etc., the mechanical reliability of the diaphragm can be improved. Also, even if the diaphragm is formed by the grinding / polishing process, the deformation of the diaphragm is suppressed,
Since the thickness can be made uniform, the pressure can be accurately detected.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示す工程図である。FIG. 1 is a process drawing showing an embodiment of the present invention.

【図2】本発明の実施の形態を示す工程図である。FIG. 2 is a process drawing showing an embodiment of the present invention.

【図3】熱処理工程において従来方法と本発明方法との
凹部内の圧力差を説明するための説明図である。
FIG. 3 is an explanatory diagram for explaining a pressure difference in a concave portion between a conventional method and a method of the present invention in a heat treatment step.

【図4】ダイアフラムの応力と温度との関係を、従来方
法と本発明方法との間で比較して示す特性図である。
FIG. 4 is a characteristic diagram showing the relationship between the stress of a diaphragm and temperature between the conventional method and the method of the present invention.

【図5】本発明方法により製造した容量型半導体圧力セ
ンサを示す説明図である。
FIG. 5 is an explanatory view showing a capacitive semiconductor pressure sensor manufactured by the method of the present invention.

【図6】本発明により加速度センサを製造する場合の工
程を示す工程図である。
FIG. 6 is a process drawing showing a process for manufacturing an acceleration sensor according to the present invention.

【図7】加速度センサを示す概略斜視図である。FIG. 7 is a schematic perspective view showing an acceleration sensor.

【図8】従来の半導体圧力センサの製造方法の一例を示
す工程図である。
FIG. 8 is a process chart showing an example of a conventional method for manufacturing a semiconductor pressure sensor.

【図9】従来の半導体圧力センサの製造方法の他の例を
示す工程図である。
FIG. 9 is a process drawing showing another example of the conventional method for manufacturing a semiconductor pressure sensor.

【図10】ダイアフラムの作成工程においてダイアフラ
ムに凹凸が形成される状態を示す説明図である。
FIG. 10 is an explanatory diagram showing a state in which unevenness is formed on the diaphragm in the diaphragm manufacturing process.

【図11】シリコンの流動ストレスと温度との関係を概
略化して示す概略特性図である。
FIG. 11 is a schematic characteristic diagram schematically showing the relationship between flow stress of silicon and temperature.

【符号の説明】 1 第1のシリコン基板 11 凹部 12 穴 2 第2のシリコン基板 3 ダイアフラム 31 圧力検出素子 4 シリコン酸化膜 5 レジストマスク 6 シリコン基板 61 ダイアフラム 63 圧力検出素子 7 ガラス基板 72 金属層[Explanation of Codes] 1 First Silicon Substrate 11 Recess 12 Hole 2 Second Silicon Substrate 3 Diaphragm 31 Pressure Sensing Element 4 Silicon Oxide Film 5 Resist Mask 6 Silicon Substrate 61 Diaphragm 63 Pressure Sensing Element 7 Glass Substrate 72 Metal Layer

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 第1の半導体基板にダイアフラム用の凹
部を形成する工程と、 前記凹部を埋め込み物質により埋め込む工程と、 前記第1の半導体基板の凹部が形成された面に第2の半
導体基板を張り合わせる工程と、 前記第1の半導体基板または第2の半導体基板の一方の
厚さを薄くしてダイアフラムを形成する工程と、 前記ダイアフラムに圧力検出素子を形成する工程と、 前記第1の半導体基板または第2の半導体基板の他方側
から穴を開けて前記凹部を開口し、この穴を通じて凹部
内の埋め込み物質を除去する工程と、を含むことを特徴
とする半導体圧力センサの製造方法。
1. A step of forming a concave portion for a diaphragm in a first semiconductor substrate, a step of filling the concave portion with a filling material, and a second semiconductor substrate on a surface of the first semiconductor substrate on which the concave portion is formed. A step of forming a diaphragm by thinning one of the first semiconductor substrate and the second semiconductor substrate, a step of forming a pressure detection element on the diaphragm, A method of manufacturing a semiconductor pressure sensor, which comprises: forming a hole from the other side of the semiconductor substrate or the second semiconductor substrate to open the recess, and removing a filling material in the recess through the hole.
【請求項2】 凹部を埋め込む工程は、第1の半導体基
板の凹部が形成されている面に薄膜を形成する工程と、
前記凹部に対応する薄膜の上にマスクを形成して他の領
域の薄膜を除去し、これにより凹部内に薄膜を残す工程
と、を含むことを特徴とする請求項1記載の半導体圧力
センサの製造方法。
2. The step of filling the recess includes the step of forming a thin film on the surface of the first semiconductor substrate on which the recess is formed,
2. A semiconductor pressure sensor according to claim 1, further comprising the step of forming a mask on the thin film corresponding to the recess to remove the thin film in other regions, thereby leaving the thin film in the recess. Production method.
JP34759495A 1995-12-15 1995-12-15 Manufacture of semiconductor pressure sensor Pending JPH09167847A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34759495A JPH09167847A (en) 1995-12-15 1995-12-15 Manufacture of semiconductor pressure sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34759495A JPH09167847A (en) 1995-12-15 1995-12-15 Manufacture of semiconductor pressure sensor

Publications (1)

Publication Number Publication Date
JPH09167847A true JPH09167847A (en) 1997-06-24

Family

ID=18391279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34759495A Pending JPH09167847A (en) 1995-12-15 1995-12-15 Manufacture of semiconductor pressure sensor

Country Status (1)

Country Link
JP (1) JPH09167847A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131161A (en) * 2000-10-27 2002-05-09 Denso Corp Semiconductor pressure sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002131161A (en) * 2000-10-27 2002-05-09 Denso Corp Semiconductor pressure sensor

Similar Documents

Publication Publication Date Title
JP3444639B2 (en) Manufacturing method and apparatus for integrated pressure transducer
US6417021B1 (en) Method of fabricating a piezoresistive pressure sensor
JP2811768B2 (en) Semiconductor type acceleration sensor and method of manufacturing the same
US6629465B1 (en) Miniature gauge pressure sensor using silicon fusion bonding and back etching
US5318652A (en) Wafer bonding enhancement technique
JP3114570B2 (en) Capacitive pressure sensor
JP3489309B2 (en) Method for manufacturing semiconductor dynamic quantity sensor and anisotropic etching mask
JP3506932B2 (en) Semiconductor pressure sensor and method of manufacturing the same
JPH05190872A (en) Semiconductor pressure sensor and manufacture thereof
CN114275731A (en) MEMS-based double-beam type micro-pressure sensing core and preparation process thereof
US5946549A (en) Method for manufacturing sensor using semiconductor
JPH0380254B2 (en)
JPH09167847A (en) Manufacture of semiconductor pressure sensor
US20020028529A1 (en) Method for manufacturing semiconductor pressure sensor having reference pressure chamber
JPH02218172A (en) Manufacture of semiconductor acceleration sensor
JP3290047B2 (en) Acceleration sensor and method of manufacturing the same
JPH10178183A (en) Semiconductor inertial sensor and manufacture thereof
JP2696894B2 (en) Semiconductor pressure sensor
JP2001066208A (en) Semiconductor pressure measuring device and manufacturing method thereof
JPH0230188A (en) Manufacture of semiconductor pressure sensor
JPH06163941A (en) Semiconductor pressure sensor
JPH06221945A (en) Semiconductor pressure sensor and manufacture thereof
JP3055508B2 (en) Manufacturing method of pressure detector
JPH04304679A (en) Pressure sensor
JPS63156365A (en) Manufacture of semiconductor pressure sensor