JPH09148887A - 適応フィルタ - Google Patents
適応フィルタInfo
- Publication number
- JPH09148887A JPH09148887A JP32362995A JP32362995A JPH09148887A JP H09148887 A JPH09148887 A JP H09148887A JP 32362995 A JP32362995 A JP 32362995A JP 32362995 A JP32362995 A JP 32362995A JP H09148887 A JPH09148887 A JP H09148887A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- coefficient
- adaptive
- address
- pointer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【課題】循環型適応フィルタの係数計算の軽減と安定性
の向上を図るフィルタの提供。 【解決手段】係数値を可変設定可能な循環型ディジタル
フィルタにおいて、予め発散現象が起こらないフィルタ
係数を格納したメモリと、該メモリの読み出し位置を差
し示すポインタと、該ポインタに対してフィルタ入力信
号とフィルタ出力信号を用いて所定の適応アルゴリズム
に基づき適応的に係数格納位置を算出する適応制御器を
設ける。
の向上を図るフィルタの提供。 【解決手段】係数値を可変設定可能な循環型ディジタル
フィルタにおいて、予め発散現象が起こらないフィルタ
係数を格納したメモリと、該メモリの読み出し位置を差
し示すポインタと、該ポインタに対してフィルタ入力信
号とフィルタ出力信号を用いて所定の適応アルゴリズム
に基づき適応的に係数格納位置を算出する適応制御器を
設ける。
Description
【０００１】
【発明の属する技術分野】本発明は適応フィルタに関
し、特に適応信号処理を必要とする分野、例えばエコー
キャンセラ等のフィルタリングを必要とする分野の装置
において、係数計算量を軽減する適応フィルタに関す
る。
し、特に適応信号処理を必要とする分野、例えばエコー
キャンセラ等のフィルタリングを必要とする分野の装置
において、係数計算量を軽減する適応フィルタに関す
る。
【０００２】
【従来の技術】従来の適応フィルタの構成と動作につい
て図面を参照して以下に説明する。
て図面を参照して以下に説明する。
【０００３】図５は、従来の適応ＦＩＲ（Finite Impul
se Responce）フィルタの構成を示すブロック図であ
り、図６は、従来の適応ＩＩＲ（Infinite Impulse Res
ponce）フィルタの構成を示すブロック図である。
se Responce）フィルタの構成を示すブロック図であ
り、図６は、従来の適応ＩＩＲ（Infinite Impulse Res
ponce）フィルタの構成を示すブロック図である。
【０００４】図５において、５０３は所定のＦＩＲフィ
ルタ適応アルゴリズムに基づいてフィルタ係数値を算出
する適応制御器、５０５はフィルタ演算中の積和演算の
中の加算処理を行う加算器、５０６ａ〜５０６ｆはフィ
ルタ演算の積和演算において係数との乗算処理を行う係
数乗算器、５０７ａ〜５０７ｅは単位時間分データの流
れを遅らせる単位遅延である。
ルタ適応アルゴリズムに基づいてフィルタ係数値を算出
する適応制御器、５０５はフィルタ演算中の積和演算の
中の加算処理を行う加算器、５０６ａ〜５０６ｆはフィ
ルタ演算の積和演算において係数との乗算処理を行う係
数乗算器、５０７ａ〜５０７ｅは単位時間分データの流
れを遅らせる単位遅延である。
【０００５】また、図６において、６０３は所定のＩＩ
Ｒフィルタ適応アルゴリズムに基づいてフィルタ係数値
を算出する適応制御器、６０５ａ、６０５ｂはフィルタ
演算中の積和演算の中の加算処理を行う加算器、６０６
ａ〜６０６ｅはフィルタ演算の積和演算において係数と
の乗算処理を行う係数乗算器、６０７ａ、６０７ｂは単
位時間分データの流れを遅らせる単位遅延である。
Ｒフィルタ適応アルゴリズムに基づいてフィルタ係数値
を算出する適応制御器、６０５ａ、６０５ｂはフィルタ
演算中の積和演算の中の加算処理を行う加算器、６０６
ａ〜６０６ｅはフィルタ演算の積和演算において係数と
の乗算処理を行う係数乗算器、６０７ａ、６０７ｂは単
位時間分データの流れを遅らせる単位遅延である。
【０００６】一般にフィルタの種類を分類すると、循環
型フィルタと、非循環型フィルタとに大別することがで
きる。
型フィルタと、非循環型フィルタとに大別することがで
きる。
【０００７】循環型は一般には、信号の帰還経路を有
し、過去のフィルタリングの結果が現在のフィルタリン
グの結果に少なからずも影響を与えている。フィルタ入
力に対してインパルス信号を入力した場合、すなわち全
周波数帯域に信号成分を持つ信号を入力した場合、一般
には無限に応答が続くことが多いため、「無限インパル
ス応答（ＩＩＲ：Infinite Impulse Responce）フィル
タ」と呼ばれている。
し、過去のフィルタリングの結果が現在のフィルタリン
グの結果に少なからずも影響を与えている。フィルタ入
力に対してインパルス信号を入力した場合、すなわち全
周波数帯域に信号成分を持つ信号を入力した場合、一般
には無限に応答が続くことが多いため、「無限インパル
ス応答（ＩＩＲ：Infinite Impulse Responce）フィル
タ」と呼ばれている。
【０００８】もっとも極めて稀な場合として、有限のイ
ンパルス応答（ＦＩＲ：Finite Impulse Responce）を
示す例外も存在するが殆どの循環型フィルタはＩＩＲフ
ィルタと呼んでも差し支えがない。
ンパルス応答（ＦＩＲ：Finite Impulse Responce）を
示す例外も存在するが殆どの循環型フィルタはＩＩＲフ
ィルタと呼んでも差し支えがない。
【０００９】逆に、非循環型は、一般には信号の帰還経
路が設けられず、過去のフィルタリングの結果は現在の
フィルタリングの結果に影響を与えることはない。同様
にフィルタ入力に対してインパルス信号を入力した場
合、すなわち全周波数帯域に信号成分を持つ信号を入力
した場合、一般には無限に応答が続くことが無いため
に、「有限インパルス応答（ＦＩＲ：Finite Impulse R
esponce）フィルタ」と呼ばれている。
路が設けられず、過去のフィルタリングの結果は現在の
フィルタリングの結果に影響を与えることはない。同様
にフィルタ入力に対してインパルス信号を入力した場
合、すなわち全周波数帯域に信号成分を持つ信号を入力
した場合、一般には無限に応答が続くことが無いため
に、「有限インパルス応答（ＦＩＲ：Finite Impulse R
esponce）フィルタ」と呼ばれている。
【００１０】循環型フィルタ、非循環型フィルタの各々
の伝達関数は、良く知られているように（一般にディジ
タルフィルタを説明する刊行物（例えば、三谷政昭著、
「ディジタルフィルタデザイン」、昭和６２年４月２０
日初版第１刷、昭晃堂発行、武部幹著、「ディジタルフ
ィルタの設計」、１９８６年１月２５日第１刷（１９８
８年６月１５日第２刷）、東海大学出版会発行、等多数
の文献）参照）、次式（１）のような伝達関数を有して
いる。
の伝達関数は、良く知られているように（一般にディジ
タルフィルタを説明する刊行物（例えば、三谷政昭著、
「ディジタルフィルタデザイン」、昭和６２年４月２０
日初版第１刷、昭晃堂発行、武部幹著、「ディジタルフ
ィルタの設計」、１９８６年１月２５日第１刷（１９８
８年６月１５日第２刷）、東海大学出版会発行、等多数
の文献）参照）、次式（１）のような伝達関数を有して
いる。
【００１１】 y(n)＝Σa(k)u(n-k)＋Σb(k)y(n-k) …(1)
【００１２】ここで、ｙ（ｎ）は出力信号であり、ａ
（ｋ）は順方向のフィルタ係数値である。ｕ（ｎ−ｋ）
は入力信号であり、ｂ（ｋ）は帰還系のフィルタ係数で
ある。ｙ（ｎ−ｋ）は過去（サンプル時刻ｎ−ｋ）のフ
ィルタ出力値を表わしている。
（ｋ）は順方向のフィルタ係数値である。ｕ（ｎ−ｋ）
は入力信号であり、ｂ（ｋ）は帰還系のフィルタ係数で
ある。ｙ（ｎ−ｋ）は過去（サンプル時刻ｎ−ｋ）のフ
ィルタ出力値を表わしている。
【００１３】非循環型フィルタの伝達関数は、上式
（１）の右辺の第２項目が存在しない形の伝達関数であ
り、循環型フィルタの伝達関数は、上式（１）の右辺の
第２項目が存在し、第１項目はあっても無くても一般に
はＩＩＲフィルタと呼んでいる。
（１）の右辺の第２項目が存在しない形の伝達関数であ
り、循環型フィルタの伝達関数は、上式（１）の右辺の
第２項目が存在し、第１項目はあっても無くても一般に
はＩＩＲフィルタと呼んでいる。
【００１４】これらのフィルタの特徴として、循環型フ
ィルタは少ないフィルタの次数で急峻なフィルタのカッ
トオフ特性を得ることができる反面、帰還系のフィルタ
係数ｂ（ｋ）の値の選択によっては発散したり発振した
りする可能性があり、系の安定性を十分考慮した係数値
を用いる必要がある。
ィルタは少ないフィルタの次数で急峻なフィルタのカッ
トオフ特性を得ることができる反面、帰還系のフィルタ
係数ｂ（ｋ）の値の選択によっては発散したり発振した
りする可能性があり、系の安定性を十分考慮した係数値
を用いる必要がある。
【００１５】一方、非循環型は急峻なフィルタのカット
オフ特性を得ることは難しい。勿論多くの次数を有すれ
ば急峻な特性を得ることができるが、遅延特性（位相特
性）が悪くなる。しかし、非循環型であるがゆえにフィ
ルタ係数ａ（ｋ）の値の選択によって発散したり発振し
たりする可能性はなく、系の安定性の考慮は不要であ
る。
オフ特性を得ることは難しい。勿論多くの次数を有すれ
ば急峻な特性を得ることができるが、遅延特性（位相特
性）が悪くなる。しかし、非循環型であるがゆえにフィ
ルタ係数ａ（ｋ）の値の選択によって発散したり発振し
たりする可能性はなく、系の安定性の考慮は不要であ
る。
【００１６】これらのフィルタに対して、入力信号／出
力信号の時系列変化に応じてシステムの伝達関数を再構
成する必要が生じてくる場合がしばしばある。例えばシ
ステム同定（system identification）を行うシステム
や電話などのエコーを除去するシステム等において入力
信号／出力信号の時系列変化に応じてシステムの伝達関
数を再構成する要求が発生する。
力信号の時系列変化に応じてシステムの伝達関数を再構
成する必要が生じてくる場合がしばしばある。例えばシ
ステム同定（system identification）を行うシステム
や電話などのエコーを除去するシステム等において入力
信号／出力信号の時系列変化に応じてシステムの伝達関
数を再構成する要求が発生する。
【００１７】このようなシステムの伝達関数を再構成す
る方法として、順方向のフィルタ係数ａ（ｋ）や帰還系
のフィルタ係数ｂ（ｋ）をそれぞれ入力信号／出力信号
の時系列変化に応じて変化をさせてやることにより、図
５及び図６に示したフィルタ構成を実現することが可能
とされ、これを「適応フィルタ（Adaptive Filter）」
と呼んでいる。
る方法として、順方向のフィルタ係数ａ（ｋ）や帰還系
のフィルタ係数ｂ（ｋ）をそれぞれ入力信号／出力信号
の時系列変化に応じて変化をさせてやることにより、図
５及び図６に示したフィルタ構成を実現することが可能
とされ、これを「適応フィルタ（Adaptive Filter）」
と呼んでいる。
【００１８】図５は、６タップのＦＩＲフィルタに対し
適応化を行った適応フィルタの構成例を示し、この適応
フィルタは、入力信号と出力信号を用いて適応制御器５
０３によって予め定められた適応アルゴリズムに基づき
計算された係数値が各々の係数乗算器５０６ａ〜５０６
ｆに供給される。
適応化を行った適応フィルタの構成例を示し、この適応
フィルタは、入力信号と出力信号を用いて適応制御器５
０３によって予め定められた適応アルゴリズムに基づき
計算された係数値が各々の係数乗算器５０６ａ〜５０６
ｆに供給される。
【００１９】この適応制御器５０３からの係数値により
各々係数乗算器５０６ａ〜５０６ｆは、各単位遅延５０
７ａ〜５０７ｅに保持されているサンプリング信号と係
数値との乗算処理を行なう。
各々係数乗算器５０６ａ〜５０６ｆは、各単位遅延５０
７ａ〜５０７ｅに保持されているサンプリング信号と係
数値との乗算処理を行なう。
【００２０】各係数乗算器５０６ａ〜５０６ｆの乗算処
理結果を加算器５０５を用いて積和演算してフィルタリ
ングを行う。
理結果を加算器５０５を用いて積和演算してフィルタリ
ングを行う。
【００２１】次に、単位遅延５０７ａ〜５０７ｅに保持
されているデータをシステムのクロックに同期したタイ
ミングで前段の単位遅延から次段の単位遅延は新しい信
号を受け取る。
されているデータをシステムのクロックに同期したタイ
ミングで前段の単位遅延から次段の単位遅延は新しい信
号を受け取る。
【００２２】ここで適応アルゴリズムとしては、各種ア
ルゴリズムが現在提案されている。例えば、線形予測
（linear prediction）を用いたアルゴリズムや最小２
乗平均誤差（least mean squares error）を最小にする
方式を始めとしたもの等さまざまなものが適応予測器５
０３の適応アルゴリズムとして割り当てられている（Si
mon Haykin著、「適応フィルタ」等参照）。
ルゴリズムが現在提案されている。例えば、線形予測
（linear prediction）を用いたアルゴリズムや最小２
乗平均誤差（least mean squares error）を最小にする
方式を始めとしたもの等さまざまなものが適応予測器５
０３の適応アルゴリズムとして割り当てられている（Si
mon Haykin著、「適応フィルタ」等参照）。
【００２３】図６においては、バイカッド（Biquad）型
ＩＩＲフィルタに対し理論上の適応化を行ったフィルタ
が示されている。
ＩＩＲフィルタに対し理論上の適応化を行ったフィルタ
が示されている。
【００２４】動作としては、従来の一般のフィルタ理論
の文献に説明されているとおりのものであり、基本的動
作には変わり無いが、入力信号と出力信号を用いて適応
制御器５０３によって予め定められた適応アルゴリズム
に基づき計算された係数値が各々の係数乗算器５０６ａ
〜５０６ｆに供給されて、前述と同様にして積和演算が
なされる。
の文献に説明されているとおりのものであり、基本的動
作には変わり無いが、入力信号と出力信号を用いて適応
制御器５０３によって予め定められた適応アルゴリズム
に基づき計算された係数値が各々の係数乗算器５０６ａ
〜５０６ｆに供給されて、前述と同様にして積和演算が
なされる。
【００２５】しかし、前述したように一般的なフィルタ
の特徴は、この適応フィルタにも引き継がれているた
め、図６に示すような循環型フィルタはフィルタ係数計
算によってはその係数値の組み合わせによって不安定な
系となる可能性があり、このため一般の実現法として
は、やむなく図５に示すような非循環型フィルタを多段
接続して実現している場合がほとんどであり、通常図６
に示すような循環型フィルタでの実現は行われていな
い。
の特徴は、この適応フィルタにも引き継がれているた
め、図６に示すような循環型フィルタはフィルタ係数計
算によってはその係数値の組み合わせによって不安定な
系となる可能性があり、このため一般の実現法として
は、やむなく図５に示すような非循環型フィルタを多段
接続して実現している場合がほとんどであり、通常図６
に示すような循環型フィルタでの実現は行われていな
い。
【００２６】
【発明が解決しようとする課題】上述したように、従来
の適応フィルタでは、ＦＩＲ型においては非循環型のた
め過去の入力／出力信号に依存せず容易に適応化が図れ
るが、循環型であるＩＩＲ型においては入力／出力信号
の値や中間のノードの値、適応フィルタの各時点での係
数値の組み合わせにより、偶然にシステム全体の伝達関
数が発散する組み合わせが場合により起こり得るため
に、適応フィルタの係数計算上で発振の起こる可能性の
ある組み合わせを判断し、それらの係数値の出現を抑え
る必要が発生し、その条件を除外させるためさらに計算
量を増加させることになる。
の適応フィルタでは、ＦＩＲ型においては非循環型のた
め過去の入力／出力信号に依存せず容易に適応化が図れ
るが、循環型であるＩＩＲ型においては入力／出力信号
の値や中間のノードの値、適応フィルタの各時点での係
数値の組み合わせにより、偶然にシステム全体の伝達関
数が発散する組み合わせが場合により起こり得るため
に、適応フィルタの係数計算上で発振の起こる可能性の
ある組み合わせを判断し、それらの係数値の出現を抑え
る必要が発生し、その条件を除外させるためさらに計算
量を増加させることになる。
【００２７】従って、本発明は、上記問題点に鑑みてな
されたものであって、循環型適応フィルタの係数計算の
軽減と安定性の向上を図る適応フィルタを提供すること
を目的とする。
されたものであって、循環型適応フィルタの係数計算の
軽減と安定性の向上を図る適応フィルタを提供すること
を目的とする。
【００２８】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、係数値が可変に設定可能な循環型ディジ
タルフィルタにおいて、予め発散現象が起こらないフィ
ルタ係数を格納した記憶手段と、前記記憶手段の読み出
し位置を差し示すポインタ手段と、該ポインタ手段に対
してフィルタ入力信号とフィルタ出力信号を用いて所定
の適応アルゴリズムに基づき適応的に係数格納位置を算
出する適応制御手段と、を有することを特徴とする適応
フィルタを提供する。
め、本発明は、係数値が可変に設定可能な循環型ディジ
タルフィルタにおいて、予め発散現象が起こらないフィ
ルタ係数を格納した記憶手段と、前記記憶手段の読み出
し位置を差し示すポインタ手段と、該ポインタ手段に対
してフィルタ入力信号とフィルタ出力信号を用いて所定
の適応アルゴリズムに基づき適応的に係数格納位置を算
出する適応制御手段と、を有することを特徴とする適応
フィルタを提供する。
【００２９】
【発明の実施の形態】本発明の実施の形態を図面を参照
して以下に説明する。
して以下に説明する。
【００３０】［実施形態１］図１及び図２を参照して、
本発明の第１の実施形態を説明する。図１は、本発明の
第１の実施形態の構成概念を説明するための模式図であ
り、図２は、本発明の第１の実施形態の構成を示すブロ
ックである。
本発明の第１の実施形態を説明する。図１は、本発明の
第１の実施形態の構成概念を説明するための模式図であ
り、図２は、本発明の第１の実施形態の構成を示すブロ
ックである。
【００３１】図１において、１０１はＩＩＲ型の適応フ
ィルタとして予め発振が起こらないように求められた、
係数乗算器に供給する係数のセット（集合）が格納され
たフィルタ係数テーブル、１０２はフィルタ係数テーブ
ル１０１のアドレスを出力する適応ポインタ、１０３は
フィルタの入力信号と出力信号を入力し予め定められた
所定の適応アルゴリズムに基づき最適な係数セットのア
ドレスを算出する適応制御器である。
ィルタとして予め発振が起こらないように求められた、
係数乗算器に供給する係数のセット（集合）が格納され
たフィルタ係数テーブル、１０２はフィルタ係数テーブ
ル１０１のアドレスを出力する適応ポインタ、１０３は
フィルタの入力信号と出力信号を入力し予め定められた
所定の適応アルゴリズムに基づき最適な係数セットのア
ドレスを算出する適応制御器である。
【００３２】また、図２において、２０１は適応フィル
タとして予め発振が起こらないように求められた係数の
セットが格納された２次バイカッドフィルタのフィルタ
係数テーブル、２０２はフィルタ係数テーブル２０１の
アドレスを示す適応ポインタ、２０３はフィルタ入力信
号と出力信号を入力し予め定められた所定の適応アルゴ
リズムに基づき最適な係数セットのアドレスを算出する
適応制御器、２０４は該フィルタ係数テーブル２０１か
ら読み出した係数値を一時的に保持する係数レジスタ、
２０５ａ、２０５ｂはフィルタ演算中の積和演算の中の
加算処理を行う加算器、２０６ａ、２０６ｂはフィルタ
演算の積和演算において係数との乗算処理を行う係数乗
算器、２０７ａ、２０７ｂは単位時間分データの流れを
遅らせる単位遅延である。
タとして予め発振が起こらないように求められた係数の
セットが格納された２次バイカッドフィルタのフィルタ
係数テーブル、２０２はフィルタ係数テーブル２０１の
アドレスを示す適応ポインタ、２０３はフィルタ入力信
号と出力信号を入力し予め定められた所定の適応アルゴ
リズムに基づき最適な係数セットのアドレスを算出する
適応制御器、２０４は該フィルタ係数テーブル２０１か
ら読み出した係数値を一時的に保持する係数レジスタ、
２０５ａ、２０５ｂはフィルタ演算中の積和演算の中の
加算処理を行う加算器、２０６ａ、２０６ｂはフィルタ
演算の積和演算において係数との乗算処理を行う係数乗
算器、２０７ａ、２０７ｂは単位時間分データの流れを
遅らせる単位遅延である。
【００３３】本実施形態の原理について図１を参照して
以下に説明する。
以下に説明する。
【００３４】適応制御器１０３では、フィルタに対する
入力信号とフィルタ自身の出力信号を用いて所定の適応
アルゴリズムにより、フィルタ係数テーブル１０１に格
納されているフィルタ係数の中から最適な係数セットの
アドレスを算出する。
入力信号とフィルタ自身の出力信号を用いて所定の適応
アルゴリズムにより、フィルタ係数テーブル１０１に格
納されているフィルタ係数の中から最適な係数セットの
アドレスを算出する。
【００３５】適応制御器１０３にて算出されたアドレス
は、適応ポインタ１０２に格納され、フィルタ係数テー
ブル１０１の係数セットのアドレスとして用いられる。
は、適応ポインタ１０２に格納され、フィルタ係数テー
ブル１０１の係数セットのアドレスとして用いられる。
【００３６】適応ポインタ１０２によって指示されたア
ドレスに該当するフィルタの係数セットがフィルタ係数
テーブル１０１から読み出され、フィルタ回路へと送出
される。
ドレスに該当するフィルタの係数セットがフィルタ係数
テーブル１０１から読み出され、フィルタ回路へと送出
される。
【００３７】このことを随時繰り返すことにより係数乗
算器の係数を最適値に可変させてフィルタリングを行
う。特に、本実施形態においては、フィルタ係数テーブ
ル１０１に格納される係数は、フィルタが発振すること
がないような値に予め定められているため、選択された
係数値による発振は回避されると共に、発振防止のため
の計算が不要とされるという作用効果を奏するものであ
る。
算器の係数を最適値に可変させてフィルタリングを行
う。特に、本実施形態においては、フィルタ係数テーブ
ル１０１に格納される係数は、フィルタが発振すること
がないような値に予め定められているため、選択された
係数値による発振は回避されると共に、発振防止のため
の計算が不要とされるという作用効果を奏するものであ
る。
【００３８】次に、本実施形態を２次バイカッドフィル
タに適用した構成例を図２を参照してその動作を説明す
る。
タに適用した構成例を図２を参照してその動作を説明す
る。
【００３９】入力信号と出力信号を用いて適応制御器２
０３は所定の適応アルゴリズムにより、フィルタ係数テ
ーブル２０１に格納されているフィルタ係数のうちから
最適な係数セットのアドレスを算出し、算出されたアド
レスは、適応ポインタ２０２に格納されフィルタ係数テ
ーブル２０１の係数セットのアドレスとして用い、適応
ポインタ２０２によって差し示されたアドレスに該当す
るフィルタの係数セットがフィルタ係数テーブル２０１
から読み出され係数レジスタ２０４へと送られる。フィ
ルタ係数テーブル２０１からの係数セット出力を係数レ
ジスタ２０４が保持し、係数乗算器２０６ａ〜２０６ｅ
へと各々の係数が送られる（係数レジスタ２０４のａ
０、ａ１、ａ２は係数乗算器２０６ｃ〜２０６ｅに設定
され、ｂ１、ｂ２は係数乗算器２０６ｂ、２０６ａに設
定される）。
０３は所定の適応アルゴリズムにより、フィルタ係数テ
ーブル２０１に格納されているフィルタ係数のうちから
最適な係数セットのアドレスを算出し、算出されたアド
レスは、適応ポインタ２０２に格納されフィルタ係数テ
ーブル２０１の係数セットのアドレスとして用い、適応
ポインタ２０２によって差し示されたアドレスに該当す
るフィルタの係数セットがフィルタ係数テーブル２０１
から読み出され係数レジスタ２０４へと送られる。フィ
ルタ係数テーブル２０１からの係数セット出力を係数レ
ジスタ２０４が保持し、係数乗算器２０６ａ〜２０６ｅ
へと各々の係数が送られる（係数レジスタ２０４のａ
０、ａ１、ａ２は係数乗算器２０６ｃ〜２０６ｅに設定
され、ｂ１、ｂ２は係数乗算器２０６ｂ、２０６ａに設
定される）。
【００４０】新たな入力信号と１つ前のサンプリング時
刻で単位遅延２０７ａ、２０７ｂに保持されていた値と
係数乗算器２０６ａ、２０６ｅにより乗算処理をする。
刻で単位遅延２０７ａ、２０７ｂに保持されていた値と
係数乗算器２０６ａ、２０６ｅにより乗算処理をする。
【００４１】乗算結果は図２の矢印で示した加算器２０
５ａ、２０５ｂのそれぞれ対応するところへ入力され
る。
５ａ、２０５ｂのそれぞれ対応するところへ入力され
る。
【００４２】このことを随時繰り返すことによりフィル
タリングを行う。予め発振しないように定められている
ため、係数値による発振は防げることとなり、発振防止
のための計算が不要となる。
タリングを行う。予め発振しないように定められている
ため、係数値による発振は防げることとなり、発振防止
のための計算が不要となる。
【００４３】［実施形態２］図３及び図４を参照して、
本発明の第２の実施形態を以下に説明する。図３は、本
発明の第２の実施形態の構成概念を説明するための模式
図であり、図４は、本発明の第２の実施形態の構成例を
示すブロック図である。
本発明の第２の実施形態を以下に説明する。図３は、本
発明の第２の実施形態の構成概念を説明するための模式
図であり、図４は、本発明の第２の実施形態の構成例を
示すブロック図である。
【００４４】図３において、３０１は適応フィルタとし
て予め発振が起こらないように求められた係数のセット
が格納されたフィルタ係数テーブル、３０２はフィルタ
係数テーブル３０１のアドレスを示す適応ポインタ、３
０３はフィルタの入力信号と出力信号を入力し予め定め
られた所定の適応アルゴリズムに基づき最適な係数セッ
トのアドレスを算出する適応制御器である。
て予め発振が起こらないように求められた係数のセット
が格納されたフィルタ係数テーブル、３０２はフィルタ
係数テーブル３０１のアドレスを示す適応ポインタ、３
０３はフィルタの入力信号と出力信号を入力し予め定め
られた所定の適応アルゴリズムに基づき最適な係数セッ
トのアドレスを算出する適応制御器である。
【００４５】図４において、４０１は適応フィルタとし
て予め発振が起こらないように求められた係数のセット
が格納された２次バイカッドフィルタのフィルタ係数テ
ーブル、４０２はフィルタ係数テーブル４０１のアドレ
スを示す適応ポインタ、４０３はフィルタの入力信号と
出力信号を入力し予め定められた所定の適応アルゴリズ
ムに基づき最適な係数セットのアドレスを算出する適応
制御器、４０４はフィルタ係数テーブル４０１から読み
出した係数値を一時的に保持する係数レジスタ、４０５
ａ、４０５ｂはフィルタ演算中の積和演算の中の加算処
理を行う加算器、４０６ａ、４０６ｂはフィルタ演算の
積和演算において係数との乗算処理を行う係数乗算器、
４０７ａ、４０７ｂは単位時間分データの流れを遅らせ
る単位遅延である。
て予め発振が起こらないように求められた係数のセット
が格納された２次バイカッドフィルタのフィルタ係数テ
ーブル、４０２はフィルタ係数テーブル４０１のアドレ
スを示す適応ポインタ、４０３はフィルタの入力信号と
出力信号を入力し予め定められた所定の適応アルゴリズ
ムに基づき最適な係数セットのアドレスを算出する適応
制御器、４０４はフィルタ係数テーブル４０１から読み
出した係数値を一時的に保持する係数レジスタ、４０５
ａ、４０５ｂはフィルタ演算中の積和演算の中の加算処
理を行う加算器、４０６ａ、４０６ｂはフィルタ演算の
積和演算において係数との乗算処理を行う係数乗算器、
４０７ａ、４０７ｂは単位時間分データの流れを遅らせ
る単位遅延である。
【００４６】本発明の第２の実施形態の原理を図３を参
照して以下に説明する。
照して以下に説明する。
【００４７】本実施形態は、前記第１の実施形態に、さ
らに汎用性を向上させるべく、フィルタ係数テーブルを
複数持たせ、所定の選択信号により伝達関数をも選択で
きるようにしたものである。
らに汎用性を向上させるべく、フィルタ係数テーブルを
複数持たせ、所定の選択信号により伝達関数をも選択で
きるようにしたものである。
【００４８】適応制御器３０３は、フィルタに対する入
力信号とフィルタ自身の出力信号を用いて所定の適応ア
ルゴリズムにより、フィルタ係数テーブル３０１に格納
されているフィルタ係数の中から最適な係数セットのア
ドレスを算出する。
力信号とフィルタ自身の出力信号を用いて所定の適応ア
ルゴリズムにより、フィルタ係数テーブル３０１に格納
されているフィルタ係数の中から最適な係数セットのア
ドレスを算出する。
【００４９】算出されたアドレスは、適応ポインタ３０
２に格納されフィルタ係数テーブル３０１の係数セット
のアドレスとして用いられる。
２に格納されフィルタ係数テーブル３０１の係数セット
のアドレスとして用いられる。
【００５０】適応ポインタ３０２はテーブル選択信号と
適応制御器３０３からのアドレス値を用いて正規のアド
レス値を合成する。なお、テーブル選択信号は適応制御
器３０３により生成され適応ポインタ３０２により保持
することにより複数のフィルタ係数テーブル３０１のう
ち選択された一つを指示する。
適応制御器３０３からのアドレス値を用いて正規のアド
レス値を合成する。なお、テーブル選択信号は適応制御
器３０３により生成され適応ポインタ３０２により保持
することにより複数のフィルタ係数テーブル３０１のう
ち選択された一つを指示する。
【００５１】適応ポインタ３０２によって差し示された
アドレスに該当するフィルタの係数セットがフィルタ係
数テーブル３０１から読み出されフィルタ回路へと送出
される。
アドレスに該当するフィルタの係数セットがフィルタ係
数テーブル３０１から読み出されフィルタ回路へと送出
される。
【００５２】このことを随時繰り返すことによりフィル
タリングを行う。係数セットはフィルタが予め発振しな
いように定められているため、係数値による発振は回避
されることになり、発振防止のための計算が不要とされ
ている。
タリングを行う。係数セットはフィルタが予め発振しな
いように定められているため、係数値による発振は回避
されることになり、発振防止のための計算が不要とされ
ている。
【００５３】次に、本実施形態の２次バイカッドフィル
タに適用した構成例を図４を参照してその動作について
説明する。
タに適用した構成例を図４を参照してその動作について
説明する。
【００５４】入力信号と出力信号を用いて適応制御器４
０３により所定の適応アルゴリズムにより、フィルタ係
数テーブル４０１に格納されているフィルタ係数のうち
から最適な係数セットのアドレスを算出させる。
０３により所定の適応アルゴリズムにより、フィルタ係
数テーブル４０１に格納されているフィルタ係数のうち
から最適な係数セットのアドレスを算出させる。
【００５５】算出されたアドレスは、適応ポインタ４０
２に格納されフィルタ係数テーブル４０１の係数セット
のアドレスとして用いられる。
２に格納されフィルタ係数テーブル４０１の係数セット
のアドレスとして用いられる。
【００５６】適応ポインタ４０２はテーブル選択信号と
適応制御器４０３からのアドレス値を用いて正規のアド
レス値を合成する。
適応制御器４０３からのアドレス値を用いて正規のアド
レス値を合成する。
【００５７】適応ポインタ４０２によって差し示された
アドレスに該当するフィルタの係数セットがフィルタ係
数テーブルから読み出され係数レジスタ４０４へと送ら
れる。フィルタ係数テーブル４０１からの係数セット出
力を係数レジスタ４０４は保持し、係数乗算器４０６ａ
〜４０６ｅへと各々の係数が送られる。
アドレスに該当するフィルタの係数セットがフィルタ係
数テーブルから読み出され係数レジスタ４０４へと送ら
れる。フィルタ係数テーブル４０１からの係数セット出
力を係数レジスタ４０４は保持し、係数乗算器４０６ａ
〜４０６ｅへと各々の係数が送られる。
【００５８】新たな入力信号と１つ前のタイミングで単
位遅延４０７ａ、４０７ｂに保持されていた値と係数乗
算器４０６ａ〜４０６ｅにより乗算処理をする。
位遅延４０７ａ、４０７ｂに保持されていた値と係数乗
算器４０６ａ〜４０６ｅにより乗算処理をする。
【００５９】乗算結果は、図４の矢印で示した加算器４
０５ａ、４０５ｂのそれぞれ対応するところへ入力され
る。
０５ａ、４０５ｂのそれぞれ対応するところへ入力され
る。
【００６０】このことを随時繰り返すことによりフィル
タリングを行う。予め発振しないように定められている
ため、係数値による発振は防げることとなり、発振防止
のための計算が不要となる。
タリングを行う。予め発振しないように定められている
ため、係数値による発振は防げることとなり、発振防止
のための計算が不要となる。
【００６１】
【発明の効果】以上説明したように、本発明によれば、
予め発振現象の発生が起こらないフィルタ係数のセット
を複数用意し、その係数のセットの中から選択すること
により循環型適応フィルタの係数計算の軽減と安定性の
向上が図れる。
予め発振現象の発生が起こらないフィルタ係数のセット
を複数用意し、その係数のセットの中から選択すること
により循環型適応フィルタの係数計算の軽減と安定性の
向上が図れる。
【図１】本発明の第１の実施形態の構成概念を示す図で
ある。
ある。
【図２】本発明の第１の実施形態の構成例を示すブロッ
ク図である。
ク図である。
【図３】本発明の第２の実施形態の構成概念を示す図で
ある。
ある。
【図４】本発明の第２の実施形態の構成例を示すブロッ
ク図である。
ク図である。
【図５】従来の適応ＦＩＲフィルタの構成例を示す図で
ある。
ある。
【図６】従来の適応ＩＩＲフィルタの構成例を示す図で
ある。
ある。
１０１ フィルタ係数テーブル １０２ 適応ポインタ １０３ 適応制御器 ２０１ フィルタ係数テーブル ２０２ 適応ポインタ ２０３ 適用制御器 ２０４ 係数レジスタ ２０５ａ、２０５ｂ 加算器 ２０６ａ、２０６ｂ 係数乗算器 ２０７ａ、２０７ｂ 単位遅延 ３０１ フィルタ係数テーブル ３０２ 適応ポインタ ３０３ 適応制御器 ４０１ フィルタ係数テーブル ４０２ 適応ポインタ ４０３ 適用制御器 ４０４ 係数レジスタ ４０５ａ、４０５ｂ 加算器 ４０６ａ〜４０６ｅ 係数乗算器 ４０７ａ、４０７ｂ 単位遅延 ５０３ 適応制御器 ５０５ 加算器 ５０６ａ〜５０６ｆ 係数乗算器 ５０７ａ〜５０７ｅ 単位遅延 ６０３ 適応制御器 ６０５ａ、６０５ｂ 加算器 ６０６ａ、６０６ｅ 係数乗算器 ６０７ａ、６０７ｂ 単位遅延
Claims (2)
- 【請求項１】係数値が可変に設定可能な循環型ディジタ
ルフィルタにおいて、 予め発散現象が起こらないフィルタ係数を格納した記憶
手段と、 前記記憶手段の読み出し位置を差し示すポインタ手段
と、 該ポインタ手段に対してフィルタ入力信号とフィルタ出
力信号を用いて所定の適応アルゴリズムに基づき適応的
に係数格納位置を算出する適応制御手段と、 を有することを特徴とする適応フィルタ。 - 【請求項２】前記予め発散現象が起こらないフィルタ係
数を格納した記憶手段を複数備え、 前記複数の記憶手段の一つを選択する信号と前記係数格
納位置とを用いて正規のアドレス値を合成して前記フィ
ルタ係数が取り出され、伝達関数が選択自在とされたこ
とを特徴とする請求項１記載の適応フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7323629A JP2792489B2 (ja) | 1995-11-17 | 1995-11-17 | 適応フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7323629A JP2792489B2 (ja) | 1995-11-17 | 1995-11-17 | 適応フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148887A true JPH09148887A (ja) | 1997-06-06 |
| JP2792489B2 JP2792489B2 (ja) | 1998-09-03 |
Family
ID=18156869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7323629A Expired - Fee Related JP2792489B2 (ja) | 1995-11-17 | 1995-11-17 | 適応フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2792489B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006110863A1 (en) * | 2005-04-11 | 2006-10-19 | Intel Corporation | Generating edge masks for a deblocking filter |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261913A (ja) * | 1987-03-26 | 1988-10-28 | アルカテル・トムソン・フエソー・エルチアン | 中間周波数で作動するデジタルフィルタ |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2095067B (en) | 1981-03-12 | 1984-10-03 | Standard Telephones Cables Ltd | Digital filter arrangement |
-
1995
- 1995-11-17 JP JP7323629A patent/JP2792489B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63261913A (ja) * | 1987-03-26 | 1988-10-28 | アルカテル・トムソン・フエソー・エルチアン | 中間周波数で作動するデジタルフィルタ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006110863A1 (en) * | 2005-04-11 | 2006-10-19 | Intel Corporation | Generating edge masks for a deblocking filter |
| KR100941533B1 (ko) * | 2005-04-11 | 2010-02-10 | 인텔 코오퍼레이션 | 디블로킹 필터를 위한 에지 마스크의 생성 |
| US8149926B2 (en) | 2005-04-11 | 2012-04-03 | Intel Corporation | Generating edge masks for a deblocking filter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2792489B2 (ja) | 1998-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5894428A (en) | Recursive digital filter | |
| US7304546B2 (en) | Control loop filter | |
| US5195140A (en) | Acoustic signal processing apparatus | |
| JP3267911B2 (ja) | 循環型構造のフィルタ入力回路を備えた適応等化器 | |
| GB2303009A (en) | Finite impulse response filter | |
| US4835723A (en) | Phase coordinated multistage digital filter | |
| JPH0828649B2 (ja) | ディジタルフィルタ | |
| US5438532A (en) | Digital filter for use in synthesizing filter or a separation filter | |
| US5381354A (en) | Digital filtering of blocks of data values with symmetric data extension at edges of the blocks | |
| US6889239B2 (en) | Digital filter and data processing method thereof | |
| KR950030479A (ko) | 디지탈필터 | |
| JP3584027B2 (ja) | デジタルフィルタ | |
| JP2792489B2 (ja) | 適応フィルタ | |
| WO1999019812A1 (en) | Reconfigurable infinite impulse response digital filter | |
| US5040137A (en) | Random access FIR filtering | |
| JPH05327409A (ja) | レート変換方法及びその変換回路 | |
| GB2267193A (en) | Multi-tap oversampling filter | |
| US7412471B2 (en) | Discrete filter having a tap selection circuit | |
| US7242326B1 (en) | Sample rate conversion combined with filter | |
| US8380772B2 (en) | Multi-rate filter bank | |
| EP1458097A1 (en) | Arbitrary sampling rate conversion | |
| JPH0555875A (ja) | デイジタルフイルタ | |
| JP3177358B2 (ja) | デジタルフィルタ | |
| KR100587309B1 (ko) | 디지털 보간 필터 | |
| JP3141523B2 (ja) | 有限インパルス応答フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980519 |
|
| LAPS | Cancellation because of no payment of annual fees |