JPH09148622A - Semiconductor ld module - Google Patents

Semiconductor ld module

Info

Publication number
JPH09148622A
JPH09148622A JP32831795A JP32831795A JPH09148622A JP H09148622 A JPH09148622 A JP H09148622A JP 32831795 A JP32831795 A JP 32831795A JP 32831795 A JP32831795 A JP 32831795A JP H09148622 A JPH09148622 A JP H09148622A
Authority
JP
Japan
Prior art keywords
semiconductor
terminal
package
receiving element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32831795A
Other languages
Japanese (ja)
Inventor
Nobuyoshi Tato
伸好 田遠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP32831795A priority Critical patent/JPH09148622A/en
Publication of JPH09148622A publication Critical patent/JPH09148622A/en
Pending legal-status Critical Current

Links

Landscapes

  • Optical Couplings Of Light Guides (AREA)
  • Semiconductor Lasers (AREA)
  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To mount a light-receiving element using a wireless bonding method in an optical fiber module, having a light-emitting element and a light-receiving element which mounts the light-emitting element, with which the light-receiving element and an optical fiber are optically connected. SOLUTION: A semiconductor LD element (LD) 5 and a light receiving element (PD) 6, to be used for output monitoring of the semiconductor LD element 5, are provided in a package, and terminals 7, which are led out to outside from inside the package are provided. At this time, the edge face of the package is non-parallelly inclined against the edge face of the LD 5, and an insulated substrate 13 is engaged to the terminal 7 and attached to the above-mentioned inclined surface. A metallized pattern, which is used to electrically connect the PD 6 and the terminal 7, is formed on the substrate 13. The PD 6 is flip chip bonded corresponding to the above-mentioned pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体LD素子と
光ファイバとを光学的に結合する半導体LDモジュール
に関するものである。特に、半導体LD素子の出力をモ
ニターする受光素子が容易に実装できるモジュールに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor LD module for optically coupling a semiconductor LD element and an optical fiber. In particular, it relates to a module in which a light receiving element for monitoring the output of a semiconductor LD element can be easily mounted.

【0002】[0002]

【従来の技術】従来の半導体LDモジュールとしては特
開平5-67844 号公報に記載されたものがある。このモジ
ュールはパッケージ内のベースに半導体LD素子や受光
素子などが搭載され、パッケージの一壁面に光取り出し
窓を具え、外部にレンズや光ファイバが固定されてい
る。半導体LD素子からの光は光取り出し窓を通過し、
レンズを通って光ファイバに効率よく入射される。
2. Description of the Related Art As a conventional semiconductor LD module, there is one described in JP-A-5-67844. In this module, a semiconductor LD element, a light receiving element and the like are mounted on a base in a package, a light extraction window is provided on one wall surface of the package, and a lens and an optical fiber are fixed to the outside. Light from the semiconductor LD element passes through the light extraction window,
It is efficiently incident on the optical fiber through the lens.

【0003】ところで、上記のモジュールでは、受光素
子の入射面を半導体LD素子の端面と平行にするとノイ
ズが大きくなるため両者を非平行に構成している。受光
素子と端子との接続はワイヤボンディングで行うが、受
光素子を半導体LD素子と非平行に配置するとこの接続
作業が困難になる。そのため、受光素子は予めブロック
に実装しておき、このブロックを半導体LD素子と対向
する位置に角度をもって取り付ける。受光素子と端子と
の接続はブロックと端子をワイヤボンディングで接続す
ることで行っていた。
By the way, in the above module, noise is increased when the incident surface of the light receiving element is parallel to the end surface of the semiconductor LD element, so that the two are made non-parallel. The light receiving element and the terminal are connected by wire bonding, but if the light receiving element is arranged non-parallel to the semiconductor LD element, this connection work becomes difficult. Therefore, the light receiving element is mounted on the block in advance, and this block is attached at an angle at a position facing the semiconductor LD element. The connection between the light receiving element and the terminal has been performed by connecting the block and the terminal by wire bonding.

【0004】[0004]

【発明が解決しようとする課題】しかし、上記のモジュ
ールでは受光素子を半導体LD素子に位置合わせするの
が面倒である。その上、受光素子を取り付けるブロック
を必要とするため、部品数が多くなる。さらには、端子
との接続にワイヤボンディングを行うため、実装工程が
煩雑であるといった問題があった。
However, it is troublesome to align the light receiving element with the semiconductor LD element in the above module. Moreover, since a block for mounting the light receiving element is required, the number of parts increases. Furthermore, there is a problem that the mounting process is complicated because wire bonding is performed for connection with the terminal.

【0005】[0005]

【課題を解決するための手段】本発明は上記の課題を解
消するためになされたもので、その特徴は、パッケージ
の一内面を半導体LD素子に対して非平行の傾斜面に構
成し、そこに基板を介して受光素子をフリップチップボ
ンドしたことにある。ここで、基板には受光素子および
端子との電気的接続をとるためのメタライズパターンを
形成しておく。また、絶縁基板の裏面、即ち基板が傾斜
面と接触する面と、メタライズパターンの端子と接触す
る個所とに半田部を形成することが好ましい。特に、パ
ッケージ内の端子に係合する溝を絶縁基板に設け、メタ
ライズパターンをこの溝にも形成すれば基板と端子の位
置合わせも容易に行える。
The present invention has been made to solve the above problems, and is characterized in that one inner surface of a package is formed as an inclined surface that is not parallel to a semiconductor LD element, and The light receiving element was flip-chip bonded through the substrate. Here, a metallized pattern for electrically connecting the light receiving element and the terminal is formed on the substrate. Further, it is preferable to form a solder portion on the back surface of the insulating substrate, that is, the surface where the substrate contacts the inclined surface and the portion where the terminal of the metallized pattern contacts. In particular, if the insulating substrate is provided with a groove that engages with the terminal in the package and the metallized pattern is also formed in this groove, the substrate and the terminal can be easily aligned.

【0006】[0006]

【発明の実施の形態】以下、本発明を具体例に基づいて
説明する。図1は本発明モジュールを示すもので、
(A)は蓋部を外した状態の平面図、(B)は側面図で
ある。このモジュールは、底板1、側面2、端面3A,3B
および蓋部4(B図参照)で構成されるパッケージ内に
LD5(半導体LD素子)やPD6(受光素子)が実装
されたものである。LD5は端子7を介して送られてき
た電気信号に対応して光信号を発するもので、その信号
はLD5と対向するパッケージの一端面3Aに設けられた
窓8より外部に取り出される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on specific examples. FIG. 1 shows a module of the present invention.
(A) is a plan view with the lid removed, and (B) is a side view. This module consists of bottom plate 1, side face 2, end faces 3A, 3B
The LD 5 (semiconductor LD element) and the PD 6 (light receiving element) are mounted in a package constituted by the lid 4 (see FIG. B). The LD 5 emits an optical signal in response to the electric signal sent through the terminal 7, and the signal is extracted to the outside through a window 8 provided on the one end face 3A of the package facing the LD 5.

【0007】この端面3Aの外面にはレンズ9と光ファイ
バ10が固定されている。レンズ9は窓8を通過した光信
号を効率よく光ファイバ10に入射させる。光ファイバ10
はフェルール11に挿入され、このフェルール11がシース
12に挿入されて、さらにシース12がパッケージ端面3Aに
固定されている。光ファイバを挿入したフェルールの端
面において光ファイバは斜めにカットされている。一
方、PD6は温度劣化などに伴うLD5の出力変化を検
知し、フィードバックによりLD5の出力制御を行うも
のである。PD6はLD5と対向する後方位置、即ちパ
ッケージ他端面3Bに絶縁基板13を介して取り付けられて
いる。絶縁基板13にはアルミナ、窒化アルミ等のセラミ
ックスやガラス等が用いられる。ここで、絶縁基板13を
固定するパッケージ他端面3Bの内側をLD5の端面に対
して傾斜させた。即ち、窓8の設けられた一端面3Aと基
板13の固定される他端面3B(傾斜面)とは非平行に構成
されている。この他端面3Bには孔が2つ設けられ、そこ
を断面が円形の端子7がガラス封止材をもって固定され
ている。
A lens 9 and an optical fiber 10 are fixed to the outer surface of the end surface 3A. The lens 9 makes the optical signal passing through the window 8 efficiently enter the optical fiber 10. Optical fiber 10
Is inserted into ferrule 11 and this ferrule 11 is sheath
The sheath 12 is inserted into the package 12, and the sheath 12 is further fixed to the package end surface 3A. The optical fiber is obliquely cut at the end face of the ferrule into which the optical fiber is inserted. On the other hand, the PD 6 detects an output change of the LD 5 due to temperature deterioration and the like, and controls the output of the LD 5 by feedback. The PD 6 is attached to a rear position facing the LD 5, that is, to the other end surface 3B of the package via an insulating substrate 13. For the insulating substrate 13, ceramics such as alumina or aluminum nitride, glass, or the like is used. Here, the inside of the other end surface 3B of the package for fixing the insulating substrate 13 was tilted with respect to the end surface of the LD 5. That is, the one end surface 3A provided with the window 8 and the other end surface 3B (inclined surface) to which the substrate 13 is fixed are configured to be non-parallel. Two holes are provided on the other end surface 3B, and a terminal 7 having a circular cross section is fixed to the hole with a glass sealing material.

【0008】この傾斜面に固定する絶縁基板13の構成を
図2に示す。図示のように、ほぼ正方形をしており、表
面にメタライズパターン14(斜線部)が形成されてい
る。このパターンはPD6を絶縁基板13上にフリップチ
ップボンドするためのもので、PD実装面の電極に対応
したパターンに形成されている。本例では、Ti/Pt
/Auをメタライズ材料とし、フォトリソグラフィーに
よりパターニングした。そしてPDとのフリップチップ
実装面には半田にてバンプ14A,14B (クロスハッチング
部分)を形成した。この実装面に装着されるPD上面の
一例を図3に示す。図における斜線箇所がメタライズパ
ターンが施された箇所である。このPD6を前記絶縁基
板13に実装すると、図2(A)の破線で囲まれた箇所に
PD6が対応し、PD6のメタライズ部分15A,15B が図
2(A)における半田バンプ14A,14B にそれぞれ対応す
る。また、基板側面の対向する位置には端子7と係合す
る断面半円状の溝17が形成されている(図2B参照)。
溝17は基板13を傾斜面に取り付ける際のガイドとなる。
本例では基板表面のメタライズパターン14をこの溝17の
表面にも連続するように形成した。従って、溝17を端子
7に係合して基板13を傾斜面に取り付ければ、基板上の
PD6から端子7までがメタライズパターン14を介して
電気的に接続されることになる。さらに、この基板裏面
(傾斜面と接する面)と溝17の表面に半田部(図示せ
ず)を形成した。この半田部により基板裏面と傾斜面な
らびに端子7と溝のメタライズパターン14とを接合す
る。基板13の取り付け位置は溝17と端子7との係合によ
り決まり、PD6の位置は基板上のメタライズパターン
14との対応により決まる。そのため、基板13を傾斜面に
取り付けた際、PD実装位置がLD5の丁度後方に位置
するようメタライズパターン14を設計しておけばよい。
The structure of the insulating substrate 13 fixed to this inclined surface is shown in FIG. As shown in the figure, it has a substantially square shape, and a metallized pattern 14 (hatched portion) is formed on the surface. This pattern is for flip-chip bonding the PD 6 on the insulating substrate 13, and is formed in a pattern corresponding to the electrodes on the PD mounting surface. In this example, Ti / Pt
Using / Au as a metallized material, patterning was performed by photolithography. Then, bumps 14A and 14B (cross hatching portions) were formed by soldering on the flip chip mounting surface with the PD. An example of the upper surface of the PD mounted on this mounting surface is shown in FIG. The shaded area in the figure is the area where the metallization pattern is applied. When this PD 6 is mounted on the insulating substrate 13, the PD 6 corresponds to the portion surrounded by the broken line in FIG. 2A, and the metallized portions 15A and 15B of the PD 6 are respectively attached to the solder bumps 14A and 14B in FIG. 2A. Correspond. In addition, a groove 17 having a semicircular cross section that engages with the terminal 7 is formed at the opposite position on the side surface of the substrate (see FIG. 2B).
The groove 17 serves as a guide when the substrate 13 is attached to the inclined surface.
In this example, the metallized pattern 14 on the surface of the substrate was formed so as to be continuous with the surface of the groove 17. Therefore, if the groove 17 is engaged with the terminal 7 and the substrate 13 is attached to the inclined surface, the PD 6 on the substrate to the terminal 7 are electrically connected through the metallized pattern 14. Further, a solder portion (not shown) was formed on the back surface of the substrate (the surface in contact with the inclined surface) and the surface of the groove 17. By this solder portion, the back surface of the substrate and the inclined surface, the terminal 7 and the metallized pattern 14 of the groove are joined. The mounting position of the substrate 13 is determined by the engagement between the groove 17 and the terminal 7, and the position of the PD 6 is determined by the metallization pattern on the substrate.
Determined by the correspondence with 14. Therefore, the metallized pattern 14 may be designed so that the PD mounting position is located just behind the LD 5 when the substrate 13 is attached to the inclined surface.

【0009】PD6の実装は、まずPD6を基板13のメ
タライズパターン14に対応してフリップチップボンドす
る。次に、溝17を端子7に対応させて基板13を傾斜面に
半田付けする。このとき、溝17の表面と端子7も半田付
けする。これにより、一度の加熱処理で基板13と傾斜面
ならびに端子7と溝17の半田付けを行うことができ、こ
れらの固定と電気的接続を同時に行える。なお、基板13
を傾斜面に半田付けした後、端子7と溝17を半田付けし
てもよい。このように、基板13にPD6をフリップチッ
プボンドすることにより、PD6を容易にLD5の端面
に対して非平行に設置することができる。その際、ワイ
ヤレスボンディングによる実装が可能となる。特に、基
板13に端子7と係合する溝17を設けることで傾斜面に正
確に位置決めすることができるため、PD6もLD5に
対して容易に位置合わせすることができる。
In mounting the PD 6, first, the PD 6 is flip-chip bonded so as to correspond to the metallized pattern 14 of the substrate 13. Next, the board 13 is soldered to the inclined surface with the groove 17 corresponding to the terminal 7. At this time, the surface of the groove 17 and the terminal 7 are also soldered. As a result, the substrate 13 and the inclined surface as well as the terminal 7 and the groove 17 can be soldered by one heat treatment, and these can be fixed and electrically connected at the same time. The substrate 13
The terminals 7 and the grooves 17 may be soldered after soldering to the inclined surface. By flip-chip bonding the PD 6 to the substrate 13 in this manner, the PD 6 can be easily installed non-parallel to the end surface of the LD 5. At that time, mounting by wireless bonding becomes possible. In particular, since the board 13 can be accurately positioned on the inclined surface by providing the groove 17 that engages with the terminal 7, the PD 6 can be easily aligned with the LD 5.

【0010】なお、本モジュールの他の構成は次の通り
である。端子7の数を6本とした。2本はLD用、他の
2本はPD用、残りの2本はドライバーICや光変調器
(図示せず)を内蔵するための予備である。各端子7と
パッケージの間はガラス封止18されている。また、LD
5等の実装部品は金ワイヤボンド19により端子7に接続
されている。
The other structure of this module is as follows. The number of terminals 7 was six. Two are for LD, the other two are for PD, and the remaining two are spares for incorporating a driver IC and an optical modulator (not shown). A glass seal 18 is provided between each terminal 7 and the package. Also, LD
Mounted components such as 5 are connected to the terminals 7 by gold wire bonds 19.

【0011】[0011]

【発明の効果】以上説明したように、本発明モジュール
によれば、ワイヤレスボンディングによりPDを実装す
ることができ、実装工程の簡略化、実装コストの低減を
図ることができる。また、受光素子を実装する絶縁基板
に端子と係合する溝を設けるこで、基板を正確にパッケ
ージ内に固定でき、PDの位置決めも容易に行うことが
できる。
As described above, according to the module of the present invention, the PD can be mounted by wireless bonding, and the mounting process can be simplified and the mounting cost can be reduced. Further, by providing a groove for engaging the terminal on the insulating substrate on which the light receiving element is mounted, the substrate can be accurately fixed in the package, and the PD can be easily positioned.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明モジュールを示すもので、(A)は蓋部
を外した平面図、(B)は側面図。
FIG. 1 shows a module of the present invention, (A) is a plan view with a lid removed, and (B) is a side view.

【図2】絶縁基板のメタライズパターンを示すもので、
(A)は基板の平面図、(B)は基板の側面図。
FIG. 2 shows a metallized pattern of an insulating substrate,
(A) is a plan view of the substrate, (B) is a side view of the substrate.

【図3】受光素子の上面を示す平面図。FIG. 3 is a plan view showing an upper surface of a light receiving element.

【符号の説明】[Explanation of symbols]

1 底板 2 側面 3A 一端面 3B 他端面 4 蓋
部 5 LD 6 PD 7 端子 8 窓 9 レンズ 10 光ファ
イバ 11 フェルール 12 シース 13 絶縁基板 14,15A,15B メタライズパ
ターン 14A,14B 半田バンプ 17 溝 18 ガラス封止 19
ワイヤボンド
1 Bottom plate 2 Side surface 3A One end surface 3B Other end surface 4 Lid part 5 LD 6 PD 7 Terminal 8 Window 9 Lens 10 Optical fiber 11 Ferrule 12 Sheath 13 Insulating substrate 14, 15A, 15B Metallized pattern 14A, 14B Solder bump 17 Groove 18 Glass seal Stop 19
Wire bond

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 パッケージに半導体LD素子とその出力
モニター用の受光素子とが内蔵され、パッケージ内から
外部に引き出される端子を具え、半導体LD素子と光フ
ァイバとを光学的に接続する半導体LDモジュールであ
って、 前記パッケージの一内面は半導体LD素子の端面に対し
て非平行に傾斜され、 この傾斜面に絶縁基板が前記端子と接触して装着され、 この基板には前記受光素子および前記端子との電気的接
続をとるためのメタライズパターンが形成され、 このパターンに対応して受光素子がフリップチップボン
ドされていることを特徴とする半導体LDモジュール。
1. A semiconductor LD module in which a semiconductor LD element and a light receiving element for monitoring the output of the semiconductor LD element are built in a package and which has a terminal drawn out from the package to optically connect the semiconductor LD element and an optical fiber. The one inner surface of the package is inclined non-parallel to the end surface of the semiconductor LD element, and an insulating substrate is mounted on the inclined surface in contact with the terminal, and the substrate includes the light receiving element and the terminal. A semiconductor LD module, in which a metallized pattern for electrical connection with is formed, and a light receiving element is flip-chip bonded corresponding to this pattern.
【請求項2】 絶縁基板の裏面と、メタライズパターン
の端子と接触する個所とに半田部を形成したことを特徴
とする請求項1記載の半導体LDモジュール。
2. The semiconductor LD module according to claim 1, wherein a solder portion is formed on the back surface of the insulating substrate and at a portion in contact with the terminal of the metallized pattern.
【請求項3】 パッケージ内の端子に係合する溝を絶縁
基板に設け、メタライズパターンがこの溝に連続してい
ること特徴とする請求項1記載の半導体LDモジュー
ル。
3. The semiconductor LD module according to claim 1, wherein a groove engaging with a terminal in the package is provided in the insulating substrate, and the metallized pattern is continuous with the groove.
JP32831795A 1995-11-21 1995-11-21 Semiconductor ld module Pending JPH09148622A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32831795A JPH09148622A (en) 1995-11-21 1995-11-21 Semiconductor ld module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32831795A JPH09148622A (en) 1995-11-21 1995-11-21 Semiconductor ld module

Publications (1)

Publication Number Publication Date
JPH09148622A true JPH09148622A (en) 1997-06-06

Family

ID=18208897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32831795A Pending JPH09148622A (en) 1995-11-21 1995-11-21 Semiconductor ld module

Country Status (1)

Country Link
JP (1) JPH09148622A (en)

Similar Documents

Publication Publication Date Title
US7138661B2 (en) Optoelectronic component and optoelectronic arrangement with an optoelectronic component
JP2005094016A (en) Packaging of optoelectronic device with hermetically sealed cavity and integrated optical element
WO2004001863A1 (en) Led chip mounting structure and image reader having same
JP4969775B2 (en) Optical device package having reflector and alignment post
JP3014045B2 (en) Semiconductor device provided with optical signal exchange means
US6646291B2 (en) Advanced optical module which enables a surface mount configuration
TW200412737A (en) Optical module and method of fabricating the same
JP3457829B2 (en) Optical transmission module package and optical transmission module
JP2004273782A (en) Light emitting element module
JPH09148622A (en) Semiconductor ld module
JPS62124780A (en) Optical semiconductor module
JP3996780B2 (en) Semiconductor laser device and manufacturing method thereof
JP2001127373A (en) Optical module
US7101092B2 (en) Module having a circuit carrier and an electro-optical transducer and method for producing the same
JPH09246420A (en) Semiconductor device and manufacture thereof
JP2001007352A (en) Optical-electrical mixedly mounted module
KR100590991B1 (en) Laser unit and insulation block used for same
JP3764573B2 (en) Optical module
JPH0422908A (en) Optical module
JP2000031582A (en) Optical module
JP2001244541A (en) Optical semiconductor carrier and optical module
JP2001156381A (en) Optical module
JPH10213723A (en) Photosemiconductor module and its manufacture
US6300674B1 (en) Flat package for semiconductor diodes
JP2002314149A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050912

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051024

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060127