JPH09148481A - Semiconductor device, and its manufacture - Google Patents

Semiconductor device, and its manufacture

Info

Publication number
JPH09148481A
JPH09148481A JP7305288A JP30528895A JPH09148481A JP H09148481 A JPH09148481 A JP H09148481A JP 7305288 A JP7305288 A JP 7305288A JP 30528895 A JP30528895 A JP 30528895A JP H09148481 A JPH09148481 A JP H09148481A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
paste
semiconductor device
vent hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7305288A
Other languages
Japanese (ja)
Inventor
Kenichi Imura
健一 井村
Kazunari Suzuki
一成 鈴木
Daiki Ishimura
大樹 石村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Hokkai Semiconductor Ltd
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Hokkai Semiconductor Ltd, Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Hokkai Semiconductor Ltd
Priority to JP7305288A priority Critical patent/JPH09148481A/en
Publication of JPH09148481A publication Critical patent/JPH09148481A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a BGA-type semiconductor device where cracks do not occur in the package, at the time of solder reflow, and to surely form a bump electrode at manufacture of a semiconductor device. SOLUTION: This semiconductor device has a substrate 1 having wiring and besides a plurality of external terminal electrodes at the rear, a semiconductor chip 3 fixed to the main face of the board 1 by paste 2, a through vent hole 5 provided at the substrate section corresponding to the fixed region of the semiconductor chip 3, a connection means for electrically connecting the electrode of the semiconductor chip 3 with the wiring of the board 1, and a resin package 10 for covering a semiconductor chip 3, etc., being attached to the main surface side of the board 1. In this case, the vent hole 10 pierces the board, and reaches at least the inside of the paste 2 to fix the semiconductor chip 3 to the board 1. The vent hole 10 reaches the inside of the cavity 11 provided at the substrate part facing the semiconductor chip 3. An external terminal electrode becomes a solder bump electrode 9, and constitutes a BGA- type semiconductor device.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にBGA(ボールグリッドアレ
イ:Ball Grid Array)型半導体装置およびその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device and its manufacturing method, and more particularly to a BGA (Ball Grid Array) type semiconductor device and its manufacturing method.

【0002】[0002]

【従来の技術】表面実装型半導体装置の一つとしてBG
A型半導体装置が知られている。BGA型半導体装置に
ついては、たとえば、工業調査会発行「電子材料」1994
年9月号、同年9月1日発行、P37〜P43に記載されて
いる。
BG as one of surface mount semiconductor devices
A-type semiconductor devices are known. Regarding the BGA type semiconductor device, for example, “Electronic Materials” 1994 issued by Industrial Research Committee
September issue, published on September 1, the same year, P37-P43.

【0003】この文献には、BT(Bismalemide Triazi
ne)エポキシ基板の主面にLSIチップを固定し、裏面
にハンダボールを有するBGA型半導体装置が記載され
ている。前記BGA型半導体装置は、前記LSIチップ
の電極と基板の配線とをワイヤで接続し、前記LSIチ
ップやワイヤをモールド樹脂で覆った構造となってい
る。また、このBGA型半導体装置は、LSIチップに
対面する基板領域に基板を貫通する放熱,接地用貫通部
(サーマルビア)を有している。
In this document, BT (Bismalemide Triazi
ne) A BGA type semiconductor device in which an LSI chip is fixed to the main surface of an epoxy substrate and solder balls are provided on the back surface is described. The BGA type semiconductor device has a structure in which the electrodes of the LSI chip and the wiring of the substrate are connected by wires, and the LSI chip and the wires are covered with a molding resin. In addition, this BGA type semiconductor device has a through hole (thermal via) for heat dissipation and ground penetrating the substrate in a substrate region facing the LSI chip.

【0004】また、基板に耐リフロー性対策用のベント
ホールを設けたBGA型半導体装置が市販(日立製作所
製「1MシンクロナスDRAM」)されている。
Further, a BGA type semiconductor device in which a vent hole is provided on a substrate as a measure against reflow resistance is commercially available ("1M Synchronous DRAM" manufactured by Hitachi, Ltd.).

【0005】[0005]

【発明が解決しようとする課題】レジンパッケージ型の
表面実装型半導体装置は、実装基板に実装する際、電極
にあらかじめ設けられた半田をリフローさせる方法をと
る。この場合、パッケージを形成する樹脂内の水分や半
導体チップを基板に固定するペースト(接着剤)内に含
まれる水分がリフロー時の熱によって蒸気となり、これ
が原因となってパッケージにクラックが入り、耐湿性が
低下することが知られている。
The surface mount semiconductor device of the resin package type employs a method of reflowing the solder previously provided on the electrodes when mounting on the mounting substrate. In this case, the moisture in the resin that forms the package and the moisture contained in the paste (adhesive) that fixes the semiconductor chip to the substrate become steam due to the heat during reflow, which causes cracks in the package and moisture resistance. It is known that sex decreases.

【0006】BGA型半導体装置においても、前記耐リ
フロー性対策から、図8に一部を示すように、基板に貫
通したベントホールを設けている。
Also in the BGA type semiconductor device, a vent hole penetrating the substrate is provided as shown in a part of FIG. 8 in order to prevent the reflow resistance.

【0007】しかし、このようなBGA型半導体装置
は、その製造において以下のような問題が発生すること
が本発明者によってあきらかにされた。
However, it has been clarified by the present inventor that such a BGA type semiconductor device has the following problems in its manufacture.

【0008】図8はBGA型半導体装置の製造途中の図
であり、基板1の主面にペースト2を介して半導体チッ
プ3を固定し、半導体チップ3の図示しない電極と基板
1の図示しない配線とをワイヤ4で接続した図である。
また、その後、この基板1の主面に対して、前記半導体
チップ2等を覆うようにレジンからなるパッケージが設
けられ、ついで、前記基板1の裏面には半田からなるバ
ンプ電極が設けられ、BGA型半導体装置となる。
FIG. 8 is a diagram in the middle of manufacturing a BGA type semiconductor device, in which a semiconductor chip 3 is fixed to the main surface of a substrate 1 via a paste 2, and electrodes (not shown) of the semiconductor chip 3 and wiring (not shown) of the substrate 1 are provided. It is the figure which connected with with the wire 4.
Further, thereafter, a package made of resin is provided on the main surface of the substrate 1 so as to cover the semiconductor chip 2 and the like, and then bump electrodes made of solder are provided on the back surface of the substrate 1 to form a BGA. Type semiconductor device.

【0009】また、前記半導体チップ2に対面する基板
領域の中心には、耐リフロー性対策用のベントホール5
が基板1を貫通するように設けられている。
Further, in the center of the substrate area facing the semiconductor chip 2, there is a vent hole 5 for reflow resistance.
Are provided so as to penetrate the substrate 1.

【0010】このため、基板1の主面にペースト2で半
導体チップ3を固定した場合、ペースト2が前記ベント
ホール5から流出して、図9に示すように、基板1の裏
面を汚す。基板1の裏面のペーストでの汚染は、バンプ
電極を形成するための下地電極6の表面の汚染に繋が
り、バンプ電極形成時にバンプ電極が形成できない場合
が生じる。
Therefore, when the semiconductor chip 3 is fixed to the main surface of the substrate 1 with the paste 2, the paste 2 flows out from the vent hole 5 and stains the back surface of the substrate 1 as shown in FIG. Contamination of the paste on the back surface of the substrate 1 leads to contamination of the surface of the base electrode 6 for forming the bump electrode, and the bump electrode may not be formed when the bump electrode is formed.

【0011】また、図10に示すように、前記ペースト
2がベントホール5に詰まり、BGA型半導体装置の半
田リフロー時に、ベントホール5が耐リフロー性対策用
の水蒸気の抜け路として作用しなくなり、パッケージに
クラックが発生してしまい、耐湿性が劣化する。
Further, as shown in FIG. 10, the paste 2 is clogged in the vent hole 5, and during the solder reflow of the BGA type semiconductor device, the vent hole 5 does not function as a water vapor escape passage for reflow resistance countermeasures. The package is cracked and the moisture resistance deteriorates.

【0012】本発明の目的は、半田リフロー実装時、パ
ッケージにクラックが発生しないBGA型半導体装置お
よびその製造方法を提供することにある。
An object of the present invention is to provide a BGA type semiconductor device in which a crack does not occur in a package during solder reflow mounting, and a method for manufacturing the same.

【0013】本発明の他の目的は、バンプ電極を確実に
形成できるBGA型半導体装置の製造方法を提供するこ
とにある。
Another object of the present invention is to provide a method of manufacturing a BGA type semiconductor device capable of reliably forming bump electrodes.

【0014】本発明の前記ならびにそのほかの目的と新
規な特徴は、本明細書の記述および添付図面からあきら
かになるであろう。
The above and other objects and novel features of the present invention will be apparent from the description of the present specification and the accompanying drawings.

【0015】[0015]

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。
The following is a brief description of an outline of typical inventions disclosed in the present application.

【0016】(1)配線を有しかつ裏面に複数の外部端
子電極を有する基板と、前記基板の主面にペーストによ
って固定された半導体チップと、前記半導体チップの固
定領域に対応する基板部分に設けられた貫通したベント
ホールと、前記半導体チップの電極と前記基板の配線を
電気的に接続する接続手段と、前記基板の主面側に取り
付けられ前記半導体チップ等を覆うレジンパッケージと
を有する半導体装置であって、前記ベントホールは前記
基板を貫通しかつ少なくとも前記半導体チップを前記基
板に固定するペースト内に到達している。前記ベントホ
ールは前記半導体チップに対面する基板部分に設けられ
た窪み内のペースト内に到達している。前記外部端子電
極は半田バンプ電極となり、ボールグリッドアレイ型半
導体装置を構成する。
(1) A substrate having wiring and a plurality of external terminal electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate by a paste, and a substrate portion corresponding to a fixing region of the semiconductor chip. A semiconductor having a penetrating vent hole provided, a connecting means for electrically connecting the electrode of the semiconductor chip and the wiring of the substrate, and a resin package mounted on the main surface side of the substrate and covering the semiconductor chip and the like. In the device, the vent hole penetrates the substrate and reaches at least a paste that fixes the semiconductor chip to the substrate. The vent hole reaches the paste in the recess provided in the substrate portion facing the semiconductor chip. The external terminal electrodes serve as solder bump electrodes and form a ball grid array type semiconductor device.

【0017】(2)前記手段(1)の構成において、前
記ベントホールは前記半導体チップの周縁の一部に対応
する基板領域に設けられた窪み内の少なくともペースト
内に到達している。
(2) In the structure of the above-mentioned means (1), the vent hole reaches at least the paste in the recess provided in the substrate region corresponding to a part of the peripheral edge of the semiconductor chip.

【0018】(3)配線を有しかつ裏面に複数の外部端
子電極を有する基板の主面にペーストによって半導体チ
ップを固定する工程と、前記半導体チップの電極と前記
基板の配線をワイヤによって電気的に接続する工程と、
前記半導体チップ等を覆うように前記基板の主面側にレ
ジンパッケージを形成する工程と、前記基板の裏面側か
ら前記ペーストに到達するように前記基板にベントホー
ルを形成する。前記基板の一部に前記ペーストが入る窪
みを設けておき、その後半導体チップを固定する。ベン
トホールは前記窪み内のペーストに到達するように形成
する。前記基板の裏面には外部端子電極として半田バン
プ電極を形成してボールグリッドアレイ型の半導体装置
を製造する。
(3) A step of fixing a semiconductor chip to the main surface of a substrate having wiring and having a plurality of external terminal electrodes on the back surface by a paste, and electrically connecting the electrode of the semiconductor chip and the wiring of the substrate by a wire. Connecting to
A step of forming a resin package on the main surface side of the substrate so as to cover the semiconductor chip and the like, and a vent hole in the substrate so as to reach the paste from the back surface side of the substrate. A recess is formed in a part of the substrate to receive the paste, and then the semiconductor chip is fixed. The vent hole is formed so as to reach the paste in the depression. Solder bump electrodes are formed as external terminal electrodes on the back surface of the substrate to manufacture a ball grid array type semiconductor device.

【0019】前記(1)の手段によれば、ボールグリッ
ドアレイ型半導体装置の基板の裏面には、半導体チップ
を基板に固定するペースト内に先端が臨むベントホール
が設けられていることから、半田バンプ電極をリフロー
して実装した場合、前記ベントホールはペースト内で発
生した水蒸気の外部への抜け路として機能するため、パ
ッケージにクラックが発生しなくなる。
According to the above-mentioned means (1), since the back surface of the substrate of the ball grid array type semiconductor device is provided with the vent hole whose tip faces the inside of the paste for fixing the semiconductor chip to the substrate, the solder is formed. When the bump electrode is reflow-mounted and mounted, the vent hole functions as an escape path for water vapor generated in the paste to the outside, so that the package does not crack.

【0020】前記(2)の手段によれば、前記ベントホ
ールは前記半導体チップの周縁の一部に対応する基板領
域に設けられた窪み内の少なくともペースト内に到達し
ていることから、前記ペーストおよびパッケージ内で発
生した水蒸気を外部に確実に案内するベントホールとな
る。
According to the above-mentioned means (2), since the vent hole reaches at least the paste in the recess provided in the substrate region corresponding to a part of the peripheral edge of the semiconductor chip, the paste It also serves as a vent hole that reliably guides the water vapor generated in the package to the outside.

【0021】前記(3)の手段によれば、ボールグリッ
ドアレイ型半導体装置の製造において、基板の主面の一
部にペーストが入る窪みを設けた後、ペーストによって
基板主面に半導体チップを固定し、ワイヤボンディン
グ,レジンパッケージング後に前記窪みのペーストに届
くようにベントホールを形成することから、基板裏面が
ペーストによって汚染されることがないとともに、ペー
ストによってベントホールが詰まることもなくなる。
According to the above-mentioned means (3), in the manufacture of the ball grid array type semiconductor device, after forming the depression into which the paste is inserted in a part of the main surface of the substrate, the semiconductor chip is fixed to the main surface of the substrate by the paste. However, since the vent hole is formed so as to reach the paste in the recess after wire bonding and resin packaging, the back surface of the substrate is not contaminated by the paste, and the vent hole is not clogged by the paste.

【0022】[0022]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0023】なお、発明の実施の形態を説明するための
全図において、同一機能を有するものは同一符号を付
け、その繰り返しの説明は省略する。
In all the drawings for describing the embodiments of the present invention, components having the same functions are denoted by the same reference numerals, and their repeated description will be omitted.

【0024】(実施形態1)図1は本発明の一実施形態
(実施形態1)であるBGA型半導体装置の概略を示す
断面図、図2乃至図4は本実施形態1のBGA型半導体
装置の製造方法における各工程での図であって、図2は
BGA型半導体装置の製造方法において使用する基板を
示す断面図、図3はチップボンディング,ワイヤボンデ
ィング,トランスファモールドが終了した基板を示す断
面図、図4は基板にベントホールを形成した基板を示す
断面図である。
(Embodiment 1) FIG. 1 is a sectional view showing the outline of a BGA type semiconductor device which is an embodiment (embodiment 1) of the present invention, and FIGS. 2 to 4 are BGA type semiconductor devices of this embodiment 1. FIG. 2 is a diagram showing each step in the manufacturing method of FIG. 2, FIG. 2 is a sectional view showing a substrate used in the manufacturing method of the BGA type semiconductor device, and FIG. 3 is a sectional view showing a substrate after chip bonding, wire bonding, and transfer molding. 4A and 4B are cross-sectional views showing a substrate in which a vent hole is formed in the substrate.

【0025】本実施形態1のBGA型半導体装置は、図
1に示すように、外観的には、平坦な基板1と、この基
板1の主面(上面)に形成された略矩形状のパッケージ
10と、前記基板1の裏面(下面)にアレイ状に配設さ
れた複数の半田バンプ電極9からなる外部端子電極とか
らなっている。
As shown in FIG. 1, the BGA type semiconductor device according to the first embodiment has a flat substrate 1 in appearance and a substantially rectangular package formed on the main surface (upper surface) of the substrate 1. 10 and an external terminal electrode composed of a plurality of solder bump electrodes 9 arranged in an array on the back surface (lower surface) of the substrate 1.

【0026】前記基板1はBTエポキシ基板等からな
り、図示はしないが、その主面に配線が設けられ、裏面
にアレイ状に半田バンプ電極9が形成されている。前記
半田バンプ電極9と基板主面の配線は、図示しないスル
ーホールに充填形成された導体を介して電気的に接続さ
れている。
The substrate 1 is made of a BT epoxy substrate or the like, and although not shown, wiring is provided on the main surface thereof and solder bump electrodes 9 are formed in an array on the back surface. The solder bump electrode 9 and the wiring on the main surface of the substrate are electrically connected to each other via a conductor filled in a through hole (not shown).

【0027】また、前記基板1の主面の中央には、たと
えば、0.3mm程度の深さの窪み11が設けられてい
る。
Further, a depression 11 having a depth of, for example, about 0.3 mm is provided in the center of the main surface of the substrate 1.

【0028】また、基板1の主面中央にはペースト2に
よって半導体チップ3が固定されている。半導体チップ
3の下面全域はペースト2を介して基板1に固定される
が、前記窪み11にもペースト2が入る。図1におい
て、窪み11以外の部分のペースト2は太い線で示して
ある(以下の図でも同様)。
A semiconductor chip 3 is fixed to the center of the main surface of the substrate 1 with a paste 2. The entire lower surface of the semiconductor chip 3 is fixed to the substrate 1 via the paste 2, and the paste 2 also enters the depression 11. In FIG. 1, the paste 2 other than the recess 11 is shown by a thick line (same in the following figures).

【0029】そして、前記基板1にはその裏面(下面)
側から前記窪み11内のペースト2に先端が臨むベント
ホール5が形成されている。このベントホール5は、後
述するが、基板1に半導体チップ3を固定した後に、基
板1の裏面側から設けられる。したがって、ペースト2
が基板1の裏面を汚染することもなく、かつまたペース
ト2が詰まってベントホール5を塞ぐこともない。
The back surface (lower surface) of the substrate 1 is
A vent hole 5 whose front end faces the paste 2 in the depression 11 from the side is formed. As will be described later, the vent hole 5 is provided from the back surface side of the substrate 1 after fixing the semiconductor chip 3 to the substrate 1. Therefore, paste 2
Does not contaminate the back surface of the substrate 1 nor does the paste 2 block the vent hole 5.

【0030】前記基板1の主面に固定された半導体チッ
プ3の図示しない電極と、基板1の主面の図示しない各
配線は、電気的接続手段、たとえば、導電性のワイヤ4
を介して電気的に接続されている。
An electrode (not shown) of the semiconductor chip 3 fixed to the main surface of the substrate 1 and each wiring (not shown) on the main surface of the substrate 1 are electrically connected to each other, for example, a conductive wire 4
Are electrically connected via

【0031】前記パッケージ10は、前記半導体チップ
3やワイヤ4を封止する。
The package 10 seals the semiconductor chip 3 and the wires 4.

【0032】つぎに、本実施形態1のBGA型半導体装
置の製造(組立)方法について説明する。
Next, a method of manufacturing (assembling) the BGA type semiconductor device of the first embodiment will be described.

【0033】図2に示すように、最初に基板1を用意す
る。この基板1は、たとえば、BTエポキシ基板等から
なり、いずれも図示はしないが、その主面に配線が設け
られ、裏面にアレイ状に半田バンプ電極を形成するため
の下地電極が設けられている。前記下地電極と基板主面
の配線は、図示しないスルーホールに充填形成された導
体を介して電気的に接続されている。
As shown in FIG. 2, the substrate 1 is first prepared. The substrate 1 is made of, for example, a BT epoxy substrate and the like, and although not shown in the drawings, wiring is provided on the main surface thereof and a base electrode for forming solder bump electrodes in an array is provided on the back surface thereof. . The base electrode and the wiring on the main surface of the substrate are electrically connected via a conductor filled in a through hole (not shown).

【0034】つぎに、基板1の主面中央に、基板1の主
面に固定する半導体チップ3よりも小さい窪み11を形
成する。この窪み11は、後に基板1の裏面からドリル
によってベントホールが開けられるが、この際、ドリル
の先端で半導体チップを傷付けないようにすることと、
ベントホールの先端を確実にペースト内に臨ませるため
に設けられる。したがって、前記窪み11の深さは、前
記条件を満たす範囲で適宜決定すれば良い。たとえば、
前記窪み11は、0.3mm程度の深さとなる。
Next, a recess 11 smaller than the semiconductor chip 3 fixed to the main surface of the substrate 1 is formed in the center of the main surface of the substrate 1. A vent hole is later formed in the recess 11 from the back surface of the substrate 1 by a drill. At this time, the tip of the drill should not damage the semiconductor chip.
It is provided to ensure that the tip of the vent hole faces the paste. Therefore, the depth of the recess 11 may be appropriately determined within the range that satisfies the above condition. For example,
The recess 11 has a depth of about 0.3 mm.

【0035】つぎに、図3に示すように、基板1の主面
にペースト2を介して半導体チップ3を固定する。ペー
スト2は一部しか図示してないが、半導体チップ3の裏
面全域に延在している。
Next, as shown in FIG. 3, the semiconductor chip 3 is fixed to the main surface of the substrate 1 via the paste 2. Although only a part of the paste 2 is illustrated, the paste 2 extends over the entire back surface of the semiconductor chip 3.

【0036】つぎに、半導体チップ3の図示しない電極
と、基板1の主面の図示しない配線とをワイヤ4によっ
て電気的に接続する。半導体チップ3の電極と配線との
接続は他の電気的接続手段でも良い。
Next, the electrodes (not shown) of the semiconductor chip 3 and the wiring (not shown) on the main surface of the substrate 1 are electrically connected by the wires 4. Other electrical connection means may be used to connect the electrodes of the semiconductor chip 3 to the wiring.

【0037】つぎに、常用のトランスファモールドによ
って、基板1の主面にレジンからなるパッケージ10を
形成する。このパッケージ10は前記半導体チップ3や
ワイヤ4等を封止する。
Next, the package 10 made of resin is formed on the main surface of the substrate 1 by a conventional transfer mold. The package 10 seals the semiconductor chip 3, the wire 4, and the like.

【0038】つぎに、図4に示すように、基板1の裏面
からドリルによってベントホール5を形成する。この
際、ドリルの先端で半導体チップ3を傷つけないよう
に、ドリルの先端は浅くペースト2内に入れてベントホ
ール5を形成する。
Next, as shown in FIG. 4, a vent hole 5 is formed from the back surface of the substrate 1 by a drill. At this time, the tip of the drill is shallowly inserted into the paste 2 to form the vent hole 5 so as not to damage the semiconductor chip 3 with the tip of the drill.

【0039】つぎに、基板1の裏面に半田バンプ電極9
を形成して、図1に示すようなBGA型半導体装置を製
造する。
Next, the solder bump electrode 9 is formed on the back surface of the substrate 1.
Are formed to manufacture a BGA type semiconductor device as shown in FIG.

【0040】前記半田バンプ電極9は、基板1の裏面の
図示しない下地電極に形成されるが、下地電極の表面は
ペーストによって汚染されていないことから、下地電極
には確実に半田バンプ電極9が形成される。
The solder bump electrode 9 is formed on a base electrode (not shown) on the back surface of the substrate 1. Since the surface of the base electrode is not contaminated by the paste, the solder bump electrode 9 is surely attached to the base electrode. It is formed.

【0041】本実施形態1のBGA型半導体装置は、そ
の製造において、基板1の主面にペースト2を介して半
導体チップ3を固定する際、基板1にベントホール5が
設けられていないことから、基板1の裏面を汚染するこ
とがない。したがって、基板1の裏面の下地電極もペー
ストによって汚染されることがなく、半田バンプ電極9
の形成時、下地電極に確実に半田バンプ電極9を形成す
ることができ、半田バンプ電極形成の歩留りが向上す
る。
In the manufacture of the BGA type semiconductor device of the first embodiment, the vent hole 5 is not provided in the substrate 1 when the semiconductor chip 3 is fixed to the main surface of the substrate 1 via the paste 2. The back surface of the substrate 1 is not contaminated. Therefore, the base electrode on the back surface of the substrate 1 is not contaminated by the paste, and the solder bump electrode 9
At the time of forming, the solder bump electrode 9 can be reliably formed on the base electrode, and the yield of solder bump electrode formation is improved.

【0042】本実施形態1のBGA型半導体装置は、基
板1に設けられるベントホール5は、基板1にペースト
2を介して半導体チップ3を固定した後に形成されるた
め、ペースト2が詰まってベントホール5を塞ぐことも
ない。したがって、リフロー実装時、半導体チップ3の
下面側のペースト2に含まれる水分が、実装時の熱によ
って水蒸気となっても、この水蒸気はベントホール5を
通って外部に抜けるため、水蒸気に起因するパッケージ
クラックが発生しなくなり、実装の信頼度が高くなる。
In the BGA type semiconductor device according to the first embodiment, the vent hole 5 provided in the substrate 1 is formed after the semiconductor chip 3 is fixed to the substrate 1 via the paste 2, so that the paste 2 is clogged with the vent. It does not block Hall 5. Therefore, at the time of reflow mounting, even if the moisture contained in the paste 2 on the lower surface side of the semiconductor chip 3 becomes steam due to the heat at the time of mounting, this steam will pass through the vent hole 5 to the outside, which is caused by the steam. Package cracks will not occur and the reliability of mounting will increase.

【0043】(実施形態2)図5は本発明の他の実施形
態(実施形態2)であるBGA型半導体装置の一部を示
す断面図、図6は本実施形態2のBGA型半導体装置の
製造に用いる基板と、前記基板に固定された半導体チッ
プを示す平面図である。
(Embodiment 2) FIG. 5 is a sectional view showing a part of a BGA type semiconductor device according to another embodiment (embodiment 2) of the present invention, and FIG. 6 shows a BGA type semiconductor device of this embodiment 2. It is a top view showing a substrate used for manufacture and a semiconductor chip fixed to the substrate.

【0044】本実施形態2のBGA型半導体装置では、
基板1の主面に設ける窪み11は、図5および図6に示
すように、半導体チップ3の周縁の一部、すなわち、4
辺の各中央部分に一部がかかるように設けられている。
そして、BGA型半導体装置の製造において、前記窪み
11に対応する基板1の裏面部分から、ベントホール5
がパッケージ10の形成の後に形成される。
In the BGA type semiconductor device of the second embodiment,
As shown in FIGS. 5 and 6, the recess 11 provided on the main surface of the substrate 1 is a part of the peripheral edge of the semiconductor chip 3, that is, 4
It is provided so as to partially cover each central portion of the side.
Then, in the manufacture of the BGA type semiconductor device, the vent hole 5 is formed from the rear surface portion of the substrate 1 corresponding to the recess 11.
Are formed after the formation of the package 10.

【0045】図6の基板1において、窪み11が設けら
れ、半導体チップ3が固定されているが、まだ、ベント
ホール5は形成されていない。
In the substrate 1 of FIG. 6, the recess 11 is provided and the semiconductor chip 3 is fixed, but the vent hole 5 is not formed yet.

【0046】本実施形態2のBGA型半導体装置の製造
においては、前記ベントホール5を形成する部分は、半
導体チップ3から外れた部分であることから、深くドリ
ルを入れても半導体チップ3を破損することがなく、ベ
ントホール5を開ける作業の余裕度が高くなり、作業性
が向上する。
In the manufacture of the BGA type semiconductor device of the second embodiment, since the part forming the vent hole 5 is a part separated from the semiconductor chip 3, the semiconductor chip 3 is damaged even if a deep drill is inserted. Without doing so, the margin of work for opening the vent hole 5 is increased, and the workability is improved.

【0047】このBGA型半導体装置の場合も、4か所
に設けられたベントホール5が、半導体チップ3と基板
1とを固定するペースト2部分に到達していること、ま
た、ベントホール5がペースト2を貫通してパッケージ
10を形成するレジン部分にも到達していることから、
BGA型半導体装置のリフロー実装時、実装時の熱によ
ってレジンやペースト内に含まれる水分が水蒸気となっ
ても、この水蒸気は各ベントホール5を通って外部に抜
けるため、パッケージクラックが発生しなくなる。
Also in the case of this BGA type semiconductor device, the vent holes 5 provided at four places reach the paste 2 portion for fixing the semiconductor chip 3 and the substrate 1, and the vent holes 5 are Since it reaches the resin portion that penetrates the paste 2 and forms the package 10,
When the BGA type semiconductor device is reflow-mounted, even if the moisture contained in the resin or paste becomes water vapor due to the heat at the time of mounting, the water vapor passes through each vent hole 5 to the outside, so that the package crack does not occur. .

【0048】本実施形態2のBGA型半導体装置の製造
時においても、半導体チップ3の固定時、基板1にベン
トホール5が設けられていないことから、基板1の裏面
のペーストによる汚染はない。
Even when the BGA type semiconductor device of the second embodiment is manufactured, since the vent hole 5 is not provided in the substrate 1 when the semiconductor chip 3 is fixed, there is no contamination by the paste on the back surface of the substrate 1.

【0049】(実施形態3)図7は本発明の他の実施形
態(実施形態3)であるBGA型半導体装置の製造に用
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
(Embodiment 3) FIG. 7 is a plan view showing a substrate used for manufacturing a BGA type semiconductor device according to another embodiment (Embodiment 3) of the present invention and a semiconductor chip fixed to the substrate. .

【0050】本実施形態3のBGA型半導体装置では、
その製造において、図7に示すように、基板1の主面に
設けられる窪み11は、半導体チップ3の周縁の一部、
すなわち、矩形状の半導体チップ3の各頂点に対応する
部分に一部がかかるように設けられている。本実施形態
1では、前記窪み11は楕円形状となり、図示はしない
が、基板1の主面にペースト2によって半導体チップ3
を固定し、ワイヤボンディング,パッケージングの後、
基板1の裏面から前記窪み11に達するように、ドリル
によってベントホール5が形成される。
In the BGA type semiconductor device of the third embodiment,
In the manufacturing, as shown in FIG. 7, the recess 11 provided in the main surface of the substrate 1 is a part of the peripheral edge of the semiconductor chip 3,
That is, the rectangular semiconductor chip 3 is provided so as to partially cover the portions corresponding to the respective vertices. In the first embodiment, the recess 11 has an elliptical shape, and although not shown, the semiconductor chip 3 is formed on the main surface of the substrate 1 by the paste 2.
After fixing, wire bonding, packaging,
A vent hole 5 is formed by a drill so as to reach the recess 11 from the back surface of the substrate 1.

【0051】本実施形態3のBGA型半導体装置の製造
においては、前記実施形態2の場合と同様に、前記ベン
トホール5を形成する部分は、半導体チップ3から外れ
た部分であることから、深くドリルを入れても半導体チ
ップ3を破損することがなく、ベントホール5を開ける
作業の余裕度が高くなり、作業性が向上する。
In the manufacture of the BGA type semiconductor device of the third embodiment, as in the case of the second embodiment, since the part where the vent hole 5 is formed is the part which is separated from the semiconductor chip 3, it is deep. Even if a drill is inserted, the semiconductor chip 3 is not damaged, the margin of work for opening the vent hole 5 is increased, and workability is improved.

【0052】本実施形態3のBGA型半導体装置の場合
も、4か所に設けられたベントホール5が、半導体チッ
プ3と基板1とを固定するペースト2部分に到達してい
ること、また、ベントホール5がペースト2を貫通して
パッケージ10を形成するレジン部分にも到達している
ことから、BGA型半導体装置のリフロー実装時、実装
時の熱によってレジンやペースト内に含まれる水分が水
蒸気となっても、この水蒸気は各ベントホール5を通っ
て外部に抜けるため、パッケージクラックが発生しなく
なる。
Also in the case of the BGA type semiconductor device of the third embodiment, the vent holes 5 provided at four places reach the paste 2 portion for fixing the semiconductor chip 3 and the substrate 1, and Since the vent hole 5 reaches the resin portion which penetrates the paste 2 and forms the package 10, the moisture contained in the resin and the paste is vaporized by the heat at the time of reflow mounting of the BGA type semiconductor device. However, since this water vapor passes through each vent hole 5 to the outside, package cracks do not occur.

【0053】本実施形態3のBGA型半導体装置の製造
時においても、半導体チップ3の固定時、基板1にベン
トホール5が設けられていないことから、基板1の裏面
のペーストによる汚染はない。
Even when the BGA type semiconductor device of the third embodiment is manufactured, since the vent hole 5 is not provided in the substrate 1 when the semiconductor chip 3 is fixed, the paste on the back surface of the substrate 1 is not contaminated.

【0054】以上本発明者によってなされた発明を実施
形態に基づき具体的に説明したが、本発明は上記実施形
態に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることはいうまでもない。本発明
は他の構造のBGAにも適用できる。
Although the invention made by the inventor has been specifically described based on the embodiment, the invention is not limited to the above embodiment, and various modifications can be made without departing from the gist of the invention. Needless to say. The present invention can be applied to BGAs having other structures.

【0055】[0055]

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.

【0056】(1)ボールグリッドアレイ型半導体装置
の基板の裏面には、半導体チップを基板に固定するペー
スト内に先端が臨むベントホールが設けられていること
から、半田バンプ電極をリフローして実装した場合、前
記ベントホールはペースト内で発生した水蒸気の外部へ
の抜け路として機能するため、パッケージにクラックが
発生しなくなる。
(1) On the back surface of the substrate of the ball grid array type semiconductor device, there is provided a vent hole whose front end faces in the paste for fixing the semiconductor chip to the substrate. Therefore, the solder bump electrode is reflowed and mounted. In this case, the vent hole functions as an escape path for water vapor generated in the paste to the outside, so that the package does not crack.

【0057】(2)ボールグリッドアレイ型半導体装置
の製造において、基板の主面の一部にペーストが入る窪
みを設けた後、ペーストによって基板主面に半導体チッ
プを固定し、ワイヤボンディング,レジンパッケージン
グ後に前記窪みのペーストに届くようにベントホールを
形成することから、基板裏面がペーストによって汚染さ
れることがないとともに、ペーストによってベントホー
ルが詰まることもなくなる。したがって、基板裏面に形
成する半田バンプ電極の信頼度が高くなるとともに、半
田バンプ電極の製造歩留りが向上する。また、リフロー
時パッケージクラックが発生し難い実装信頼度が高いB
GA型半導体装置となる。
(2) In the manufacture of a ball grid array type semiconductor device, after forming a recess into which paste is inserted in a part of the main surface of the substrate, the semiconductor chip is fixed to the main surface of the substrate by the paste, wire bonding, resin package Since the vent hole is formed so as to reach the paste in the recess after the paste is formed, the back surface of the substrate is not contaminated by the paste and the vent hole is not clogged with the paste. Therefore, the reliability of the solder bump electrode formed on the back surface of the substrate is increased, and the manufacturing yield of the solder bump electrode is improved. In addition, package cracks are less likely to occur during reflow and the mounting reliability is high.
It becomes a GA type semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施形態(実施形態1)であるBG
A型半導体装置の概略を示す断面図である。
FIG. 1 is a BG that is an embodiment (Embodiment 1) of the present invention.
It is sectional drawing which shows the outline of an A-type semiconductor device.

【図2】本実施形態1のBGA型半導体装置の製造方法
において使用する基板を示す断面図である。
FIG. 2 is a cross-sectional view showing a substrate used in the manufacturing method of the BGA type semiconductor device of the first embodiment.

【図3】本実施形態1のBGA型半導体装置の製造方法
において、チップボンディング,ワイヤボンディング,
トランスファモールドが終了した基板を示す断面図であ
る。
FIG. 3 is a plan view showing a method of manufacturing a BGA type semiconductor device according to the first embodiment, in which chip bonding, wire bonding,
It is sectional drawing which shows the board | substrate which the transfer mold completed.

【図4】本実施形態1のBGA型半導体装置の製造方法
において、基板にベントホールを形成した基板を示す断
面図である。
FIG. 4 is a cross-sectional view showing a substrate in which a vent hole is formed in the substrate in the method for manufacturing the BGA type semiconductor device according to the first embodiment.

【図5】本発明の他の実施形態(実施形態2)であるB
GA型半導体装置の一部を示す断面図である。
FIG. 5 is another embodiment (second embodiment) of the present invention, B.
It is a sectional view showing a part of GA type semiconductor device.

【図6】本実施形態2のBGA型半導体装置の製造に用
いる基板と、前記基板に固定された半導体チップを示す
平面図である。
FIG. 6 is a plan view showing a substrate used for manufacturing the BGA type semiconductor device of the second embodiment and a semiconductor chip fixed to the substrate.

【図7】本発明の他の実施形態(実施形態3)であるB
GA型半導体装置の製造に用いる基板と、前記基板に固
定された半導体チップを示す平面図である。
FIG. 7 shows another embodiment (Embodiment 3) B of the present invention.
It is a top view showing a substrate used for manufacturing a GA type semiconductor device, and a semiconductor chip fixed to the substrate.

【図8】従来のBGA型半導体装置の一部を示す断面図
である。
FIG. 8 is a cross-sectional view showing a part of a conventional BGA type semiconductor device.

【図9】従来のBGA型半導体装置において基板のベン
トホールから基板裏面にペーストが流れ出した状態を示
す模式的断面図である。
FIG. 9 is a schematic cross-sectional view showing a state in which a paste has flowed from a vent hole of a substrate to the back surface of the substrate in a conventional BGA type semiconductor device.

【図10】従来のBGA型半導体装置において基板のベ
ントホールがペーストで塞がれた状態を示す模式的断面
図である。
FIG. 10 is a schematic cross-sectional view showing a state in which a vent hole of a substrate is blocked with a paste in a conventional BGA type semiconductor device.

【符号の説明】[Explanation of symbols]

1…基板、2…ペースト、3…半導体チップ、4…ワイ
ヤ、5…ベントホール、6…下地電極、9…半田バンプ
電極、10…パッケージ、11…窪み。
1 ... Substrate, 2 ... Paste, 3 ... Semiconductor chip, 4 ... Wire, 5 ... Vent hole, 6 ... Base electrode, 9 ... Solder bump electrode, 10 ... Package, 11 ... Dimple.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 鈴木 一成 東京都小平市上水本町5丁目22番1号 株 式会社日立マイコンシステム内 (72)発明者 石村 大樹 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Issei Suzuki, 5-22-1 Kamisuihoncho, Kodaira-shi, Tokyo Inside Hitachi Microcomputer System Co., Ltd. (72) Inventor, Daiki Ishimura 145 Nakajima, Nanae, Kameda-gun, Hokkaido Address inside Hitachi Hokkai Semiconductor Co., Ltd.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 配線を有しかつ裏面に複数の外部端子電
極を有する基板と、前記基板の主面にペーストによって
固定された半導体チップと、前記半導体チップの固定領
域に対応する基板部分に設けられた貫通したベントホー
ルと、前記半導体チップの電極と前記基板の配線を電気
的に接続する接続手段と、前記基板の主面側に取り付け
られ前記半導体チップ等を覆うレジンパッケージとを有
する半導体装置であって、前記ベントホールは前記基板
を貫通しかつ少なくとも前記半導体チップを前記基板に
固定するペースト内に到達していることを特徴とする半
導体装置。
1. A substrate having wiring and a plurality of external terminal electrodes on the back surface, a semiconductor chip fixed to the main surface of the substrate by a paste, and a substrate portion corresponding to a fixing region of the semiconductor chip. And a resin package mounted on the main surface side of the substrate to cover the semiconductor chip and the like. The semiconductor device, wherein the vent hole penetrates the substrate and reaches at least a paste for fixing the semiconductor chip to the substrate.
【請求項2】 前記ベントホールは前記半導体チップに
対面する基板部分に設けられた窪み内のペースト内に到
達していることを特徴とする請求項1記載の半導体装
置。
2. The semiconductor device according to claim 1, wherein the vent hole reaches the inside of the paste in the recess provided in the substrate portion facing the semiconductor chip.
【請求項3】 前記ベントホールは前記半導体チップの
周縁の一部に対応する基板領域に設けられた窪み内の少
なくともペースト内に到達していることを特徴とする請
求項1記載の半導体装置。
3. The semiconductor device according to claim 1, wherein the vent hole reaches at least the paste in a recess provided in a substrate region corresponding to a part of a peripheral edge of the semiconductor chip.
【請求項4】 前記外部端子電極は半田バンプ電極とな
り、ボールグリッドアレイ型半導体装置を構成すること
を特徴とする請求項1乃至請求項3のいずれか1項記載
の半導体装置。
4. The semiconductor device according to claim 1, wherein the external terminal electrode serves as a solder bump electrode to form a ball grid array type semiconductor device.
【請求項5】 配線を有しかつ裏面に複数の外部端子電
極を有する基板の主面にペーストによって半導体チップ
を固定する工程と、前記半導体チップの電極と前記基板
の配線を電気的に接続する工程と、前記半導体チップ等
を覆うように前記基板の主面側にレジンパッケージを形
成する工程と、前記基板の裏面側から前記ペーストに到
達するように前記基板にベントホールを形成することを
特徴とする半導体装置の製造方法。
5. A step of fixing a semiconductor chip to the main surface of a substrate having wiring and having a plurality of external terminal electrodes on the back surface by a paste, and electrically connecting the electrode of the semiconductor chip and the wiring of the substrate. A step of forming a resin package on the main surface side of the substrate so as to cover the semiconductor chip and the like, and forming a vent hole in the substrate so as to reach the paste from the back surface side of the substrate. And a method for manufacturing a semiconductor device.
【請求項6】 前記基板の一部に前記ペーストが入る窪
みを設けた後半導体チップを固定し、その後前記窪み内
のペーストに到達するようにベントホールを形成するこ
とを特徴とする請求項5記載の半導体装置の製造方法。
6. The semiconductor chip is fixed after forming a recess into which the paste is inserted in a part of the substrate, and then a vent hole is formed so as to reach the paste in the recess. A method for manufacturing a semiconductor device as described above.
【請求項7】 前記基板の裏面には外部端子電極として
半田バンプ電極を形成してボールグリッドアレイ型の半
導体装置を製造することを特徴とする請求項5または請
求項6記載の半導体装置の製造方法。
7. The semiconductor device manufacturing method according to claim 5, wherein solder bump electrodes are formed as external terminal electrodes on the back surface of the substrate to manufacture a ball grid array type semiconductor device. Method.
JP7305288A 1995-11-24 1995-11-24 Semiconductor device, and its manufacture Withdrawn JPH09148481A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7305288A JPH09148481A (en) 1995-11-24 1995-11-24 Semiconductor device, and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7305288A JPH09148481A (en) 1995-11-24 1995-11-24 Semiconductor device, and its manufacture

Publications (1)

Publication Number Publication Date
JPH09148481A true JPH09148481A (en) 1997-06-06

Family

ID=17943303

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7305288A Withdrawn JPH09148481A (en) 1995-11-24 1995-11-24 Semiconductor device, and its manufacture

Country Status (1)

Country Link
JP (1) JPH09148481A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100294508B1 (en) * 1998-02-25 2001-07-12 수 스틸 A method and apparatus for securing a chip on a circuit board
EP1003214A3 (en) * 1998-11-17 2002-09-11 Fujitsu Limited Semiconductor device and method of producing the same
GB2387562A (en) * 2002-04-16 2003-10-22 Agilent Technologies Inc Method of attaching componenets and component structure
US6764878B2 (en) * 1997-07-30 2004-07-20 Renesas Technology Corp. Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate
WO2004107827A2 (en) * 2003-05-22 2004-12-09 Powerwave Technologies, Inc. Circuit board assembly employing solder vent hole
US7187063B2 (en) 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6764878B2 (en) * 1997-07-30 2004-07-20 Renesas Technology Corp. Method of manufacturing a resin encapsulated semiconductor device to provide a vent hole in a base substrate
KR100294508B1 (en) * 1998-02-25 2001-07-12 수 스틸 A method and apparatus for securing a chip on a circuit board
EP1003214A3 (en) * 1998-11-17 2002-09-11 Fujitsu Limited Semiconductor device and method of producing the same
GB2387562B (en) * 2002-04-16 2005-06-15 Agilent Technologies Inc Method of attaching componenets and component structure
GB2387562A (en) * 2002-04-16 2003-10-22 Agilent Technologies Inc Method of attaching componenets and component structure
US6732905B2 (en) 2002-04-16 2004-05-11 Agilent Technologies, Inc. Vented cavity, hermetic solder seal
US7187063B2 (en) 2002-07-29 2007-03-06 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
CN100346168C (en) * 2002-07-29 2007-10-31 雅马哈株式会社 Magnetic sensor producing method and lead wire frame
US7494838B2 (en) 2002-07-29 2009-02-24 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
US7541665B2 (en) 2002-07-29 2009-06-02 Yamaha Corporation Lead frame for a magnetic sensor
US8138757B2 (en) 2002-07-29 2012-03-20 Yamaha Corporation Manufacturing method for magnetic sensor and lead frame therefor
WO2004107827A3 (en) * 2003-05-22 2005-06-09 Powerwave Technologies Inc Circuit board assembly employing solder vent hole
US6954987B2 (en) 2003-05-22 2005-10-18 Powerwave Technologies, Inc. Method of interconnecting a circuit board to a substrate
WO2004107827A2 (en) * 2003-05-22 2004-12-09 Powerwave Technologies, Inc. Circuit board assembly employing solder vent hole

Similar Documents

Publication Publication Date Title
US6876069B2 (en) Ground plane for exposed package
US6734557B2 (en) Semiconductor device
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US20030057534A1 (en) Semiconductor package
US6469897B2 (en) Cavity-down tape ball grid array package assembly with grounded heat sink and method of fabricating the same
KR100825784B1 (en) Semiconductor package suppressing a warpage and wire open defects and manufacturing method thereof
JP3851797B2 (en) Ball grid array package and circuit board used therefor
US7002251B2 (en) Semiconductor device
US20080296751A1 (en) Semiconductor package
JP2001156251A (en) Semiconductor device
JP3353501B2 (en) Semiconductor device and method of manufacturing semiconductor device
JPH09148481A (en) Semiconductor device, and its manufacture
KR20030012994A (en) Tape ball grid array semiconductor chip package having ball land pad which is isolated with adhesive and manufacturing method thereof and multi chip package
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
JPH11260850A (en) Semiconductor device and its manufacture
JP2663986B2 (en) Highly integrated semiconductor devices
KR20070079654A (en) Printed circuit board for flip chip bonding and ball grid array package manufacturing method using the same
JPH09283661A (en) Resin-sealed semiconductor device
JPH0851180A (en) Semiconductor device
JPH1197586A (en) Semiconductor device and its manufacture
JPH02244746A (en) Resin sealing type semiconductor device
KR20000026099A (en) Chip size semiconductor package and method for making the same
JP3079529B2 (en) Ball grid array type semiconductor device
JP2853695B2 (en) Chip carrier and semiconductor integrated circuit device
TWI281264B (en) Memory module for repackaging BGA packages

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204