JPH09148403A - In-cassette substrate detector - Google Patents

In-cassette substrate detector

Info

Publication number
JPH09148403A
JPH09148403A JP32837695A JP32837695A JPH09148403A JP H09148403 A JPH09148403 A JP H09148403A JP 32837695 A JP32837695 A JP 32837695A JP 32837695 A JP32837695 A JP 32837695A JP H09148403 A JPH09148403 A JP H09148403A
Authority
JP
Japan
Prior art keywords
cassette
substrate
optical sensor
light receiving
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32837695A
Other languages
Japanese (ja)
Inventor
Yoshiji Oka
義二 岡
Yoshimitsu Fukutomi
義光 福冨
Masayuki Itabane
昌行 板羽
Yasufumi Koyama
康文 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dainippon Screen Manufacturing Co Ltd
Original Assignee
Dainippon Screen Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dainippon Screen Manufacturing Co Ltd filed Critical Dainippon Screen Manufacturing Co Ltd
Priority to JP32837695A priority Critical patent/JPH09148403A/en
Priority to KR1019960052831A priority patent/KR100315007B1/en
Priority to US08/752,149 priority patent/US5906469A/en
Publication of JPH09148403A publication Critical patent/JPH09148403A/en
Pending legal-status Critical Current

Links

Landscapes

  • Warehouses Or Storage Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Length Measuring Devices By Optical Means (AREA)

Abstract

PROBLEM TO BE SOLVED: To insert a carry arm so that it may not interfere with a substrate within a cassette, by detecting each positional range of substrate existing within a cassette, from the output waveform generated by a photosenser when the optical sensor and the cassette shift vertically relatively. SOLUTION: A board detector is equipped with bracket 21 which go up and down around each cassette C arranged on a cassette table 3, and these bracket 21 are arranged each in the position surrounding each cassette C, and a photosensor consisting of a light casting element 22 and a light receiving element 23 is attached to the tip of the bracket 21. And, the positions of the light casting element 22 and the light receiving element 23 are set so that the light L may pass the two openings Ca and Cb provided in front and in rear of the cassette C, and from the output waveform of the photosenser, the positional range in vertical direction of the wafer W within the cassette is detected. Hereby, the carry arm can be inserted without interfering with the wafer W.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、カセット内に収
納された半導体ウェハ等の基板を検出する装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for detecting a substrate such as a semiconductor wafer contained in a cassette.

【0002】[0002]

【従来の技術】カセット内に収納された基板を検出する
装置としては、例えば本出願人により開示された特開平
3−298156号公報に記載されたものが知られてい
る。この装置では、カセット内に予め定められた各収納
位置において、光センサの受光素子が受光状態か非受光
状態かを調べ、その結果に応じて各収納位置に基板が存
在するか否かを決定している。
2. Description of the Related Art As a device for detecting a substrate stored in a cassette, for example, one disclosed in Japanese Patent Application Laid-Open No. 3-298156 disclosed by the present applicant is known. In this device, at each predetermined storage position in the cassette, it is determined whether the light receiving element of the optical sensor is in the light receiving state or the non-light receiving state, and according to the result, it is determined whether or not the substrate is present in each storage position. doing.

【0003】[0003]

【発明が解決しようとする課題】ところで、カセット内
に設けられた基板収納用の溝は、後ろ上がりに製作され
ていることが多い。また、カセットそのものが歪んでし
まっていることもある。このため、カセット内に収納さ
れている基板は、やや前傾していることが多い。従っ
て、カセット内から基板を取り出す際に、搬送アームを
カセット内の基板と干渉しないように挿入するために
は、基板が所定の収納位置に存在するか否かのみでな
く、各基板の垂直方向の位置範囲を知ることが望まし
い。しかし、上述した装置では、カセットに収納されて
いる各基板の垂直方向の位置範囲を知ることは不可能で
あった。
By the way, the groove for accommodating the substrate, which is provided in the cassette, is often manufactured so as to be raised rearward. Also, the cassette itself may be distorted. For this reason, the substrates stored in the cassette are often slightly tilted forward. Therefore, when the substrate is taken out from the cassette, in order to insert the transfer arm so as not to interfere with the substrate in the cassette, not only whether the substrate is in the predetermined storage position but also the vertical direction of each substrate It is desirable to know the position range of. However, with the above-mentioned device, it is impossible to know the vertical position range of each substrate stored in the cassette.

【0004】この発明は、従来技術における上述の課題
を解決するためになされたものであり、カセットに収納
されている各基板の垂直方向の位置範囲を検出すること
を目的とする。
The present invention has been made to solve the above-mentioned problems in the prior art, and an object thereof is to detect the vertical position range of each substrate housed in a cassette.

【0005】[0005]

【課題を解決するための手段およびその作用・効果】上
述の課題の少なくとも一部を解決するため、第1の発明
は、カセット内に収納された基板を検出する装置であっ
て、前記カセットを挟んで対向して配置された投光素子
と受光素子とを備える光センサと、前記光センサと前記
カセットの少なくとも一方を相対的に垂直方向に移動さ
せる垂直駆動手段と、前記光センサと前記カセットが相
対的に垂直移動する際に前記光センサが発生する出力波
形から、前記カセット内に存在する基板のそれぞれの垂
直方向の位置範囲を検出する基板位置検出手段と、を備
える。
Means for Solving the Problem and Its Action / Effect To solve at least a part of the above-mentioned problems, a first invention is an apparatus for detecting a substrate contained in a cassette, wherein the cassette is An optical sensor including a light projecting element and a light receiving element that are arranged so as to face each other, a vertical driving unit that relatively moves at least one of the optical sensor and the cassette in a vertical direction, the optical sensor and the cassette. Substrate position detecting means for detecting the vertical position range of each substrate existing in the cassette from the output waveform generated by the optical sensor when the substrate moves relatively vertically.

【0006】光センサの光は基板によって遮光されて非
受光状態となる。従って、光センサとカセットが相対的
に垂直移動する際に光センサが発生する出力波形から、
カセットに収納されている各基板の垂直方向の位置範囲
を検出することができる。
The light of the optical sensor is shielded by the substrate and becomes a non-light receiving state. Therefore, from the output waveform generated by the optical sensor when the optical sensor and the cassette move relatively vertically,
It is possible to detect the vertical position range of each substrate housed in the cassette.

【0007】なお、前記カセットは、基板の挿入・取り
出しのための基板挿入口と、前記基板挿入口とは反対側
に設けられた開口部とを有しており、前記投光素子と受
光素子は、前記投光素子から出射された光が前記基板挿
入口と前記開口部とを通過して前記受光素子で受光され
る位置に配置されていることが好ましい。
The cassette has a substrate insertion opening for inserting / removing a substrate, and an opening provided on the opposite side of the substrate insertion opening. Is preferably arranged at a position where the light emitted from the light projecting element passes through the substrate insertion opening and the opening and is received by the light receiving element.

【0008】こうすれば、搬送アームの侵入方向(基板
挿入口と開口部とを結ぶ方向)にほぼ沿って投影された
基板の垂直方向の位置範囲を決定することができる。
In this way, it is possible to determine the vertical position range of the substrate projected substantially along the direction in which the transfer arm enters (the direction connecting the substrate insertion opening and the opening).

【0009】また、前記投光素子と受光素子は、略水平
に配置されていることが好ましい。
Further, it is preferable that the light projecting element and the light receiving element are arranged substantially horizontally.

【0010】こうすれば、基板の垂直方向の位置範囲を
正確に決定することができる。
In this way, the vertical position range of the substrate can be accurately determined.

【0011】さらに、前記基板位置検出手段は、前記受
光素子が非受光状態であることを示す前記光センサの出
力レベルの範囲を基板の位置範囲として決定する位置決
定手段を備えることが好ましい。
Further, it is preferable that the substrate position detecting means includes a position determining means for determining a range of an output level of the optical sensor indicating that the light receiving element is in a non-light receiving state as a position range of the substrate.

【0012】また、前記基板位置検出手段は、前記光セ
ンサと前記カセットが相対的に一定距離だけ垂直移動す
るたびに1パルスの位置パルス信号を発生する位置パル
ス信号発生手段と、前記位置パルス信号のパルス数をカ
ウントするカウンタと、前記光センサの出力レベルが切
り替わるタイミングにおける前記カウンタのカウント値
を順次記憶する記憶手段と、前記記憶手段に記憶された
前記カウント値から前記カセット内に収納された基板の
それぞれの位置範囲を決定する位置決定手段と、を備え
ることが好ましい。
Further, the substrate position detecting means includes a position pulse signal generating means for generating a position pulse signal of one pulse each time the optical sensor and the cassette are vertically moved relative to each other by a constant distance, and the position pulse signal. A counter that counts the number of pulses, storage means that sequentially stores the count value of the counter at the timing when the output level of the optical sensor is switched, and the count value stored in the storage means that is stored in the cassette. Position determining means for determining the respective position ranges of the substrate are preferably provided.

【0013】こうすれば、基板によって光センサが遮光
されるか否かに応じて、光センサの出力レベルが切り替
わる。従って、この出力レベルが切り替わるタイミング
におけるカウント値から、基板のそれぞれの位置範囲を
決定することができる。
With this configuration, the output level of the optical sensor is switched depending on whether or not the substrate shields the optical sensor. Therefore, each position range of the substrate can be determined from the count value at the timing when the output level switches.

【0014】[0014]

【発明の他の態様】この発明は、以下のような他の態様
も含んでいる。第1の態様は、カセット内に収納された
基板を検出する方法であって、前記カセットと、前記カ
セットを挟んで対向して配置された投光素子と受光素子
とを備える光センサと、の少なくとも一方を相対的に垂
直方向に移動させ、前記光センサと前記カセットが相対
的に垂直移動する際に前記光センサが発生する出力波形
から、前記カセット内に存在する基板のそれぞれの垂直
方向の位置範囲を検出する。
Other Embodiments of the Invention The present invention includes the following other embodiments. A first aspect is a method of detecting a substrate housed in a cassette, comprising: an optical sensor including the cassette and a light projecting element and a light receiving element that are arranged to face each other with the cassette interposed therebetween. From at least one of the output waveforms generated by the optical sensor when the optical sensor and the cassette are moved in the vertical direction relative to each other, at least one of them is moved in the vertical direction. Detect the position range.

【0015】[0015]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

A.装置の構成:次に、本発明の実施の形態を実施例に
基づき説明する。図1は、この発明の実施例の装置を備
えた半導体ウェハ処理装置を示す斜視図である。この半
導体ウェハ処理装置は、半導体ウェハ等の基板を熱処理
するための装置であり、カセットCへのウェハWの取り
出しと搬入を行なうためのインデクサユニット(基板搬
入・搬出ユニット)1と、カセットCから取り出された
ウェハWに種々の処理を施すためのプロセスユニット群
2とを備えている。インデクサユニット1は、カセット
Cを載置するためのカセットテーブル3と、カセットC
へのウェハWの搬入と取り出しを行なう基板取出機構4
とを備えている。また、プロセスユニット群2は、回転
処理ユニット111,112と、熱処理ユニット121
〜123と、これらの各ユニットにウェハWを搬送する
ための基板搬送機構9とを備えている。
A. Configuration of Apparatus: Next, an embodiment of the present invention will be described based on examples. FIG. 1 is a perspective view showing a semiconductor wafer processing apparatus equipped with an apparatus according to an embodiment of the present invention. This semiconductor wafer processing apparatus is an apparatus for heat-treating a substrate such as a semiconductor wafer, and includes an indexer unit (substrate loading / unloading unit) 1 for loading and unloading a wafer W into a cassette C, and a cassette C. And a process unit group 2 for performing various processes on the taken-out wafer W. The indexer unit 1 includes a cassette table 3 for mounting the cassette C and a cassette C.
Substrate unloading mechanism 4 for loading and unloading wafer W to and from wafer 4
And Further, the process unit group 2 includes the rotation processing units 111 and 112 and the heat treatment unit 121.
To 123 and a substrate transfer mechanism 9 for transferring the wafer W to each of these units.

【0016】図2は、インデクサユニット1の平面図で
ある。インデクサユニット1のカセットテーブル3の上
には、ウェハWを多段に収納する複数個のカセットCが
設置される。このカセットテーブル3の内部には、後述
する基板検出装置の要部が設けられている。
FIG. 2 is a plan view of the indexer unit 1. On the cassette table 3 of the indexer unit 1, a plurality of cassettes C that store the wafers W in multiple stages are installed. Inside the cassette table 3, a main part of a substrate detection device described later is provided.

【0017】基板取出機構4は、昇降および前後動が可
能な基板搬送アーム5を備えている。この基板搬送アー
ム5は、各カセットC内の溝に収納されたウェハWを取
り出したり、あるいはカセットC内の溝にウェハWを収
納したりする機能を有する。基板取出機構4は、さら
に、基板搬送アーム5によって取り出されたウェハWを
載置するための昇降自在な3本の支持ピン61〜63
と、支持ピン61〜63によって支持されたウェハWの
中心位置合わせを行う位置合わせ板71〜72を備えて
いる。位置合わせ板71〜72の上には、ウェハWの外
径と略同一曲率になるように配列された複数本の突起8
があり、位置合わせ板71〜72が水平往復動すること
により、突起8がウェハWの周辺に当接・離間して、ウ
ェハWの中心位置合わせを行うようになっている。
The substrate take-out mechanism 4 includes a substrate transfer arm 5 which can be moved up and down and moved back and forth. The substrate transfer arm 5 has a function of taking out the wafer W stored in the groove in each cassette C or storing the wafer W in the groove in the cassette C. The substrate unloading mechanism 4 further includes three vertically movable support pins 61 to 63 for mounting the wafer W taken out by the substrate transfer arm 5.
And alignment plates 71 to 72 for performing center alignment of the wafer W supported by the support pins 61 to 63. A plurality of projections 8 arranged on the alignment plates 71 to 72 so as to have a curvature substantially the same as the outer diameter of the wafer W.
When the alignment plates 71 to 72 are horizontally reciprocated, the projections 8 are brought into contact with and separated from the periphery of the wafer W, and the center alignment of the wafer W is performed.

【0018】基板取出機構4によってカセットCから取
り出されたウェハWは、基板受渡し位置(図1に示す位
置P)に移送された後、プロセスユニット群2の基板搬
送機構9(図1)に受け渡される。
The wafer W taken out of the cassette C by the substrate take-out mechanism 4 is transferred to the substrate transfer position (position P shown in FIG. 1) and then received by the substrate transfer mechanism 9 (FIG. 1) of the process unit group 2. Passed.

【0019】基板搬送機構9は、ウェハWを載置するた
めの略U字状の2組の基板支持アーム10を有してい
る。基板搬送機構9は、予め設定された処理レシピ(処
理の手順を規定したデータ)に従って、プロセスユニッ
ト群2の各ユニットにおいてウェハWを交換しながら順
次搬送していく。プロセスユニット群2で処理されたウ
ェハWは、基板受渡し位置Pにおいて、基板搬送機構9
から基板取出機構4へ受け渡された後、基板取出機構4
によってカセットC内に戻される。
The substrate transfer mechanism 9 has two substantially U-shaped substrate support arms 10 for mounting the wafer W thereon. The substrate transfer mechanism 9 sequentially transfers the wafers W in each unit of the process unit group 2 in accordance with a preset processing recipe (data defining a processing procedure). The wafer W processed by the process unit group 2 has the substrate transfer mechanism 9 at the substrate transfer position P.
From the board take-out mechanism 4 to the board take-out mechanism 4
Is returned to the cassette C by.

【0020】図3は基板検出装置の機械的構成を示す一
部破断正面図である。基板検出装置は、カセットテーブ
ル3に載置された各カセットCの周囲を昇降(垂直移
動)するブラケット21を備えている。このブラケット
21は、図2に示すように、略コの字状の形状を有して
おり、各カセットCを取り囲む位置にそれぞれ配置され
ている。ブラケット21の先端部には、カセットC内に
収納されたウェハWを検出するために、投光素子22と
受光素子23からなる光センサ24が取り付けられてい
る。受光素子23は、カセットCの前面にある基板挿入
口Caの前方側に設けられている。また、投光素子22
は基板挿入口Caとは反対側の開口部Cbの後方側に設
けられている。投光素子22および受光素子23は、そ
の光軸がほぼ水平に、かつ、基板搬送アーム10に平行
になるように取り付けられている。投光素子22から射
出された光Lは、後端の開口部CbからカセットC内に
入り、基板挿入口Caから出て受光素子23で受光され
る。カセットC内にウェハWが収納されている場合に
は、この光LはウェハWによって遮断される。このよう
に、投光素子22と受光素子23の位置は、光Lがカセ
ットCの前後に設けられた2つの開口Ca,Cbを通過
するように設定されている。この結果、カセットC内に
収納されているウェハWによって、光Lが確実に遮断さ
れるようにすることができる。ウェハWによって光Lが
遮断される垂直方向の範囲は、基板搬送アーム5の侵入
方向(基板挿入口5aと開口部5bとを結ぶ方向)に沿
ってウェハWを投影した範囲に相当する。なお、投光素
子22と受光素子23の位置は、逆にすることも可能で
ある。
FIG. 3 is a partially cutaway front view showing the mechanical structure of the substrate detection device. The substrate detection device includes a bracket 21 that moves up and down (vertically moves) around each cassette C placed on the cassette table 3. As shown in FIG. 2, the bracket 21 has a substantially U-shape and is arranged at a position surrounding each cassette C. An optical sensor 24 including a light projecting element 22 and a light receiving element 23 is attached to the tip of the bracket 21 to detect the wafer W stored in the cassette C. The light receiving element 23 is provided on the front side of the substrate insertion port Ca on the front surface of the cassette C. In addition, the light projecting element 22
Is provided on the rear side of the opening Cb on the side opposite to the board insertion port Ca. The light projecting element 22 and the light receiving element 23 are attached such that their optical axes are substantially horizontal and parallel to the substrate transfer arm 10. The light L emitted from the light projecting element 22 enters the cassette C through the opening Cb at the rear end, exits from the substrate insertion port Ca, and is received by the light receiving element 23. When the wafer W is stored in the cassette C, the light L is blocked by the wafer W. Thus, the positions of the light projecting element 22 and the light receiving element 23 are set so that the light L passes through the two openings Ca and Cb provided in the front and rear of the cassette C. As a result, the light L can be reliably blocked by the wafer W stored in the cassette C. The vertical range in which the light L is blocked by the wafer W corresponds to the range in which the wafer W is projected along the entering direction of the substrate transfer arm 5 (the direction connecting the substrate insertion opening 5a and the opening 5b). The positions of the light projecting element 22 and the light receiving element 23 can be reversed.

【0021】図3に示すように、カセットテーブル3の
下方には、ブラケット21を昇降させるための昇降機構
25が設けられている。昇降機構25は、支持板20に
垂直方向に並設支持されたロッドレスシリンダ26と、
ロッドレスシリンダ26に摺動自在に嵌入された可動部
材28とを備えている。可動部材28の上には、カセッ
トテーブル3を貫通する縦部材29が設けられており、
この縦部材29がブラケット21に連結されている。ま
た、可動部材28の側面には、光遮蔽板30が設けられ
ており、光遮蔽板30の下方にはフォトインタラプタで
構成されたタイミングセンサ32が設けられている。停
止状態では、光遮蔽板30がタイミングセンサ32の隙
間に挿入されており、タイミングセンサ32は非受光状
態に保たれている。昇降機構25が動作を開始して光遮
蔽板30がタイミングセンサ32を受光状態にすると、
タイミングセンサ32がブラケット21(すなわち光セ
ンサ24)が所定の原点位置にあることを示す信号を発
生する。可動部材28には、さらに、光センサ24の垂
直方向位置を示す位置パルス信号を発生するリニアスケ
ールセンサ34が設けられている。なお、光センサ24
の垂直方向位置を示す信号を発生するセンサとしては、
リニアスケールセンサに限らず、各種のエンコーダなど
の他の手段を利用することができる。
As shown in FIG. 3, an elevating mechanism 25 for elevating the bracket 21 is provided below the cassette table 3. The elevating mechanism 25 includes a rodless cylinder 26 that is supported in parallel in the vertical direction on the support plate 20,
The rodless cylinder 26 is provided with a movable member 28 slidably fitted therein. A vertical member 29 penetrating the cassette table 3 is provided on the movable member 28.
The vertical member 29 is connected to the bracket 21. A light shield plate 30 is provided on the side surface of the movable member 28, and a timing sensor 32 formed of a photo interrupter is provided below the light shield plate 30. In the stopped state, the light shield plate 30 is inserted in the gap of the timing sensor 32, and the timing sensor 32 is kept in the non-light receiving state. When the elevating mechanism 25 starts its operation and the light shielding plate 30 brings the timing sensor 32 into the light receiving state,
The timing sensor 32 generates a signal indicating that the bracket 21 (that is, the optical sensor 24) is at the predetermined origin position. The movable member 28 is further provided with a linear scale sensor 34 that generates a position pulse signal indicating the vertical position of the optical sensor 24. The optical sensor 24
As a sensor that generates a signal indicating the vertical position of
Not limited to the linear scale sensor, other means such as various encoders can be used.

【0022】ロッドレスシリンダ26の図示しない駆動
機構がロッドレスシリンダ26の上下端からエアーを供
給すると、ロッドレスシリンダ26内の図示しない磁石
が上下動する。すると、これに伴って可動部材28が上
下動し、ブラケット21に取り付けられた光センサ24
がカセットCの周囲に沿って昇降する。この時、リニア
スケールセンサ34は、可動部材28が所定の距離だけ
昇降するたびに1パルスの位置パルス信号を発生する。
When a drive mechanism (not shown) of the rodless cylinder 26 supplies air from the upper and lower ends of the rodless cylinder 26, a magnet (not shown) in the rodless cylinder 26 moves up and down. Then, along with this, the movable member 28 moves up and down, and the optical sensor 24 attached to the bracket 21 is moved.
Moves up and down along the circumference of the cassette C. At this time, the linear scale sensor 34 generates a position pulse signal of 1 pulse each time the movable member 28 moves up and down by a predetermined distance.

【0023】なお、昇降機構25は、上述のようなロッ
ドレスシリンダ26に限らず、通常のエアーシリンダ
や、モータによる螺子送り機構などで構成することも可
能である。
The elevating mechanism 25 is not limited to the rodless cylinder 26 as described above, but may be an ordinary air cylinder or a screw feeding mechanism using a motor.

【0024】図4は、基板検出装置の電気的構成を示す
概念図である。受光素子23は、光Lを受光しているか
否かを示す受光信号SL を発生する。タイミングセンサ
32は、ブラケット21が所定の原点位置にあることを
示す原点位置信号SREF を発生する。また、リニアスケ
ールセンサ34は、光センサ24の移動距離を示す位置
パルス信号SP1を発生する。これらの信号SL ,SP1,
SREF は、基板位置検出装置40に入力されている。
FIG. 4 is a conceptual diagram showing the electrical construction of the substrate detection device. The light receiving element 23 generates a light receiving signal SL indicating whether or not the light L is being received. The timing sensor 32 generates an origin position signal SREF indicating that the bracket 21 is at a predetermined origin position. The linear scale sensor 34 also generates a position pulse signal SP1 indicating the moving distance of the optical sensor 24. These signals SL, SP1,
SREF is input to the board position detection device 40.

【0025】基板位置検出装置40は、バス41にそれ
ぞれ接続されているCPU42と、メインメモリ44
と、FIFOメモリ46と、第1のアップダウンカウン
タ48とを備えている。基板位置検出装置40は、さら
に、2つのセレクタ51,52と、チャタリング防止回
路54と、ラッチ56と、第2のアップダウンカウンタ
58と、PLL回路60とを有している。
The board position detecting device 40 includes a CPU 42 connected to a bus 41 and a main memory 44.
, A FIFO memory 46, and a first up / down counter 48. The board position detecting device 40 further includes two selectors 51 and 52, a chattering prevention circuit 54, a latch 56, a second up / down counter 58, and a PLL circuit 60.

【0026】第1のセレクタ51には、カセットテーブ
ル3上の各カセットC用の受光素子23からの受光信号
SL がそれぞれ入力されている。図1の例では、カセッ
トテーブル3に4台のカセットCを設置できるので、4
つの受光信号SL が第1のセレクタ51に入力される。
第2のセレクタ52には、各カセット用のリニアスケー
ルセンサ34からの位置パルス信号SP1がそれぞれ入力
されている。なお、2つのセレクタ51,52は、CP
U42から与えられた選択信号SELに従って、4つの
信号から1つを選択する。
The light receiving signal SL from the light receiving element 23 for each cassette C on the cassette table 3 is input to the first selector 51. In the example of FIG. 1, since four cassettes C can be installed on the cassette table 3,
One light reception signal SL is input to the first selector 51.
The position pulse signal SP1 from the linear scale sensor 34 for each cassette is input to the second selector 52. The two selectors 51 and 52 are CP
According to the selection signal SEL given from U42, one is selected from four signals.

【0027】第2のセレクタ52で選択された位置パル
ス信号SP1は、PLL回路60に入力されて、位置パル
ス信号SP1の周波数の整数倍の周波数を有する第2の位
置パルス信号SP2に変換される。例えば、元の位置パル
ス信号SP1が0.1mm毎に1パルス発生する信号であ
る場合に、PLL回路60によってその周波数を4倍す
れば、第2の位置パルス信号SP2は0.025mm毎に
1パルス発生する信号となる。PLL回路60を設ける
のは、位置パルス信号SP2の分解能(1パルスに相当す
る距離)を十分小さな値にするためである。従って、元
の位置パルス信号SP1の分解能が十分に小さい場合に
は、PLL回路60を省略することができる。なお、リ
ニアスケールセンサ34とPLL回路60は、本発明に
おける位置信号発生手段に相当する。
The position pulse signal SP1 selected by the second selector 52 is input to the PLL circuit 60 and converted into a second position pulse signal SP2 having a frequency that is an integral multiple of the frequency of the position pulse signal SP1. . For example, when the original position pulse signal SP1 is a signal that generates one pulse every 0.1 mm, if the frequency is multiplied by 4 by the PLL circuit 60, the second position pulse signal SP2 becomes 1 every 0.025 mm. It becomes a signal to generate a pulse. The PLL circuit 60 is provided in order to make the resolution (distance corresponding to one pulse) of the position pulse signal SP2 sufficiently small. Therefore, when the resolution of the original position pulse signal SP1 is sufficiently small, the PLL circuit 60 can be omitted. The linear scale sensor 34 and the PLL circuit 60 correspond to the position signal generating means in the present invention.

【0028】PLL回路60で生成された第2の位置パ
ルス信号SP2は、2つのアップダウンカウンタ48,5
8と、チャタリング防止回路54とに供給されている。
位置パルス信号SP1,SP2は、ブラケット21(すなわ
ち光センサ24)の上昇時にパルスを発生するアップ信
号と、下降時にパルスを発生するダウン信号とを含んで
いる。2つのアップダウンカウンタ48,58は、これ
らのアップ信号とダウン信号のパルス数をアップ/ダウ
ンカウントする。従って、アップダウンカウンタ48,
58のカウント値は、光センサ24の垂直位置を示して
いる。
The second position pulse signal SP2 generated by the PLL circuit 60 has two up / down counters 48, 5
8 and the chattering prevention circuit 54.
The position pulse signals SP1 and SP2 include an up signal that generates a pulse when the bracket 21 (that is, the optical sensor 24) rises and a down signal that generates a pulse when the bracket 21 (that is, the optical sensor 24) descends. The two up / down counters 48 and 58 count up / down the number of pulses of these up and down signals. Therefore, the up / down counter 48,
The count value of 58 indicates the vertical position of the optical sensor 24.

【0029】なお、2つのアップダウンカウンタ48,
58は、タイミングセンサ32が発生する原点位置信号
SREF によってイネーブルされて、その動作を開始す
る。この際、同時に2つのカウンタ48,58のカウン
ト値も0にクリアされる。なお、各カセット用の原点位
置信号SREF はワイヤードORが取られており、いずれ
かのカセット用の原点位置信号SREF がオン状態になれ
ば、アップダウンカウンタ48,58の動作が開始され
る。
Two up / down counters 48,
58 is enabled by the origin position signal SREF generated by the timing sensor 32 and starts its operation. At this time, the count values of the two counters 48 and 58 are simultaneously cleared to 0. The origin position signal SREF for each cassette is wired OR, and when the origin position signal SREF for any cassette is turned on, the operation of the up / down counters 48 and 58 is started.

【0030】CPU42は、第1のアップダウンカウン
タ48のカウント値を監視して、ブラケット21がその
上端位置まで上昇したか否かを判断している。すなわ
ち、アップダウンカウンタ48のカウント値が所定の上
限値に達した場合には、ブラケット21が上端まで上昇
したものと判断してその上昇動作を停止し、ブラケット
21を逆に下降させる。
The CPU 42 monitors the count value of the first up / down counter 48 and determines whether or not the bracket 21 has risen to its upper end position. That is, when the count value of the up / down counter 48 reaches a predetermined upper limit value, it is determined that the bracket 21 has risen to the upper end, the raising operation is stopped, and the bracket 21 is lowered in reverse.

【0031】チャタリング防止回路54は、受光信号S
L のレベルが切り替わったことを示すタイミング信号S
T を生成している。但し、チャタリング防止回路54
は、受光信号SL のレベルが切り替わった後に、位置パ
ルス信号SP2のパルスが所定個数(例えば5パルス)連
続して発生した時に、1パルスのタイミング信号ST を
発生する。この結果、受光信号SL にチャタリングが発
生した場合にも、タイミング信号ST のチャタリングを
防止することができる。
The chattering prevention circuit 54 receives the received light signal S.
Timing signal S indicating that the L level has been switched
Is producing T. However, the chattering prevention circuit 54
Generates a one-pulse timing signal ST when a predetermined number of pulses (for example, 5 pulses) of the position pulse signal SP2 are continuously generated after the level of the light receiving signal SL is switched. As a result, even if chattering occurs in the light receiving signal SL, the chattering of the timing signal ST can be prevented.

【0032】第2のアップダウンカウンタ58のカウン
ト値CNTは、チャタリング防止回路54が生成するタ
イミング信号ST に従ってラッチされてFIFOメモリ
46に書き込まれるので、受光信号SL のレベルが切り
替わった時点におけるカウント値CNTがFIFOメモ
リ46に順次記憶されていくことになる。
The count value CNT of the second up / down counter 58 is latched according to the timing signal ST generated by the chattering prevention circuit 54 and written in the FIFO memory 46, so the count value at the time when the level of the light receiving signal SL is switched. The CNTs will be sequentially stored in the FIFO memory 46.

【0033】B.カセットCと基板搬送アーム5の構造
およびウェハ位置の検出動作:図5は、基板取出機構4
の構成を示す説明図である。すなわち、図5(A)は、
ウェハWを保持した基板搬送アーム5がカセットC内に
挿入された状態の平面図であり、図5(B)はその側面
図である。但し、図5(B)では、基板搬送アーム5を
駆動する機構が描かれており、カセットCとブラケット
21は省略されている。
B. Structure of Cassette C and Substrate Transfer Arm 5 and Wafer Position Detection Operation: FIG.
FIG. 3 is an explanatory diagram showing the configuration of FIG. That is, FIG.
FIG. 5 is a plan view showing a state where the substrate transfer arm 5 holding the wafer W is inserted into the cassette C, and FIG. 5B is a side view thereof. However, in FIG. 5B, a mechanism for driving the substrate transfer arm 5 is illustrated, and the cassette C and the bracket 21 are omitted.

【0034】図5(B)に示すように、基板搬送アーム
5は板状の部材であり、後端の厚肉板状部5aと、中央
の薄肉板状部5bと、薄肉板状部5bの先端部に設けら
れた突起部5cとを有している。厚肉板状部5aの厚み
t1は例えば約1.5mm、薄肉板状部5bの厚みt2
は約1.0mm、突起部5cの厚みt3は約1.0mm
である。
As shown in FIG. 5B, the substrate transfer arm 5 is a plate-shaped member, and has a thick plate-shaped portion 5a at the rear end, a thin plate-shaped portion 5b at the center, and a thin plate-shaped portion 5b. And a projection 5c provided at the tip of the. The thickness t1 of the thick plate portion 5a is, for example, about 1.5 mm, and the thickness t2 of the thin plate portion 5b.
Is about 1.0 mm, the thickness t3 of the protrusion 5c is about 1.0 mm
It is.

【0035】厚肉板状部5aの後端付近には、基板搬送
アーム5を駆動するアーム駆動機構80が設けられてい
る。アーム駆動機構80は、基板搬送アーム5に連結さ
れた垂直軸82と、垂直軸82を昇降させる垂直駆動部
84と、垂直駆動部84を水平方向に沿って案内する水
平ガイド86と、垂直駆動部84を水平ガイド86に沿
って水平方向に移動させる水平駆動部88と、垂直駆動
部84および水平駆動部88を制御する駆動制御部89
とを備えている。なお、駆動制御部89は、基板位置検
出装置40と電気的に接続されている。
An arm drive mechanism 80 for driving the substrate transfer arm 5 is provided near the rear end of the thick plate portion 5a. The arm drive mechanism 80 includes a vertical shaft 82 connected to the substrate transfer arm 5, a vertical drive unit 84 for moving the vertical shaft 82 up and down, a horizontal guide 86 for guiding the vertical drive unit 84 along the horizontal direction, and a vertical drive. A horizontal drive unit 88 that horizontally moves the unit 84 along the horizontal guide 86, and a drive control unit 89 that controls the vertical drive unit 84 and the horizontal drive unit 88.
And The drive controller 89 is electrically connected to the substrate position detecting device 40.

【0036】図6(A)は、カセットCの構造を示す平
面図であり、図6(B)はそのB−B矢視断面図であ
る。但し、図6(B)においては、図示の便宜上、カセ
ットC後方の開口部Cbに近い構造の線を省略してい
る。カセットCの側面板90の内側には、多数の溝92
が設けられており、この溝92に沿ってウェハWが収納
される。また、カセットCは、その上端に上面板94を
有しており、また、下端付近にはHバーと呼ばれる構造
部材96を有している。Hバー96の名前は、その平面
形状が略H型であることに由来している。
FIG. 6A is a plan view showing the structure of the cassette C, and FIG. 6B is a sectional view taken along the line BB of FIG. However, in FIG. 6B, for convenience of illustration, a line having a structure close to the opening Cb at the rear of the cassette C is omitted. Inside the side plate 90 of the cassette C, there are many grooves 92.
Are provided, and the wafer W is accommodated along the groove 92. Further, the cassette C has an upper surface plate 94 at its upper end, and has a structural member 96 called an H bar near its lower end. The name of the H bar 96 is derived from the fact that its planar shape is substantially H-shaped.

【0037】図6(A)に示すように、投光素子22か
ら出射された光Lは、カセットC後端の開口部Cbから
カセットC内に入射され、基板挿入口Caを通過した後
に受光素子23に受光される。従って、図6(B)に示
すように、カセットテーブル3上に設置されたカセット
Cの周囲に沿って、光センサ24(投光素子22と受光
素子23)が垂直方向に移動すると、投光素子22から
出射された光Lは、カセットテーブル3と、カセットの
Hバー96と、カセット内に収納されたウェハWと、カ
セットの上面板94とによってそれぞれ遮断される。
As shown in FIG. 6A, the light L emitted from the light projecting element 22 enters the cassette C through the opening Cb at the rear end of the cassette C, passes through the substrate insertion port Ca, and is received. The light is received by the element 23. Therefore, as shown in FIG. 6B, when the optical sensor 24 (light projecting element 22 and light receiving element 23) moves in the vertical direction along the circumference of the cassette C installed on the cassette table 3, the light projecting is performed. The light L emitted from the element 22 is blocked by the cassette table 3, the H bar 96 of the cassette, the wafer W housed in the cassette, and the top plate 94 of the cassette.

【0038】図7は、光センサ24が上昇する際に受光
素子23が発生する受光信号SL の波形を示す説明図で
ある。すなわち、図7(B)は図6(B)に対応する構
造を模式的に示しており、図7(A)は、これに対応す
る受光信号SL の波形を示している。図7(A)に示す
ように、この実施例ではカセットC内にウェハWが25
枚収納できるものと仮定しており、その一部にウェハW
が実際に収納されているものとしている。受光素子23
が受光状態にある時には受光信号SL は0レベル(Lレ
ベル)を示し、受光素子23が非受光状態(遮光状態)
にある時には受光信号SL は1レベル(Hレベル)を示
す。
FIG. 7 is an explanatory diagram showing the waveform of the light receiving signal SL generated by the light receiving element 23 when the optical sensor 24 rises. That is, FIG. 7B schematically shows the structure corresponding to FIG. 6B, and FIG. 7A shows the waveform of the received light signal SL corresponding thereto. In this embodiment, as shown in FIG. 7A, 25 wafers W are stored in the cassette C.
It is assumed that one wafer can be stored, and a part of the wafer W
Is supposed to be actually stored. Light receiving element 23
Is in the light receiving state, the light receiving signal SL shows 0 level (L level), and the light receiving element 23 is in the non-light receiving state (light blocking state)
When it is at, the received light signal SL shows 1 level (H level).

【0039】図8は、図4に示す基板位置検出装置40
の動作を示すタイミングチャートである。図8(a)は
PLL回路60が生成する第2の位置パルス信号SP2で
あり、図8(b)はタイミングセンサ32が発生する原
点位置信号SREF 、図8(c)は受光素子23が発生す
る受光信号SL 、図8(d)はFIFOメモリ46に記
憶されるカウント値CNTである。
FIG. 8 shows a board position detecting device 40 shown in FIG.
6 is a timing chart showing the operation of FIG. 8A shows the second position pulse signal SP2 generated by the PLL circuit 60, FIG. 8B shows the origin position signal SREF generated by the timing sensor 32, and FIG. 8C shows the light receiving element 23 generated. The received light signal SL is shown in FIG. 8, and the count value CNT stored in the FIFO memory 46 is shown in FIG.

【0040】光センサ24が上昇を始め、タイミングセ
ンサ32の原点位置信号SREF がHレベルになると、こ
れに応じて基板位置検出装置40の動作が開始される。
この時、アップダウンカウンタ48,58のカウント値
も0に初期化される。図8(a)に示すように、位置パ
ルス信号SP2は、光センサ24が所定の距離だけ(例え
ば0.025mm)移動するたびに1パルス発生してい
る。アップダウンカウンタ48,58は、この位置パル
ス信号SP2のパルス数をアップカウントする。なお、こ
の実施例では、光センサ24が一定速度で上昇すると仮
定している。従って、図8(a)に示す位置パルス信号
SP2はアップ信号である。また、ダウン信号はパルスが
発生していない。
When the optical sensor 24 starts to move up and the origin position signal SREF of the timing sensor 32 becomes H level, the operation of the substrate position detecting device 40 is started in response to this.
At this time, the count values of the up / down counters 48 and 58 are also initialized to 0. As shown in FIG. 8A, the position pulse signal SP2 is generated by one pulse each time the optical sensor 24 moves by a predetermined distance (for example, 0.025 mm). The up / down counters 48 and 58 count up the number of pulses of the position pulse signal SP2. In this embodiment, it is assumed that the optical sensor 24 rises at a constant speed. Therefore, the position pulse signal SP2 shown in FIG. 8A is an up signal. Further, no pulse is generated in the down signal.

【0041】受光素子23が発生する受光信号SL (図
8(c))のレベルが切り替わると、図8(d)に示す
ように第2のアップダウンカウンタ58のカウント値C
NTがラッチ56で保持されて、FIFOメモリ46に
記憶される。従って、FIFOメモリ46には、受光信
号SL のレベルが切り替わる時刻T1,T2…のそれぞ
れにおけるカウント値CNTが順次記憶されていく。
When the level of the light receiving signal SL (FIG. 8 (c)) generated by the light receiving element 23 is switched, the count value C of the second up / down counter 58 is changed as shown in FIG. 8 (d).
NT is held by the latch 56 and stored in the FIFO memory 46. Therefore, the count value CNT at each of the times T1, T2, ... At which the level of the received light signal SL is switched is sequentially stored in the FIFO memory 46.

【0042】カウント値CNTは、タイミングセンサ3
2で規定された原点位置からの垂直方向の距離を示して
いる。すなわち、FIFOメモリ46に記憶されたカウ
ント値CNTから、各時刻T1,T2…における光セン
サ24の垂直位置を算出することができる。カセットC
のHバー96や上面板94の位置は予め解っている。そ
こで、CPU42は、このFIFOメモリ46に記憶さ
れたカウント値CNTから、カセットC内に収納されて
いるウェハWのそれぞれの垂直方向の位置範囲を決定す
る。また、ウェハWの垂直方向の位置範囲が決定される
と、ウェハW同士のクリアランスも同時に決定できる。
The count value CNT is measured by the timing sensor 3
2 shows the distance in the vertical direction from the origin position defined by 2. That is, the vertical position of the optical sensor 24 at each time T1, T2, ... Can be calculated from the count value CNT stored in the FIFO memory 46. Cassette C
The positions of the H bar 96 and the upper plate 94 are known in advance. Therefore, the CPU 42 determines each vertical position range of the wafer W stored in the cassette C from the count value CNT stored in the FIFO memory 46. Further, when the vertical position range of the wafers W is determined, the clearance between the wafers W can be determined at the same time.

【0043】本実施例における基板位置決定装置40
は、本発明における基板位置検出手段およびクリアラン
ス測定手段に相当する。また、CPU42は、本発明に
おける位置決定手段としての機能を有している。位置決
定手段としての機能を実現するためのソフトウェアプロ
グラム(アプリケーションプログラム)は、フロッピデ
ィスクやCD−ROM等の携帯型記憶媒体(可搬型記憶
媒体)に格納され、携帯型記憶媒体からメインメモリ4
4または図示しない外部記憶装置に転送され、実行時に
はメインメモリ44に記憶されている。
Substrate position determining device 40 in this embodiment
Corresponds to the substrate position detecting means and the clearance measuring means in the present invention. Further, the CPU 42 has a function as position determining means in the present invention. A software program (application program) for realizing the function as the position determining means is stored in a portable storage medium (portable storage medium) such as a floppy disk or a CD-ROM, and is transferred from the portable storage medium to the main memory 4
4 or an external storage device (not shown) and is stored in the main memory 44 at the time of execution.

【0044】なお、前述したように、実際には、図4に
示すチャタリング防止回路54が、受光信号SL のレベ
ルが切り替わった後に、位置パルス信号SP2のパルスが
所定個数(例えば5パルス)連続して発生した時に、1
パルスのタイミング信号STを発生している。従って、
カウント値CNTがラッチ56が保持されるタイミング
は5パルス分ずつ遅れている。従って、FIFOメモリ
46に記憶されたカウント値CNTから算出された位置
から5パルス分を差し引いた位置が正確な測定位置とな
る。
As described above, in practice, the chattering prevention circuit 54 shown in FIG. 4 continues the predetermined number (for example, 5 pulses) of the position pulse signal SP2 after the level of the light receiving signal SL is switched. 1 when it occurs
The pulse timing signal ST is generated. Therefore,
The timing at which the latch 56 holds the count value CNT is delayed by 5 pulses. Therefore, the position obtained by subtracting 5 pulses from the position calculated from the count value CNT stored in the FIFO memory 46 becomes the accurate measurement position.

【0045】図7(B)に示すように、水平に収納され
ているウェハWに対しては、受光信号SL が1レベル
(Hレベル)である期間がウェハWの厚みにほぼ相当し
ている。一方、傾いて収納されているウェハWに対して
は、受光信号SL が1レベル(Hレベル)である期間
は、ウェハWを水平方向の光で投影した時の厚みに相当
するので、ウェハWの実際の厚みよりもかなり広い。こ
のように、ウェハWが傾斜状態で収納されている時に
も、そのウェハWの垂直方向の収納範囲が解り、また、
ウェハ同士のクリアランスも知ることができる。そこ
で、この実施例では、以下に説明するように、ウェハ同
士のクリアランスに応じて基板搬送アーム5を動作させ
ることによって、基板搬送アーム5とウェハWとが衝突
するのを防止している。
As shown in FIG. 7B, for the wafer W housed horizontally, the period during which the received light signal SL is at the 1 level (H level) corresponds approximately to the thickness of the wafer W. . On the other hand, with respect to the wafer W that is stored in an inclined manner, the period when the light reception signal SL is at the 1 level (H level) corresponds to the thickness when the wafer W is projected by the light in the horizontal direction. Considerably wider than the actual thickness of. In this way, even when the wafer W is stored in an inclined state, the vertical storage range of the wafer W is known, and
The clearance between wafers can also be known. Therefore, in this embodiment, as described below, the substrate transfer arm 5 is operated in accordance with the clearance between the wafers to prevent the substrate transfer arm 5 and the wafer W from colliding with each other.

【0046】図9は、ウェハ同士のクリアランスに応じ
た基板搬送アーム5の動作モードを示す説明図である。
図9は、カセットC内における標準的なウェハの収納ピ
ッチが6.35mmである場合の例である。また、2枚
のウェハW1,W2のうちで、上方のウェハW1を取出
す場合を想定してる。
FIG. 9 is an explanatory view showing the operation mode of the substrate transfer arm 5 according to the clearance between the wafers.
FIG. 9 shows an example in which the standard wafer storage pitch in the cassette C is 6.35 mm. Further, it is assumed that the upper wafer W1 is taken out of the two wafers W1 and W2.

【0047】図9(A)のように、2枚のウェハW1,
W2の間のクリアランスCLが4.5mm以上の場合に
は、基板搬送アーム5の下面を、上方のウェハW1の下
面位置から3.5mm下の高さに設定し、この高さを保
ったままで基板搬送アーム5を水平に移動させてウェハ
W1,W2の間に挿入する。基板搬送アーム5の最大厚
みは2.5mmなので、このように挿入しても、基板搬
送アーム5の上端(すなわち突起部5cの上端)と、上
方のウェハW1の下面との間には1mm以上の隙間があ
る。また、基板搬送アーム5の下端と下方のウェハ2の
上面との間にも1mm以上の隙間がある。従って、基板
搬送アーム5を水平に挿入しても基板搬送アーム5とウ
ェハW1,W2とが干渉することはない。
As shown in FIG. 9A, two wafers W1,
When the clearance CL between W2 is 4.5 mm or more, the lower surface of the substrate transfer arm 5 is set to 3.5 mm below the lower surface position of the upper wafer W1, and this height is maintained. The substrate transfer arm 5 is moved horizontally and inserted between the wafers W1 and W2. Since the maximum thickness of the substrate transfer arm 5 is 2.5 mm, even if it is inserted in this way, the distance between the upper end of the substrate transfer arm 5 (that is, the upper end of the protrusion 5c) and the lower surface of the upper wafer W1 is 1 mm or more. There is a gap. There is also a gap of 1 mm or more between the lower end of the substrate transfer arm 5 and the upper surface of the lower wafer 2. Therefore, even if the substrate transfer arm 5 is inserted horizontally, the substrate transfer arm 5 does not interfere with the wafers W1 and W2.

【0048】図9(B)のように、2枚のウェハW1,
W2のクリアランスCLが3.1mm以上4.5mm未
満の範囲にある場合には、基板搬送アーム5の下面を、
上方のウェハW1の下面位置から次の式で与えられる距
離dだけ下側に設定する。
As shown in FIG. 9B, two wafers W1,
When the clearance CL of W2 is in the range of 3.1 mm or more and less than 4.5 mm, the lower surface of the substrate transfer arm 5 is
The distance d given by the following equation is set to the lower side from the lower surface position of the upper wafer W1.

【0049】 d=3.5−(4.5−CL)/2 [mm]D = 3.5− (4.5−CL) / 2 [mm]

【0050】上記の式に従って距離dを決定すれば、
4.5mmとクリアランスCLとの差の1/2だけ、基
板搬送アーム5の下面を図9(A)の位置より上に設定
することになる。この状態でも基板搬送アーム5と、各
ウェハとの間には隙間が確保される。従って、基板搬送
アーム5を水平に挿入しても基板搬送アーム5とウェハ
W1,W2とが干渉することはない。
If the distance d is determined according to the above equation,
The lower surface of the substrate transfer arm 5 is set above the position shown in FIG. 9A by 1/2 of the difference between 4.5 mm and the clearance CL. Even in this state, a gap is secured between the substrate transfer arm 5 and each wafer. Therefore, even if the substrate transfer arm 5 is inserted horizontally, the substrate transfer arm 5 does not interfere with the wafers W1 and W2.

【0051】図9(C)のように、2枚のウェハW1,
W2のクリアランスCLが2.1mm以上3.1mm未
満の範囲にある場合は、2枚のウェハW1,W2が共に
前傾していると考えられる。そこで、この場合には、ま
ず基板搬送アーム5の下面を、上方のウェハW1の下面
位置から2.8mm下の高さに設定する。そして、この
高さで基板搬送アーム5を水平方向に挿入を開始し、ウ
ェハW1の下方において基板搬送アーム5を0.8mm
上昇させつつ挿入する。
As shown in FIG. 9C, two wafers W1,
When the clearance CL of W2 is in the range of 2.1 mm or more and less than 3.1 mm, it is considered that the two wafers W1 and W2 are both tilted forward. Therefore, in this case, first, the lower surface of the substrate transfer arm 5 is set to a height 2.8 mm below the lower surface position of the upper wafer W1. Then, the substrate transfer arm 5 is started to be inserted horizontally at this height, and the substrate transfer arm 5 is moved to 0.8 mm below the wafer W1.
Insert while raising.

【0052】図10は、図9(C)の場合における基板
搬送アーム5の移動軌跡を示す説明図である。図10
(A)に示すように、まず、基板搬送アーム5の下面を
上方のウェハW1の下面位置から2.8mm下の高さに
保ったまま水平方向に挿入する。そして、突起部5cが
ウェハW1の前端(図10では右側端部)の下方に到達
した位置から、一点鎖線で示す軌跡TRに沿って斜め方
向に直線的に基板搬送アーム5を移動させる。この軌跡
TRは、基板搬送アーム5のコーナー部5pの軌跡であ
る。図10(B)は、斜め方向の軌跡の終端まで基板搬
送アーム5が移動した状態を示している。図10(B)
の位置では、図10(A)の位置よりも基板搬送アーム
5が0.8mm上昇しているので、基板搬送アーム5の
下面が下方のウェハW2の上面に接触することがない。
図10(B)の位置からは、基板搬送アーム5が垂直方
向に上昇して上方のウェハW1を受け取る。なお、図1
0に示す基板搬送アーム5の動作は、図5に示す駆動制
御部89が垂直駆動部84と水平駆動部88を制御する
ことによって達成される。
FIG. 10 is an explanatory diagram showing the movement trajectory of the substrate transfer arm 5 in the case of FIG. 9 (C). FIG.
As shown in (A), first, the lower surface of the substrate transfer arm 5 is inserted in the horizontal direction while keeping the lower surface of the upper wafer W1 at a height of 2.8 mm below. Then, the substrate transfer arm 5 is linearly moved diagonally along the locus TR indicated by the alternate long and short dash line from the position where the protrusion 5c reaches below the front end (right end in FIG. 10) of the wafer W1. The locus TR is the locus of the corner portion 5p of the substrate transfer arm 5. FIG. 10 (B) shows a state in which the substrate transfer arm 5 has moved to the end of the diagonal trajectory. FIG. 10 (B)
At the position, since the substrate transfer arm 5 is raised by 0.8 mm from the position shown in FIG. 10A, the lower surface of the substrate transfer arm 5 does not contact the upper surface of the lower wafer W2.
From the position shown in FIG. 10B, the substrate transfer arm 5 moves up in the vertical direction to receive the upper wafer W1. FIG.
The operation of the substrate transfer arm 5 shown in FIG. 0 is achieved by the drive control unit 89 shown in FIG. 5 controlling the vertical drive unit 84 and the horizontal drive unit 88.

【0053】図9(D)のように、2枚のウェハW1,
W2のクリアランスCLが2.1mm未満1.0mm以
上である場合には、基板搬送アーム5の下面を、上方の
ウェハW1の下面位置から2.8mm下の高さに設定す
る。これは図9(C)の場合と同様である。そして、こ
の高さで基板搬送アーム5の挿入を開始し、ウェハW1
の下において基板搬送アーム5を1.5mm上昇させつ
つ挿入する。この軌跡は図10に示すものとほぼ同様で
あり、斜め方向の軌跡における垂直方向の移動距離(す
なわち上昇幅)が異なるだけである。
As shown in FIG. 9D, two wafers W1,
When the clearance CL of W2 is less than 2.1 mm and 1.0 mm or more, the lower surface of the substrate transfer arm 5 is set to a height 2.8 mm below the lower surface position of the upper wafer W1. This is similar to the case of FIG. Then, the insertion of the substrate transfer arm 5 is started at this height, and the wafer W1
Underneath, the substrate transfer arm 5 is inserted while being raised by 1.5 mm. This locus is almost the same as that shown in FIG. 10, and the only difference is the vertical movement distance (that is, the rising width) in the diagonal locus.

【0054】2枚のウェハW1,W2のクリアランスC
Lが1.0mm未満の場合には、基板搬送アーム5をウ
ェハW1,W2と干渉させずに挿入することが困難なの
で、基板位置検出装置40は、挿入が困難であることを
作業者に伝達するための警報(警報音や警報表示)を発
生する。また、駆動制御部89は、基板搬送アーム5を
停止させる。このようにクリアランスCLが所定の限界
値(例えば1.0mm)未満の場合に、基板搬送アーム
5を停止するとともに警報を発生するようにすれば、基
板搬送アーム5を無理に挿入してウェハW1,W2を損
傷することを防止できる。
Clearance C between two wafers W1 and W2
When L is less than 1.0 mm, it is difficult to insert the substrate transfer arm 5 without interfering with the wafers W1 and W2, so the substrate position detection device 40 notifies the operator that the insertion is difficult. Generates an alarm (alarm sound or alarm display) to activate. The drive controller 89 also stops the substrate transfer arm 5. In this way, when the clearance CL is less than the predetermined limit value (for example, 1.0 mm), if the substrate transfer arm 5 is stopped and an alarm is issued, the substrate transfer arm 5 is forcibly inserted and the wafer W1. , W2 can be prevented from being damaged.

【0055】このように、本実施例では、基板搬送アー
ム5の侵入方向に沿って測定した2枚のウェハW1,W
2のクリアランスCLに応じて、駆動制御部89が基板
搬送アーム5の挿入の軌跡を変更している。これによっ
て、基板搬送アーム5の先端が2枚のウェハW1,W2
と衝突することを防止するとともに、基板搬送アーム5
の下面が下方のウェハW2の上面と接触することも防止
している。すなわち、クリアランスCLが基板搬送アー
ム5の最大厚み(2.5mm)に所定の余裕(0.6m
m)を持たせた臨界値(3.1mm)以上の場合(図9
(A),(B))には、基板搬送アーム5を水平に挿入
する。一方、クリアランスCLが臨界値未満で限界値
(1.0mm)以上の場合(図9(C),(D))に
は、ウェハW1,W2の前端の位置に基板搬送アーム5
の先端部が到達するまで基板搬送アーム5を水平に挿入
し、その後、斜め方向の軌跡TRに沿って上昇させつつ
基板搬送アーム5を挿入している。この斜め方向の軌跡
TRにおける垂直方向の移動距離は、基板搬送アーム5
の下面が下方のウェハW2の上面と接触しないように、
クリアランスCLの値に応じて決定される。通常は、基
板搬送アーム5の先端部の厚みは基板搬送アーム5の最
大厚みよりも小さいので、このような斜め方向の軌跡T
Rで基板搬送アーム5を挿入することによって、基板搬
送アーム5と2枚のウェハW1,W2との干渉を防止す
ることができる。
As described above, in this embodiment, the two wafers W1 and W measured along the direction in which the substrate transfer arm 5 enters.
The drive control unit 89 changes the locus of insertion of the substrate transfer arm 5 according to the clearance CL of 2. As a result, the tip of the substrate transfer arm 5 has two wafers W1 and W2.
It prevents the collision with the substrate transfer arm 5
It is also prevented that the lower surface of the above contacts the upper surface of the lower wafer W2. That is, the clearance CL has a predetermined margin (0.6 m) within the maximum thickness (2.5 mm) of the substrate transfer arm 5.
m) with a critical value (3.1 mm) or more (Fig. 9).
The substrate transfer arm 5 is horizontally inserted into (A) and (B). On the other hand, when the clearance CL is less than the critical value and equal to or more than the limit value (1.0 mm) (FIGS. 9C and 9D), the substrate transfer arm 5 is placed at the front end positions of the wafers W1 and W2.
The substrate transfer arm 5 is horizontally inserted until the front end of the substrate transfer arm reaches, and then the substrate transfer arm 5 is inserted while being raised along the oblique trajectory TR. The moving distance in the vertical direction on the trajectory TR in the oblique direction is determined by the substrate transfer arm 5
Of the lower surface of the wafer W2 so as not to contact the upper surface of the lower wafer W2,
It is determined according to the value of the clearance CL. Normally, the thickness of the front end portion of the substrate transfer arm 5 is smaller than the maximum thickness of the substrate transfer arm 5, so that such an oblique trajectory T
By inserting the substrate transfer arm 5 at R, it is possible to prevent interference between the substrate transfer arm 5 and the two wafers W1 and W2.

【0056】なお、上記の臨界値や限界値等の各値は単
なる例示であり、カセットC内のウェハの収納ピッチや
基板搬送アーム5の厚み等に応じて適切な値がそれぞれ
設定される。
It should be noted that the respective values such as the above-mentioned critical value and limit value are merely examples, and appropriate values are set in accordance with the storage pitch of wafers in the cassette C, the thickness of the substrate transfer arm 5, and the like.

【0057】カセットCから取り出されたウェハW1
は、プロセスユニット群2における処理が終了した後
に、同一のカセットC内に戻される。この際、基板搬送
アーム5の駆動制御部89(図5)は、ウェハW1を取
出す際の軌跡TRを逆に辿ってカセットCにウェハW1
を戻す。こうすれば、ウェハW1をカセットCに収納す
る際にも基板搬送アーム5がその下方のウェハW2と干
渉しないようにすることができる。カセットC内の各ウ
ェハの収納状態(クリアランスCLを含む)は基板位置
検出装置40内のメインメモリ44(図4)に記憶され
ており、この収納状態に従って駆動制御部89が上述の
制御を実行する。
Wafer W1 taken out from cassette C
Are returned to the same cassette C after the processing in the process unit group 2 is completed. At this time, the drive control unit 89 (FIG. 5) of the substrate transfer arm 5 reversely follows the trajectory TR when the wafer W1 is taken out, and the wafer W1 is transferred to the cassette C.
Back. This makes it possible to prevent the substrate transfer arm 5 from interfering with the wafer W2 below it when the wafer W1 is stored in the cassette C. The storage state (including clearance CL) of each wafer in the cassette C is stored in the main memory 44 (FIG. 4) in the substrate position detecting device 40, and the drive control unit 89 executes the above-mentioned control according to the storage state. To do.

【0058】なお、この発明は上記の実施例や実施形態
に限られるものではなく、その要旨を逸脱しない範囲に
おいて種々の態様において実施することが可能であり、
例えば次のような変形も可能である。
The present invention is not limited to the above-described examples and embodiments, but can be carried out in various modes without departing from the scope of the invention.
For example, the following modifications are possible.

【0059】(1)光センサ24を昇降させる代わり
に、カセットCを昇降させるようにしてもよい。すなわ
ち、光センサ24とカセットCの少なくとも一方を相対
的に垂直方向に移動させるようにすればよい。
(1) Instead of raising and lowering the optical sensor 24, the cassette C may be raised and lowered. That is, at least one of the optical sensor 24 and the cassette C may be relatively moved in the vertical direction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の実施例の装置を備えた半導体ウェハ
処理装置を示す斜視図。
FIG. 1 is a perspective view showing a semiconductor wafer processing apparatus including an apparatus according to an embodiment of the present invention.

【図2】インデクサユニット1の平面図。FIG. 2 is a plan view of the indexer unit 1.

【図3】基板検出装置の機械的構成を示す一部破断正面
図。
FIG. 3 is a partially cutaway front view showing a mechanical configuration of a substrate detection device.

【図4】基板検出装置の電気的構成を示す概念図。FIG. 4 is a conceptual diagram showing an electrical configuration of a substrate detection device.

【図5】基板取出機構4の構成を示す説明図。FIG. 5 is an explanatory diagram showing a configuration of a board take-out mechanism 4.

【図6】カセットCの構造を示す説明図。FIG. 6 is an explanatory view showing the structure of a cassette C.

【図7】光センサ24が垂直方向に移動した際に受光素
子23が発生する受光信号SLの波形を示す説明図。
FIG. 7 is an explanatory diagram showing a waveform of a light reception signal SL generated by the light receiving element 23 when the optical sensor 24 moves in the vertical direction.

【図8】基板位置検出装置40の動作を示すタイミング
チャート。
FIG. 8 is a timing chart showing the operation of the substrate position detection device 40.

【図9】ウェハ同士のクリアランスに応じた基板搬送ア
ーム5の動作モードを示す説明図。
FIG. 9 is an explanatory diagram showing an operation mode of the substrate transfer arm 5 according to a clearance between wafers.

【図10】基板搬送アーム5を斜めに挿入する場合の移
動軌跡を示す説明図。
FIG. 10 is an explanatory diagram showing a movement trajectory when the substrate transfer arm 5 is obliquely inserted.

【符号の説明】[Explanation of symbols]

1…インデクサユニット 2…プロセスユニット群 3…カセットテーブル 4…基板取出機構 5…基板搬送アーム 5a…厚肉板状部 5b…薄肉板状部 5c…突起部 5p…コーナー部 8…突起 9…基板搬送機構 10…基板支持アーム 20…支持板 21…ブラケット 22…投光素子 23…受光素子 24…光センサ 25…昇降機構 26…ロッドレスシリンダ 27…駆動機構 28…可動部材 29…縦部材 30…光遮蔽板 32…タイミングセンサ 34…リニアスケールセンサ 40…基板位置検出装置 41…バス 42…CPU 44…メインメモリ 46…FIFOメモリ 48…アップダウンカウンタ 51,52…セレクタ 54…チャタリング防止回路 56…ラッチ 58…アップダウンカウンタ 60…PLL回路 61〜63…支持ピン 71〜72…位置合わせ板 80…アーム駆動機構 82…垂直軸 84…垂直駆動部 86…水平ガイド 88…水平駆動部 89…駆動制御部 90…側面板 92…溝 94…上面板 96…Hバー 111,112…回転処理ユニット 121〜123…熱処理ユニット C…カセット Ca…基板挿入口 Cb…開口部 SL…受光信号 SP1,SP2…位置パルス信号 SREF…原点位置信号 ST…タイミング信号 SEL…選択信号 W…ウェハ DESCRIPTION OF SYMBOLS 1 ... Indexer unit 2 ... Process unit group 3 ... Cassette table 4 ... Substrate extraction mechanism 5 ... Substrate transfer arm 5a ... Thick plate-shaped portion 5b ... Thin-walled plate-shaped portion 5c ... Projection portion 5p ... Corner portion 8 ... Projection 9 ... Substrate Transport mechanism 10 ... Substrate support arm 20 ... Support plate 21 ... Bracket 22 ... Light emitting element 23 ... Light receiving element 24 ... Optical sensor 25 ... Elevating mechanism 26 ... Rodless cylinder 27 ... Drive mechanism 28 ... Movable member 29 ... Vertical member 30 ... Light shielding plate 32 ... Timing sensor 34 ... Linear scale sensor 40 ... Substrate position detection device 41 ... Bus 42 ... CPU 44 ... Main memory 46 ... FIFO memory 48 ... Up / down counter 51, 52 ... Selector 54 ... Chattering prevention circuit 56 ... Latch 58 ... Up-down counter 60 ... PLL circuit 61-63 ... Support pin 7 1 to 72 ... Alignment plate 80 ... Arm drive mechanism 82 ... Vertical shaft 84 ... Vertical drive unit 86 ... Horizontal guide 88 ... Horizontal drive unit 89 ... Drive control unit 90 ... Side plate 92 ... Groove 94 ... Top plate 96 ... H bar 111, 112 ... Rotation processing unit 121-123 ... Heat treatment unit C ... Cassette Ca ... Substrate insertion port Cb ... Opening portion SL ... Light receiving signal SP1, SP2 ... Position pulse signal SREF ... Origin position signal ST ... Timing signal SEL ... Selection signal W … Wafer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 板羽 昌行 京都市伏見区羽束師古川町322番地 大日 本スクリーン製造株式会社洛西事業所内 (72)発明者 小山 康文 京都市伏見区羽束師古川町322番地 大日 本スクリーン製造株式会社洛西事業所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Masayuki Itaba, Masayuki Itaba, 322 Hazushi, Furukawa-cho, Fushimi-ku, Kyoto City Dainichi Screen Manufacturing Co., Ltd. Rakusai Plant Address Dainichi Honsen Screen Mfg. Co., Ltd. Rakusai Plant

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 カセット内に収納された基板を検出する
装置であって、 前記カセットを挟んで対向して配置された投光素子と受
光素子とを備える光センサと、 前記光センサと前記カセットの少なくとも一方を相対的
に垂直方向に移動させる垂直駆動手段と、 前記光センサと前記カセットが相対的に垂直移動する際
に前記光センサが発生する出力波形から、前記カセット
内に存在する基板のそれぞれの垂直方向の位置範囲を検
出する基板位置検出手段と、を備えるカセット内基板検
出装置。
1. An apparatus for detecting a substrate housed in a cassette, comprising: an optical sensor having a light projecting element and a light receiving element, which are opposed to each other with the cassette interposed therebetween; the optical sensor; and the cassette. Vertical drive means for relatively moving at least one of the two in the vertical direction, and an output waveform generated by the optical sensor when the optical sensor and the cassette are moved in the vertical direction, from the output waveform of the substrate existing in the cassette. And a substrate position detecting means for detecting a position range of each vertical direction.
【請求項2】 請求項1記載のカセット内基板検出装置
であって、 前記カセットは、基板の挿入・取り出しのための基板挿
入口と、前記基板挿入口とは反対側に設けられた開口部
とを有しており、 前記投光素子と受光素子は、前記投光素子から出射され
た光が前記基板挿入口と前記開口部とを通過して前記受
光素子で受光される位置に配置されている、カセット内
基板検出装置。
2. The in-cassette substrate detection device according to claim 1, wherein the cassette includes a substrate insertion port for inserting and removing a substrate, and an opening provided on the opposite side of the substrate insertion port. The light projecting element and the light receiving element are arranged at positions where light emitted from the light projecting element passes through the substrate insertion opening and the opening and is received by the light receiving element. In-cassette substrate detection device.
【請求項3】 請求項2記載のカセット内基板検出装置
であって、 前記投光素子と受光素子は、略水平に配置されている、
カセット内基板検出装置。
3. The in-cassette substrate detection device according to claim 2, wherein the light projecting element and the light receiving element are arranged substantially horizontally.
Substrate detection device in cassette.
【請求項4】 請求項1ないし3のいずれかに記載のカ
セット内基板検出装置であって、 前記基板位置検出手段は、前記受光素子が非受光状態で
あることを示す前記光センサの出力レベルの範囲を基板
の位置範囲として決定する位置決定手段を備える、カセ
ット内基板検出装置。
4. The in-cassette substrate detection device according to claim 1, wherein the substrate position detection means indicates an output level of the optical sensor indicating that the light receiving element is in a non-light receiving state. In-cassette substrate detection device, which comprises a position determining means for determining the range of 1) as the position range of the substrate.
【請求項5】 請求項1記載のカセット内基板検出装置
であって、 前記基板位置検出手段は、 前記光センサと前記カセットが相対的に一定距離だけ垂
直移動するたびに1パルスの位置パルス信号を発生する
位置パルス信号発生手段と、 前記位置パルス信号のパルス数をカウントするカウンタ
と、 前記光センサの出力レベルが切り替わるタイミングにお
ける前記カウンタのカウント値を順次記憶する記憶手段
と、 前記記憶手段に記憶された前記カウント値から前記カセ
ット内に収納された基板のそれぞれの位置範囲を決定す
る位置決定手段と、を備えるカセット内基板検出装置。
5. The in-cassette substrate detection device according to claim 1, wherein the substrate position detection means outputs a position pulse signal of one pulse every time the optical sensor and the cassette vertically move by a fixed distance. Position pulse signal generating means, a counter for counting the number of pulses of the position pulse signal, a storage means for sequentially storing the count value of the counter at the timing when the output level of the optical sensor is switched, and the storage means A substrate detecting device in a cassette, comprising: a position determining unit that determines a position range of each of the substrates housed in the cassette from the stored count value.
JP32837695A 1995-11-22 1995-11-22 In-cassette substrate detector Pending JPH09148403A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP32837695A JPH09148403A (en) 1995-11-22 1995-11-22 In-cassette substrate detector
KR1019960052831A KR100315007B1 (en) 1995-11-22 1996-11-08 Substrate detection and transfer apparatus in cassette and method thereof
US08/752,149 US5906469A (en) 1995-11-22 1996-11-18 Apparatus and method for detecting and conveying substrates in cassette

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32837695A JPH09148403A (en) 1995-11-22 1995-11-22 In-cassette substrate detector

Publications (1)

Publication Number Publication Date
JPH09148403A true JPH09148403A (en) 1997-06-06

Family

ID=18209565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32837695A Pending JPH09148403A (en) 1995-11-22 1995-11-22 In-cassette substrate detector

Country Status (1)

Country Link
JP (1) JPH09148403A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270674A (en) * 2001-03-14 2002-09-20 Disco Abrasive Syst Ltd Carry-out device
JP2010056161A (en) * 2008-08-26 2010-03-11 Yaskawa Electric Corp Substrate conveyance system
JP2014175608A (en) * 2013-03-12 2014-09-22 Tokyo Electron Ltd Substrate transfer apparatus, substrate processing apparatus, substrate extracting method, and storage medium
KR20200034607A (en) 2018-09-21 2020-03-31 도쿄엘렉트론가부시키가이샤 Substrate transfer method and substrate transfer module
CN117174625A (en) * 2023-11-02 2023-12-05 浙江果纳半导体技术有限公司 Wafer state detection mechanism, detection method and wafer transmission equipment

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270674A (en) * 2001-03-14 2002-09-20 Disco Abrasive Syst Ltd Carry-out device
JP2010056161A (en) * 2008-08-26 2010-03-11 Yaskawa Electric Corp Substrate conveyance system
JP2014175608A (en) * 2013-03-12 2014-09-22 Tokyo Electron Ltd Substrate transfer apparatus, substrate processing apparatus, substrate extracting method, and storage medium
KR20200034607A (en) 2018-09-21 2020-03-31 도쿄엘렉트론가부시키가이샤 Substrate transfer method and substrate transfer module
US11088001B2 (en) 2018-09-21 2021-08-10 Tokyo Electron Limited Substrate transfer method and substrate transfer module
CN117174625A (en) * 2023-11-02 2023-12-05 浙江果纳半导体技术有限公司 Wafer state detection mechanism, detection method and wafer transmission equipment
CN117174625B (en) * 2023-11-02 2024-02-06 浙江果纳半导体技术有限公司 Wafer state detection mechanism, detection method and wafer transmission equipment

Similar Documents

Publication Publication Date Title
US5906469A (en) Apparatus and method for detecting and conveying substrates in cassette
JP5353336B2 (en) Substrate detection device and substrate transfer device including the same
US5645391A (en) Substrate transfer apparatus, and method of transferring substrates
US5540098A (en) Transfer device
JP3399728B2 (en) Substrate transfer device
JPH04321253A (en) Wafer conveyance apparatus and detection method for inclination of wafer
KR20010062289A (en) Electron-beam exposure method
JP3131750B2 (en) Object detection apparatus and method
JPH09148403A (en) In-cassette substrate detector
JP2004093265A (en) Position detection device and library device
JP2001509643A (en) Multi-point position scanning system
CN107680928B (en) Teaching jig, substrate processing apparatus, and teaching method
JPH08213447A (en) Transferred body detecting system
JPH0714908A (en) Substrate transfer device
JPH05243347A (en) Controlling method for movement and detecting device for position of processed object
JPH11330204A (en) Wafer parallelism measuring equipment
JP2005285799A (en) Substrate position detector in cassette, and substrate conveying apparatus and substrate treatment equipment using the same
JP2869003B2 (en) Thin plate surface roughness measuring device and laminated state detecting device
JP2005064463A (en) Mapping device and method of controlling the same
JP3075561B2 (en) Control system for taking out wafers from cassette
JP2000294617A (en) Device for detecting board inside cassette
JPH0563060A (en) Wafer counter
JPH05238513A (en) Positioning method for semiconductor wafer storage cassette semiconductor wafer carrier mechanism
JPH07118502B2 (en) Wafer handling method and device in cassette
JPH02305449A (en) Wafer counter