JPH09148321A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JPH09148321A
JPH09148321A JP30568095A JP30568095A JPH09148321A JP H09148321 A JPH09148321 A JP H09148321A JP 30568095 A JP30568095 A JP 30568095A JP 30568095 A JP30568095 A JP 30568095A JP H09148321 A JPH09148321 A JP H09148321A
Authority
JP
Japan
Prior art keywords
oxide film
fluorine
silicon oxide
film
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30568095A
Other languages
Japanese (ja)
Inventor
Koji Shibata
耕治 芝田
Yoshiko Kawai
由子 河合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP30568095A priority Critical patent/JPH09148321A/en
Publication of JPH09148321A publication Critical patent/JPH09148321A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an insulating layer free from separation or cracking by depositing a fluorine-free silicon oxide film on a fluorine-containing silicon oxide film and then a spin-on-glass film thereon. SOLUTION: A first fluorine-containing oxide film 12 is deposited on a first interconnection layer 3. A silicon oxide film 13 is deposited on the oxide film 12, and an SOG film 14 is formed thereon to obtain a flat surface. Since the silicon oxide film 13 between the first silicon oxide film 12 and the SOG film 14 is free from fluorine, the coating material for the SOG film 14 does not make direct contact with the surface of the first oxide film 12 containing Si-F. In addition, the adhesion between the silicon oxide film 13 and the SOG film 14 is improved and heat shrinkage is relatively small. Therefore, it is possible to provide a reliable insulating layer including an SOG film free from separation or cracking.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は半導体装置に関
し、特に配線層間の層間絶縁膜の構造とその形成方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a structure of an interlayer insulating film between wiring layers and a method of forming the same.

【0002】[0002]

【従来の技術】近年LSIの高密度集積化に伴って多層
配線が用いられるが、配線層間に形成される層間絶縁膜
の下地配線層による段差の平坦化および配線層間の容量
の低減が要求されている。図6は従来の半導体装置の構
造を示す断面図である。図において、1は例えばシリコ
ン単結晶から成る半導体基板(以下、基板と称す)、2
は基板1上に形成された絶縁膜、3は絶縁膜2上に形成
された、例えばアルミニウムから成る第1の配線層、4
は第1の配線層3上に形成されたフッ素を含むシリコン
酸化膜(以下、フッ素含有酸化膜と称す)、5はフッ素
含有酸化膜4上に形成された無機系の塗布絶縁膜である
スピンオングラス膜(以下、SOG膜と称す)、6はS
OG膜5上に形成されたシリコン酸化膜であり、7はフ
ッ素含有シリコン酸化膜4、SOG膜5、およびシリコ
ン酸化膜6で構成される層間絶縁膜である。さらに、8
は層間絶縁膜7に開口された接続孔、9は層間絶縁膜7
上に形成された、例えばアルミニウムから成る上層配線
層としての第2の配線層である。
2. Description of the Related Art In recent years, multi-layered wiring has been used along with high-density integration of LSIs. However, it is required to flatten the step due to the underlying wiring layer of the interlayer insulating film formed between the wiring layers and reduce the capacitance between the wiring layers. ing. FIG. 6 is a sectional view showing the structure of a conventional semiconductor device. In the figure, 1 is a semiconductor substrate made of, for example, silicon single crystal (hereinafter referred to as a substrate), 2
Is an insulating film formed on the substrate 1, 3 is a first wiring layer made of, for example, aluminum formed on the insulating film 2, 4
Is a silicon oxide film containing fluorine (hereinafter referred to as a fluorine-containing oxide film) formed on the first wiring layer 3, and 5 is a spin-on which is an inorganic coating insulating film formed on the fluorine-containing oxide film 4. Glass film (hereinafter referred to as SOG film), 6 is S
A silicon oxide film is formed on the OG film 5, and 7 is an interlayer insulating film composed of the fluorine-containing silicon oxide film 4, the SOG film 5 and the silicon oxide film 6. In addition, 8
Is a connection hole opened in the interlayer insulating film 7, and 9 is the interlayer insulating film 7.
It is a second wiring layer formed as an upper wiring layer made of aluminum, for example.

【0003】上記の様に構成される従来の半導体装置の
製造方法を以下に示す。まず、基板1上に形成された絶
縁膜2上に、例えばアルミニウム等の金属層を約0.6
μmの膜厚に形成した後、パターニングして第1の配線
層3を形成する。次に、全面にフッ素含有酸化膜4を、
例えばプラズマCVD法によりTEOS(テトラエトキ
シシラン)を主原料ガスとし、フッ素を含むC26ガス
を添加して約0.35μmの膜厚に形成する。続いて、
フッ素含有酸化膜4上の全面に、例えばシラノール(S
i(OH)4)を有機溶剤に溶かした塗布液5a(図示
せず)をスピンコート法により約0.15μmの厚さに
塗布した後、焼成してSOG膜5を形成して表面を平坦
化する。
A conventional method of manufacturing a semiconductor device having the above structure will be described below. First, a metal layer of, for example, aluminum is formed on the insulating film 2 formed on the substrate 1 by about 0.6.
After forming to a film thickness of μm, patterning is performed to form the first wiring layer 3. Next, a fluorine-containing oxide film 4 is formed on the entire surface.
For example, by a plasma CVD method, TEOS (tetraethoxysilane) is used as a main raw material gas, and C 2 F 6 gas containing fluorine is added to form a film having a thickness of about 0.35 μm. continue,
On the entire surface of the fluorine-containing oxide film 4, for example, silanol (S
A coating solution 5a (not shown) in which i (OH) 4 ) is dissolved in an organic solvent is applied to a thickness of about 0.15 μm by a spin coating method, and then baked to form an SOG film 5 to make the surface flat. Turn into.

【0004】さらに、SOG膜5上の全面にシリコン酸
化膜6を、例えばプラズマCVD法によりTEOSを主
原料ガスとして約0.5μmの膜厚に形成して、フッ素
含有酸化膜4、SOG膜5、およびシリコン酸化膜6の
三層から成る層間絶縁膜7を形成する。次に、公知のホ
トリソグラフィ技術およびエッチング技術を用いて、層
間絶縁膜7の所定の位置に接続孔8を開口した後、この
接続孔8を埋め込む様に全面に、例えばアルミニウム等
の金属層を形成した後パターニングして第2の配線層9
を形成する。
Further, a silicon oxide film 6 is formed on the entire surface of the SOG film 5 by, for example, a plasma CVD method using TEOS as a main raw material gas to a film thickness of about 0.5 μm, and the fluorine-containing oxide film 4 and the SOG film 5 are formed. , And an inter-layer insulating film 7 consisting of three layers of a silicon oxide film 6. Next, using a known photolithography technique and etching technique, a connection hole 8 is formed at a predetermined position of the interlayer insulating film 7, and then a metal layer such as aluminum is formed on the entire surface so as to fill the connection hole 8. After the formation, the second wiring layer 9 is patterned.
To form

【0005】[0005]

【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されており、層間絶縁膜7にフッ素含有
酸化膜4を用いることにより比誘電率の低い絶縁膜を形
成して配線層間容量の低減を図り、SOG膜5を用いる
ことにより平坦化を図ったものである。、しかしなが
ら、フッ素含有酸化膜4中にはシリコン・フッ素結合
(以下Si−Fと称す)が存在し、膜の表面に存在する
Si−Fによりフッ素含有酸化膜4表面は撥水性とな
り、その上に形成されるSOG膜5との密着性が悪く、
その上、フッ素含有酸化膜4とSOG膜5とは熱収縮率
の差が大きい。このため図7に示す様に、形成されたS
OG膜5がフッ素含有酸化膜4から剥離10したり、S
OG膜5にクラック11が発生する等の問題があった。
The conventional semiconductor device is configured as described above, and by using the fluorine-containing oxide film 4 as the interlayer insulating film 7, an insulating film having a low relative dielectric constant is formed to form the wiring interlayer. The capacitance is reduced and the SOG film 5 is used for flattening. However, a silicon-fluorine bond (hereinafter referred to as Si-F) exists in the fluorine-containing oxide film 4, and the surface of the fluorine-containing oxide film 4 becomes water-repellent due to Si-F existing on the surface of the film. Adhesion to the SOG film 5 formed on the
In addition, the difference in thermal shrinkage between the fluorine-containing oxide film 4 and the SOG film 5 is large. Therefore, as shown in FIG.
The OG film 5 peels 10 from the fluorine-containing oxide film 4, or S
There was a problem that cracks 11 were generated in the OG film 5.

【0006】フッ素含有酸化膜4上にSOG膜5の塗布
液5aを塗布した際に、フッ素含有酸化膜4と塗布液5
aとの界面で起こる反応を以下の化学式1に示す。
When the coating liquid 5a for the SOG film 5 is applied on the fluorine-containing oxide film 4, the fluorine-containing oxide film 4 and the coating liquid 5 are applied.
The reaction that occurs at the interface with a is shown in chemical formula 1 below.

【0007】[0007]

【化1】 Embedded image

【0008】この様に、フッ素含有酸化膜4表面のSi
−Fが塗布液5a中のH2Oと上記化学式1に示す反応
を起こし、SOG膜に剥離10やクラック11を生じさ
せる原因となっていた。
Thus, the Si on the surface of the fluorine-containing oxide film 4 is
-F causes the reaction shown in the above chemical formula 1 with H 2 O in the coating liquid 5a, causing peeling 10 and cracks 11 in the SOG film.

【0009】この発明は、以上の様な問題点を解消する
ためになされたものであって、フッ素含有酸化膜とSO
G膜とを有する低誘電率で平坦化の良好な積層型の層間
絶縁膜で、剥離やクラックの発生の無い信頼性の高い層
間絶縁膜を得ることを目的とする。
The present invention has been made in order to solve the above problems, and it is an object of the present invention to provide a fluorine-containing oxide film and SO.
An object of the present invention is to obtain a highly reliable interlayer insulating film having a low dielectric constant and good planarization, which has a G film, and is free from peeling or cracking.

【0010】[0010]

【課題を解決するための手段】この発明の請求項1に係
る半導体装置は、層間絶縁膜が、フッ素を含むシリコン
酸化膜と、このフッ素を含むシリコン酸化膜上に接して
形成されたフッ素を含まないシリコン酸化膜と、このフ
ッ素を含まないシリコン酸化膜上に接して形成されたス
ピンオングラス膜とを有する積層構造であるものであ
る。
In a semiconductor device according to a first aspect of the present invention, an interlayer insulating film includes a silicon oxide film containing fluorine and fluorine formed in contact with the silicon oxide film containing fluorine. This is a laminated structure having a silicon oxide film containing no fluorine and a spin-on-glass film formed in contact with the silicon oxide film containing no fluorine.

【0011】この発明の請求項2に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第1の工程と、
このフッ素を含むシリコン酸化膜上の全面にフッ素を含
まないシリコン酸化膜を堆積する第2の工程と、このフ
ッ素を含まないシリコン酸化膜上の全面にシリコン化合
物溶液の塗布および熱処理によりスピンオングラス膜を
形成する第3の工程と、その後上層配線層を形成する第
4の工程とを有するものである。
A method of manufacturing a semiconductor device according to a second aspect of the present invention comprises a first step of forming a wiring layer on a semiconductor substrate and then depositing a silicon oxide film containing fluorine on the entire surface.
A second step of depositing a fluorine-free silicon oxide film on the entire surface of the fluorine-containing silicon oxide film, and a spin-on-glass film by applying a silicon compound solution and heat treatment on the entire surface of the fluorine-free silicon oxide film. And a fourth step of forming an upper wiring layer after that.

【0012】この発明の請求項3に係る半導体装置の製
造方法は、フッ素を含むシリコン酸化膜とフッ素を含ま
ないシリコン酸化膜とを、同一反応室内で連続的に形成
するものである。
In the method for manufacturing a semiconductor device according to the third aspect of the present invention, the silicon oxide film containing fluorine and the silicon oxide film containing no fluorine are continuously formed in the same reaction chamber.

【0013】この発明の請求項4に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第1の工程と、
上記フッ素を含むシリコン酸化膜表面にフッ素を用いて
ウェットエッチング処理を施す第2の工程と、続いて全
面にシリコン化合物溶液の塗布および熱処理によりスピ
ンオングラス膜を形成する第3の工程と、その後上層配
線層を形成する第4の工程とを有するものである。
A method of manufacturing a semiconductor device according to a fourth aspect of the present invention comprises a first step of forming a wiring layer on a semiconductor substrate and then depositing a silicon oxide film containing fluorine on the entire surface.
A second step of performing a wet etching process using fluorine on the surface of the silicon oxide film containing fluorine, a third step of subsequently forming a spin-on-glass film by applying a silicon compound solution and heat treatment on the entire surface, and then an upper layer And a fourth step of forming a wiring layer.

【0014】この発明の請求項5に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第1の工程と、
上記フッ素を含むシリコン酸化膜表面に、Ar、O2
たはN2のいずれかを用いたプラズマ処理を施す第2の
工程と、続いて全面にシリコン化合物溶液の塗布および
熱処理によりスピンオングラス膜を形成する第3の工程
と、その後上層配線層を形成する第4の工程とを有する
ものである。
A method of manufacturing a semiconductor device according to a fifth aspect of the present invention comprises a first step of forming a wiring layer on a semiconductor substrate and then depositing a silicon oxide film containing fluorine on the entire surface.
A second step of performing a plasma treatment using Ar, O 2 or N 2 on the surface of the silicon oxide film containing fluorine, and then a spin-on-glass film is formed on the entire surface by applying a silicon compound solution and heat treatment. And a fourth step of forming an upper wiring layer after that.

【0015】この発明の請求項6に係る半導体装置は、
層間絶縁膜が、フッ素を含むシリコン酸化膜上にスピン
オングラス膜が形成された積層構造であって、上記フッ
素を含むシリコン酸化膜は、膜の表層部分のフッ素が除
去されて表面にシリコン酸化膜が形成され、しかも段差
コーナー部に傾斜が形成されたものである。
A semiconductor device according to claim 6 of the present invention is
The interlayer insulating film has a laminated structure in which a spin-on-glass film is formed on a silicon oxide film containing fluorine, and the silicon oxide film containing fluorine is a silicon oxide film on the surface of which fluorine is removed from the surface layer part of the film. Is formed, and in addition, a slope is formed at the step corner portion.

【0016】この発明の請求項7に係る半導体装置の製
造方法は、半導体基板上に配線層を形成した後、全面に
フッ素を含むシリコン酸化膜を堆積する第1の工程と、
上記フッ素を含むシリコン酸化膜表面に、Arを用いた
スパッタエッチングを行う第2の工程と、続いて全面に
シリコン化合物溶液の塗布および熱処理によりスピンオ
ングラス膜を形成する第3の工程と、その後上層配線層
を形成する第4の工程とを有するものである。
A method of manufacturing a semiconductor device according to a seventh aspect of the present invention comprises a first step of forming a wiring layer on a semiconductor substrate and then depositing a silicon oxide film containing fluorine on the entire surface.
The second step of performing sputter etching using Ar on the surface of the silicon oxide film containing fluorine, followed by the third step of forming a spin-on-glass film by coating and heat treatment of a silicon compound solution on the entire surface, and then an upper layer And a fourth step of forming a wiring layer.

【0017】この発明の請求項8に係る半導体装置は、
層間絶縁膜が、フッ素を含むシリコン酸化膜と、このフ
ッ素を含むシリコン酸化膜上にフッ素を含まないシリコ
ン酸化膜を介して形成されたスピンオングラス膜と、こ
のスピンオングラス膜上に形成されたシリコン酸化膜と
で構成されたものである。
A semiconductor device according to claim 8 of the present invention is
The interlayer insulating film is a silicon oxide film containing fluorine, a spin-on-glass film formed on the silicon oxide film containing fluorine via the silicon oxide film not containing fluorine, and a silicon film formed on the spin-on-glass film. It is composed of an oxide film.

【0018】この発明の請求項9に係る半導体装置は、
スピンオングラス膜上に形成されたシリコン酸化膜が、
上記スピンオングラス膜上に接して形成されたフッ素を
含まないシリコン酸化膜と、このフッ素を含まないシリ
コン酸化膜上に接して形成されたフッ素を含むシリコン
酸化膜とで構成されたものである。
A semiconductor device according to claim 9 of the present invention is
The silicon oxide film formed on the spin-on-glass film is
It is composed of a silicon oxide film containing no fluorine formed in contact with the spin-on-glass film and a silicon oxide film containing fluorine formed in contact with the silicon oxide film containing no fluorine.

【0019】この発明の請求項10に係る半導体装置の
製造方法は、スピンオングラス膜を形成する第3の工程
の後、上記スピンオングラス膜表面に、N2を用いたプ
ラズマ処理を施し、続いて全面にフッ素を含むシリコン
酸化膜を堆積した後、上層配線層を形成する第4の工程
を行うものである。
In the method of manufacturing a semiconductor device according to a tenth aspect of the present invention, after the third step of forming the spin-on-glass film, the surface of the spin-on-glass film is subjected to a plasma treatment using N 2 , and subsequently, After depositing a silicon oxide film containing fluorine on the entire surface, a fourth step of forming an upper wiring layer is performed.

【0020】[0020]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.以下、この発明の実施の形態1を図につ
いて説明する。なお、従来の技術と重複する箇所は適宜
その説明を省略する。図1はこの発明の実施の形態1に
よる半導体装置の構造を示す断面図である。図において
1〜3、8および9は従来のものと同じもの、12は第
1の配線層3上に形成された第1のフッ素含有酸化膜、
13は第1のフッ素含有酸化膜12表面に形成されたフ
ッ素を含まないシリコン酸化膜、14はシリコン酸化膜
13上に形成されたSOG膜、15はSOG膜14上に
形成された第2のフッ素含有酸化膜、16は第1のフッ
素含有酸化膜12、シリコン酸化膜13、SOG膜1
4、および第2のフッ素含有酸化膜15で構成される層
間絶縁膜である。
Embodiment 1 FIG. Embodiment 1 of the present invention will be described below with reference to the drawings. Note that the description of the same parts as those of the conventional technique will be appropriately omitted. FIG. 1 is a sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention. In the figure, 1 to 3, 8 and 9 are the same as conventional ones, 12 is a first fluorine-containing oxide film formed on the first wiring layer 3,
Reference numeral 13 is a fluorine-free silicon oxide film formed on the surface of the first fluorine-containing oxide film 12, 14 is an SOG film formed on the silicon oxide film 13, and 15 is a second SOG film formed on the SOG film 14. Fluorine-containing oxide film, 16 is the first fluorine-containing oxide film 12, silicon oxide film 13, SOG film 1
4 and the second fluorine-containing oxide film 15 are interlayer insulating films.

【0021】上記のように構成される半導体装置の製造
方法を、図2に基づいて以下に示す。まず、基板1上に
形成された絶縁膜2上に、例えばアルミニウム等の金属
層を約0.6μmの膜厚に形成した後、パターニングし
て第1の配線層3を形成する。次に、全面に第1のフッ
素含有酸化膜12を、例えばプラズマCVD法により、
温度400℃、圧力5.0Torr、C26流量400
SCCM、TEOS流量900SCCM、O2流量90
0SCCM、高周波側の周波数13.56MHz、出力
0.76W/cm2、低周波側の周波数420KHz、
出力0.76W/cm2の条件で、約0.3μmの膜厚
に形成する(図2(a))。
A method of manufacturing the semiconductor device configured as described above will be described below with reference to FIG. First, a metal layer of, for example, aluminum is formed to a thickness of about 0.6 μm on the insulating film 2 formed on the substrate 1, and then patterned to form the first wiring layer 3. Next, the first fluorine-containing oxide film 12 is formed on the entire surface by, for example, the plasma CVD method.
Temperature 400 ° C, pressure 5.0 Torr, C 2 F 6 flow rate 400
SCCM, TEOS flow rate 900 SCCM, O 2 flow rate 90
0 SCCM, high frequency side frequency 13.56 MHz, output 0.76 W / cm 2 , low frequency side frequency 420 KHz,
A film having a thickness of about 0.3 μm is formed under the condition of an output of 0.76 W / cm 2 (FIG. 2A).

【0022】次に、第1のフッ素含有酸化膜12上の全
面にシリコン酸化膜13を、例えばプラズマCVD法に
より温度400℃、圧力5.0Torr、TEOS流量
900SCCM、O2流量900SCCM、高周波側の
周波数13.56MHz、出力0.76W/cm2、低
周波側の周波数420KHz、出力0.76W/cm2
の条件で約0.05μmの膜厚に形成する(図2
(b))。次に、シリコン酸化膜13上の全面に例えば
シラノールを有機溶剤に溶かしたシリコン化合物溶液と
しての塗布液14a(図示せず)をスピンコート法によ
り約0.15μmの厚さに塗布し、N2雰囲気中、温度
400℃で30分間焼成することによりSOG膜14を
形成して表面を平坦化する(図2(c))。
Next, a silicon oxide film 13 is formed on the entire surface of the first fluorine-containing oxide film 12, for example, by a plasma CVD method at a temperature of 400 ° C., a pressure of 5.0 Torr, a TEOS flow rate of 900 SCCM, an O 2 flow rate of 900 SCCM, and a high frequency side. Frequency 13.56 MHz, output 0.76 W / cm 2 , low frequency side frequency 420 KHz, output 0.76 W / cm 2.
Under the above conditions, a film thickness of about 0.05 μm is formed (see FIG. 2).
(B)). Next, a coating liquid 14a (not shown) as a silicon compound solution in which silanol is dissolved in an organic solvent is applied to the entire surface of the silicon oxide film 13 by spin coating to a thickness of about 0.15 μm, and N 2 By firing in an atmosphere at a temperature of 400 ° C. for 30 minutes, the SOG film 14 is formed and the surface is flattened (FIG. 2C).

【0023】次に、SOG膜14上の全面に第2のフッ
素含有酸化膜15を、例えばプラズマCVD法により第
1のフッ素含有酸化膜12形成時と同条件で約0.5μ
mの膜厚に形成し、第1のフッ素含有酸化膜12、シリ
コン酸化膜13、SOG膜14および第2のフッ素含有
酸化膜15から成る層間絶縁膜16を形成する。その
後、従来のものと同様に接続孔8を形成した後第2の配
線層9を形成する(図1参照)。
Next, a second fluorine-containing oxide film 15 is formed on the entire surface of the SOG film 14 by, for example, plasma CVD method under the same conditions as when the first fluorine-containing oxide film 12 is formed to about 0.5 μ.
Then, an interlayer insulating film 16 composed of the first fluorine-containing oxide film 12, the silicon oxide film 13, the SOG film 14 and the second fluorine-containing oxide film 15 is formed to a film thickness of m. After that, the connection hole 8 is formed in the same manner as the conventional one, and then the second wiring layer 9 is formed (see FIG. 1).

【0024】この実施の形態では、第1のフッ素含有酸
化膜12とSOG膜14との間にフッ素を含まないシリ
コン酸化膜13を形成することにより、SOG膜14の
塗布液14aが、Si−Fの存在する第1のフッ素含有
酸化膜12表面に直接接することがない。また、シリコ
ン酸化膜13とSOG膜14とは密着性が良く、熱収縮
率の差も比較的小さいため、従来のものの様にSOG膜
14が剥離したり、クラックが発生したりすることなく
層間絶縁膜16の信頼性が向上する。また、この様な信
頼性の高い層間絶縁膜16が容易に得られる。
In this embodiment, by forming the fluorine-free silicon oxide film 13 between the first fluorine-containing oxide film 12 and the SOG film 14, the coating solution 14a for the SOG film 14 is changed to Si-- There is no direct contact with the surface of the first fluorine-containing oxide film 12 where F is present. In addition, since the silicon oxide film 13 and the SOG film 14 have good adhesion and the difference in thermal shrinkage is relatively small, the SOG film 14 does not peel off or crack like the conventional one, and the interlayer insulation does not occur. The reliability of the insulating film 16 is improved. Further, such a highly reliable interlayer insulating film 16 can be easily obtained.

【0025】なお、上記実施の形態1における製造方法
において、第1のフッ素含有酸化膜12とその上に形成
するシリコン酸化膜13とを、CVD装置の同一反応室
内で連続的に形成することができる。第1のフッ素含有
酸化膜12を、例えばプラズマCVD法により、温度4
00℃、圧力5.0Torr、C26流量400SCC
M、TEOS流量900SCCM、O2流量900SC
CM、高周波側の周波数13.56MHz、出力0.7
6W/cm2、低周波側の周波数420KHz、出力
0.76W/cm2の条件で約50秒間堆積し、続いて
26流量のみ0SCCMに変更し、他は全て同条件で
シリコン酸化膜13を連続的に5秒間堆積する。この様
に、第1のフッ素含有酸化膜12とシリコン酸化膜13
とを、同一反応室内で連続的に形成することにより、工
程が簡略となり、上述した様な効果を有する信頼性の高
い層間絶縁膜16がさらに容易に得られる。
In the manufacturing method of the first embodiment, the first fluorine-containing oxide film 12 and the silicon oxide film 13 formed thereon may be continuously formed in the same reaction chamber of the CVD apparatus. it can. The first fluorine-containing oxide film 12 is formed at a temperature of 4 by a plasma CVD method, for example.
00 ° C, pressure 5.0 Torr, C 2 F 6 flow rate 400 SCC
M, TEOS flow rate 900SCCM, O 2 flow rate 900SC
CM, high-frequency side frequency 13.56MHz, output 0.7
6W / cm 2 , low-frequency side frequency 420KHz, output 0.76W / cm 2 for about 50 seconds, then C 2 F 6 flow rate was changed to 0SCCM, all other conditions were the same conditions. Deposit 13 continuously for 5 seconds. In this way, the first fluorine-containing oxide film 12 and the silicon oxide film 13 are
By successively forming and in the same reaction chamber, the process is simplified, and the highly reliable interlayer insulating film 16 having the above-described effects can be obtained more easily.

【0026】また、上記フッ素含有酸化膜12、15お
よびシリコン酸化膜13は、プラズマCVD法に限ら
ず、数CVD法または常圧CVD法等によって形成され
たものでも良く、同様の効果を奏する。
Further, the fluorine-containing oxide films 12 and 15 and the silicon oxide film 13 are not limited to the plasma CVD method, but may be formed by several CVD method or atmospheric pressure CVD method, and the same effect can be obtained.

【0027】実施の形態2.次に、この発明の実施の形
態2について説明する。図3は実施の形態2による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態1と同様に、基板1上に形成された絶縁膜2上に
第1の配線層3を形成した後、第1のフッ素含有酸化膜
12aを、約0.35μmの膜厚に形成する(図3
(a))。次に、基板1に例えば1:10のバッファー
ド・フッ酸(以下、BHFと称す)を用いてウェットエ
ッチング処理を施すことにより、第1のフッ素含有酸化
膜12aの表面を数nmエッチングする。これにより第
1のフッ素含有酸化膜12a表層の含有フッ素が除去さ
れ、フッ素を含まないシリコン酸化膜としての薄いシリ
コン酸化膜層13aが形成される(図3(b))。次
に、上記実施の形態1と同様に、シリコン酸化膜層13
a上にSOG膜14を形成し(図3(c))、さらにそ
の上に第2のフッ素含有酸化膜15を形成した後、接続
孔8および第2の配線層9を順次形成する(図3
(d))。
Embodiment 2. Next, a second embodiment of the present invention will be described. FIG. 3 is a cross-sectional view showing the method of manufacturing a semiconductor device according to the second embodiment. First, similarly to the first embodiment, after forming the first wiring layer 3 on the insulating film 2 formed on the substrate 1, the first fluorine-containing oxide film 12a is formed into a film of about 0.35 μm. Formed to a thickness (Fig. 3
(A)). Next, the substrate 1 is subjected to a wet etching process using, for example, 1:10 buffered hydrofluoric acid (hereinafter referred to as BHF) to etch the surface of the first fluorine-containing oxide film 12a by several nm. As a result, the fluorine contained in the surface layer of the first fluorine-containing oxide film 12a is removed, and the thin silicon oxide film layer 13a as a silicon oxide film containing no fluorine is formed (FIG. 3B). Next, as in the first embodiment, the silicon oxide film layer 13
After the SOG film 14 is formed on a (FIG. 3C) and the second fluorine-containing oxide film 15 is further formed thereon, the connection hole 8 and the second wiring layer 9 are sequentially formed (FIG. 3C). Three
(D)).

【0028】この実施の形態では、第1のフッ素含有酸
化膜12a形成後にBHFによるウェットエッチング処
理を行う。このとき、BHF中で第1のフッ素含有酸化
膜12a表層に起こる反応を以下の化学式2に示す。
In this embodiment, a wet etching process with BHF is performed after the first fluorine-containing oxide film 12a is formed. At this time, the reaction occurring in the surface layer of the first fluorine-containing oxide film 12a in BHF is shown in the following chemical formula 2.

【0029】[0029]

【化2】 Embedded image

【0030】この様に、第1のフッ素含有酸化膜12a
表層のSi−FがBHF中でH2Oと上記化学式2に示
す反応を起こし、Si−Fは安定なSi−OHに置換さ
れ、膜表面で形成されたHFはBHF中に除去される。
ところで、上記化学式2に示す反応は、従来の半導体装
置において、フッ素含有酸化膜4上にSOG膜5の塗布
液5aを塗布した際の上記化学式1に示す反応と同じも
のである。すなわち、この実施の形態では、BHFによ
るエッチング処理を施すことにより、事前に化学式1、
2に示す反応を起こしているため、後工程でSOG膜1
4の塗布液14aを塗布した際に、SOG膜14の剥離
やクラックの原因となる反応(化学式1、2)が起きる
ことが防止できる。この様に、SOG膜14とフッ素が
除去された下地のシリコン酸化膜層13aとの密着性は
良好となり、SOG膜14が剥離したり、クラックが発
生したりすることなく、信頼性の高い層間絶縁膜16が
容易に得られる。
In this way, the first fluorine-containing oxide film 12a is formed.
The surface layer of the Si-F undergoes a reaction shown in H 2 O and Formula 2 in BHF, Si-F is replaced with a stable Si-OH, HF formed by the film surface is removed during BHF.
By the way, the reaction shown in the chemical formula 2 is the same as the reaction shown in the chemical formula 1 when the coating liquid 5a of the SOG film 5 is applied onto the fluorine-containing oxide film 4 in the conventional semiconductor device. That is, in this embodiment, the chemical formula 1,
Since the reaction shown in FIG.
When the coating liquid 14a of No. 4 is applied, it is possible to prevent reactions (chemical formulas 1 and 2) that cause peeling or cracks of the SOG film 14 from occurring. In this way, the adhesion between the SOG film 14 and the underlying silicon oxide film layer 13a from which fluorine has been removed is good, and the SOG film 14 does not peel off or crack and a highly reliable interlayer film is obtained. The insulating film 16 can be easily obtained.

【0031】なお、上記実施の形態2では、第1のフッ
素含有酸化膜12a表層の含有フッ素を除去するのにB
HFによるウェットエッチング処理を施したが、第1の
フッ素含有酸化膜12a表面に、Ar、N2、またはO2
のいずれかのガスを用いてプラズマ処理を施しても良
く、その際の反応を以下の化学式3〜5に示す。
In the second embodiment, B contained in the surface layer of the first fluorine-containing oxide film 12a is removed by removing B.
Although the wet etching process using HF was performed, Ar, N 2 , or O 2 was formed on the surface of the first fluorine-containing oxide film 12a.
The plasma treatment may be performed using any of the above gases, and the reaction at that time is shown in the following chemical formulas 3 to 5.

【0032】[0032]

【化3】 Embedded image

【化4】 Embedded image

【化5】 Embedded image

【0033】この様に、第1のフッ素含有酸化膜12a
表層のSi−Fは分解されて、Siの結合手は終端しフ
ッ素はガス化して分離することにより除去される。この
場合もBHFによるウェットエッチング処理を施した場
合と同様の効果を奏するものである。
In this way, the first fluorine-containing oxide film 12a is formed.
Si-F on the surface layer is decomposed, the Si bond is terminated, and fluorine is removed by gasification and separation. In this case as well, the same effect as the case of performing the wet etching process by BHF is exhibited.

【0034】実施の形態3.次に、この発明の実施の形
態3について説明する。図4は実施の形態3による半導
体装置の製造方法を示す断面図である。まず、上記実施
の形態1と同様に、基板1上に形成された絶縁膜2上に
第1の配線層3を形成した後、第1のフッ素含有酸化膜
12bを約0.37μmの膜厚に形成する(図4
(a))。次に、基板1をArイオンによるスパッタエ
ッチングにより、圧力30mTorr、Ar流量100
SCCM、出力500Wの条件でエッチングして、第1
のフッ素含有酸化膜12b表面を厚さ20nm除去し、
その下に露出した第1のフッ素含有酸化膜12b表層の
含有フッ素を除去してフッ素を含まないシリコン酸化膜
としての薄いシリコン酸化膜層13bを形成するととも
に、段差コーナー部に傾斜17を形成する(図4
(b))。次に、上記実施の形態1と同様に、シリコン
酸化膜層13b上にSOG膜14を形成し(図4
(c))、さらにその上に第2のフッ素含有酸化膜15
を形成した後、接続孔8および第2の配線層9を順次形
成する(図4(d))。
Embodiment 3 Next, a third embodiment of the invention will be described. FIG. 4 is a sectional view showing the method for manufacturing the semiconductor device according to the third embodiment. First, as in the first embodiment, after forming the first wiring layer 3 on the insulating film 2 formed on the substrate 1, the first fluorine-containing oxide film 12b is formed to a film thickness of about 0.37 μm. To form (Fig. 4
(A)). Next, the substrate 1 is sputter-etched with Ar ions to a pressure of 30 mTorr and an Ar flow rate of 100.
First etching with SCCM and output of 500W
20 nm thick is removed from the surface of the fluorine-containing oxide film 12b,
The fluorine contained in the surface layer of the first fluorine-containing oxide film 12b exposed thereunder is removed to form a thin silicon oxide film layer 13b as a fluorine-free silicon oxide film, and an inclination 17 is formed at the step corner portion. (Fig. 4
(B)). Next, similarly to the first embodiment, the SOG film 14 is formed on the silicon oxide film layer 13b (see FIG. 4).
(C)), and the second fluorine-containing oxide film 15 is further formed thereon.
After forming, the connection hole 8 and the second wiring layer 9 are sequentially formed (FIG. 4D).

【0035】この実施の形態では、第1のフッ素含有酸
化膜12b表面をArイオンによってスパッタエッチン
グする。これによりその下に露出した第1のフッ素含有
酸化膜12b表層における含有フッ素は、上記実施の形
態2で示した化学式3の反応によって除去され、後工程
で形成されるSOG膜14との密着性が良好となり、S
OG膜14が剥離したり、クラックが発生したりするこ
とがない。さらに、Arイオンによるスパッタエッチン
グによって段差コーナー部に傾斜17を形成しているた
め、第1の配線層3パターンのアスペクト比が大きくて
も、SOG膜14の塗布液14aが段差間に回り込み易
く、表面平坦化特性が向上する。また、第1のフッ素含
有酸化膜12b表層の含有フッ素除去と段差コーナー部
の傾斜17形成とをArイオンによるスパッタエッチン
グによって同時に行えるため、上述した効果を有する層
間絶縁膜16を容易に形成することができる。
In this embodiment, the surface of the first fluorine-containing oxide film 12b is sputter-etched with Ar ions. As a result, the contained fluorine in the surface layer of the first fluorine-containing oxide film 12b exposed thereunder is removed by the reaction of the chemical formula 3 shown in the second embodiment, and the adhesion with the SOG film 14 formed in the subsequent step is Is good, S
The OG film 14 is not peeled off or cracked. Further, since the slope 17 is formed at the step corner portion by the sputter etching using Ar ions, the coating liquid 14a of the SOG film 14 easily wraps around the step even if the aspect ratio of the first wiring layer 3 pattern is large. Surface flattening characteristics are improved. Further, since the removal of the contained fluorine in the surface layer of the first fluorine-containing oxide film 12b and the formation of the slope 17 at the step corner portion can be simultaneously performed by the sputter etching using Ar ions, the interlayer insulating film 16 having the above-described effect can be easily formed. You can

【0036】実施の形態4.次に、この発明の実施の形
態4について説明する。図5は実施の形態4による半導
体装置の構造を示す断面図である。図において1〜3、
8、9および12〜16は上記実施の形態1と同じも
の、18はSOG膜14とその上の第2のフッ素含有酸
化膜15との間に例えばプラズマCVD法により形成さ
れたフッ素を含まないシリコン酸化膜である。この実施
の形態では、SOG膜14の下層だけでなく上層にもフ
ッ素を含まないシリコン酸化膜18を形成し、その上の
第2のフッ素含有酸化膜15との密着性を向上させ、熱
収縮率の差も低減する。このため層間絶縁膜16の信頼
性がさらに向上する。
Embodiment 4 FIG. Next, a fourth embodiment of the invention will be described. FIG. 5 is a sectional view showing the structure of the semiconductor device according to the fourth embodiment. 1-3 in the figure
Reference numerals 8, 9 and 12 to 16 are the same as those in the first embodiment, and reference numeral 18 does not contain fluorine formed by the plasma CVD method between the SOG film 14 and the second fluorine-containing oxide film 15 thereon. It is a silicon oxide film. In this embodiment, the silicon oxide film 18 containing no fluorine is formed not only in the lower layer of the SOG film 14 but also in the upper layer thereof, and the adhesion with the second fluorine-containing oxide film 15 thereon is improved, so that the heat shrinkage occurs. The difference in rates is also reduced. Therefore, the reliability of the interlayer insulating film 16 is further improved.

【0037】なお、この場合のSOG膜14上のシリコ
ン酸化膜18および第2のフッ素含有酸化膜15も、上
記実施の形態1で示したSOG膜14下層の第1のフッ
素含有酸化膜12およびシリコン酸化膜13と同様に、
同一反応室内で連続的に形成することができる。
In this case, the silicon oxide film 18 and the second fluorine-containing oxide film 15 on the SOG film 14 are the same as the first fluorine-containing oxide film 12 and the lower layer of the SOG film 14 shown in the first embodiment. Like the silicon oxide film 13,
It can be formed continuously in the same reaction chamber.

【0038】実施の形態5.次に、この発明の実施の形
態5について説明する。まず、上記実施の形態1と同様
にしてSOG膜14までを形成した後、続いてSOG膜
14表面にN2ガスを用いてプラズマ処理を施し、その
後第2のフッ素含有酸化膜15を形成する。この様に、
SOG膜14表面にN2ガスを用いたプラズマ処理を施
すことにより、SOG膜14表層に窒素を含有させ、S
i−Nの働きにより下層からの水分の透過を防止する。
このためSOG膜14上に形成する第2のフッ素含有酸
化膜15中のSi−Fが下地SOG膜14との界面で下
層から透過した水分と反応して悪影響を及ぼすことが防
止され、SOG膜14とその上の第2のフッ素含有酸化
膜15との密着性が向上し、上記実施の形態4と同様に
層間絶縁膜16の信頼性がさらに向上するとともにこの
様な信頼性の高い層間絶縁膜16が容易に形成できる。
Embodiment 5 Next, a fifth embodiment of the invention will be described. First, after forming up to the SOG film 14 in the same manner as in the first embodiment, the surface of the SOG film 14 is subsequently subjected to plasma treatment using N 2 gas, and then the second fluorine-containing oxide film 15 is formed. . Like this
By subjecting the surface of the SOG film 14 to plasma treatment using N 2 gas, nitrogen is contained in the surface layer of the SOG film 14, and S
The function of i-N prevents the permeation of water from the lower layer.
Therefore, it is possible to prevent Si—F in the second fluorine-containing oxide film 15 formed on the SOG film 14 from reacting with moisture permeated from the lower layer at the interface with the underlying SOG film 14 to have an adverse effect. 14 and the second fluorine-containing oxide film 15 thereover are improved in adhesiveness, and the reliability of the interlayer insulating film 16 is further improved as in the case of the above-described fourth embodiment. The film 16 can be easily formed.

【0039】なお、上記実施の形態4および5は、SO
G膜14下層の構造について上記実施の形態1を適用し
たものであるが、上記実施の形態2または3を適用して
も同様の効果を奏する。
It should be noted that in the above-mentioned fourth and fifth embodiments, the SO
Although the first embodiment is applied to the structure of the lower layer of the G film 14, the same effect can be obtained by applying the second or third embodiment.

【0040】[0040]

【発明の効果】以上の様に、この発明によると、配線層
間の層間絶縁膜が、フッ素を含むシリコン酸化膜と、そ
の上にフッ素を含まないシリコン酸化膜を介して形成さ
れたSOG膜とを有する積層構造であるため、低誘電率
で平坦化特性の良好な層間絶縁膜であって、しかもSO
G膜と下地との密着性が良好で、SOG膜に剥離やクラ
ックが発生することがない信頼性の高い層間絶縁膜が得
られる。
As described above, according to the present invention, the interlayer insulating film between the wiring layers includes the silicon oxide film containing fluorine and the SOG film formed on the silicon oxide film containing no fluorine. It is an interlayer insulating film having a low dielectric constant and excellent flattening characteristics because of the laminated structure having
It is possible to obtain a highly reliable interlayer insulating film, which has good adhesion between the G film and the base and does not cause peeling or cracks in the SOG film.

【0041】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、その上にフッ素を含まない
シリコン酸化膜を堆積し、その上にシリコン化合物溶液
の塗布および熱処理によるSOG膜を形成して配線層間
の層間絶縁膜を形成するため、SOG膜と下地との密着
性が向上し、SOG膜に剥離やクラックが発生するのが
防止できた信頼性の高い層間絶縁膜が容易に形成でき
る。
Further, according to the present invention, after the silicon oxide film containing fluorine is deposited, the silicon oxide film containing no fluorine is deposited thereon, and the SOG film is formed thereon by coating the silicon compound solution and heat treatment. Since the interlayer insulating film is formed between the wiring layers, the adhesion between the SOG film and the base is improved, and a highly reliable interlayer insulating film that can prevent peeling or cracks from occurring in the SOG film can be easily formed. it can.

【0042】また、この発明によると、フッ素を含むシ
リコン酸化膜とフッ素を含まないシリコン酸化膜とを、
同一反応室内で連続的に形成するため、上記効果を有す
る層間絶縁膜の形成がさらに容易になる。
Further, according to the present invention, a silicon oxide film containing fluorine and a silicon oxide film containing no fluorine are provided.
Since the layers are continuously formed in the same reaction chamber, the interlayer insulating film having the above effect can be formed more easily.

【0043】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、フッ酸を用いたウェットエ
ッチング処理を施し、続いてSOG膜を形成して配線層
間の層間絶縁膜を形成するため、上記フッ素を含むシリ
コン酸化膜表層のフッ素が除去されて上層のSOG膜と
の密着性が向上し、SOG膜に剥離やクラックが発生す
るのを防止できた信頼性の高い層間絶縁膜が容易に形成
できる。
Further, according to the present invention, after depositing a silicon oxide film containing fluorine, a wet etching process using hydrofluoric acid is performed, and then an SOG film is formed to form an interlayer insulating film between wiring layers. , The fluorine in the surface layer of the silicon oxide film containing fluorine is removed, the adhesion with the upper SOG film is improved, and a highly reliable interlayer insulating film that can prevent peeling or cracks from occurring in the SOG film is easy. Can be formed into

【0044】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、Ar、O2またはN2のいず
れかを用いたプラズマ処理を施し、続いてSOG膜を形
成して配線層間の層間絶縁膜を形成するため、上記フッ
素を含むシリコン酸化膜表層のフッ素が除去されて上層
のSOG膜との密着性が向上し、SOG膜に剥離やクラ
ックが発生するのを防止できる信頼性の高い層間絶縁膜
が容易に形成できる。
Further, according to the present invention, after depositing a silicon oxide film containing fluorine, plasma treatment using any of Ar, O 2 and N 2 is performed, and then an SOG film is formed to form a wiring layer between wiring layers. Since the interlayer insulating film is formed, the fluorine in the surface layer of the silicon oxide film containing fluorine is removed, the adhesion with the upper SOG film is improved, and peeling or cracking of the SOG film can be prevented. A high interlayer insulating film can be easily formed.

【0045】また、この発明によると、フッ素を含むシ
リコン酸化膜は、膜の表層部分のフッ素が除去されて表
面にシリコン酸化膜が形成され、しかも段差コーナー部
に傾斜が形成されたため、上層のSOG膜との密着性が
良好でSOG膜に剥離やクラックの発生するのを防止で
きるとともに平坦化特性の向上した、信頼性の高い高性
能な層間絶縁膜が得られる。
Further, according to the present invention, in the silicon oxide film containing fluorine, the fluorine in the surface layer portion of the film is removed and the silicon oxide film is formed on the surface, and further, the slope is formed at the step corner portion. It is possible to obtain a highly reliable and high-performance interlayer insulating film which has good adhesion to the SOG film, can prevent the SOG film from being peeled or cracked, and has improved planarization characteristics.

【0046】また、この発明によると、フッ素を含むシ
リコン酸化膜を堆積した後、Arを用いたスパッタエッ
チングを行い、続いてSOG膜を形成して配線層間の層
間絶縁膜を形成するため、上記の様な信頼性の高い高性
能な層間絶縁膜が容易に形成できる。
Further, according to the present invention, after depositing a silicon oxide film containing fluorine, sputter etching using Ar is performed, and then an SOG film is formed to form an interlayer insulating film between wiring layers. It is possible to easily form a highly reliable and high-performance interlayer insulating film as described above.

【0047】また、この発明によれば、配線層間の層間
絶縁膜が、フッ素を含むシリコン酸化膜と、その上にフ
ッ素を含まないシリコン酸化膜を介して形成されたSO
G膜と、その上のシリコン酸化膜とで形成されているた
め、低誘電率で平坦化特性が良好で、SOG膜と下地と
の密着性の良い、信頼性の高い高性能な層間絶縁膜が得
られる。
Further, according to the present invention, the interlayer insulating film between the wiring layers is formed by the fluorine-containing silicon oxide film and the SO film formed thereon via the fluorine-free silicon oxide film.
Since it is formed of the G film and the silicon oxide film thereon, it has a low dielectric constant, good flattening characteristics, good adhesion between the SOG film and the base, and a highly reliable and high-performance interlayer insulating film. Is obtained.

【0048】また、この発明によると、SOG膜上にフ
ッ素を含まないシリコン酸化膜を介してフッ素を含むシ
リコン酸化膜が形成されたため、SOG膜と上層との密
着性も向上しさらに信頼性の高い層間絶縁膜が得られ
る。
Further, according to the present invention, since the silicon oxide film containing fluorine is formed on the SOG film via the silicon oxide film containing no fluorine, the adhesion between the SOG film and the upper layer is improved and the reliability is further improved. A high interlayer insulating film can be obtained.

【0049】また、この発明によると、SOG膜を形成
した後、N2を用いたプラズマ処理を施し、続いてフッ
素を含むシリコン酸化膜を形成するため、SOG膜と上
層との密着性も向上し、さらに信頼性の高い層間絶縁膜
が容易に形成できる。
Further, according to the present invention, after the SOG film is formed, the plasma treatment using N 2 is performed, and the silicon oxide film containing fluorine is subsequently formed, so that the adhesion between the SOG film and the upper layer is also improved. In addition, a highly reliable interlayer insulating film can be easily formed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による半導体装置の
構造を示す断面図である。
FIG. 1 is a sectional view showing a structure of a semiconductor device according to a first embodiment of the present invention;

【図2】 この発明の実施の形態1による半導体装置の
製造方法を示す断面図である。
FIG. 2 is a sectional view illustrating the method for manufacturing the semiconductor device according to the first embodiment of the present invention;

【図3】 この発明の実施の形態2による半導体装置の
製造方法を示す断面図である。
FIG. 3 is a sectional view illustrating a method of manufacturing a semiconductor device according to a second embodiment of the present invention;

【図4】 この発明の実施の形態3による半導体装置の
製造方法を示す断面図である。
FIG. 4 is a sectional view illustrating a method of manufacturing a semiconductor device according to a third embodiment of the present invention;

【図5】 この発明の実施の形態4による半導体装置の
構造を示す断面図である。
FIG. 5 is a sectional view showing a structure of a semiconductor device according to a fourth embodiment of the present invention.

【図6】 従来の半導体装置の構造を示す断面図であ
る。
FIG. 6 is a cross-sectional view showing the structure of a conventional semiconductor device.

【図7】 従来の半導体装置の問題点を説明する断面図
である。
FIG. 7 is a cross-sectional view illustrating a problem of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 半導体基板、3 第1の配線層、9 上層配線層と
しての第2の配線層、12,12a,12b 第1のフ
ッ素を含むシリコン酸化膜、13 フッ素を含まないシ
リコン酸化膜、13a,13b フッ素を含まないシリ
コン酸化膜としてのシリコン酸化膜層、14 スピンオ
ングラス膜(SOG膜)、14a シリコン化合物溶液
としての塗布液、15 第2のフッ素を含むシリコン酸
化膜、16 層間絶縁膜、17 傾斜。
1 Semiconductor Substrate, 3 First Wiring Layer, 9 Second Wiring Layer as Upper Wiring Layer, 12, 12a, 12b First Fluorine-Containing Silicon Oxide Film, 13 Fluorine-Free Silicon Oxide Film, 13a, 13b Silicon oxide film layer as fluorine-free silicon oxide film, 14 spin-on-glass film (SOG film), 14a coating liquid as silicon compound solution, 15 second silicon oxide film containing fluorine, 16 interlayer insulating film, 17 gradient .

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上に、配線層と、この配線層
上に層間絶縁膜を介して形成された上層配線層とを有す
る半導体装置において、上記層間絶縁膜が、フッ素を含
むシリコン酸化膜と、このフッ素を含むシリコン酸化膜
上に接して形成されたフッ素を含まないシリコン酸化膜
と、このフッ素を含まないシリコン酸化膜上に接して形
成されたスピンオングラス膜とを有する積層構造である
ことを特徴とする半導体装置。
1. A semiconductor device having a wiring layer on a semiconductor substrate and an upper wiring layer formed on the wiring layer via an interlayer insulating film, wherein the interlayer insulating film is a silicon oxide film containing fluorine. And a fluorine-free silicon oxide film formed in contact with the fluorine-containing silicon oxide film, and a spin-on-glass film formed in contact with the fluorine-free silicon oxide film. A semiconductor device characterized by the above.
【請求項2】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第1の工程
と、このフッ素を含むシリコン酸化膜上の全面にフッ素
を含まないシリコン酸化膜を堆積する第2の工程と、こ
のフッ素を含まないシリコン酸化膜上の全面にシリコン
化合物溶液の塗布および熱処理によりスピンオングラス
膜を形成する第3の工程と、その後上層配線層を形成す
る第4の工程とを有することを特徴とする半導体装置の
製造方法。
2. A first step of depositing a fluorine-containing silicon oxide film on the entire surface after forming a wiring layer on a semiconductor substrate, and a fluorine-free silicon oxide film on the entire fluorine-containing silicon oxide film. A second step of depositing a film, a third step of forming a spin-on-glass film on the entire surface of the fluorine-free silicon oxide film by applying a silicon compound solution and heat treatment, and then forming an upper wiring layer. 4. A method of manufacturing a semiconductor device, comprising:
【請求項3】 フッ素を含むシリコン酸化膜とフッ素を
含まないシリコン酸化膜とを、同一反応室内で連続的に
形成することを特徴とする請求項2記載の半導体装置の
製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the silicon oxide film containing fluorine and the silicon oxide film not containing fluorine are continuously formed in the same reaction chamber.
【請求項4】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第1の工程
と、上記フッ素を含むシリコン酸化膜表面にフッ素を用
いてウェットエッチング処理を施す第2の工程と、続い
て全面にシリコン化合物溶液の塗布および熱処理により
スピンオングラス膜を形成する第3の工程と、その後上
層配線層を形成する第4の工程とを有することを特徴と
する半導体装置の製造方法。
4. A first step of depositing a silicon oxide film containing fluorine on the entire surface after forming a wiring layer on a semiconductor substrate, and a wet etching treatment using fluorine on the surface of the silicon oxide film containing fluorine. It is characterized by including a second step of applying, a third step of forming a spin-on-glass film on the entire surface by applying a silicon compound solution and heat treatment, and a fourth step of forming an upper wiring layer thereafter. Manufacturing method of semiconductor device.
【請求項5】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第1の工程
と、上記フッ素を含むシリコン酸化膜表面に、Ar、O
2またはN2のいずれかを用いたプラズマ処理を施す第2
の工程と、続いて全面にシリコン化合物溶液の塗布およ
び熱処理によりスピンオングラス膜を形成する第3の工
程と、その後上層配線層を形成する第4の工程とを有す
ることを特徴とする半導体装置の製造方法。
5. A first step of depositing a silicon oxide film containing fluorine on the entire surface after forming a wiring layer on a semiconductor substrate, and Ar, O on the surface of the silicon oxide film containing fluorine.
2 or a second for performing a plasma treatment with either N 2
Of the semiconductor device, followed by a third step of forming a spin-on-glass film on the entire surface by applying a silicon compound solution and heat treatment, and then a fourth step of forming an upper wiring layer. Production method.
【請求項6】 半導体基板上に、配線層と、この配線層
上に層間絶縁膜を介して形成された上層配線層とを有す
る半導体装置において、上記層間絶縁膜が、フッ素を含
むシリコン酸化膜上にスピンオングラス膜が形成された
積層構造であって、上記フッ素を含むシリコン酸化膜
は、膜の表層部分のフッ素が除去されて表面にシリコン
酸化膜が形成され、しかも段差コーナー部に傾斜が形成
されたことを特徴とする半導体装置。
6. A semiconductor device having a wiring layer on a semiconductor substrate and an upper wiring layer formed on the wiring layer via an interlayer insulating film, wherein the interlayer insulating film is a silicon oxide film containing fluorine. The spin-on-glass film has a laminated structure formed on the silicon oxide film containing fluorine, and the fluorine in the surface layer of the film is removed to form a silicon oxide film on the surface. A semiconductor device characterized by being formed.
【請求項7】 半導体基板上に配線層を形成した後、全
面にフッ素を含むシリコン酸化膜を堆積する第1の工程
と、上記フッ素を含むシリコン酸化膜表面に、Arを用
いたスパッタエッチングを行う第2の工程と、続いて全
面にシリコン化合物溶液の塗布および熱処理によりスピ
ンオングラス膜を形成する第3の工程と、その後上層配
線層を形成する第4の工程とを有することを特徴とする
請求項6記載の半導体装置の製造方法。
7. A first step of depositing a silicon oxide film containing fluorine on the entire surface after forming a wiring layer on a semiconductor substrate, and a sputter etching using Ar on the surface of the silicon oxide film containing fluorine. The method is characterized by including a second step to be performed, a third step of forming a spin-on-glass film by applying a silicon compound solution and heat treatment on the entire surface, and a fourth step of forming an upper wiring layer after that. A method of manufacturing a semiconductor device according to claim 6.
【請求項8】 層間絶縁膜が、フッ素を含むシリコン酸
化膜と、このフッ素を含むシリコン酸化膜上にフッ素を
含まないシリコン酸化膜を介して形成されたスピンオン
グラス膜と、このスピンオングラス膜上に形成されたシ
リコン酸化膜とで構成されたことを特徴とする請求項1
記載の半導体装置。
8. An interlayer insulating film, a fluorine-containing silicon oxide film, a spin-on-glass film formed on the fluorine-containing silicon oxide film via a fluorine-free silicon oxide film, and a spin-on-glass film on the spin-on-glass film. 2. A silicon oxide film formed on the substrate.
13. The semiconductor device according to claim 1.
【請求項9】 スピンオングラス膜上に形成されたシリ
コン酸化膜が、上記スピンオングラス膜上に接して形成
されたフッ素を含まないシリコン酸化膜と、このフッ素
を含まないシリコン酸化膜上に接して形成されたフッ素
を含むシリコン酸化膜とで構成されたことを特徴とする
請求項8記載の半導体装置。
9. The silicon oxide film formed on the spin-on-glass film is in contact with the fluorine-free silicon oxide film formed on the spin-on-glass film and on the fluorine-free silicon oxide film. 9. The semiconductor device according to claim 8, comprising the formed silicon oxide film containing fluorine.
【請求項10】 スピンオングラス膜を形成する第3の
工程の後、上記スピンオングラス膜表面に、N2を用い
たプラズマ処理を施し、続いて全面にフッ素を含むシリ
コン酸化膜を堆積した後、上層配線層を形成する第4の
工程を行うことを特徴とする請求項2〜5または7のい
ずれかに記載の半導体装置の製造方法。
10. After the third step of forming a spin-on-glass film, a plasma treatment using N 2 is applied to the surface of the spin-on-glass film, and subsequently a silicon oxide film containing fluorine is deposited on the entire surface, 8. The method for manufacturing a semiconductor device according to claim 2, wherein a fourth step of forming an upper wiring layer is performed.
JP30568095A 1995-11-24 1995-11-24 Semiconductor device and manufacture thereof Pending JPH09148321A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30568095A JPH09148321A (en) 1995-11-24 1995-11-24 Semiconductor device and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30568095A JPH09148321A (en) 1995-11-24 1995-11-24 Semiconductor device and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH09148321A true JPH09148321A (en) 1997-06-06

Family

ID=17948069

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30568095A Pending JPH09148321A (en) 1995-11-24 1995-11-24 Semiconductor device and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH09148321A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327145B1 (en) * 1998-06-02 2002-03-13 가네꼬 히사시 Semiconductor device and method of manufacturing the same
JP2002370059A (en) * 2001-03-13 2002-12-24 Tokyo Electron Ltd Film-forming method and film-forming device
US7862885B2 (en) * 2003-05-19 2011-01-04 Ziptronix, Inc. Method of room temperature covalent bonding

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327145B1 (en) * 1998-06-02 2002-03-13 가네꼬 히사시 Semiconductor device and method of manufacturing the same
JP2002370059A (en) * 2001-03-13 2002-12-24 Tokyo Electron Ltd Film-forming method and film-forming device
US7862885B2 (en) * 2003-05-19 2011-01-04 Ziptronix, Inc. Method of room temperature covalent bonding
US8163373B2 (en) 2003-05-19 2012-04-24 Ziptronix, Inc. Method of room temperature covalent bonding
US8841002B2 (en) 2003-05-19 2014-09-23 Ziptronix, Inc. Method of room temperature covalent bonding
US10434749B2 (en) 2003-05-19 2019-10-08 Invensas Bonding Technologies, Inc. Method of room temperature covalent bonding
US11760059B2 (en) 2003-05-19 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Method of room temperature covalent bonding

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
JP2518435B2 (en) Multilayer wiring formation method
JP2973905B2 (en) Method for manufacturing semiconductor device
JPH11260815A (en) Manufacture of semiconductor device
JPH10173052A (en) Semiconductor device and its manufacture
JPH0936117A (en) Multilayer wiring forming method
JPH09148321A (en) Semiconductor device and manufacture thereof
JP2716156B2 (en) Method for manufacturing semiconductor device
JPH06267943A (en) Manufacture of semiconductor device
JP2000058641A (en) Semiconductor device, manufacture thereof, and method for forming interlayer insulating film
JPH05206282A (en) Manufacturing method of multilayer wiring structure of semiconductor device
JP2000223485A (en) Formation of composite insulation film and fabrication of semiconductor device employing the same
JPH07240466A (en) Fabrication of semiconductor device
JPH0330992B2 (en)
JP2646878B2 (en) Semiconductor device and manufacturing method thereof
JPH05291415A (en) Production of semiconductor device
JP2908200B2 (en) Method for manufacturing semiconductor device
JPH0712040B2 (en) Method for manufacturing semiconductor device
JP3402937B2 (en) Method for manufacturing semiconductor device
JPH06349951A (en) Manufacture of semiconductor device
JPH08203892A (en) Method and system for producing semiconductor device
JPS6227745B2 (en)
JPH03237722A (en) Method of flattening multilayer wiring
JPH0638456B2 (en) Method for manufacturing semiconductor device
JPH0513407A (en) Semiconductor device and manufacturing thereof

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040608