JPH09139560A - Circuit board device and its manufacture - Google Patents

Circuit board device and its manufacture

Info

Publication number
JPH09139560A
JPH09139560A JP7295534A JP29553495A JPH09139560A JP H09139560 A JPH09139560 A JP H09139560A JP 7295534 A JP7295534 A JP 7295534A JP 29553495 A JP29553495 A JP 29553495A JP H09139560 A JPH09139560 A JP H09139560A
Authority
JP
Japan
Prior art keywords
wiring pattern
wiring
insulating layer
metal plate
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7295534A
Other languages
Japanese (ja)
Inventor
Masayuki Arakawa
雅之 荒川
Masao Segawa
雅雄 瀬川
Yakushi Kuma
躍芝 熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba AVE Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba AVE Co Ltd filed Critical Toshiba Corp
Priority to JP7295534A priority Critical patent/JPH09139560A/en
Publication of JPH09139560A publication Critical patent/JPH09139560A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern

Abstract

PROBLEM TO BE SOLVED: To attain bumpless connection without necessitating other process and material for bump formation and using other process. SOLUTION: A recessed part 12 is formed in a part of a metal plate 11. A wiring pattern 13 is formed by a plating method. The inside of the recessed part 12 also is plated. A circuit board 14 on which the wiring pattern 13 is formed, prepreg 15, and the metal plate 11 on which the wiring pattern 13 is formed are laminated By a vacuum press method or the like, the wiring pattern 13 is transferred on the prepreg 15, and the wiring pattern 13, the prepreg 15 and the wiring board 14 are unified in a body. By using the wiring pattern 13 transferred from the recessed part 12 of the metal plate, a bump 16 is formed on the prepreg 15. A bare chip 17 is mounted on the bump 16 and electrically connected. The wiring pattern 13 is electrically connected with the wiring board 14 via a through hole 20. Hence the bump for bare chip connection is formed by the manufacturing process of a board, so that other process and other material for bumps are made unnecessary.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、電子部品の搭載
された回路基板装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit board device on which electronic parts are mounted and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、電子機器の小型化・軽量化が進ん
でおり、それに伴い、それらの機器に用いるICの実装
は従来のパッケージ品からベアチップを直接基板上に搭
載する、ベアチップ実装へと変化してきている。中でも
フリップチップボンディング法は他のワイヤボンディン
グ法やTAB法にくらべて、高密度な実装が可能である
ために、これからますます進んでいくものと考えられ
る。
2. Description of the Related Art In recent years, electronic devices have been reduced in size and weight, and accordingly, ICs used in these devices have been mounted in a bare chip mounting method in which a bare chip is directly mounted on a substrate. It is changing. Among them, the flip chip bonding method is considered to be further advanced because it enables higher-density mounting than other wire bonding methods and the TAB method.

【0003】図4は従来のフリップチップボンディング
技術における実施例を示す。41は半導体集積回路が搭
載されたベアチップで、その表面には接続パッド42と
保護層43が形成されており、ベアチップ41上の接続
パッド42上に金や半田等のバンプ44を形成する。バ
ンプ42の形成にはメッキ法やワイヤボンディング法な
どを用いることができる。続いて、配線基板45上にフ
リップチップボンダ等を用いて、ベアチップ41を位置
合わせして搭載し、電気的な接続を得る。接続に際して
は異方性導電膜や銀ペースト、半田等を用いることがで
きる。
FIG. 4 shows an embodiment of a conventional flip chip bonding technique. Reference numeral 41 is a bare chip on which a semiconductor integrated circuit is mounted, and a connection pad 42 and a protective layer 43 are formed on the surface thereof, and bumps 44 such as gold or solder are formed on the connection pad 42 on the bare chip 41. A plating method, a wire bonding method, or the like can be used to form the bumps 42. Then, the bare chip 41 is aligned and mounted on the wiring board 45 using a flip chip bonder or the like to obtain an electrical connection. An anisotropic conductive film, silver paste, solder or the like can be used for connection.

【0004】しかし、このような方法をとる場合には、
バンプを形成するための別プロセスが必要となってく
る。また、いずれの形成法においても問題点があり、た
とえばメッキ法ではパッド上にバリヤメタルを形成し、
その後メッキプロセスによりバンプを形成するために、
プロセスがひじょうに煩雑なものとなってしまう。
However, when such a method is adopted,
Another process is needed to form the bumps. Further, there is a problem in any of the forming methods. For example, in the plating method, a barrier metal is formed on the pad,
Then to form bumps by plating process,
The process becomes very complicated.

【0005】また、ワイヤボンディング法においては、
100μmピッチ以下のファインピッチ化が難しく、バ
ンプ高さのばらつきも±5μm程度となってしまうた
め、400ピンにもおよぶような多ピンICではフリッ
プチップボンディングが困難となってくる。さらに、ス
クリーン印刷による形成では、ファインピッチ化が困難
であり、銀ペースト等のポリマー型導電性ペーストを使
用することから、ボンディング後の接続抵抗も問題とな
ってくる。
In the wire bonding method,
Since it is difficult to achieve a fine pitch of 100 μm or less and the variation in bump height is about ± 5 μm, flip-chip bonding becomes difficult in a multi-pin IC having 400 pins. Further, it is difficult to form a fine pitch in the formation by screen printing, and since a polymer type conductive paste such as a silver paste is used, the connection resistance after bonding also becomes a problem.

【0006】一方でバンプは基板上に形成する場合もあ
り、この場合においては導電性ペーストの印刷やメッキ
による形成などが考えられる。この場合においても、バ
ンプ形成には別プロセスを用い、上記と同様な問題点が
存在する。
On the other hand, the bumps may be formed on the substrate. In this case, printing of conductive paste or formation by plating may be considered. Even in this case, another process is used for bump formation, and the same problem as above exists.

【0007】一方、バンプを形成しない、いわゆるバン
プレスでの接続もあるが、現状では完全なバンプレスで
の接合は、接続パッド42がベアチップの保護層43よ
り凹んだ位置にあるため困難である。
On the other hand, there is also so-called bumpless connection in which bumps are not formed, but at present, complete bumpless bonding is difficult because the connection pad 42 is recessed from the protective layer 43 of the bare chip. .

【0008】図5はバンプレス接続の一例である。51
はベアチップで、その表面には接続パッド52と保護層
53が形成されており、実際には半田ボールや金メッキ
等をほどこした樹脂ボールなどの導電粒子54を介在さ
せて配線基板55とボンディングを行なっている。この
場合には接続パッド部に接着剤等を塗布して、パッド部
のみに導電粒子54を配置、固着させる。やはりこのよ
うな方法ではプロセス上、煩雑なものとなってしまう。
FIG. 5 shows an example of bumpless connection. 51
Is a bare chip, on the surface of which a connection pad 52 and a protective layer 53 are formed. Actually, the bonding is performed with the wiring substrate 55 with conductive particles 54 such as solder balls and resin balls plated with gold. ing. In this case, an adhesive or the like is applied to the connection pad portion, and the conductive particles 54 are arranged and fixed only on the pad portion. After all, such a method makes the process complicated.

【0009】以上のように従来のフリップチップボンデ
ィングでは、そのバンプ形成において別プロセスや別部
材が必要となり、またメッキ法以外では多ピン・狭ピッ
チICへの対応も困難になりつつある。またバンプレス
接続においてもプロセスは煩雑なものとなってしまう。
As described above, in the conventional flip chip bonding, another process or another member is required for forming the bump, and it is becoming difficult to cope with a multi-pin / narrow-pitch IC other than the plating method. Also, the process becomes complicated in bumpless connection.

【0010】[0010]

【発明が解決しようとする課題】従来のフリップチップ
ボンディングにおいてはベアチップもしくは基板上にバ
ンプを形成するための別プロセスや別部材が必要とな
り、またメッキプロセス以外ではファインピッチ・多ピ
ン化対応が困難である。一方バンプレス接続ではそのプ
ロセスが煩雑なものとなるという欠点があった。
In the conventional flip chip bonding, a separate process or member for forming bumps on a bare chip or a substrate is required, and it is difficult to cope with a fine pitch and a large number of pins other than the plating process. Is. On the other hand, bumpless connection has a drawback that the process becomes complicated.

【0011】この発明はバンプ形成のための別プロセス
や別部材を必要とせず、また別プロセスを用いずにバン
プレス接続が行なえる回路基板装置およびその製造方法
を提供する。
The present invention provides a circuit board device which does not require a separate process or a separate member for bump formation, and can perform bumpless connection without using a separate process, and a manufacturing method thereof.

【0012】[0012]

【課題を解決するための手段】上記した課題を解決する
ために、この発明では、配線基板と、前記配線基板上に
形成した絶縁層と、前記絶縁層上に形成し、少なくとも
一部は前記絶縁層内に埋設するとともに、一部に突起を
形成して前記配線基板と電気的に接続した配線パターン
と、前記配線パターンに形成した前記突起部に、電気的
に接続した電子部品とからなることを特徴とする。
In order to solve the above problems, according to the present invention, a wiring board, an insulating layer formed on the wiring board, and an insulating layer formed on the insulating layer, at least a part of which is The wiring pattern includes a wiring pattern that is embedded in the insulating layer and has a protrusion partially formed to be electrically connected to the wiring board; and an electronic component electrically connected to the protrusion formed on the wiring pattern. It is characterized by

【0013】また、一部に凹部を設けた金属板上に、少
なくとも一部が前記凹部上に配置されるように配線パタ
ーンを形成する第1の工程と、配線基板上に絶縁層を積
層する第2の工程と、前記絶縁層上に前記配線パターン
を転写、固着する第3の工程と、前記配線パターン上に
電子部品を電気的に接続する第4の工程と、前記配線パ
ターンと前記配線基板を電気的に接続する第5の工程か
らなることを特徴とする。
Further, a first step of forming a wiring pattern on a metal plate partially provided with a recess so that at least a part of the wiring pattern is arranged on the recess, and an insulating layer is laminated on the wiring substrate. A second step, a third step of transferring and fixing the wiring pattern onto the insulating layer, a fourth step of electrically connecting an electronic component onto the wiring pattern, the wiring pattern and the wiring It is characterized by comprising a fifth step of electrically connecting the substrates.

【0014】また、一部に凸部を設けた金属板上に少な
くとも一部が前記凸部上に配置されるように配線パター
ンを形成する第1の工程と、前記配線パターン上に電子
部品を電気的に接続する第2の工程と、配線基板上に絶
縁層を積層する第3の工程と、前記絶縁層上に前記配線
パターンと前記電子部品を転写、固着する第4の工程
と、前記配線パターンと前記配線基板を電気的に接続す
る第5の工程からなることを特徴とする。
A first step of forming a wiring pattern on a metal plate having a convex portion provided at least on the convex portion, and an electronic component on the wiring pattern. A second step of electrically connecting, a third step of laminating an insulating layer on a wiring board, a fourth step of transferring and fixing the wiring pattern and the electronic component on the insulating layer, It is characterized by comprising a fifth step of electrically connecting the wiring pattern and the wiring board.

【0015】さらに、金属板に設けられた凹部に電子部
品を前記金属板表面と前記電子部品表面が同一面となる
ように仮固定する第1の工程と、前記金属板上に前記電
子部品と電気的に接続するように配線パターンを形成す
る第2の工程と、配線基板上に絶縁層を積層する第3の
工程と、前記絶縁層上に前記配線パターンと前記電子部
品を転写、固着する第4の工程と、前記配線パターンと
前記配線基板を電気的に接続する第5の工程からなるこ
とを特徴とする。
Further, a first step of temporarily fixing an electronic component in a recess provided in the metal plate so that the surface of the metal plate and the surface of the electronic component are flush with each other; and the electronic component on the metal plate. A second step of forming a wiring pattern so as to be electrically connected, a third step of laminating an insulating layer on a wiring board, and a transfer and fixing of the wiring pattern and the electronic component on the insulating layer. It is characterized by comprising a fourth step and a fifth step of electrically connecting the wiring pattern and the wiring board.

【0016】上記した手段により、ベアチップもしくは
基板上にバンプを形成するための別プロセスや別部材が
不要となり、またバンプレス接続においても別プロセス
を必要とせずに良好な接続を得ることができる。
By the means described above, a separate process or a separate member for forming a bump on a bare chip or a substrate is not necessary, and in bumpless connection, good connection can be obtained without requiring a separate process.

【0017】[0017]

【発明の実施の形態】以下、この発明に実施の形態につ
いて、図面を参照しながら詳細に説明する。図1はこの
発明の一実施の形態を説明するための回路基板装置の製
造プロセスである。図1(a)において、11は配線パ
ターンを転写するための金属板であり、金属板の配線パ
ターン形成部の一部には〜φ100μm、深さ30μm
程度の凹部12を形成する。この凹部は円錐状でもかま
わない。続いて、図1(b)のように配線パターン13
をメッキ法により形成する。このとき金属板上の凹部1
2内にもメッキを施す。このメッキ法によれば〜100
μmピッチ程度のファインパターンが形成可能である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a manufacturing process of a circuit board device for explaining an embodiment of the invention. In FIG. 1A, reference numeral 11 is a metal plate for transferring a wiring pattern.
A recess 12 having a degree is formed. This recess may be conical. Subsequently, as shown in FIG. 1B, the wiring pattern 13
Are formed by a plating method. At this time, the concave portion 1 on the metal plate
Plate the inside of 2. According to this plating method, ~ 100
It is possible to form a fine pattern with a pitch of about μm.

【0018】次に、図1(c)のように、配線パターン
の形成された配線基板14とガラス繊維にエポキシ樹脂
を含浸させたプリプレグ15と配線パターン13の形成
された金属板11を積層する。そして図1(d)のよう
に真空プレス法などによって、70kg/cm2、17
0℃程度の荷重・加熱を加えることによって、配線パタ
ーン13をプリプレグ15上に転写するとともに、配線
パターン13、プリプレグ15、配線基板14を一体化
する。
Next, as shown in FIG. 1C, a wiring board 14 on which a wiring pattern is formed, a prepreg 15 in which glass fiber is impregnated with an epoxy resin, and a metal plate 11 on which the wiring pattern 13 is formed are laminated. . Then, as shown in FIG. 1 (d), by a vacuum press method or the like, 70 kg / cm2, 17
By applying a load of about 0 ° C. and heating, the wiring pattern 13 is transferred onto the prepreg 15, and the wiring pattern 13, the prepreg 15 and the wiring board 14 are integrated.

【0019】これにより、金属板の凹部12から転写さ
れた配線パターン13によってバンプ16がプリプレグ
15上に形成される。プリプレグ15にはエポキシ樹脂
以外にも、ポリエステルやポリイミド等の樹脂を用いる
ことができる。また、ガラス繊維に樹脂を含浸させたプ
リプレグを用いずとも、エポキシやポリイミド等の樹脂
を形成するだけでも同様の効果を得ることができる。さ
らに、金属板11の代わりに真空プレス用の金型に配線
パターン13を形成してもよい。
As a result, the bump 16 is formed on the prepreg 15 by the wiring pattern 13 transferred from the recess 12 of the metal plate. Resins such as polyester and polyimide can be used for the prepreg 15 in addition to the epoxy resin. The same effect can be obtained by forming a resin such as epoxy or polyimide without using a prepreg in which glass fiber is impregnated with a resin. Further, instead of the metal plate 11, the wiring pattern 13 may be formed on a die for vacuum pressing.

【0020】次に、図1(e)のようにベアチップ17
をバンプ16上に搭載し、電気的に接続を行なう。この
とき、ベアチップの接続パッド18はベアチップの上面
に形成された保護層19によって、保護層19の表面よ
り凹んだ所に位置するが、バンプ16の径を接続パッド
より小さくする。つまり、金属板11の凹部の径を接続
パッドより小さくすることによって、確実に接続を得る
ことができる。このときベアチップ17とバンプ16と
の接続には異方性導電膜や導電性ペースト等を用いるこ
とができる。またベアチップ以外にも、バンプ16に対
向する面に接続パッドを有する電子部品であれば、搭載
することは可能である。
Next, as shown in FIG. 1 (e), the bare chip 17
Are mounted on the bumps 16 and electrically connected. At this time, the connection pad 18 of the bare chip is located at a position recessed from the surface of the protection layer 19 by the protection layer 19 formed on the upper surface of the bare chip, but the diameter of the bump 16 is made smaller than that of the connection pad. That is, by making the diameter of the recess of the metal plate 11 smaller than that of the connection pad, a reliable connection can be obtained. At this time, an anisotropic conductive film, a conductive paste, or the like can be used to connect the bare chip 17 and the bump 16. Besides the bare chip, any electronic component having a connection pad on the surface facing the bump 16 can be mounted.

【0021】最後に、図1(f)のように配線パターン
13と配線基板14を、電気的に接続するためにスルホ
ール20を形成して完成となる。
Finally, as shown in FIG. 1F, a through hole 20 is formed to electrically connect the wiring pattern 13 and the wiring board 14 to complete the process.

【0022】この実施の形態では、基板の製造プロセス
によってベアチップ接続用のバンプが形成できるため、
別プロセスやバンプ用別部材が必要とならない。
In this embodiment, since the bare chip connecting bumps can be formed by the substrate manufacturing process,
No separate process or separate bump material is required.

【0023】図2は、この発明の第2の実施の形態を説
明するための回路基板装置の製造プロセスである。
FIG. 2 is a manufacturing process of a circuit board device for explaining a second embodiment of the present invention.

【0024】図2(a)において、21は配線パターン
を転写するための金属板であり、金属板の配線パターン
形成部の一部には〜φ100μm、高さ30μm程度の
凸部22を形成するこの凸部は円錐状でもかまわない。
続いて、図2(b)のように配線パターン23をメッキ
法により形成する。このとき金属板上の凸部22上にも
メッキを施す。これによって、配線パターン23にバン
プ24が形成されることになる。また、このメッキ法に
よれば〜100μmピッチ程度のファインパターンが形
成可能である。
In FIG. 2A, reference numeral 21 is a metal plate for transferring a wiring pattern, and a convex portion 22 having a diameter of about 100 μm and a height of about 30 μm is formed on a part of the wiring pattern forming portion of the metal plate. This convex portion may have a conical shape.
Subsequently, as shown in FIG. 2B, the wiring pattern 23 is formed by the plating method. At this time, the projection 22 on the metal plate is also plated. As a result, the bumps 24 are formed on the wiring pattern 23. Further, according to this plating method, a fine pattern with a pitch of about 100 μm can be formed.

【0025】次に、図2(c)のように、ベアチップ2
5を配線パターン23上に搭載し、ベアチップ25の接
続パッド26と配線パターン23上のバンプ24とを電
気的に接続する。このときベアチップの接続パッド26
は、ベアチップの上面に形成された保護層27によっ
て、保護層27の表面より凹んだ所に位置するが、バン
プ24の径を接続パッドより小さくする。つまり、金属
板21の凸部の径を接続パッドより小さくすることによ
って、確実に接続を得ることができる。このとき、ベア
チップ25とバンプ24との接続には異方性導電膜や導
電性ペースト等を用いることができる。またベアチップ
以外にも、バンプ24に対向する面に接続パッドを有す
る電子部品であれば、搭載することは可能である。
Next, as shown in FIG. 2C, the bare chip 2
5 is mounted on the wiring pattern 23, and the connection pads 26 of the bare chip 25 and the bumps 24 on the wiring pattern 23 are electrically connected. At this time, the bare chip connection pad 26
Is located at a position recessed from the surface of the protective layer 27 by the protective layer 27 formed on the upper surface of the bare chip, but the diameter of the bump 24 is smaller than that of the connection pad. That is, by making the diameter of the convex portion of the metal plate 21 smaller than that of the connection pad, the connection can be reliably obtained. At this time, an anisotropic conductive film, a conductive paste, or the like can be used to connect the bare chip 25 and the bump 24. Other than the bare chip, any electronic component having a connection pad on the surface facing the bump 24 can be mounted.

【0026】次に、図2(d)のように配線パターンの
形成された配線基板28とガラス繊維にエポキシ樹脂を
含浸させたプリプレグ29と配線パターン23の上にベ
アチップ25が搭載された金属板21を積層する。プリ
プレグ29上のベアチップの位置する部分に凹部もしく
は開口部を設けてもよい。
Next, as shown in FIG. 2D, a wiring board 28 having a wiring pattern formed thereon, a prepreg 29 made by impregnating glass fiber with an epoxy resin, and a metal plate having a bare chip 25 mounted on the wiring pattern 23. 21 is laminated. A recess or an opening may be provided in the portion of the prepreg 29 where the bare chip is located.

【0027】そして、図2(e)のように真空プレス法
などによって、70kg/cm2、170℃程度の荷重
・加熱を加えることによって、配線パターン23とベア
チップ25をプリプレグ29上に転写するとともに、配
線パターン23、ベアチップ25、プリプレグ29、配
線基板28を一体化する。プリプレグ29には、エポキ
シ樹脂以外にも、ポリエステルやポリイミド等の樹脂を
用いることができる。また、ガラス繊維に樹脂を含浸さ
せたプリプレグを用なくても、エポキシやポリイミド等
の樹脂を形成するだけでも、同様の効果を得ることがで
きる。さらに、金属板21の変えて真空プレス用の金型
に、配線パターン23を形成してもよい。
Then, as shown in FIG. 2 (e), the wiring pattern 23 and the bare chip 25 are transferred onto the prepreg 29 by applying a load / heat of about 70 kg / cm 2 and 170 ° C. by a vacuum pressing method or the like. The wiring pattern 23, the bare chip 25, the prepreg 29, and the wiring board 28 are integrated. For the prepreg 29, a resin such as polyester or polyimide can be used in addition to the epoxy resin. The same effect can be obtained by forming a resin such as epoxy or polyimide without using a prepreg in which glass fiber is impregnated with a resin. Further, instead of the metal plate 21, the wiring pattern 23 may be formed on a die for vacuum pressing.

【0028】最後に、図2(f)のように配線パターン
23と配線基板28を、電気的に接続するためにスルホ
ール30を形成して完成となる。これによって、第1の
実施の形態と同様の効果を得ることができる。
Finally, as shown in FIG. 2 (f), through holes 30 are formed to electrically connect the wiring pattern 23 and the wiring board 28 to complete the process. As a result, the same effect as that of the first embodiment can be obtained.

【0029】図3はこの発明の第3の実施の形態につい
て説明した回路基板装置の製造プロセスである。
FIG. 3 shows a manufacturing process of the circuit board device described in the third embodiment of the present invention.

【0030】図3(a)において、31は配線パターン
を転写するための金属板であり、金属板の一部にはベア
チップ33を落としこむための凹部32を形成する。こ
の凹部の外形と深さは、ベアチップ33とほぼ同一のサ
イズとする。続いて、図3(b)のように金属板上の凹
部32内にベアチップ33を落としこみ、接着剤等で仮
固定する。このときベアチップ33と凹部32との間に
生じる隙間は、メッキ液のしみこみや、パターンの断線
を防ぐために仮固定用の接着剤やメッキレジスト等で埋
め込む。
In FIG. 3A, reference numeral 31 is a metal plate for transferring the wiring pattern, and a recess 32 for dropping the bare chip 33 is formed in a part of the metal plate. The outer shape and the depth of this recess are approximately the same size as the bare chip 33. Subsequently, as shown in FIG. 3B, the bare chip 33 is dropped into the recess 32 on the metal plate and temporarily fixed with an adhesive or the like. At this time, the gap formed between the bare chip 33 and the recess 32 is filled with a temporary fixing adhesive, a plating resist, or the like in order to prevent the plating liquid from seeping in and the pattern from breaking.

【0031】次に、図3(c)のように、メッキ法によ
り配線パターン34を形成する。このときベアチップ3
3上の接続パッド35にもメッキを行なうことで、配線
パターン34とベアチップ33を電気的に接続する。ベ
アチップの接続パッド35はベアチップの上面に形成さ
れた保護層36によって、保護層36の表面より凹んだ
所に位置するが、メッキ法によって配線パターン34を
形成するために、バンプを形成しなくてもベアチップの
接続パッドと電気的接続が得られる。またベアチップ以
外にも、バンプ16に対向する面に接続パッドを有する
電子部品であれば、搭載することは可能である。このメ
ッキ法によれば〜100μmピッチ程度のファインパタ
ーンが形成可能である。
Next, as shown in FIG. 3C, a wiring pattern 34 is formed by a plating method. Bare chip 3 at this time
The connection pad 35 on the wiring 3 is also plated to electrically connect the wiring pattern 34 and the bare chip 33. The connection pad 35 of the bare chip is located at a position recessed from the surface of the protection layer 36 by the protection layer 36 formed on the upper surface of the bare chip. However, since the wiring pattern 34 is formed by the plating method, the bump is not formed. A bare chip connection pad and an electrical connection can be obtained. Besides the bare chip, any electronic component having a connection pad on the surface facing the bump 16 can be mounted. By this plating method, a fine pattern with a pitch of about 100 μm can be formed.

【0032】次に図3(d)のように、配線パターンの
形成された配線基板37とガラス繊維にエポキシ樹脂を
含浸させたプリプレグ38と配線パターン34とベアチ
ップ33が搭載された金属板31を積層する。
Next, as shown in FIG. 3D, a wiring board 37 having a wiring pattern formed thereon, a prepreg 38 made by impregnating glass fiber with an epoxy resin, a wiring pattern 34, and a metal plate 31 having a bare chip 33 mounted thereon are mounted. Stack.

【0033】そして、図3(e)のように真空プレス法
などによって、70kg/cm2、170℃程度の荷重
・加熱を加えることによって、配線パターン34とベア
チップ33をプリプレグ38上に転写するとともに、ベ
アチップ33、配線パターン34、プリプレグ38、配
線基板37を一体化する。プリプレグ15にはエポキシ
樹脂以外にも、ポリエステルやポリイミド等の樹脂を用
いることができる。また、ガラス繊維に樹脂を含浸させ
たプリプレグを用いなくても、エポキシやポリイミド等
の樹脂を形成するだけでも、同様の効果を得ることがで
きる。さらに、金属板11の代わりに真空プレス用の金
型に配線パターン34を形成してもよい。
Then, as shown in FIG. 3 (e), the wiring pattern 34 and the bare chip 33 are transferred onto the prepreg 38 by applying a load / heating of about 70 kg / cm 2, 170 ° C. by a vacuum pressing method or the like. The bare chip 33, the wiring pattern 34, the prepreg 38, and the wiring board 37 are integrated. Resins such as polyester and polyimide can be used for the prepreg 15 in addition to the epoxy resin. The same effect can be obtained by forming a resin such as epoxy or polyimide without using a prepreg in which glass fiber is impregnated with a resin. Further, instead of the metal plate 11, the wiring pattern 34 may be formed on a die for vacuum pressing.

【0034】最後に、図3(f)のように配線パターン
34と配線基板37を電気的に接続するためにスルホー
ル39を形成して完成となる。
Finally, as shown in FIG. 3 (f), through holes 39 are formed to electrically connect the wiring pattern 34 and the wiring board 37 to complete the process.

【0035】この実施の形態によれば、配線基板の製造
プロセスによって、バンプレスでベアチップ実装を行な
うことができるため、別のプロセスやバンプ用部材を必
要としない。
According to this embodiment, since the bare chip mounting can be performed by bumpless according to the manufacturing process of the wiring board, another process or a bump member is not required.

【0036】[0036]

【発明の効果】以上説明したように、この発明の回路基
板装置およびその製造方法によれば、バンプ形成のため
の別部材や別プロセスを必要とせずにベアチップ実装を
行なうことができる。
As described above, according to the circuit board device and the method of manufacturing the same of the present invention, bare chip mounting can be performed without the need for another member or process for bump formation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施の形態に係る回路基板装置の
製造プロセスを説明するための構造断面図。
FIG. 1 is a structural cross-sectional view for explaining a manufacturing process of a circuit board device according to an embodiment of the present invention.

【図2】この発明の第2の実施の形態に係る回路基板装
置の製造プロセスを説明するための構造断面図。
FIG. 2 is a structural cross-sectional view for explaining the manufacturing process of the circuit board device according to the second embodiment of the present invention.

【図3】この発明の第3の実施の形態に係る回路基板装
置の製造プロセスを説明するための構造断面図。
FIG. 3 is a structural cross-sectional view for explaining the manufacturing process of the circuit board device according to the third embodiment of the present invention.

【図4】従来の回路基板装置の構造断面図。FIG. 4 is a structural cross-sectional view of a conventional circuit board device.

【図5】従来の回路基板装置のその他の構造断面図。FIG. 5 is a sectional view of another structure of the conventional circuit board device.

【符号の説明】[Explanation of symbols]

11,21,31…金属板、12,32…凹部、13,
23,34…配線パターン、14,28,37…配線基
板、15,29,38…プリプレグ、16,24…バン
プ、17,25,33…ベアチップ、18,26,35
…接続パッド、19,27,36…保護層、20,3
0,39…スルホール、22…凸部。
11, 21, 31 ... Metal plate, 12, 32 ... Recessed portion, 13,
23, 34 ... Wiring pattern, 14, 28, 37 ... Wiring board, 15, 29, 38 ... Prepreg, 16, 24 ... Bump, 17, 25, 33 ... Bare chip, 18, 26, 35
... Connection pads, 19, 27, 36 ... Protective layers, 20, 3
0, 39 ... through hole, 22 ... convex portion.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 熊 躍芝 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝マルチメディア技術研究所内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Kureshiba Kuma 8 Shinsugita-cho, Isogo-ku, Yokohama-shi, Kanagawa Prefecture

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 配線基板と、 前記配線基板上に形成した絶縁層と、 前記絶縁層上に形成し、少なくとも一部は前記絶縁層内
に埋設するとともに、一部に突起を形成して前記配線基
板と電気的に接続した配線パターンと、 前記配線パターンに形成した前記突起部に、電気的に接
続した電子部品とからなることを特徴とする回路基板装
置。
1. A wiring board, an insulating layer formed on the wiring board, formed on the insulating layer, at least a part of which is embedded in the insulating layer, and a projection is formed on a part of the insulating layer. A circuit board device comprising: a wiring pattern electrically connected to a wiring board; and an electronic component electrically connected to the protrusion formed on the wiring pattern.
【請求項2】 前記電子部品は絶縁層上に位置すること
を特徴とする請求項1記載の回路基板装置。
2. The circuit board device according to claim 1, wherein the electronic component is located on an insulating layer.
【請求項3】 前記電子部品は絶縁層内に位置すること
を特徴とする請求項1記載の回路基板装置。
3. The circuit board device according to claim 1, wherein the electronic component is located in an insulating layer.
【請求項4】 前記電子部品は前記配線パターンに対向
する面に電極を有することを特徴とする請求項1記載の
回路基板装置。
4. The circuit board device according to claim 1, wherein the electronic component has an electrode on a surface facing the wiring pattern.
【請求項5】 一部に凹部を設けた金属板上に、少なく
とも一部が前記凹部上に配置されるように配線パターン
を形成する第1の工程と、 配線基板上に絶縁層を積層する第2の工程と、 前記絶縁層上に前記配線パターンを転写、固着する第3
の工程と、 前記配線パターン上に電子部品を電気的に接続する第4
の工程と、 前記配線パターンと前記配線基板を電気的に接続する第
5の工程からなることを特徴とする回路基板装置の製造
方法。
5. A first step of forming a wiring pattern on a metal plate partially provided with a recess so that at least a part of the wiring pattern is disposed on the recess, and an insulating layer is laminated on the wiring board. A second step, and a third step of transferring and fixing the wiring pattern on the insulating layer
And the step of electrically connecting electronic components on the wiring pattern.
And a fifth step of electrically connecting the wiring pattern and the wiring board.
【請求項6】 一部に凸部を設けた金属板上に少なくと
も一部が前記凸部上に配置されるように配線パターンを
形成する第1の工程と、 前記配線パターン上に電子部品を電気的に接続する第2
の工程と、 配線基板上に絶縁層を積層する第3の工程と、 前記絶縁層上に前記配線パターンと前記電子部品を転
写、固着する第4の工程と、 前記配線パターンと前記配線基板を電気的に接続する第
5の工程からなることを特徴とする回路基板装置の製造
方法。
6. A first step of forming a wiring pattern on a metal plate partially provided with a convex portion so that at least a part thereof is arranged on the convex portion, and an electronic component is provided on the wiring pattern. Second to connect electrically
And a third step of stacking an insulating layer on the wiring board, a fourth step of transferring and fixing the wiring pattern and the electronic component on the insulating layer, and the wiring pattern and the wiring board. A method of manufacturing a circuit board device, comprising a fifth step of electrically connecting.
【請求項7】 前記絶縁層の一部に開口部もしくは凹部
を形成することを特徴とする請求項6記載の回路基板装
置の製造方法。
7. The method for manufacturing a circuit board device according to claim 6, wherein an opening or a recess is formed in a part of the insulating layer.
【請求項8】 金属板に設けられた凹部に電子部品を前
記金属板表面と前記電子部品表面が同一面となるように
仮固定する第1の工程と、 前記金属板上に前記電子部品と電気的に接続するように
配線パターンを形成する第2の工程と、 配線基板上に絶縁層を積層する第3の工程と、 前記絶縁層上に前記配線パターンと前記電子部品を転
写、固着する第4の工程と、 前記配線パターンと前記配線基板を電気的に接続する第
5の工程からなることを特徴とする回路基板装置の製造
方法。
8. A first step of temporarily fixing an electronic component to a recess provided in a metal plate so that the surface of the metal plate and the surface of the electronic component are flush with each other; and the electronic component on the metal plate. A second step of forming a wiring pattern so as to be electrically connected, a third step of laminating an insulating layer on a wiring substrate, and a transfer and fixing of the wiring pattern and the electronic component on the insulating layer. A method of manufacturing a circuit board device, comprising a fourth step and a fifth step of electrically connecting the wiring pattern and the wiring board.
JP7295534A 1995-11-14 1995-11-14 Circuit board device and its manufacture Withdrawn JPH09139560A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7295534A JPH09139560A (en) 1995-11-14 1995-11-14 Circuit board device and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7295534A JPH09139560A (en) 1995-11-14 1995-11-14 Circuit board device and its manufacture

Publications (1)

Publication Number Publication Date
JPH09139560A true JPH09139560A (en) 1997-05-27

Family

ID=17821883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7295534A Withdrawn JPH09139560A (en) 1995-11-14 1995-11-14 Circuit board device and its manufacture

Country Status (1)

Country Link
JP (1) JPH09139560A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563650B2 (en) 2003-04-02 2009-07-21 Panasonic Corporation Circuit board and the manufacturing method
US7937828B2 (en) 2005-08-26 2011-05-10 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7563650B2 (en) 2003-04-02 2009-07-21 Panasonic Corporation Circuit board and the manufacturing method
US7937828B2 (en) 2005-08-26 2011-05-10 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board

Similar Documents

Publication Publication Date Title
JP2592038B2 (en) Semiconductor chip mounting method and substrate structure
US7161242B2 (en) Semiconductor device, semiconductor device substrate, and manufacturing method thereof that can increase reliability in mounting a semiconductor element
US7640655B2 (en) Electronic component embedded board and its manufacturing method
US5744758A (en) Multilayer circuit board and process of production thereof
US6147311A (en) Multi layer circuit board using anisotropic electroconductive adhesive layer and method for producing same
US20080188037A1 (en) Method of manufacturing semiconductor chip assembly with sacrificial metal-based core carrier
US20060006544A1 (en) Method of forming a micro solder ball for use in C4 bonding process
JPH1070362A (en) Method and structure for coupling board
JP2011501410A (en) Robust multilayer wiring elements and assembly with embedded microelectronic elements
JP2001077293A (en) Semiconductor device
JPH04234139A (en) Method for direct attachment of semicon- ductor chip to board
JP2008112995A (en) Circuit board, and manufacturing method thereof
KR100206866B1 (en) Semiconductor apparatus
US20040012097A1 (en) Structure and method for fine pitch flip chip substrate
US6596620B2 (en) BGA substrate via structure
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
JP2003007921A (en) Circuit device and manufacturing method therefor
JP2003007916A (en) Method of manufacturing circuit device
JP2003007917A (en) Method manufacturing circuit device
JP2004193297A (en) Wafer level package and its manufacturing method
JP2000277649A (en) Semiconductor and manufacture of the same
JP2001250876A (en) Semiconductor device and its manufacturing method
KR20080073648A (en) Multilayer wiring board and method of manufacturing the same
JP2002064162A (en) Semiconductor chip

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030204