JPH09139090A - Ferroelectrics storage device and storing method using ferroelectrics capacitor - Google Patents
Ferroelectrics storage device and storing method using ferroelectrics capacitorInfo
- Publication number
- JPH09139090A JPH09139090A JP7298491A JP29849195A JPH09139090A JP H09139090 A JPH09139090 A JP H09139090A JP 7298491 A JP7298491 A JP 7298491A JP 29849195 A JP29849195 A JP 29849195A JP H09139090 A JPH09139090 A JP H09139090A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- ferroelectric
- polarization state
- ferroelectric capacitor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 210
- 238000000034 method Methods 0.000 title claims description 39
- 230000010287 polarization Effects 0.000 claims abstract description 162
- 239000000463 material Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 101710170230 Antimicrobial peptide 1 Proteins 0.000 description 7
- 230000002269 spontaneous effect Effects 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Dram (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、強誘電体記憶装
置および強誘電体コンデンサを用いた記憶方法に関し、
特に、強誘電体記憶装置の長寿命化に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric memory device and a memory method using a ferroelectric capacitor,
In particular, it relates to extending the life of a ferroelectric memory device.
【０００２】[0002]
【従来の技術】不揮発性の半導体メモリとして、強誘電
体コンデンサを用いた強誘電体メモリが知られている。
図８に、従来の強誘電体メモリの回路構成の一部を示
す。従来の強誘電体メモリは、強誘電体コンデンサ４と
負荷用コンデンサ６とを備えている。図９に、強誘電体
コンデンサ４に関する電圧（図８に示すプレートライン
ＰＬを基準電位とした場合のビットラインＢＬの電位）
と分極状態（図においては、”分極状態”と等価な”電
荷”で表わしている）との関係を表わす履歴曲線を示
す。2. Description of the Related Art A ferroelectric memory using a ferroelectric capacitor is known as a nonvolatile semiconductor memory.
FIG. 8 shows a part of the circuit configuration of a conventional ferroelectric memory. The conventional ferroelectric memory includes a ferroelectric capacitor 4 and a load capacitor 6. FIG. 9 shows the voltage related to the ferroelectric capacitor 4 (the potential of the bit line BL when the plate line PL shown in FIG. 8 is used as the reference potential).
And a polarization state (in the figure, represented by "charge" equivalent to "polarization state").
【０００３】図９において、残留分極Ｚ１を生じている
状態を第１の分極状態Ｐ１（記憶内容”Ｈ”に該当）と
し、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ
２（記憶内容”Ｌ”に該当）とする。強誘電体コンデン
サ４がいずれの分極状態にあるかを調べることにより、
強誘電体コンデンサ４の記憶内容を読み出すことができ
る。In FIG. 9, a state in which a remanent polarization Z1 occurs is referred to as a first polarization state P1 (corresponding to stored content "H"), and a state in which a remanent polarization Z2 occurs is referred to as a second polarization state P1.
2 (corresponding to the stored content “L”). By checking which polarization state the ferroelectric capacitor 4 has,
The stored contents of the ferroelectric capacitor 4 can be read.
【０００４】強誘電体コンデンサ４がいずれの分極状態
にあるかを調べるには、図８に示す負荷用コンデンサ６
を放電させた後、ビットラインＢＬをフローティング状
態とし、その後、プレートラインＰＬに読出用電圧Ｖp
を与え、このとき強誘電体コンデンサ４の両端に生ずる
電圧Ｖfを測定する。To check which polarization state the ferroelectric capacitor 4 has, the load capacitor 6 shown in FIG.
, The bit line BL is brought into a floating state, and then the read voltage Vp is applied to the plate line PL.
Then, the voltage Vf generated at both ends of the ferroelectric capacitor 4 is measured.
【０００５】図９に示す図式解法によれば、負荷用コン
デンサ６の静電容量を直線Ｌ１の傾きで表わした場合、
強誘電体コンデンサ４が第１の分極状態Ｐ１であれば、
強誘電体コンデンサ４の両端に生ずる電圧ＶfはＶ１と
なり、第２の分極状態Ｐ２であれば、電圧ＶfはＶ２と
なる。したがって、基準電圧Ｖrefを図９のように設定
しておけば、読出時における誘電体コンデンサ４の両端
に生ずる電圧Ｖfと基準電圧Ｖrefとを比較することによ
り、強誘電体コンデンサ４がいずれの分極状態にあるか
を調べることができる。According to the diagrammatic solution shown in FIG. 9, when the capacitance of the load capacitor 6 is represented by the slope of the straight line L1,
If the ferroelectric capacitor 4 is in the first polarization state P1,
The voltage Vf generated across the ferroelectric capacitor 4 is V1, and the voltage Vf is V2 in the second polarization state P2. Therefore, if the reference voltage Vref is set as shown in FIG. 9, by comparing the voltage Vf generated at both ends of the dielectric capacitor 4 at the time of reading with the reference voltage Vref, the ferroelectric capacitor 4 determines which polarization. You can check if you are in a state.
【０００６】この場合、図９に示すように、強誘電体コ
ンデンサ４が第２の分極状態Ｐ２にある場合には、読出
時において一時的に分極状態Ｐ３を示すものの、印加電
圧が零に戻ると、分極状態も第２の分極状態Ｐ２に戻る
ため、読み出しによる残留分極の変動は起こらない。In this case, as shown in FIG. 9, when the ferroelectric capacitor 4 is in the second polarization state P2, the polarization state P3 temporarily appears at the time of reading, but the applied voltage returns to zero. Then, the polarization state also returns to the second polarization state P2, so that the fluctuation of the residual polarization due to the reading does not occur.
【０００７】しかし、強誘電体コンデンサ４が第１の分
極状態Ｐ１にある場合には、読出時において一時的に分
極状態Ｐ４を示し、印加電圧が零に戻ると、分極状態Ｐ
５を示す。すなわち、読み出しによる残留分極の変動が
起こる。このため、読出後に、再書込電圧Ｖrwを強誘電
体コンデンサ４に印加し、分極状態Ｐ６を生じさせる。
このようにすると、印加電圧が零に戻ったとき、強誘電
体コンデンサ４は、再び第１の分極状態Ｐ１を示す。However, when the ferroelectric capacitor 4 is in the first polarization state P1, it shows the polarization state P4 temporarily at the time of reading, and when the applied voltage returns to zero, the polarization state P4.
5 is shown. That is, the remanent polarization varies due to the reading. Therefore, after reading, the rewriting voltage Vrw is applied to the ferroelectric capacitor 4 to cause the polarization state P6.
By doing so, when the applied voltage returns to zero, the ferroelectric capacitor 4 again exhibits the first polarization state P1.
【０００８】このように、強誘電体コンデンサ４が第１
の分極状態Ｐ１にある場合は、読み出しの後、再書き込
みを行なうことにより、残留分極をさらに変動させ、強
制的に第１の分極状態に戻す。このように構成すること
で、読み出しにより、記憶内容が変動するのを防止して
いる。As described above, the ferroelectric capacitor 4 is the first
In the polarization state P1 of 1 above, rewriting is performed after reading to further change the residual polarization and forcibly return to the first polarization state. With this configuration, the stored contents are prevented from changing due to the reading.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、上記の
ような従来の強誘電体メモリには、次のような問題点が
あった。強誘電体コンデンサ４の寿命は自発分極の反転
（残留分極の変動）回数等に関連して定まり、ある種の
強誘電体材料を用いた場合１０12回程度とされる。した
がって、毎回、記憶内容が”Ｈ”（第１の分極状態Ｐ１
に対応）である同一のメモリセルを読み出す場合であっ
ても、読出サイクルが長い場合、すなわち、再書き込み
後、強誘電体コンデンサ４の自然放電により第一の分極
状態Ｐ１に至った後、つぎの読み出しが行なわれるよう
な場合には、使用可能年数としては十分長くなるため問
題はない。However, the above-mentioned conventional ferroelectric memory has the following problems. The life of the ferroelectric capacitor 4 is determined in relation to the number of times of spontaneous polarization reversal (variation of residual polarization) and the like, and is about 10 12 times when a certain type of ferroelectric material is used. Therefore, the stored content is "H" (first polarization state P1
Even if the same memory cell is read), the read cycle is long, that is, after rewriting, after reaching the first polarization state P1 due to spontaneous discharge of the ferroelectric capacitor 4, When reading is performed, there is no problem because the usable years are sufficiently long.
【００１０】しかし、読出サイクルが短い場合、すなわ
ち、再書き込み後、強誘電体コンデンサ４の自然放電が
ほとんど行なわれない状態で、つぎの読み出しが行なわ
れるような場合には、使用可能年数からみて問題とな
る。However, when the read cycle is short, that is, when the next read is performed after the rewriting, with the spontaneous discharge of the ferroelectric capacitor 4 being hardly performed, the number of usable years is considered. It becomes a problem.
【００１１】すなわち、図９に示すように、誤読み出し
防止のため基準電圧Ｖrefと電圧Ｖ１およびＶ２とのマ
ージンを大きくとる必要性から、負荷用コンデンサ６の
静電容量を比較的大きく（直線Ｌ１の傾きを比較的大き
く）設定している。したがって、再書き込み後、強誘電
体コンデンサ４の自然放電がほとんど行なわれない状態
（分極状態Ｐ６）で、つぎの読み出しを行なうような場
合であっても、残留分極はＰ１〜Ｐ８〜Ｐ１と変動す
る。このため、読出サイクルが長い場合同様、記憶内容
が”Ｈ”である同一のメモリセルを読み出す回数が寿命
に関連する。したがって、読出サイクルが短い分、使用
可能年数が短くなるため問題となる。That is, as shown in FIG. 9, since it is necessary to set a large margin between the reference voltage Vref and the voltages V1 and V2 to prevent erroneous reading, the capacitance of the load capacitor 6 is relatively large (straight line L1). Is set relatively large). Therefore, after rewriting, even when the next read is performed in a state where the spontaneous discharge of the ferroelectric capacitor 4 is hardly performed (polarization state P6), the residual polarization varies from P1 to P8 to P1. To do. Therefore, as in the case of a long read cycle, the number of times of reading the same memory cell whose stored content is "H" is related to the life. Therefore, the shorter the read cycle, the shorter the usable years, which is a problem.
【００１２】このような問題を解決するために、通常の
書込／読出時には、残留分極を変化させないような状態
（状態１）で強誘電体コンデンサ４を使用し、記憶内容
を保存する場合には残留分極の変化を伴う状態（状態
２）で強誘電体コンデンサ４を使用する方法が提案され
ている（A Ferroelectric DRAM Cell for High-Density
NVRAM's(IEEE ELECTRON DEVICE LETTERS,VOL.11,NO.10,
OCTOBER 1990））。In order to solve such a problem, at the time of normal writing / reading, when the ferroelectric capacitor 4 is used in a state (state 1) in which the remanent polarization is not changed and the stored contents are saved. Has proposed a method of using the ferroelectric capacitor 4 in a state (state 2) accompanied by a change in remanent polarization (A Ferroelectric DRAM Cell for High-Density).
NVRAM's (IEEE ELECTRON DEVICE LETTERS, VOL.11, NO.10,
OCTOBER 1990)).
【００１３】この方法を採用することにより、使用可能
年数が短くなるという問題を解決することができる。し
かし、この方法においては、状態１と状態２それぞれに
ついて、処理アルゴリズムが必要になるため、処理内容
が複雑化する。また、状態１にするか状態２にするかの
判断回路等が必要になる。さらに、異常事態発生時にお
ける状態２への移行が速やかに行なわれないおそれがあ
り、記憶内容の保護の点から問題がある。By adopting this method, it is possible to solve the problem of shortening the usable years. However, in this method, processing contents are complicated because a processing algorithm is required for each of the state 1 and the state 2. In addition, a judgment circuit or the like for determining the state 1 or the state 2 is required. Further, there is a possibility that the transition to the state 2 will not be carried out promptly when an abnormal situation occurs, and there is a problem in terms of protection of stored contents.
【００１４】この発明は、このような従来の強誘電体コ
ンデンサを用いた強誘電体メモリなど強誘電体記憶装置
の問題点を解決し、簡単な構成で、寿命が長く、記憶内
容の保護に関する信頼性が高い強誘電体記憶装置および
強誘電体コンデンサを用いた記憶方法を提供することを
目的とする。The present invention solves the problems of a ferroelectric memory device such as a ferroelectric memory using such a conventional ferroelectric capacitor, and has a simple structure, a long life, and protection of stored contents. An object of the present invention is to provide a highly reliable ferroelectric memory device and a memory method using a ferroelectric capacitor.
【００１５】[0015]
【課題を解決するための手段】請求項１の強誘電体記憶
装置は、電圧と分極状態との関係を規定する履歴特性に
基づいて、電圧を零としたとき第１の分極状態を呈する
第１の記憶内容と第２の分極状態を呈する第２の記憶内
容とのうちいずれか一方の記憶内容を保持する強誘電体
コンデンサ、を備えた強誘電体記憶装置において、少な
くとも記憶内容の読出時に、強誘電体コンデンサに対し
直列に電気的に接続される負荷用コンデンサ、読出時に
直列に電気的に接続された強誘電体コンデンサおよび負
荷用コンデンサに対し、第１の分極状態を生じさせる電
圧と異なる極性の読出用電圧を印加する読出用電圧印加
手段、読出用電圧が印加された状態において、強誘電体
コンデンサに発生する分圧に基づいて記憶内容を判定す
る記憶内容判定手段、記憶内容判定手段の判定した記憶
内容に対応する分極状態を回復するための再書込電圧を
強誘電体コンデンサに印加する再書込手段、を備えると
ともに、第１の分極状態を回復するための第１の再書込
電圧により強誘電体コンデンサが満充電された分極状態
における読み出しの際、強誘電体コンデンサの両端に発
生する電圧がほぼ零または第１の再書込電圧と同一の極
性になるよう、読出用電圧、第１の再書込電圧、強誘電
体コンデンサの履歴特性および負荷用コンデンサの特性
を定めたこと、を特徴とする。According to another aspect of the present invention, there is provided a ferroelectric memory device which exhibits a first polarization state when a voltage is zero based on a hysteresis characteristic which defines a relationship between a voltage and a polarization state. In a ferroelectric memory device including a ferroelectric capacitor that holds any one of the first stored content and the second stored content exhibiting the second polarization state, at least at the time of reading the stored content. A load capacitor electrically connected in series to the ferroelectric capacitor, a voltage causing a first polarization state for the ferroelectric capacitor and the load capacitor electrically connected in series during reading, and A read voltage applying means for applying read voltages of different polarities, and a stored content determination means for determining stored content based on the partial pressure generated in the ferroelectric capacitor when the read voltage is applied. Rewriting means for applying a rewriting voltage for recovering the polarization state corresponding to the stored content determined by the storage content determining means to the ferroelectric capacitor, and for recovering the first polarization state When the ferroelectric capacitor is fully charged by the first rewriting voltage, the voltage generated at both ends of the ferroelectric capacitor is almost zero or the same polarity as the first rewriting voltage at the time of reading in the polarization state. The read voltage, the first rewrite voltage, the hysteresis characteristic of the ferroelectric capacitor and the characteristic of the load capacitor are determined so that
【００１６】請求項２の強誘電体記憶装置は、請求項１
の強誘電体記憶装置において、第１の再書込電圧により
強誘電体コンデンサが満充電された分極状態における読
み出しの際、強誘電体コンデンサの両端に発生する電圧
がほぼ零または第１の再書込電圧と同一の極性になるよ
う、読出用電圧、第１の再書込電圧、強誘電体コンデン
サの履歴特性および負荷用コンデンサの静電容量を定め
たこと、を特徴とする請求項３の強誘電体記憶装置は、
請求項１または２の強誘電体記憶装置において、強誘電
体コンデンサの履歴特性を、履歴特性を有する強誘電体
項と履歴特性を有しない常誘電体項との合成として表わ
した場合、第１の再書込電圧により満充電された状態に
おける強誘電体項に基づく分極状態と、第１の分極状態
における強誘電体項に基づく分極状態とが、ほぼ等しく
なるよう、強誘電体コンデンサの履歴特性を定めたこ
と、を特徴とする。A ferroelectric memory device according to a second aspect is the first aspect.
In the ferroelectric memory device of No. 1, when the ferroelectric capacitor is fully charged by the first rewriting voltage and is read out in a polarized state, the voltage generated across the ferroelectric capacitor is substantially zero or the first rewriting voltage is zero. 4. The read voltage, the first rewrite voltage, the hysteresis characteristic of the ferroelectric capacitor, and the capacitance of the load capacitor are set so as to have the same polarity as the write voltage. The ferroelectric memory device of
The ferroelectric memory device according to claim 1 or 2, wherein the hysteresis characteristic of the ferroelectric capacitor is expressed as a combination of a ferroelectric term having a hysteresis characteristic and a paraelectric term having no hysteresis characteristic. Of the ferroelectric capacitor such that the polarization state based on the ferroelectric term in the fully charged state by the rewriting voltage of the above and the polarization state based on the ferroelectric term in the first polarization state are substantially equal to each other. It is characterized by defining characteristics.
【００１７】請求項４の強誘電体記憶装置は、請求項
１、２または３の強誘電体記憶装置において、記憶内容
判定手段が判定した記憶内容が第１の記憶内容である場
合には、再書込手段が強誘電体コンデンサを第１の再書
込電圧により満充電状態とした後に、強誘電体コンデン
サをフローティング状態とし、記憶内容が第２の記憶内
容である場合には、再書込手段が強誘電体コンデンサを
第２の分極状態とした後に、強誘電体コンデンサをフロ
ーティング状態とするよう構成したこと、を特徴とす
る。According to a fourth aspect of the present invention, there is provided the ferroelectric memory device according to the first, second or third aspect, wherein the storage content determined by the storage content determination means is the first storage content. When the rewriting means fully charges the ferroelectric capacitor with the first rewriting voltage and then puts the ferroelectric capacitor in the floating state and the stored content is the second stored content, rewriting is performed. It is characterized in that the inserting means is configured to put the ferroelectric capacitor in a floating state after the ferroelectric capacitor is placed in the second polarized state.
【００１８】請求項５の強誘電体記憶装置は、請求項
１、２、３または４の強誘電体記憶装置において、読出
時に記憶内容を判定する基準となるしきい値電圧を、第
１の分極状態における読出時に強誘電体コンデンサの両
端に発生する電圧と第２の分極状態における読出時に強
誘電体コンデンサの両端に発生する電圧との間の値とし
たこと、を特徴とする。According to a fifth aspect of the present invention, there is provided a ferroelectric memory device according to the first, second, third or fourth ferroelectric memory device, wherein a threshold voltage serving as a reference for judging stored contents at the time of reading is set to a first value. It is characterized in that the value is between the voltage generated across the ferroelectric capacitor during reading in the polarized state and the voltage across the ferroelectric capacitor during reading in the second polarized state.
【００１９】請求項６の強誘電体コンデンサを用いた記
憶方法は、電圧と分極状態との関係を規定する履歴特性
に基づいて、電圧を零としたとき第１の分極状態を呈す
る第１の記憶内容と第２の分極状態を呈する第２の記憶
内容とのうちいずれか一方の記憶内容を保持する強誘電
体コンデンサを用いた記憶方法において、少なくとも記
憶内容の読出時に、強誘電体コンデンサに対し負荷用コ
ンデンサを直列に電気的に接続し、読出時に直列に電気
的に接続された強誘電体コンデンサおよび負荷用コンデ
ンサに対し、第１の分極状態を生じさせる電圧と異なる
極性の読出用電圧を印加し、 読出用電圧が印加された
状態において、強誘電体コンデンサに発生する分圧に基
づいて記憶内容を判定し、判定した記憶内容に対応する
分極状態を回復するための再書込電圧を強誘電体コンデ
ンサに印加するよう構成するとともに、第１の分極状態
を回復するための第１の再書込電圧により強誘電体コン
デンサが満充電された分極状態における読み出しの際、
強誘電体コンデンサの両端に発生する電圧がほぼ零また
は第１の再書込電圧と同一の極性になるよう、読出用電
圧、第１の再書込電圧、強誘電体コンデンサの履歴特性
および負荷用コンデンサの特性を定めたこと、を特徴と
する。According to the storage method using the ferroelectric capacitor of the sixth aspect, the first polarization state is exhibited when the voltage is zero, based on the hysteresis characteristic which defines the relationship between the voltage and the polarization state. In a storage method using a ferroelectric capacitor that holds one of the stored content and the second stored content exhibiting a second polarization state, a ferroelectric capacitor is provided at least when the stored content is read. On the other hand, a read voltage having a polarity different from the voltage that causes the first polarization state with respect to the ferroelectric capacitor and the load capacitor that are electrically connected in series and are electrically connected in series during reading. Is applied, and the read voltage is applied, the stored content is determined based on the partial pressure generated in the ferroelectric capacitor, and the polarization state corresponding to the determined stored content is restored. And a read-out voltage in a polarization state in which the ferroelectric capacitor is fully charged by the first rewrite voltage for recovering the first polarization state. At the time of
The read voltage, the first rewrite voltage, the hysteresis characteristic of the ferroelectric capacitor, and the load so that the voltage generated across the ferroelectric capacitor is substantially zero or has the same polarity as the first rewrite voltage. The characteristics of the capacitor for use are defined.
【００２０】請求項７の強誘電体コンデンサを用いた記
憶方法は、請求項６の強誘電体コンデンサを用いた記憶
方法において、負荷用コンデンサの静電容量を、強誘電
体コンデンサの履歴特性を示す履歴曲線上で第１の再書
込電圧に対応する分極状態を示す点を通る分極状態平行
線が読出用電圧を示す電圧平行線と交わる点と該履歴曲
線上で第１の分極状態を示す点とを結ぶ直線の傾きに対
応する静電容量とほぼ同等かまたは該静電容量より小さ
くなるよう設定したこと、を特徴とする。A storage method using a ferroelectric capacitor according to a seventh aspect is the storage method using a ferroelectric capacitor according to the sixth aspect, wherein the capacitance of the load capacitor and the hysteresis characteristic of the ferroelectric capacitor are The first polarization state is indicated on the history curve by the intersection of the polarization state parallel line passing through the point indicating the polarization state corresponding to the first rewriting voltage and the voltage parallel line indicating the reading voltage on the history curve shown. It is characterized in that the capacitance is set to be substantially equal to or smaller than the electrostatic capacitance corresponding to the inclination of the straight line connecting the indicated points.
【００２１】[0021]
【発明の効果】請求項１の強誘電体記憶装置および請求
項６の強誘電体コンデンサを用いた記憶方法は、第１の
再書込電圧により強誘電体コンデンサが満充電された分
極状態における読み出しの際、強誘電体コンデンサの両
端に発生する電圧がほぼ零または第１の再書込電圧と同
一の極性になるよう、読出用電圧、第１の再書込電圧、
強誘電体コンデンサの履歴特性および負荷用コンデンサ
の特性を定めたことを特徴とする。According to the ferroelectric memory device of the first aspect and the storage method using the ferroelectric capacitor of the sixth aspect, in the polarization state in which the ferroelectric capacitor is fully charged by the first rewriting voltage. When reading, the reading voltage, the first rewriting voltage, the reading voltage, the first rewriting voltage, so that the voltage generated across the ferroelectric capacitor is substantially zero or has the same polarity as the first rewriting voltage.
It is characterized in that the hysteresis characteristic of the ferroelectric capacitor and the characteristic of the load capacitor are defined.
【００２２】したがって、再書込の直後に次の読み出し
が行なわれる高速読み出しの場合には、強誘電体コンデ
ンサの分極状態が第１の分極状態よりも第２の分極状態
よりになることはない。このため、高速読み出しの場合
には、残留分極の変動は起こらず、残留分極の変動（分
極反転）にともなう寿命の低下はない。Therefore, in the case of high-speed reading in which the next reading is performed immediately after the rewriting, the polarization state of the ferroelectric capacitor does not become the second polarization state rather than the first polarization state. . Therefore, in the case of high-speed reading, the fluctuation of the remanent polarization does not occur, and the lifespan does not decrease due to the fluctuation of the remanent polarization (polarization inversion).
【００２３】また、高速読み出し、低速読み出しの別を
問わず、記憶内容は残留分極として保持されている。こ
のため、電源の継断に伴う記憶内容の呼出／保存のため
の処理を別途行なう必要はない。また、電源の継断を検
知する回路等を設ける必要もない。さらに、異常事態に
より電源がダウンした場合等においても記憶内容が失わ
れることはない。The stored contents are retained as remanent polarization regardless of whether high speed reading or low speed reading is performed. For this reason, it is not necessary to separately perform a process for recalling / saving the stored contents when the power is disconnected. Further, it is not necessary to provide a circuit or the like for detecting disconnection of the power source. Furthermore, the stored contents will not be lost even when the power is shut down due to an abnormal situation.
【００２４】すなわち、簡単な構成により、寿命が長
く、記憶内容の保護に関する信頼性が高い強誘電体記憶
装置および強誘電体コンデンサを用いた記憶方法を実現
することができる。That is, with a simple configuration, it is possible to realize a storage method using a ferroelectric storage device and a ferroelectric capacitor, which has a long life and high reliability regarding protection of stored contents.
【００２５】請求項２の強誘電体記憶装置および請求項
７の強誘電体コンデンサを用いた記憶方法は、負荷用コ
ンデンサの静電容量等を定めるという簡単な作業によ
り、高速読み出しの場合に残留分極の変動が起こらない
強誘電体記憶装置を得ることができる。すなわち、さら
に簡単に、寿命が長く、記憶内容の保護に関する信頼性
が高い強誘電体記憶装置等を実現することができる。The ferroelectric memory device according to claim 2 and the memory method using the ferroelectric capacitor according to claim 7 remain in the case of high-speed reading by a simple operation of determining the capacitance of the load capacitor. It is possible to obtain a ferroelectric memory device in which polarization fluctuation does not occur. That is, it is possible to more easily realize a ferroelectric memory device or the like having a long life and a high reliability regarding protection of stored contents.
【００２６】請求項３の強誘電体記憶装置は、請求項１
または２の強誘電体記憶装置において、第１の再書込電
圧により満充電された状態における強誘電体項に基づく
分極状態と、第１の分極状態における強誘電体項に基づ
く分極状態とが、ほぼ等しくなるよう、強誘電体コンデ
ンサの履歴特性を定めたことを特徴とする。A ferroelectric memory device according to a third aspect is the first aspect.
Alternatively, in the ferroelectric memory device of No. 2, the polarization state based on the ferroelectric term in the state fully charged by the first rewriting voltage and the polarization state based on the ferroelectric term in the first polarization state , The hysteresis characteristic of the ferroelectric capacitor is set so as to be almost equal.
【００２７】したがって、第１の再書込電圧により満充
電された分極状態と第１の分極状態との間で、強誘電体
項に基づく分極状態の変動がほとんどない。このため、
高速読み出しの場合は、強誘電体項に基づく分極状態の
変動にともなう寿命の低下はほとんどない。すなわち、
さらに寿命の長い強誘電体記憶装置を実現することがで
きる。Therefore, there is almost no fluctuation in the polarization state based on the ferroelectric term between the polarization state fully charged by the first rewriting voltage and the first polarization state. For this reason,
In the case of high-speed reading, there is almost no decrease in life due to the change in the polarization state based on the ferroelectric term. That is,
Further, it is possible to realize a ferroelectric memory device having a long life.
【００２８】請求項４の強誘電体記憶装置は、請求項
１、２または３の強誘電体記憶装置において、記憶内容
が第１の記憶内容である場合には、再書込手段が強誘電
体コンデンサを第１の再書込電圧により満充電状態とし
た後に、強誘電体コンデンサをフローティング状態と
し、記憶内容が第２の記憶内容である場合には、再書込
手段が強誘電体コンデンサを第２の分極状態とした後
に、強誘電体コンデンサをフローティング状態とするよ
う構成したことを特徴とする。A ferroelectric memory device according to a fourth aspect is the ferroelectric memory device according to the first, second or third aspect, wherein when the stored content is the first stored content, the rewriting means is a ferroelectric memory. After the body capacitor is fully charged by the first rewriting voltage, the ferroelectric capacitor is brought into a floating state, and when the stored content is the second stored content, the rewriting means is the ferroelectric capacitor. Is set to the second polarization state, and then the ferroelectric capacitor is set to the floating state.
【００２９】したがって、記憶内容のいかんにかかわら
ず、再書込手段の動作と強誘電体コンデンサをフローテ
ィング状態とする動作との関係を一定にすることができ
る。すなわち、さらにより簡単な構成により、寿命が長
く、記憶内容の保護に関する信頼性が高い強誘電体記憶
装置等を実現することができる。Therefore, the relationship between the operation of the rewriting device and the operation of putting the ferroelectric capacitor in the floating state can be made constant regardless of the stored contents. That is, with a simpler configuration, it is possible to realize a ferroelectric memory device or the like which has a long life and high reliability regarding protection of stored contents.
【００３０】請求項５の強誘電体記憶装置は、請求項
１、２、３または４の強誘電体記憶装置において、読出
時に記憶内容を判定する基準となるしきい値電圧を、第
１の分極状態における読出時に強誘電体コンデンサの両
端に発生する電圧と第２の分極状態における読出時に強
誘電体コンデンサの両端に発生する電圧との間の値とし
たことを特徴とする。According to a fifth aspect of the present invention, there is provided a ferroelectric memory device according to the first, second, third, or fourth ferroelectric memory device, wherein a threshold voltage, which is a reference for determining stored contents at the time of reading, is set to It is characterized in that the value is between the voltage generated across the ferroelectric capacitor during reading in the polarized state and the voltage generated across the ferroelectric capacitor during reading in the second polarized state.
【００３１】したがって、記憶内容を判定する際のマー
ジンの小さい低速読み出しに合わせてしきい値電圧を設
定することにより、マージンの大きい高速読み出しの場
合にも同一のしきい値電圧を用いることができる。この
ため、低速読み出しであるか高速読み出しであるかにか
かわらず、同一のしきい値電圧を用いることができる。
すなわち、さらにより簡単な構成により、寿命が長く、
記憶内容の保護に関する信頼性が高い強誘電体記憶装置
等を実現することができる。Therefore, by setting the threshold voltage in accordance with the low-speed reading with a small margin when judging the stored contents, the same threshold voltage can be used in the high-speed reading with a large margin. . Therefore, the same threshold voltage can be used regardless of whether the reading speed is low or high.
That is, with a simpler structure, the life is long,
It is possible to realize a highly reliable ferroelectric memory device or the like for protection of stored contents.
【００３２】[0032]
【発明の実施の形態】図２に、この発明の一実施形態に
よる強誘電体記憶装置である強誘電体コンデンサを用い
た強誘電体メモリ１０の回路図の一部を示す。強誘電体
メモリ１０は、複数のメモリセルＭ１１、Ｍ２１...Ｍ
ｍｎを行列配置する構成を有している。なお、図２にお
いては、メモリセルＭ１１...Ｍ１ｎの並び（縦方向の
並び）を行と呼び、メモリセルＭ１１...Ｍｍ１の並び
（横方向の並び）を列と呼ぶ。FIG. 2 shows a part of a circuit diagram of a ferroelectric memory 10 using a ferroelectric capacitor as a ferroelectric storage device according to an embodiment of the present invention. The ferroelectric memory 10 includes a plurality of memory cells M11, M21,.
mn is arranged in a matrix. In FIG. 2, the arrangement of memory cells M11 to M1n (the arrangement in the vertical direction) is called a row, and the arrangement of the memory cells M11 to Mm1 (the arrangement in the horizontal direction) is called a column.
【００３３】強誘電体メモリ１０は、さらに、基準セル
駆動回路１２、センスアンプＡＭＰ１...を有するセン
スアンプ部１４、基準セルプリセット回路部１６を備え
ている。基準セル駆動回路１２は読出用電圧印加手段に
対応する。センスアンプ部１４および基準プリセット回
路部１６が記憶内容判定手段に対応する。また、基準セ
ル駆動回路１２およびセンスアンプ部１４が再書込手段
に対応する。The ferroelectric memory 10 further includes a reference cell drive circuit 12, a sense amplifier section 14 having sense amplifiers AMP1 ..., And a reference cell preset circuit section 16. The reference cell drive circuit 12 corresponds to the read voltage applying means. The sense amplifier section 14 and the reference preset circuit section 16 correspond to the storage content determination means. Further, the reference cell drive circuit 12 and the sense amplifier section 14 correspond to the rewriting means.
【００３４】なお、この実施形態においては、基準セル
駆動回路１２を読出用電圧印加手段と再書込手段とにお
いて兼用し、センスアンプ部１４を記憶内容判定手段と
再書込手段とにおいて兼用するよう構成している。この
ように構成することにより、回路の簡略化を図ることが
できる。In this embodiment, the reference cell drive circuit 12 is also used as the read voltage applying means and the rewriting means, and the sense amplifier section 14 is used as the stored content determining means and the rewriting means. Is configured as follows. With this configuration, the circuit can be simplified.
【００３５】図３にメモリセルＭ１１近傍の拡大回路図
を示す。メモリセルＭ１１は、強誘電体コンデンサＣ１
１と選択用トランジスタＴＲ１１とを備えている。強誘
電体コンデンサＣ１１の一端は、選択用トランジスタＴ
Ｒ１１、ビットライン／ＢＬ１を介して、負荷用コンデ
ンサＣbと直列に電気的に接続される。この実施形態で
は、負荷用コンデンサＣbは、ビットライン／ＢＬ１と
グランドとの寄生容量として与えられた常誘電体コンデ
ンサである。強誘電体コンデンサＣ１１の他端は、プレ
ートラインＰＬ１を介して基準セル駆動回路１２（図２
参照）に接続されている。FIG. 3 shows an enlarged circuit diagram near the memory cell M11. The memory cell M11 is a ferroelectric capacitor C1.
1 and a selection transistor TR11. One end of the ferroelectric capacitor C11 has a selection transistor T
It is electrically connected in series with the load capacitor Cb via R11 and the bit line / BL1. In this embodiment, the load capacitor Cb is a paraelectric capacitor provided as a parasitic capacitance between the bit line / BL1 and the ground. The other end of the ferroelectric capacitor C11 is connected to the reference cell drive circuit 12 (see FIG. 2) via the plate line PL1.
See).
【００３６】選択用トランジスタＴＲ１１のゲートは、
ワードラインＷＬ１に接続されている。ビットライン／
ＢＬ１には、センスアンプＡＭＰ１の一端が接続されて
おり、センスアンプＡＭＰ１の他端はビットラインＢＬ
１を介して、基準セルプリセット回路部１６（図２参
照）に接続されている。The gate of the selection transistor TR11 is
It is connected to word line WL1. Bit line /
One end of a sense amplifier AMP1 is connected to BL1, and the other end of the sense amplifier AMP1 is connected to a bit line BL.
1 is connected to the reference cell preset circuit section 16 (see FIG. 2).
【００３７】図１に、強誘電体コンデンサＣ１１に関す
る電圧（図３に示すプレートラインＰＬ１を基準電位と
した場合のビットライン／ＢＬ１の電位）と分極状態
（図においては、”分極状態”と等価な”電荷”で表わ
している）との関係を表わす履歴曲線を示す。図１にお
いて、残留分極Ｚ１を生じている状態を第１の分極状態
Ｐ１（第１の記憶内容である記憶内容”Ｈ”に対応）と
し、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ
２（第２の記憶内容である記憶内容”Ｌ”に対応）とす
る。FIG. 1 shows a voltage (bit line / BL1 potential when the plate line PL1 shown in FIG. 3 is used as a reference potential) and a polarization state (equivalent to "polarization state" in the figure) related to the ferroelectric capacitor C11. (Represented by "charge"). In FIG. 1, the state in which the remanent polarization Z1 is generated is referred to as a first polarization state P1 (corresponding to the memory content "H" which is the first memory content), and the state in which the remanent polarization Z2 is generated is the second polarization. State P
2 (corresponding to the storage content “L” as the second storage content).
【００３８】図３に示す負荷用コンデンサＣbの静電容
量は、図１に基づいて以下のようにして決定する。すな
わち、後述する第１の再書込電圧Ｖrw1に対応する分極
状態Ｐ６を示す点を通る分極状態平行線が後述する読出
用電圧Ｖpを示す電圧平行線と交わる点Ｑ１と、該履歴
曲線上で第１の分極状態Ｐ１を示す点とを結ぶ直線の傾
きに対応する静電容量を負荷用コンデンサＣbの静電容
量とする。The capacitance of the load capacitor Cb shown in FIG. 3 is determined as follows based on FIG. That is, a point Q1 at which a parallel line of polarization states passing through a point indicating the polarization state P6 corresponding to the first rewriting voltage Vrw1 described later intersects with a voltage parallel line indicating the reading voltage Vp described later, and on the history curve. The capacitance corresponding to the inclination of the straight line connecting the point indicating the first polarization state P1 is the capacitance of the load capacitor Cb.
【００３９】このような静電容量を持つ負荷用コンデン
サＣbを用いれば、後述するように、記憶内容”Ｈ”を
高速で読み出す場合、残留分極の変動がほとんどなく、
寿命の低下を防止することができる。If the load capacitor Cb having such an electrostatic capacity is used, as will be described later, when the stored content "H" is read at high speed, there is almost no fluctuation in the residual polarization,
It is possible to prevent a decrease in life.
【００４０】図３に示す強誘電体コンデンサＣ１１の履
歴特性Ｈを図４に示す。強誘電体コンデンサＣ１１の履
歴特性Ｈは、履歴特性を有する強誘電体項Ｈfと履歴特
性を有しない常誘電体項Ｈpとの合成として表わすこと
ができると考えられている。第１の再書込電圧Ｖrw1に
より満充電された状態Ｐ６における強誘電体項Ｈfに基
づく分極状態Ｒ６と、第１の分極状態Ｐ１における強誘
電体項Ｈfに基づく分極状態Ｒ１とが、ほぼ等しくなる
ように、強誘電体コンデンサＣ１１の履歴特性を定めて
いる。つまり、受電感度の高い（強誘電体項Ｈfの立上
がりの急峻な）強誘電体コンデンサＣ１１を用いてい
る。The hysteresis characteristic H of the ferroelectric capacitor C11 shown in FIG. 3 is shown in FIG. It is considered that the hysteresis characteristic H of the ferroelectric capacitor C11 can be expressed as a combination of a ferroelectric term Hf having a hysteresis characteristic and a paraelectric term Hp having no hysteresis characteristic. The polarization state R6 based on the ferroelectric term Hf in the state P6 fully charged by the first rewriting voltage Vrw1 and the polarization state R1 based on the ferroelectric term Hf in the first polarization state P1 are substantially equal. Therefore, the hysteresis characteristic of the ferroelectric capacitor C11 is determined. That is, the ferroelectric capacitor C11 having a high power receiving sensitivity (a steep rise of the ferroelectric term Hf) is used.
【００４１】このような履歴特性を有する強誘電体コン
デンサＣ１１を用いれば、後述するように、記憶内容”
Ｈ”を高速で読み出す場合、強誘電体項Ｈfに基づく分
極状態の変動がほとんどなく、寿命の低下を防止するこ
とができる。If the ferroelectric capacitor C11 having such a hysteresis characteristic is used, as will be described later, the stored contents "
When H ″ is read at a high speed, there is almost no change in the polarization state based on the ferroelectric term Hf, and it is possible to prevent the life from decreasing.
【００４２】なお、図５に示すような受電感度の低い強
誘電体コンデンサを用いると、第１の再書込電圧Ｖrw1
により満充電された状態Ｐ６における強誘電体項Ｈfに
基づく分極状態Ｒ６と、第１の分極状態Ｐ１における強
誘電体項Ｈfに基づく分極状態Ｒ１とが、大きく異なる
（図中”ｄ”で示す）。したがって、このような履歴特
性を有する強誘電体コンデンサを用いれば、記憶内容”
Ｈ”を高速で読み出す場合、強誘電体項Ｈfに基づく分
極状態の変動が大きく、寿命の低下を招くこととなる。When a ferroelectric capacitor having a low power receiving sensitivity as shown in FIG. 5 is used, the first rewriting voltage Vrw1
The polarization state R6 based on the ferroelectric term Hf in the fully charged state P6 and the polarization state R1 based on the ferroelectric term Hf in the first polarization state P1 are significantly different (indicated by "d" in the figure). ). Therefore, if a ferroelectric capacitor having such a hysteresis characteristic is used, the stored contents will be "
When H ″ is read out at a high speed, the polarization state varies greatly due to the ferroelectric term Hf, which leads to a reduction in life.
【００４３】したがって、第１の分極状態Ｐ１における
強誘電体項Ｈfに基づく分極状態Ｒ１が、第１の再書込
電圧Ｖrw1により満充電された状態Ｐ６における強誘電
体項Ｈfに基づく分極状態Ｒ６の少なくとも８０％程度
以上であることが好ましい。Therefore, the polarization state R1 based on the ferroelectric term Hf in the first polarization state P1 is the polarization state R6 based on the ferroelectric term Hf in the state P6 fully charged by the first rewriting voltage Vrw1. Is preferably at least about 80% or more.
【００４４】つぎに、強誘電体メモリ１０の記憶内容を
読み出す場合の動作について説明する。例えばメモリセ
ルＭ１１の記憶内容を読み出す場合には、図２に示すア
ドレスバッファ１８に、該当アドレスを入力する。これ
により、行を選択する行デコーダ２０および列を選択す
る列デコーダ２２を介してメモリセルＭ１１が選択され
ることになる。Next, the operation for reading the stored contents of the ferroelectric memory 10 will be described. For example, when reading the storage content of the memory cell M11, the corresponding address is input to the address buffer 18 shown in FIG. Thereby, the memory cell M11 is selected via the row decoder 20 for selecting a row and the column decoder 22 for selecting a column.
【００４５】図６に、記憶内容”Ｈ”を読出す場合の各
信号線等の状態を表わすタイミングチャートを示す。図
６、図２を参照しつつ、図１、図３に基づいて記憶内
容”Ｈ”を読出す場合の動作を説明する。まず、強誘電
体コンデンサＣ１１が後述する第１の再書込電圧Ｖrw1
により満充電された分極状態Ｐ６において読み出しを行
なう場合（高速読み出し）について説明する。FIG. 6 is a timing chart showing the state of each signal line and the like when the stored content "H" is read. The operation for reading the stored content "H" will be described with reference to FIGS. 1 and 3 while referring to FIGS. First, the ferroelectric capacitor C11 causes the first rewrite voltage Vrw1 to be described later.
A case (reading at high speed) in the fully charged polarization state P6 will be described.
【００４６】まず、図３に示すビットライン／ＢＬ１
を”Ｌ”とすることにより、負荷用コンデンサＣｂを放
電させ（図６（ａ）参照）、その後、ビットラインＢＬ
１をフローティング状態にする（図６（ｂ）参照）。First, the bit line / BL1 shown in FIG.
Is set to "L" to discharge the load capacitor Cb (see FIG. 6A), and then the bit line BL
1 is put in a floating state (see FIG. 6B).
【００４７】つぎに、ワードラインＷＬ１を”Ｈ”とす
ることにより、選択トランジスタＴＲ１１をＯＮ状態と
し（図６（ｃ）参照）、その後、基準セル駆動回路１２
（図２参照）からの出力にしたがってプレートラインＰ
Ｌ１を”Ｈ”にする（図６（ｄ）参照）。Next, the word line WL1 is set to "H" to turn on the selection transistor TR11 (see FIG. 6C), and then the reference cell drive circuit 12 is turned on.
(See FIG. 2) According to the output from the plate line P
L1 is set to "H" (see FIG. 6 (d)).
【００４８】プレートラインＰＬ１を”Ｈ”にすること
により、直列に電気的に接続された強誘電体コンデンサ
Ｃ１１および負荷用コンデンサＣｂの両端に、読出し用
電圧Ｖｐが印加されることになる。これにより、図１に
示すように、強誘電体コンデンサＣ１１の両端には、読
出し用電圧Ｖｐに基づく分圧Ｖ３が生ずる。図式解法に
よれば、分圧Ｖ３は第１の分極状態Ｐ１における強誘電
体コンデンサＣ１１の電圧として与えられる。すなわ
ち、 Ｖ３＝０ となる。したがって、グランドを基準としたビットライ
ン／ＢＬ１の電位は図６（ｅ）に示す値となる。By setting the plate line PL1 to "H", the read voltage Vp is applied to both ends of the ferroelectric capacitor C11 and the load capacitor Cb which are electrically connected in series. As a result, as shown in FIG. 1, a divided voltage V3 based on the read voltage Vp is generated across the ferroelectric capacitor C11. According to the graphical solution, the partial voltage V3 is given as the voltage of the ferroelectric capacitor C11 in the first polarization state P1. That is, V3 = 0. Therefore, the potential of the bit line / BL1 with reference to the ground has the value shown in FIG. 6 (e).
【００４９】つぎに、センスアンプＡＭＰ１を動作させ
る（図６（ｆ）参照）。センスアンプＡＭＰ１は、ビッ
トラインＢＬ１を介して基準セルプリセット回路部１６
（図２参照）から与えられ、図１に示される基準電圧Ｖ
ref（しきい値電圧）と強誘電体コンデンサＣ１１の分
圧Ｖ３とを比較し（実際には、図１に示す読出し用電圧
Ｖｐを基準としたときの、基準電圧Ｖrefの電位と分圧
Ｖ３の電位を比較する）、分圧Ｖ３の方が高ければ、記
憶内容は”Ｈ”であると判定し、ビットライン／ＢＬ１
の電位を”Ｈ”にする（図６（ｇ）参照）。このとき、
強誘電体コンデンサＣ１１の分極状態は、図１に示す第
１の分極状態Ｐ１のままである。なお、基準電圧Ｖref
の値は、後述する分圧Ｖ１と分圧Ｖ２の中間の値となる
ように設定している。Next, the sense amplifier AMP1 is operated (see FIG. 6 (f)). The sense amplifier AMP1 is connected to the reference cell preset circuit 16 via the bit line BL1.
(See FIG. 2) and shown in FIG.
The ref (threshold voltage) is compared with the partial voltage V3 of the ferroelectric capacitor C11 (actually, the potential of the reference voltage Vref and the partial voltage V3 when the read voltage Vp shown in FIG. 1 is used as a reference. If the divided voltage V3 is higher, it is determined that the stored content is "H", and the bit line / BL1
The potential of is set to "H" (see FIG. 6 (g)). At this time,
The polarization state of the ferroelectric capacitor C11 remains the first polarization state P1 shown in FIG. The reference voltage Vref
The value of is set to an intermediate value between the partial pressure V1 and the partial pressure V2 described later.
【００５０】つぎに、基準セル駆動回路１２（図２参
照）からの出力にしたがってプレートラインＰＬ１を”
Ｌ”にする（図６（ｈ）参照）。Then, the plate line PL1 is set in accordance with the output from the reference cell drive circuit 12 (see FIG. 2).
L "(see FIG. 6 (h)).
【００５１】プレートラインＰＬ１を”Ｌ”にすること
により、プレートラインＰＬ１と”Ｈ”に維持されたビ
ットライン／ＢＬ１との間には電位差が生ずることとな
る。この電位差が、図１に示す第１の再書込電圧Ｖrw1
であり、強誘電体コンデンサＣ１１の両端に印加され
る。強誘電体コンデンサＣ１１は、第１の再書込電圧Ｖ
rw1を印加され、図１に示す分極状態Ｐ６となる。この
状態が満充電状態である。By setting the plate line PL1 to "L", a potential difference is generated between the plate line PL1 and the bit line / BL1 maintained at "H". This potential difference corresponds to the first rewrite voltage Vrw1 shown in FIG.
Is applied to both ends of the ferroelectric capacitor C11. The ferroelectric capacitor C11 has a first rewriting voltage V
rw1 is applied, and the polarization state P6 shown in FIG. 1 is obtained. This state is a fully charged state.
【００５２】つぎに、強誘電体コンデンサＣ１１が第１
の再書込電圧Ｖrw1により満充電された状態で、ワード
ラインＷＬ１を”Ｌ”に落とす（図６（ｉ）参照）こと
により、選択トランジスタＴＲ１１をＯＦＦとし、強誘
電体コンデンサＣ１１をフローティング状態とする。Next, the ferroelectric capacitor C11 is the first
When the word line WL1 is dropped to "L" in a state where it is fully charged by the rewriting voltage Vrw1 (see FIG. 6 (i)), the selection transistor TR11 is turned off and the ferroelectric capacitor C11 is put in a floating state. To do.
【００５３】つぎに、列デコーダ２２の出力線Ｂ１（図
２参照）を立ち上げる（図６（ｊ）参照）ことにより、
ビットライン／ＢＬ１の電位”Ｈ”（図６（ｋ）参照）
を、出力バッファ２４に取込む（図６（ｌ）参照）。そ
の後、センスアンプＡＭＰ１をＯＦＦにする（図６
（ｍ）参照）ことにより、再びビットライン／ＢＬ１を
フローティング状態とする（図６（ｎ）参照）。最後
に、列デコーダ２２の出力線Ｂ１を”Ｌ”に戻し、読出
処理を終了する。Next, by raising the output line B1 (see FIG. 2) of the column decoder 22 (see FIG. 6 (j)),
The potential “H” of the bit line / BL1 (see FIG. 6 (k))
Is taken into the output buffer 24 (see FIG. 6 (l)). Thereafter, the sense amplifier AMP1 is turned off (see FIG. 6).
(M), thereby bringing the bit line / BL1 into a floating state again (see FIG. 6 (n)). Finally, the output line B1 of the column decoder 22 is returned to "L", and the reading process ends.
【００５４】このように、高速読み出しの場合、すなわ
ち、強誘電体コンデンサＣ１１が第１の再書込電圧Ｖrw
1により満充電されたあと放電される前に次の読み出し
が行なわれるような短サイクルの読み出しの場合には、
上述のように、一連の読み出し処理の過程において、強
誘電体コンデンサＣ１１の分極状態は、図１に示すよう
に、Ｐ６〜Ｐ１〜Ｐ６と変化するのみである。As described above, in the case of high-speed reading, that is, the ferroelectric capacitor C11 is the first rewrite voltage Vrw.
In the case of a short cycle read such that the next read is performed after being fully charged by 1 and before being discharged,
As described above, the polarization state of the ferroelectric capacitor C11 only changes to P6 to P1 to P6 as shown in FIG. 1 during the series of read processing.
【００５５】このため、強誘電体コンデンサＣ１１の残
留分極は、第１の分極状態Ｐ１のまま変動することはな
い。したがって、この実施形態によれば、高速読出時に
おける、残留分極の変動にともなう強誘電体コンデンサ
Ｃ１１の寿命の低下はない。Therefore, the remanent polarization of the ferroelectric capacitor C11 does not change as it is in the first polarization state P1. Therefore, according to this embodiment, there is no reduction in the life of the ferroelectric capacitor C11 due to the fluctuation of the residual polarization during high-speed reading.
【００５６】また、図４に示すように、強誘電体コンデ
ンサＣ１１の分極状態がＰ６〜Ｐ１〜Ｐ６と変化する過
程で、強誘電体項Ｈfに基づく分極状態の変動は、ほと
んどない。したがって、この実施形態によれば、高速読
出時における、強誘電体項Ｈfに基づく分極状態の変動
にともなう強誘電体コンデンサＣ１１の寿命の低下も、
ほとんどない。Further, as shown in FIG. 4, in the process in which the polarization state of the ferroelectric capacitor C11 changes from P6 to P1 to P6, there is almost no change in the polarization state based on the ferroelectric term Hf. Therefore, according to this embodiment, the reduction in the life of the ferroelectric capacitor C11 due to the change in the polarization state based on the ferroelectric term Hf at the time of high-speed reading,
rare.
【００５７】つぎに、長サイクルの読み出し、すなわ
ち、強誘電体コンデンサＣ１１の常誘電体項Ｈp（図４
参照）が全て放電された状態、つまり図１における第１
の分極状態Ｐ１において読み出しが行なわれる場合（低
速読み出しの場合）の動作について説明する。Next, long-cycle reading is performed, that is, the paraelectric term Hp of the ferroelectric capacitor C11 (see FIG. 4).
(Refer to FIG. 1), that is, the first state in FIG.
The operation when reading is performed in the polarization state P1 of (1) (when reading at low speed) will be described.
【００５８】この実施形態の強誘電体メモリ１０は、高
速読み出しか低速読み出しかを区別することなく、全く
同一の処理手順で読み出しを行なう。したがって、低速
読み出しの動作は、高速読み出しの動作と同様に行なわ
れる。ただし、図１に示すように、低速読み出しの場合
は、読み出し時の分極状態が第１の分極状態Ｐ１である
点で、読み出し時の分極状態がＰ６である高速読み出し
の場合と異なる。In the ferroelectric memory 10 of this embodiment, reading is performed in exactly the same processing procedure without distinguishing between high speed reading and low speed reading. Therefore, the low speed read operation is performed similarly to the high speed read operation. However, as shown in FIG. 1, the low-speed read is different from the high-speed read in which the polarization state at the time of reading is P6 in that the polarization state at the time of reading is the first polarization state P1.
【００５９】したがって、低速読み出しの場合には、図
１に示す読出用電圧Ｖpが印加された場合、強誘電体コ
ンデンサＣ１１は、分極状態Ｐ４を呈する。したがっ
て、強誘電体コンデンサＣ１１に生ずる分圧はＶ１を示
す。なお、このとき、グランドを基準としたビットライ
ン／ＢＬ１の電位は図６（ｅ´）に示す値となる。Therefore, in the case of low speed reading, the ferroelectric capacitor C11 exhibits the polarization state P4 when the reading voltage Vp shown in FIG. 1 is applied. Therefore, the partial pressure generated in the ferroelectric capacitor C11 indicates V1. At this time, the potential of the bit line / BL1 with reference to the ground has the value shown in FIG. 6 (e ').
【００６０】しかし、前述のように、基準電圧Ｖrefは
Ｖ１より低い値に設定されているため、センスアンプＡ
ＭＰ１は、高速読み出しの場合同様、記憶内容は”Ｈ”
であると判定し、ビットライン／ＢＬ１の電位を”Ｈ”
にする（図６（ｇ）参照）。なお、このとき、強誘電体
コンデンサＣ１１は、図１に示すように、分極状態Ｐ５
を呈する。However, as described above, since the reference voltage Vref is set to a value lower than V1, the sense amplifier A
MP1 stores "H" as in the case of high-speed reading
It is determined that the bit line / BL1 potential is "H"
(See FIG. 6 (g)). At this time, the ferroelectric capacitor C11 has a polarization state P5 as shown in FIG.
Present.
【００６１】この後、強誘電体コンデンサＣ１１の両端
に第１の再書込電圧Ｖrw1を印加する（図６（ｈ）参
照）ことにより再書き込みを行なう。再書き込みによ
り、強誘電体コンデンサＣ１１は分極状態Ｐ６を呈す
る。読み出し処理の終了後、時間の経過とともに、強誘
電体コンデンサＣ１１の常誘電体項Ｈp（図４参照）に
基づく電荷が全て放電され、図１における第１の分極状
態Ｐ１に戻る。After that, rewriting is performed by applying the first rewriting voltage Vrw1 to both ends of the ferroelectric capacitor C11 (see FIG. 6 (h)). By rewriting, the ferroelectric capacitor C11 exhibits the polarization state P6. After the end of the reading process, with time, all the electric charge based on the paraelectric term Hp (see FIG. 4) of the ferroelectric capacitor C11 is discharged, and the state returns to the first polarization state P1 in FIG.
【００６２】したがって、低速読み出し時においては、
残留分極がＰ１〜Ｐ５〜Ｐ１と変動し、図４に示すよう
に、強誘電体コンデンサＣ１１の分極状態がＰ１〜Ｐ４
と変化する過程で、強誘電体項Ｈfに基づく分極状態も
Ｒ１〜Ｒ４と変動する。このため、記憶内容”Ｈ”を低
速で読み出す場合には、強誘電体コンデンサＣ１１の寿
命の低下をきたす。Therefore, during low speed reading,
The remanent polarization varies from P1 to P5 to P1, and the polarization state of the ferroelectric capacitor C11 is P1 to P4 as shown in FIG.
In the process of changing to, the polarization state based on the ferroelectric term Hf also changes to R1 to R4. Therefore, when the stored content "H" is read out at a low speed, the life of the ferroelectric capacitor C11 is shortened.
【００６３】しかしながら、低速で読み出す場合には、
単位時間あたりの読出回数が少ないため、単位時間あた
りの寿命の低下量が小さく、問題とならない。However, when reading at a low speed,
Since the number of times of reading per unit time is small, the amount of decrease in the life per unit time is small, which is not a problem.
【００６４】つぎに、記憶内容”Ｌ”を読み出す場合の
動作を説明する。図７に、記憶内容”Ｌ”を読出す場合
の各信号線等の状態を表わすタイミングチャートを示
す。図６および図７に示すように、この実施形態の強誘
電体メモリ１０は、記憶内容”Ｈ”の読み出しか記憶内
容”Ｌ”の読み出しかを区別することなく、全く同一の
処理手順で読み出しを行なうよう構成されている。Next, the operation for reading the stored content "L" will be described. FIG. 7 is a timing chart showing the state of each signal line and the like when reading the stored content "L". As shown in FIGS. 6 and 7, the ferroelectric memory 10 according to the present embodiment reads out data in exactly the same processing procedure without distinguishing between reading out the storage content “H” and reading out the storage content “L”. Is performed.
【００６５】したがって、記憶内容”Ｌ”の読み出しの
動作は、記憶内容”Ｈ”の読み出しの動作と同様に行な
われる。ただし、図１に示すように、記憶内容”Ｌ”の
読み出しの場合は、読み出し時の分極状態が第２の分極
状態Ｐ２である点で、記憶内容”Ｈ”の読み出しの場合
と異なる。また、記憶内容”Ｌ”を読み出す場合は、高
速読み出しであっても低速読み出しであっても、読み出
し時の分極状態が常に第２の分極状態Ｐ２となるよう構
成されている点で、上述の記憶内容”Ｈ”を読み出す場
合と異なる。Therefore, the read operation of the stored content "L" is performed in the same manner as the read operation of the stored content "H". However, as shown in FIG. 1, in the case of reading the stored content “L”, the read state is different from the case of reading the stored content “H” in that the polarization state at the time of reading is the second polarization state P2. Further, when the stored content “L” is read out, the polarization state at the time of reading is always the second polarization state P2 regardless of whether it is high-speed reading or low-speed reading. This is different from the case of reading the stored content "H".
【００６６】記憶内容”Ｌ”を読み出す場合において
は、図１に示す読出用電圧Ｖpが印加された場合、強誘
電体コンデンサＣ１１は、分極状態Ｐ３を呈する。した
がって、強誘電体コンデンサＣ１１に生ずる分圧はＶ２
を示す。なお、このとき、グランドを基準としたビット
ライン／ＢＬ１の電位は図７（ａ）に示す値となる。In reading the stored content "L", when the reading voltage Vp shown in FIG. 1 is applied, the ferroelectric capacitor C11 exhibits the polarization state P3. Therefore, the partial pressure generated in the ferroelectric capacitor C11 is V2.
Is shown. At this time, the potential of the bit line / BL1 with reference to the ground has the value shown in FIG.
【００６７】前述のように、基準電圧ＶrefはＶ２より
高い値に設定されているため、センスアンプＡＭＰ１
は、記憶内容は”Ｌ”であると判定し、ビットライン／
ＢＬ１の電位を”Ｌ”にする（図７（ｂ）参照）。As described above, since the reference voltage Vref is set to a value higher than V2, the sense amplifier AMP1
Determines that the stored content is "L", and the bit line /
The potential of BL1 is set to "L" (see FIG. 7B).
【００６８】ビットライン／ＢＬ１の電位を”Ｌ”にす
ることにより、ビットライン／ＢＬ１と”Ｈ”に維持さ
れたプレートラインＰＬ１との間には電位差が生ずるこ
ととなる。この電位差が、図１に示す第２の再書込電圧
Ｖrw2（読出用電圧Ｖpに等しい）であり、強誘電体コン
デンサＣ１１の両端に印加される。強誘電体コンデンサ
Ｃ１１は、第２の再書込電圧Ｖrw2を印加され、図１に
示す分極状態Ｐ７となる。By setting the potential of the bit line / BL1 to "L", a potential difference is generated between the bit line / BL1 and the plate line PL1 maintained at "H". This potential difference is the second rewrite voltage Vrw2 (equal to the read voltage Vp) shown in FIG. 1 and is applied to both ends of the ferroelectric capacitor C11. The second rewrite voltage Vrw2 is applied to the ferroelectric capacitor C11, and the ferroelectric capacitor C11 enters the polarization state P7 shown in FIG.
【００６９】この後、プレートラインＰＬ１を”Ｌ”に
する（図７（ｃ）参照）。ことにより、強誘電体コンデ
ンサＣ１１の両端にかかる電圧を強制的に０Ｖとする。
これにより、強誘電体コンデンサＣ１１の常誘電体項Ｈ
p（図４参照）に基づく電荷が全て強制的に放電され、
図１における第２の分極状態Ｐ２に戻る。After that, the plate line PL1 is set to "L" (see FIG. 7C). This forcibly sets the voltage applied to both ends of the ferroelectric capacitor C11 to 0V.
Accordingly, the paraelectric term H of the ferroelectric capacitor C11 is
All charges based on p (see Figure 4) are forcibly discharged,
The state returns to the second polarization state P2 in FIG.
【００７０】したがって、記憶内容”Ｌ”の読み出し時
においては、一連の読み出し処理の過程において、強誘
電体コンデンサＣ１１の分極状態は、図１に示すよう
に、Ｐ２〜Ｐ３〜Ｐ７〜Ｐ２と変化するのみである。Therefore, when the memory content "L" is read, the polarization state of the ferroelectric capacitor C11 changes to P2 to P3 to P7 to P2 as shown in FIG. 1 in the course of a series of read processing. Only to do.
【００７１】このため、強誘電体コンデンサＣ１１の残
留分極は、第２の分極状態Ｐ２のまま変動することはな
い。したがって、この実施形態によれば、記憶内容”
Ｌ”の読み出し時における、残留分極の変動にともなう
強誘電体コンデンサＣ１１の寿命の低下はない。Therefore, the remanent polarization of the ferroelectric capacitor C11 does not change as it is in the second polarization state P2. Therefore, according to this embodiment, the stored content "
There is no decrease in the life of the ferroelectric capacitor C11 due to the fluctuation of the remanent polarization during the reading of L ″.
【００７２】また、図４に示すように、強誘電体コンデ
ンサＣ１１の分極状態がＰ２〜Ｐ３〜Ｐ７〜Ｐ２と変化
する過程で、強誘電体項Ｈfに基づく分極状態の変動
は、ほとんどない。したがって、この実施形態によれ
ば、記憶内容”Ｌ”の読み出し時における、強誘電体項
Ｈfに基づく分極状態の変動にともなう強誘電体コンデ
ンサＣ１１の寿命の低下も、ほとんどない。Further, as shown in FIG. 4, in the process in which the polarization state of the ferroelectric capacitor C11 changes from P2 to P3 to P7 to P2, there is almost no change in the polarization state based on the ferroelectric term Hf. Therefore, according to this embodiment, there is almost no reduction in the life of the ferroelectric capacitor C11 due to the change in the polarization state based on the ferroelectric term Hf when the stored content "L" is read.
【００７３】このように、この実施形態によれば、強誘
電体コンデンサＣ１１の寿命の低下が生ずるのは、記憶
内容”Ｈ”を低速で読み出す場合のみである一方、上述
のように、低速で読み出す場合には、単位時間あたりの
寿命の低下量が少ないため、実用上問題となることはな
い。また、読出サイクルの長短、記憶内容のいかんを区
別することなく、同一の処理手順により読み出しを行な
うことができる。As described above, according to this embodiment, the life of the ferroelectric capacitor C11 is shortened only when the stored content "H" is read out at a low speed. In the case of reading, since there is little decrease in the life per unit time, there is no practical problem. Further, reading can be performed by the same processing procedure without distinguishing between the length of the reading cycle and the stored content.
【００７４】なお、上述の実施形態においては、負荷用
コンデンサＣｂとしてビットラインの寄生容量を用いた
が、負荷用コンデンサＣｂとして、別途コンデンサを設
けることもできる。また、負荷用コンデンサＣｂとして
常誘電体コンデンサを用いたが、負荷用コンデンサＣｂ
として常誘電体コンデンサ以外のコンデンサを用いるこ
ともできる。Although the parasitic capacitance of the bit line is used as the load capacitor Cb in the above embodiment, a separate capacitor may be provided as the load capacitor Cb. Although a paraelectric capacitor was used as the load capacitor Cb, the load capacitor Cb
A capacitor other than a paraelectric capacitor can also be used.
【００７５】また、第１の再書込電圧Ｖrw1により強誘
電体コンデンサＣ１１が満充電された分極状態における
読み出しの際、強誘電体コンデンサＣ１１の両端に発生
する電圧がほぼ零になるよう、負荷用コンデンサＣｂの
容量を定めたが、強誘電体コンデンサＣ１１の両端に発
生する電圧が第１の再書込電圧Ｖrw1と同一の極性にな
るよう、負荷用コンデンサＣｂの容量を定めることもで
きる。また、負荷用コンデンサＣｂの容量は従来通りの
ものを用い、読出用電圧Ｖp、第１の再書込電圧Ｖref、
強誘電体コンデンサの履歴特性のうち１以上の要素を調
整することもできる。さらに、負荷用コンデンサＣｂの
容量とともに上記１以上の要素を調整することもでき
る。When the ferroelectric capacitor C11 is fully charged by the first rewrite voltage Vrw1 in a polarized state for reading, the load generated so that the voltage generated across the ferroelectric capacitor C11 becomes substantially zero. Although the capacitance of the load capacitor Cb is determined, the capacitance of the load capacitor Cb can be determined so that the voltage generated across the ferroelectric capacitor C11 has the same polarity as the first rewrite voltage Vrw1. The capacity of the load capacitor Cb is the same as the conventional one, and the read voltage Vp, the first rewrite voltage Vref,
One or more of the hysteresis characteristics of the ferroelectric capacitor can be adjusted. Further, it is possible to adjust the above-mentioned one or more elements together with the capacity of the load capacitor Cb.
【００７６】また、読出用電圧Ｖpと第２の再書込電圧
Ｖrw2とを同一の値としたが、読出用電圧Ｖpと第２の再
書込電圧Ｖrw2とは、必ずしも同一の値とする必要はな
い。Although the read voltage Vp and the second rewrite voltage Vrw2 have the same value, the read voltage Vp and the second rewrite voltage Vrw2 need not necessarily have the same value. There is no.
【００７７】また、第１の再書込電圧Ｖrw1により満充
電された状態Ｐ６における強誘電体項Ｈfに基づく分極
状態Ｒ６と、第１の分極状態Ｐ１における強誘電体項Ｈ
fに基づく分極状態Ｒ１とが、ほぼ等しくなるよう、強
誘電体コンデンサＣ１１の履歴特性を定めたが、強誘電
体コンデンサＣ１１の履歴特性は、必ずしもこのような
ものである必要はない。Further, the polarization state R6 based on the ferroelectric term Hf in the state P6 fully charged by the first rewriting voltage Vrw1 and the ferroelectric term H in the first polarization state P1.
Although the hysteresis characteristic of the ferroelectric capacitor C11 is set so that the polarization state R1 based on f is almost equal, the hysteresis characteristic of the ferroelectric capacitor C11 does not necessarily have to be such a characteristic.
【００７８】また、強誘電体メモリ１０の読出処理の手
順は、図６および図７に示すタイミングチャートに限定
されるものではない。さらに、この発明は図２に示す回
路構成を有する強誘電体メモリ１０に限定されるもので
はない。The procedure of the reading process of the ferroelectric memory 10 is not limited to the timing charts shown in FIGS. 6 and 7. Further, the present invention is not limited to the ferroelectric memory 10 having the circuit configuration shown in FIG.
【図１】この発明の一実施形態による強誘電体記憶装置
である強誘電体メモリに用いられる強誘電体コンデンサ
の動作状態を説明するための図面である。FIG. 1 is a diagram for explaining an operating state of a ferroelectric capacitor used in a ferroelectric memory that is a ferroelectric memory device according to an embodiment of the present invention.
【図２】この発明の一実施形態による強誘電体メモリの
回路構成の一部を示す図面である。FIG. 2 is a diagram showing a part of a circuit configuration of a ferroelectric memory according to an embodiment of the present invention.
【図３】この発明の一実施形態による強誘電体メモリの
回路構成のうち、メモリセル近傍を拡大した図面であ
る。FIG. 3 is an enlarged view of the vicinity of a memory cell in the circuit configuration of the ferroelectric memory according to the embodiment of the present invention.
【図４】この発明の一実施形態による強誘電体メモリに
用いられる強誘電体コンデンサの履歴特性を示す図面で
ある。FIG. 4 is a diagram showing hysteresis characteristics of a ferroelectric capacitor used in a ferroelectric memory according to an embodiment of the present invention.
【図５】この発明の一実施形態による強誘電体メモリに
用いられる強誘電体コンデンサの履歴特性を説明するた
めの図面である。FIG. 5 is a diagram for explaining hysteresis characteristics of a ferroelectric capacitor used in a ferroelectric memory according to an embodiment of the present invention.
【図６】この発明の一実施形態による強誘電体メモリに
おける記憶内容”Ｈ”の読出手順を説明するためのタイ
ミングチャートである。FIG. 6 is a timing chart for explaining a procedure for reading the stored content “H” in the ferroelectric memory according to the embodiment of the present invention.
【図７】この発明の一実施形態による強誘電体メモリに
おける記憶内容”Ｌ”の読出手順を説明するためのタイ
ミングチャートである。FIG. 7 is a timing chart for explaining a procedure for reading the stored content “L” in the ferroelectric memory according to the embodiment of the present invention.
【図８】従来の強誘電体メモリの回路構成の一部を示す
図面である。FIG. 8 is a diagram showing a part of a circuit configuration of a conventional ferroelectric memory.
【図９】従来の強誘電体メモリに用いられる強誘電体コ
ンデンサの動作状態を説明するための図面である。FIG. 9 is a diagram for explaining an operating state of a ferroelectric capacitor used in a conventional ferroelectric memory.
Ｃ１１・・・・・・・強誘電体コンデンサ Ｃb・・・・・・・・負荷用コンデンサ Ｖrw1・・・・・・・第１の再書込電圧 Ｐ６・・・・・・・・第１の再書込電圧に対応する分極
状態 Ｖp・・・・・・・・読出用電圧 Ｐ１・・・・・・・・第１の分極状態C11 ... Ferroelectric capacitor Cb ... Load capacitor Vrw1 ... First rewrite voltage P6 ... First State Corresponding to Rewriting Voltage of Vp .... Reading Voltage P1 ..... First Polarization State
【手続補正書】[Procedure amendment]
【提出日】平成８年１月２４日[Submission date] January 24, 1996
【手続補正１】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図１[Correction target item name] Fig. 1
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図１】 FIG.
【手続補正２】[Procedure amendment 2]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図４[Correction target item name] Fig. 4
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図４】 FIG. 4
【手続補正３】[Procedure 3]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図５[Correction target item name] Fig. 5
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図５】 [Figure 5]
【手続補正４】[Procedure amendment 4]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】図９[Correction target item name] Figure 9
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図９】 FIG. 9
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 6 Identification number Agency reference number FI Technical indication location H01L 21/8247 29/788 29/792
Claims (7)
性に基づいて、電圧を零としたとき第１の分極状態を呈
する第１の記憶内容と第２の分極状態を呈する第２の記
憶内容とのうちいずれか一方の記憶内容を保持する強誘
電体コンデンサ、 を備えた強誘電体記憶装置において、 少なくとも記憶内容の読出時に、強誘電体コンデンサに
対し直列に電気的に接続される負荷用コンデンサ、 読出時に直列に電気的に接続された強誘電体コンデンサ
および負荷用コンデンサに対し、第１の分極状態を生じ
させる電圧と異なる極性の読出用電圧を印加する読出用
電圧印加手段、 読出用電圧が印加された状態において、強誘電体コンデ
ンサに発生する分圧に基づいて記憶内容を判定する記憶
内容判定手段、 記憶内容判定手段の判定した記憶内容に対応する分極状
態を回復するための再書込電圧を強誘電体コンデンサに
印加する再書込手段、 を備えるとともに、 第１の分極状態を回復するための第１の再書込電圧によ
り強誘電体コンデンサが満充電された分極状態における
読み出しの際、強誘電体コンデンサの両端に発生する電
圧がほぼ零または第１の再書込電圧と同一の極性になる
よう、読出用電圧、第１の再書込電圧、強誘電体コンデ
ンサの履歴特性および負荷用コンデンサの特性を定めた
こと、 を特徴とする強誘電体記憶装置。1. A first memory content that exhibits a first polarization state and a second polarization state that exhibits a second polarization state when the voltage is zero, based on a hysteresis characteristic that defines the relationship between the voltage and the polarization state. In a ferroelectric memory device including a ferroelectric capacitor that holds one of the stored contents and a stored content, at least at the time of reading the stored contents, it is electrically connected in series to the ferroelectric capacitor. A load capacitor, a ferroelectric capacitor and a load capacitor that are electrically connected in series at the time of reading, and a reading voltage applying unit that applies a reading voltage having a polarity different from the voltage that causes the first polarization state, A storage content determination unit that determines the storage content based on the partial voltage generated in the ferroelectric capacitor when the reading voltage is applied, and the storage content determination unit that determines the storage content Rewriting means for applying a rewriting voltage for recovering the polarization state to the ferroelectric capacitor, and the ferroelectric material by the first rewriting voltage for recovering the first polarization state. At the time of reading in the polarization state where the capacitor is fully charged, the reading voltage and the first reading voltage are set so that the voltage generated across the ferroelectric capacitor is substantially zero or has the same polarity as the first rewriting voltage. A ferroelectric memory device characterized in that the write voltage, the hysteresis characteristic of the ferroelectric capacitor and the characteristic of the load capacitor are defined.
れた分極状態における読み出しの際、強誘電体コンデン
サの両端に発生する電圧がほぼ零または第１の再書込電
圧と同一の極性になるよう、読出用電圧、第１の再書込
電圧、強誘電体コンデンサの履歴特性および負荷用コン
デンサの静電容量を定めたこと、 を特徴とする強誘電体記憶装置。2. The ferroelectric memory device according to claim 1, wherein a voltage generated at both ends of the ferroelectric capacitor during reading in a polarization state in which the ferroelectric capacitor is fully charged by the first rewriting voltage. The read voltage, the first rewrite voltage, the hysteresis characteristic of the ferroelectric capacitor, and the capacitance of the load capacitor are set so that the voltage is approximately zero or the same polarity as the first rewrite voltage. A ferroelectric memory device characterized by:
いて、 強誘電体コンデンサの履歴特性を、履歴特性を有する強
誘電体項と履歴特性を有しない常誘電体項との合成とし
て表わした場合、第１の再書込電圧により満充電された
状態における強誘電体項に基づく分極状態と、第１の分
極状態における強誘電体項に基づく分極状態とが、ほぼ
等しくなるよう、強誘電体コンデンサの履歴特性を定め
たこと、 を特徴とする強誘電体記憶装置。3. The ferroelectric memory device according to claim 1, wherein the hysteresis characteristic of the ferroelectric capacitor is expressed as a combination of a ferroelectric term having hysteresis characteristics and a paraelectric term having no hysteresis characteristics. In this case, the polarization state based on the ferroelectric term in the fully charged state by the first rewriting voltage and the polarization state based on the ferroelectric term in the first polarization state are substantially equal to each other. A ferroelectric memory device characterized in that the hysteresis characteristics of a dielectric capacitor are defined.
において、 記憶内容判定手段が判定した記憶内容が第１の記憶内容
である場合には、再書込手段が強誘電体コンデンサを第
１の再書込電圧により満充電状態とした後に、強誘電体
コンデンサをフローティング状態とし、 記憶内容が第２の記憶内容である場合には、再書込手段
が強誘電体コンデンサを第２の分極状態とした後に、強
誘電体コンデンサをフローティング状態とするよう構成
したこと、 を特徴とする強誘電体記憶装置。4. The ferroelectric memory device according to claim 1, 2 or 3, wherein when the memory content determined by the memory content determination means is the first memory content, the rewriting means is a ferroelectric capacitor. Is fully charged by the first rewriting voltage, and then the ferroelectric capacitor is set in a floating state, and when the stored content is the second stored content, the rewriting means sets the ferroelectric capacitor to the first 2. A ferroelectric memory device, wherein the ferroelectric capacitor is configured to be in a floating state after being set to the polarized state of 2.
装置において、 読出時に記憶内容を判定する基準となるしきい値電圧
を、第１の分極状態における読出時に強誘電体コンデン
サの両端に発生する電圧と第２の分極状態における読出
時に強誘電体コンデンサの両端に発生する電圧との間の
値としたこと、 を特徴とする強誘電体記憶装置。5. The ferroelectric memory device according to claim 1, 2, 3 or 4, wherein a threshold voltage serving as a reference for determining stored contents at the time of reading is a ferroelectric capacitor at the time of reading in a first polarization state. And a voltage generated between both ends of the ferroelectric capacitor and a voltage generated across the ferroelectric capacitor during reading in the second polarization state.
性に基づいて、電圧を零としたとき第１の分極状態を呈
する第１の記憶内容と第２の分極状態を呈する第２の記
憶内容とのうちいずれか一方の記憶内容を保持する強誘
電体コンデンサを用いた記憶方法において、 少なくとも記憶内容の読出時に、強誘電体コンデンサに
対し負荷用コンデンサを直列に電気的に接続し、 読出時に直列に電気的に接続された強誘電体コンデンサ
および負荷用コンデンサに対し、第１の分極状態を生じ
させる電圧と異なる極性の読出用電圧を印加し、 読出
用電圧が印加された状態において、強誘電体コンデンサ
に発生する分圧に基づいて記憶内容を判定し、 判定した記憶内容に対応する分極状態を回復するための
再書込電圧を強誘電体コンデンサに印加するよう構成す
るとともに、 第１の分極状態を回復するための第１の再書込電圧によ
り強誘電体コンデンサが満充電された分極状態における
読み出しの際、強誘電体コンデンサの両端に発生する電
圧がほぼ零または第１の再書込電圧と同一の極性になる
よう、読出用電圧、第１の再書込電圧、強誘電体コンデ
ンサの履歴特性および負荷用コンデンサの特性を定めた
こと、 を特徴とする強誘電体コンデンサを用いた記憶方法。6. A first memory content that exhibits a first polarization state and a second polarization state that exhibits a second polarization state when the voltage is zero, based on a hysteresis characteristic that defines the relationship between the voltage and the polarization state. In a storage method using a ferroelectric capacitor that holds one of the stored contents, a load capacitor is electrically connected in series to the ferroelectric capacitor at least when reading the stored contents, When a read voltage having a polarity different from the voltage that causes the first polarization state is applied to the ferroelectric capacitor and the load capacitor that are electrically connected in series at the time of read, and the read voltage is applied. , The stored content is judged based on the partial pressure generated in the ferroelectric capacitor, and the rewriting voltage for recovering the polarization state corresponding to the judged stored content is applied to the ferroelectric capacitor. With this configuration, the voltage generated across the ferroelectric capacitor during reading in the polarized state in which the ferroelectric capacitor is fully charged by the first rewriting voltage for recovering the first polarized state is The read voltage, the first rewrite voltage, the hysteresis characteristic of the ferroelectric capacitor, and the characteristic of the load capacitor are set so that the polarity is almost zero or the same polarity as the first rewrite voltage. And a storage method using a ferroelectric capacitor.
憶方法において、 負荷用コンデンサの静電容量を、強誘電体コンデンサの
履歴特性を示す履歴曲線上で第１の再書込電圧に対応す
る分極状態を示す点を通る分極状態平行線が読出用電圧
を示す電圧平行線と交わる点と該履歴曲線上で第１の分
極状態を示す点とを結ぶ直線の傾きに対応する静電容量
とほぼ同等かまたは該静電容量より小さくなるよう設定
したこと、 を特徴とする強誘電体コンデンサを用いた記憶方法。7. A storage method using a ferroelectric capacitor according to claim 6, wherein the capacitance of the load capacitor is set to a first rewriting voltage on a hysteresis curve showing hysteresis characteristics of the ferroelectric capacitor. An electrostatic charge corresponding to the slope of a straight line connecting a point where a parallel line of polarization states passing through a point indicating the corresponding polarization state intersects with a voltage parallel line indicating the reading voltage and a point indicating the first polarization state on the history curve. A storage method using a ferroelectric capacitor, characterized in that the capacitance is set to be substantially equal to or smaller than the capacitance.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29849195A JP3767702B2 (en) | 1995-11-16 | 1995-11-16 | Ferroelectric memory device and memory method using ferroelectric capacitor |
| US08/749,657 US5764561A (en) | 1995-11-16 | 1996-11-15 | Ferroelectric memory devices and method of using ferroelectric capacitors |
| KR1019960054687A KR100454789B1 (en) | 1995-11-16 | 1996-11-16 | Ferroelectric memory device and memory method using ferroelectric capacitor |
| US08/987,294 US5844831A (en) | 1995-11-16 | 1997-12-09 | Ferroelectric memory devices and methods of using ferroelectric capacitors |
| KR1020040038052A KR100679363B1 (en) | 1995-11-16 | 2004-05-28 | Ferroelectric memory device and method using a ferroelectric capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29849195A JP3767702B2 (en) | 1995-11-16 | 1995-11-16 | Ferroelectric memory device and memory method using ferroelectric capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09139090A true JPH09139090A (en) | 1997-05-27 |
| JP3767702B2 JP3767702B2 (en) | 2006-04-19 |
Family
ID=17860400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29849195A Expired - Fee Related JP3767702B2 (en) | 1995-11-16 | 1995-11-16 | Ferroelectric memory device and memory method using ferroelectric capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767702B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998056003A1 (en) * | 1997-06-05 | 1998-12-10 | Matsushita Electronics Corporation | Ferroelectric memory device and method for driving it |
| US6934179B2 (en) | 2004-01-09 | 2005-08-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and bit line capacitance adjusting method using the device |
| US7050338B2 (en) | 2003-11-06 | 2006-05-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having memory cells divided into groups |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342597A (en) * | 1993-04-09 | 1994-12-13 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
| JPH07147094A (en) * | 1993-06-24 | 1995-06-06 | Ramtron Internatl Corp | Ram detection configuration using ferroelectric containing bit-line capacity separation |
| JPH07244988A (en) * | 1994-03-07 | 1995-09-19 | Hitachi Ltd | Semiconductor storage device |
-
1995
- 1995-11-16 JP JP29849195A patent/JP3767702B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06342597A (en) * | 1993-04-09 | 1994-12-13 | Matsushita Electric Ind Co Ltd | Semiconductor memory device |
| JPH07147094A (en) * | 1993-06-24 | 1995-06-06 | Ramtron Internatl Corp | Ram detection configuration using ferroelectric containing bit-line capacity separation |
| JPH07244988A (en) * | 1994-03-07 | 1995-09-19 | Hitachi Ltd | Semiconductor storage device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998056003A1 (en) * | 1997-06-05 | 1998-12-10 | Matsushita Electronics Corporation | Ferroelectric memory device and method for driving it |
| US6118688A (en) * | 1997-06-05 | 2000-09-12 | Matsushita Electronics Corporation | Ferroelectric memory device and method for driving it |
| US7050338B2 (en) | 2003-11-06 | 2006-05-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device having memory cells divided into groups |
| US6934179B2 (en) | 2004-01-09 | 2005-08-23 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device and bit line capacitance adjusting method using the device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3767702B2 (en) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1182669B1 (en) | Non-volatile semiconductor memory device | |
| JP3039458B2 (en) | Non-volatile semiconductor memory | |
| EP0956561B1 (en) | Differential flash memory cell and method | |
| US6026024A (en) | Semiconductor memory device | |
| JP3191549B2 (en) | Semiconductor memory device | |
| KR100679363B1 (en) | Ferroelectric memory device and method using a ferroelectric capacitor | |
| WO2003088041A1 (en) | Methods for storing data in non-volatile memories | |
| JPH0664918B2 (en) | Semiconductor memory device having self-correction function | |
| EP0828256A2 (en) | Nonvolatile semiconductor memory device | |
| JPH06139786A (en) | Electrically erasable programmable rom | |
| US5546342A (en) | Semiconductor memory device including reverse and rewrite means | |
| JPH0683716A (en) | Electrically rewritable non-volatile memory | |
| US6046928A (en) | Non-volatile semiconductor memory device | |
| JPH09139090A (en) | Ferroelectrics storage device and storing method using ferroelectrics capacitor | |
| EP0388752B1 (en) | Reference cell for reading eeprom memory devices | |
| EP0430455B1 (en) | Nonvolatile memory device and operating method | |
| US6456098B1 (en) | Method of testing memory cells with a hysteresis curve | |
| JP3767703B2 (en) | Ferroelectric memory device and memory method using ferroelectric capacitor | |
| JP3770282B2 (en) | Ferroelectric memory device | |
| JPH08124378A (en) | Ferroelectric memory | |
| JP3933736B2 (en) | Semiconductor device provided with ferroelectric capacitor | |
| US6657881B1 (en) | Reconfiguring storage modes in a memory | |
| JP3767705B2 (en) | Ferroelectric memory device | |
| JP3219069B2 (en) | Nonvolatile semiconductor memory device | |
| JP3020297B2 (en) | Semiconductor memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050711 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060125 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |