JPH09121552A - Power supply apparatus - Google Patents

Power supply apparatus

Info

Publication number
JPH09121552A
JPH09121552A JP7279516A JP27951695A JPH09121552A JP H09121552 A JPH09121552 A JP H09121552A JP 7279516 A JP7279516 A JP 7279516A JP 27951695 A JP27951695 A JP 27951695A JP H09121552 A JPH09121552 A JP H09121552A
Authority
JP
Japan
Prior art keywords
voltage
power supply
switching element
circuit
inverter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7279516A
Other languages
Japanese (ja)
Inventor
Minoru Maehara
稔 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP7279516A priority Critical patent/JPH09121552A/en
Publication of JPH09121552A publication Critical patent/JPH09121552A/en
Pending legal-status Critical Current

Links

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)
  • Inverter Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a power supply circuit whose output voltage is gradually increased since the power supply is closed, avoid a capacitive mode in a transient unstable state from the time of power supply closing to a steady state and reduce a stress applied to a switching device. SOLUTION: An input current harmonic is suppressed by an inverter circuit INV, a rush current at the time of power supply closing is suppressed by a step-down chopper circuit POW which is a power supply circuit and a switching device Q2 is shared by the inverter circuit INV and the step-down chopper circuit POW. A capacitive mode is avoided by the self-oscillation from the time of power supply closing until a voltage applied to the inverter circuit INV reaches a predetermined value and, when the voltage applied to the inverter circuit INV reaches the predetermined value, the self-oscillation is switched to the separate oscillation.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する利用分野】本発明は電源装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply.

【0002】[0002]

【従来の技術】本発明に係る従来例の回路図を図9に示
す。
2. Description of the Related Art A circuit diagram of a conventional example according to the present invention is shown in FIG.

【0003】本回路は、インバータ回路INVで入力電
流高調波を低く抑えることができると共に、電源回路と
しての降圧チョッパ回路POWで電源投入時での突入電
流を低く抑えることができるものであり、且つ第1のス
イッチング素子(以下、スイッチング素子と呼ぶ。)Q
2を含んでなるインバータ回路INVと第2のスイッチ
ング素子(以下、スイッチング素子と呼ぶ。)Q2を含
んでなる降圧チョッパ回路POWとで、スイッチング素
子Q2を共用化していることにより、装置の小型化及び
低コスト化を実現可能としているものである。
In this circuit, the inverter circuit INV can suppress the input current harmonics to a low level, and the step-down chopper circuit POW as a power supply circuit can suppress the inrush current at the time of power-on, and First switching element (hereinafter referred to as switching element) Q
The inverter circuit INV including 2 and the step-down chopper circuit POW including the second switching element (hereinafter referred to as a switching element) Q2 share the switching element Q2, thereby reducing the size of the device. It is also possible to realize cost reduction.

【0004】本回路は、交流電源Vsを全波整流する整
流器DBと、整流器DBの出力端に接続されたスイッチ
ング素子Q1,Q2の直列接続と、スイッチング素子Q
1,Q2の直列接続の両端に接続された小容量(例えば
0.47μF程度)のコンデンサC15と、スイッチン
グ素子Q2の両端に接続されたダイオ−ドD5,D6の
直列接続と、ダイオ−ドD6を介してスイッチング素子
Q1の両端に接続されたインダクタンス素子L2,平滑
コンデンサC1の直列接続と、スイッチング素子Q2の
両端に接続されたコンデンサC3,トランスToの1次
巻線n1,コンデンサC4の直列接続と、トランスTo
の2次巻線n2の両端に接続された負荷Z1と、コンデ
ンサC4の両端に接続されたダイオードD3と、ダイオ
ードD3,トランスToの1次巻線n1の接点及び整流
器DBの負端子の間に接続されたダイオードD4と、ス
イッチング素子Q1,Q2が交互にONOFFを繰り返
す制御部10aとから構成される。
This circuit includes a rectifier DB for full-wave rectifying the AC power supply Vs, a series connection of switching elements Q1 and Q2 connected to the output terminal of the rectifier DB, and a switching element Q.
A small-capacity (for example, about 0.47 μF) capacitor C15 connected to both ends of the series connection of 1 and Q2, a series connection of diodes D5 and D6 connected to both ends of the switching element Q2, and a diode D6. A series connection of an inductance element L2 and a smoothing capacitor C1 connected to both ends of a switching element Q1 via a capacitor, and a series connection of a capacitor C3 connected to both ends of a switching element Q2, a primary winding n1 of a transformer To, and a capacitor C4. And Trance To
Between the load Z1 connected to both ends of the secondary winding n2, the diode D3 connected to both ends of the capacitor C4, the diode D3, the contact of the primary winding n1 of the transformer To, and the negative terminal of the rectifier DB. It is composed of a diode D4 connected thereto and a control unit 10a in which the switching elements Q1 and Q2 repeat ON / OFF alternately.

【0005】ここで負荷Z1は、コンデンサC5を介し
てトランスToの2次巻線n2の両端に接続された放電
灯La1,La2の直列接続と、放電灯La1,La2
の直列接続の非電源側端子間に接続されたコンデンサC
2とから構成される。コンデンサC3,トランスToの
1次巻線n1,コンデンサC4で共振回路を構成する。
Here, the load Z1 is a series connection of the discharge lamps La1 and La2 connected to both ends of the secondary winding n2 of the transformer To via a capacitor C5 and the discharge lamps La1 and La2.
Capacitor C connected between the non-power supply side terminals of the series connection of
And 2. A resonant circuit is configured by the capacitor C3, the primary winding n1 of the transformer To, and the capacitor C4.

【0006】以下に、入力電流高調波を低く抑える動作
について説明する。 (1)先ずスイッチング素子Q1がオンすると、平滑コ
ンデンサC1→インダクタンス素子L2→スイッチング
素子Q1→コンデンサC3→トランスToの1次巻線n
1→コンデンサC4→ダイオードD5→平滑コンデンサ
C1の経路で共振回路に電流が流れ、この電流によりコ
ンデンサC4が充電され、コンデンサC4の両端電圧V
c4(以下、電圧Vc4と呼ぶ。)が上昇していく。そ
して、整流器DBの出力電圧VDBと電圧Vc4との和
が、平滑コンデンサC1からインバータ回路INVに供
給される電圧V1を越えた瞬間から、交流電源Vs→整
流器DB→スイッチング素子Q1→コンデンサC3→ト
ランスToの1次巻線n1→ダイオードD4→整流器D
B→交流電源Vsの経路でも共振回路に電流が流れ、こ
れが整流器DBからの入力電流となる。この入力電流が
流れる期間は電源電圧Vsの大きさに略比例して変化す
るので、入力電流は電源電圧Vsに比例した正弦波状の
ものとなり、入力電流高調波が低く抑えられる。
The operation of suppressing the input current harmonics to a low level will be described below. (1) First, when the switching element Q1 is turned on, the smoothing capacitor C1 → the inductance element L2 → the switching element Q1 → the capacitor C3 → the primary winding n of the transformer To.
A current flows through the resonance circuit through the route of 1 → capacitor C4 → diode D5 → smoothing capacitor C1, and this current charges capacitor C4, resulting in voltage V across capacitor C4.
c4 (hereinafter referred to as voltage Vc4) rises. Then, from the moment when the sum of the output voltage VDB of the rectifier DB and the voltage Vc4 exceeds the voltage V1 supplied from the smoothing capacitor C1 to the inverter circuit INV, the AC power supply Vs → rectifier DB → switching element Q1 → capacitor C3 → transformer. Primary winding n1 of To → diode D4 → rectifier D
A current also flows in the resonance circuit in the path of B → AC power supply Vs, and this becomes an input current from the rectifier DB. Since the period during which the input current flows changes substantially in proportion to the magnitude of the power supply voltage Vs, the input current has a sinusoidal shape proportional to the power supply voltage Vs, and the input current harmonics can be suppressed low.

【0007】(2)次にスイッチング素子Q1がオフ、
スイッチング素子Q2がオンすると、最初はインバータ
回路INVの回生モードにより、トランスToの1次巻
線n1→コンデンサC4→スイッチング素子Q2の内蔵
ダイオードD2(図示せず)→コンデンサC3→トラン
スToの1次巻線n1の経路で電流が流れ、やがて反転
して、コンデンサC3を電源としてコンデンサC3→ス
イッチング素子Q2→コンデンサC4→トランスToの
1次巻線n1→コンデンサC3の経路で電流が流れ、こ
の電流により電圧Vc4は低下していく。
(2) Next, the switching element Q1 is turned off,
When the switching element Q2 turns on, the primary winding n1 of the transformer To → the capacitor C4 → the built-in diode D2 (not shown) of the switching element Q2 → the capacitor C3 → the primary of the transformer To is first caused by the regeneration mode of the inverter circuit INV. A current flows through the path of the winding n1 and then reverses, and with the capacitor C3 as a power supply, a current flows through the path of the capacitor C3 → the switching element Q2 → the capacitor C4 → the primary winding n1 of the transformer To → the capacitor C3. As a result, the voltage Vc4 decreases.

【0008】(3)次にスイッチング素子Q2がオフす
ると、暫くはインバータ回路INVの回生モードとな
り、トランスToの1次巻線n1→コンデンサC3→ス
イッチング素子Q1の内蔵ダイオードD1(図示せず)
→コンデンサC15→コンデンサC4→トランスToの
1次巻線n1の経路で電流が流れ、電圧Vc4は低下し
続ける。コンデンサC4の電荷が完全に放電すると、コ
ンデンサC4を介さず、ダイオードD3を介して電流が
流れる。やがて電流が反転して上記(1)で示した動作
に戻る。
(3) Next, when the switching element Q2 is turned off, the regenerative mode of the inverter circuit INV is set for a while, and the primary winding n1 of the transformer To → the capacitor C3 → the built-in diode D1 (not shown) of the switching element Q1.
→ Capacitor C15 → Capacitor C4 → Current flows through the path of the primary winding n1 of the transformer To, and the voltage Vc4 continues to decrease. When the charge of the capacitor C4 is completely discharged, a current flows through the diode D3, not through the capacitor C4. Eventually, the current is reversed and the operation shown in (1) above is restored.

【0009】この様な動作を繰り返し、インバータ回路
INVは入力電流高調波抑制動作を行うと共に、高周波
発振動作を行う。
By repeating such an operation, the inverter circuit INV carries out an input current harmonic suppression operation and a high frequency oscillation operation.

【0010】また、降圧チョッパ回路POWは定常時の
電圧V1を低下する、出力の低周波(例えば商用周波)
のリップルを低減するなどの目的で用いられる。
Further, the step-down chopper circuit POW lowers the voltage V1 in the steady state, and has a low output frequency (for example, commercial frequency).
It is used for the purpose of reducing the ripple.

【0011】制御部10aは進相モードを回避する為に
も動作をし、抵抗R1,R2,NOTゲ−トN1,N
2,ANDゲ−トAN1,レベルシフト回路2,発振器
3から構成される。その回避方法は、スイッチング素子
の内蔵ダイオードもしくは逆並列接続されたダイオード
に回生電流が流れないとスイッチング素子がオンしない
様にすることである。具体的には、スイッチング素子Q
2の両端に並列接続された抵抗R1,R2によりスイッ
チング素子Q2の両端電圧VQ2を検出し、その検出電
圧がローレベルであると回生モードにあると判断し、ス
イッチング素子Q2の制御端子へのオン信号を入力可能
とする。スイッチング素子Q1の制御端子へのオン信号
は、NOTゲ−トN1,レベルシフト回路2を介してス
イッチング素子Q2の制御端子への制御信号の反転を用
いる。
The control unit 10a also operates to avoid the phase advance mode, and the resistors R1, R2, NOT gates N1, N.
2, an AND gate AN1, a level shift circuit 2, and an oscillator 3. The avoidance method is to prevent the switching element from turning on unless a regenerative current flows through the diode built in the switching element or the diode connected in anti-parallel. Specifically, the switching element Q
The voltage VQ2 across the switching element Q2 is detected by the resistors R1 and R2 connected in parallel at both ends of the switch 2. When the detected voltage is at a low level, it is determined that the regenerative mode is in effect, and the switching terminal Q2 is turned on. Enables signal input. The ON signal to the control terminal of the switching element Q1 uses the inversion of the control signal to the control terminal of the switching element Q2 via the NOT gate N1 and the level shift circuit 2.

【0012】上記の様に構成したことにより、入力電流
高調波を低く抑えることが可能であると共に、電源投入
時の突入電流をも低く抑え、更に進相モード回避も可能
である。
With the above configuration, the input current harmonics can be suppressed to a low level, the rush current at power-on can also be suppressed to a low level, and the phase advance mode can be avoided.

【0013】[0013]

【発明が解決しようとする課題】しかし、上記従来例に
於ては、以下に示す様な問題点が生じる。
However, the following problems occur in the above-mentioned conventional example.

【0014】電源投入直後は平滑コンデンサC1は充電
されておらず、電圧V1は略零であるので、抵抗R1,
R2により検出されるスイッチング素子Q2の両端電圧
VQ2はスイッチング素子Q2の状態によらずローレベ
ルとなってしまい、電源投入直後はスイッチング素子Q
2の両端電圧VQ2のハイレベルとローレベルとの判別
が困難になり、回生モードの判別ができない。従って進
相モード回避の制御が有効に働かず、常にスイッチング
素子Q2へオン信号入力可能と誤動作してしまい、電源
投入時から安定状態までの過渡的な不安定状態で進相モ
ードが発生し、スイッチング素子Q1,Q2に過大なス
トレスがかかってしまう。
Immediately after the power is turned on, the smoothing capacitor C1 is not charged and the voltage V1 is substantially zero.
The voltage VQ2 across the switching element Q2 detected by R2 becomes a low level regardless of the state of the switching element Q2, and immediately after the power is turned on the switching element Q2.
It becomes difficult to discriminate between the high level and the low level of the voltage VQ2 at both ends of No. 2, and the regeneration mode cannot be discriminated. Therefore, the control for avoiding the phase advance mode does not work effectively, and it always malfunctions that the ON signal can be input to the switching element Q2, and the phase advance mode occurs in the transient unstable state from the time when the power is turned on to the stable state. Excessive stress is applied to the switching elements Q1 and Q2.

【0015】上記従来例に示した構成に限らず、インバ
ータ回路INVの入力電源として降圧チョッパ回路、昇
降圧チョッパ回路を用いた構成では、電源投入直後には
平滑コンデンサC1は充電されておらず、従って電圧V
1は略零となる。その為に、上述の様な進相モード回避
の方法では、スイッチング素子のハイレベルとローレベ
ルとの判別が困難になり、進相モード回避の制御が有効
に働かず、電源投入時から安定状態までの過渡的な不安
定状態で進相モードが発生し、スイッチング素子に過大
なストレスがかかってしまうというという、問題点が生
じてしまう。
Not only the structure shown in the above-mentioned conventional example but also the structure using the step-down chopper circuit and the step-up / down chopper circuit as the input power source of the inverter circuit INV, the smoothing capacitor C1 is not charged immediately after the power is turned on, Therefore, the voltage V
1 becomes almost zero. Therefore, with the method of avoiding the phase advance mode as described above, it is difficult to distinguish between the high level and the low level of the switching element, the control of the phase advance mode does not work effectively, and the stable state is maintained after the power is turned on. The phase leading mode is generated in the transient unstable state up to, and excessive stress is applied to the switching element, which causes a problem.

【0016】本発明は、上記問題点に鑑みてなされたも
ので、その目的とするところは、降圧チョッパ回路の様
な電源投入から徐々に出力電圧が上昇していく電源回路
を備えると共に、電源投入時から安定状態までの過渡的
な不安定状態での進相モード回避を可能とし、スイッチ
ング素子にかかるストレスを低減可能な電源装置を提供
することである。
The present invention has been made in view of the above problems, and an object of the present invention is to provide a power supply circuit such as a step-down chopper circuit whose output voltage gradually rises after the power is turned on, and to provide a power supply. An object of the present invention is to provide a power supply device capable of avoiding a phase advance mode in a transient unstable state from the time of turning on to a stable state, and capable of reducing stress applied to a switching element.

【0017】[0017]

【課題を解決するための手段】上記問題点を解決するた
めに、請求項1記載の発明によれば、交流電源を直流電
圧に変換して平滑コンデンサに出力する電源回路と、少
なくとも第1のスイッチング素子を有し、直流電圧を交
流の高周波電圧に変換して負荷に供給するインバータ回
路と、インバータ回路の発振動作を制御すると共に、第
1のスイッチング素子の両端電圧が低レベルであると第
1のスイッチング素子のオン信号を入力可能とする制御
部とからなる電源装置に於て、インバータ回路は、交流
電源投入後から平滑コンデンサの両端電圧が一定値に達
するまでは自励発振動作を行い、平滑コンデンサの両端
電圧が一定値に達した後は他励発振動作を行うものであ
ることを特徴とする。
In order to solve the above problems, according to the invention of claim 1, a power supply circuit for converting an AC power supply into a DC voltage and outputting it to a smoothing capacitor, and at least a first power supply circuit. An inverter circuit that has a switching element and converts a DC voltage into an AC high-frequency voltage and supplies the load to the load; and an oscillation operation of the inverter circuit is controlled, and if the voltage across the first switching element is low, In the power supply device including the control unit capable of inputting the ON signal of the switching element of No. 1, the inverter circuit performs self-excited oscillation operation after the AC power is turned on and until the voltage across the smoothing capacitor reaches a constant value. After the voltage across the smoothing capacitor reaches a certain value, the separately-excited oscillation operation is performed.

【0018】請求項2記載の発明によれば、交流電源を
直流電圧に変換して平滑コンデンサに出力する電源回路
と、少なくとも第1のスイッチング素子を有し、直流電
圧を交流の高周波電圧に変換して負荷に供給するインバ
ータ回路と、インバータ回路の発振動作を制御すると共
に、第1のスイッチング素子の両端電圧が低レベルであ
ると第1のスイッチング素子のオン信号を入力可能とす
る制御部とからなる電源装置に於て、インバータ回路
は、交流電源投入後からインバータ回路に印加される電
圧が一定値に達するまでは自励発振動作を行い、インバ
ータ回路に印加される電圧が一定値に達した後は他励発
振動作を行うものであることを特徴とする。
According to a second aspect of the present invention, the power supply circuit converts an AC power supply into a DC voltage and outputs the DC voltage to a smoothing capacitor, and at least a first switching element. The DC voltage is converted into an AC high frequency voltage. An inverter circuit for supplying the load to the load, and a control unit for controlling the oscillating operation of the inverter circuit and capable of inputting an ON signal of the first switching element when the voltage across the first switching element is at a low level. In the power supply device, the inverter circuit performs self-oscillation until the voltage applied to the inverter circuit reaches a certain value after the AC power is turned on, and the voltage applied to the inverter circuit reaches a certain value. After that, it is characterized by performing separately excited oscillation.

【0019】請求項3記載の発明によれば、交流電源を
直流電圧に変換して平滑コンデンサに出力する電源回路
と、少なくとも第1のスイッチング素子を有し、直流電
圧を交流の高周波電圧に変換して負荷に供給するインバ
ータ回路と、インバータ回路の発振動作を制御すると共
に、第1のスイッチング素子の両端電圧が低レベルであ
ると第1のスイッチング素子のオン信号を入力可能とす
る制御部とからなる電源装置に於て、インバータ回路に
印加される電圧の変化に応じて第1のスイッチング素子
の両端電圧レベルの判別のしきい値を変化させること特
徴とする。
According to the third aspect of the present invention, the power supply circuit converts the AC power supply into a DC voltage and outputs the DC voltage to the smoothing capacitor, and at least the first switching element. The DC voltage is converted into an AC high frequency voltage. An inverter circuit for supplying the load to the load, and a control unit for controlling the oscillating operation of the inverter circuit and capable of inputting an ON signal of the first switching element when the voltage across the first switching element is at a low level. In the power supply device including the above, the threshold value for determining the voltage level across the first switching element is changed according to the change in the voltage applied to the inverter circuit.

【0020】請求項4記載の発明によれば、平滑コンデ
ンサの両端電圧が低下すると、第1のスイッチング素子
の両端電圧レベルの判別のしきい値を低下させること特
徴とする。
According to a fourth aspect of the present invention, when the voltage across the smoothing capacitor decreases, the threshold value for determining the voltage level across the first switching element decreases.

【0021】請求項5記載の発明によれば、第1のスイ
ッチング素子の両端電圧レベルの判別のしきい値は複数
個であると共に、インバータ回路に印加される電圧の変
化に応じて不連続に変化すること特徴とする。
According to the fifth aspect of the present invention, there are a plurality of thresholds for determining the voltage level across the first switching element, and the thresholds are discontinuous in response to changes in the voltage applied to the inverter circuit. Characterize that it changes.

【0022】請求項6記載の発明によれば、第1のスイ
ッチング素子の両端電圧レベルの判別のしきい値は複数
個であると共に、インバータ回路に印加される電圧の変
化に応じて連続に変化すること特徴とする。
According to the sixth aspect of the present invention, there are a plurality of thresholds for determining the voltage level across the first switching element, and the thresholds continuously change according to the change in the voltage applied to the inverter circuit. What to do is characteristic.

【0023】請求項7記載の発明によれば、電源回路
は、少なくとも第2のスイッチング素子を含んでなる降
圧チョッパ回路であることを特徴とする。
According to a seventh aspect of the present invention, the power supply circuit is a step-down chopper circuit including at least a second switching element.

【0024】請求項8記載の発明によれば、電源回路
は、少なくとも第2のスイッチング素子を含んでなる昇
降圧チョッパ回路であることを特徴とする。
According to an eighth aspect of the invention, the power supply circuit is a step-up / down chopper circuit including at least a second switching element.

【0025】請求項9記載の発明によれば、第1のスイ
ッチング素子と第2のスイッチング素子とは同一である
ことを特徴とする。
According to a ninth aspect of the present invention, the first switching element and the second switching element are the same.

【0026】請求項10記載の発明によれば、インバー
タ回路は、ハーフブリッジ式インバータ回路であること
を特徴とする。
According to the tenth aspect of the invention, the inverter circuit is a half-bridge type inverter circuit.

【0027】[0027]

【実施の形態】[Embodiment]

(実施の形態1)本発明に係る第1の実施の形態の回路
図を図1に示す。
(Embodiment 1) FIG. 1 shows a circuit diagram of a first embodiment according to the present invention.

【0028】図9に示した従来例と異なる点は、自励発
振が可能な様にコンデンサC3及びスイッチング素子Q
1,Q2の接点間に2次巻線n21,n22を有するイ
ンダクタンス素子L1を設け、自励発振と他励発振とを
切り換える為の3端子スイッチSW1,SW2を設ける
と共に、起動回路4を設けたことであり、その他の従来
例と同一構成には同一符号を付すことにより説明を省略
する。ここで、3端子スイッチSW1,SW2の1端子
にはインダクタンス素子L1の2次巻線n21,n22
の一端を接続し、第2の端子には駆動回路1a,1bの
出力端子を接続し、第3の端子には抵抗R3,R4を介
してスイッチング素子Q1,Q2のゲート端子を接続し
ている。また起動回路4は、電源投入直後の最初のイン
バータ回路INVの発振を開始するためのものであり、
インバータ回路INVの発振開始後は動作しない。
The difference from the conventional example shown in FIG. 9 is that a capacitor C3 and a switching element Q are provided so that self-excited oscillation is possible.
An inductance element L1 having secondary windings n21 and n22 is provided between contacts of 1 and Q2, three-terminal switches SW1 and SW2 for switching between self-excited oscillation and other-excited oscillation are provided, and a starting circuit 4 is provided. Therefore, the same configurations as those of the other conventional examples are denoted by the same reference numerals and the description thereof will be omitted. Here, the secondary windings n21 and n22 of the inductance element L1 are connected to one terminal of the three-terminal switches SW1 and SW2.
Of the drive circuits 1a and 1b are connected to the second terminal, and the gate terminals of the switching elements Q1 and Q2 are connected to the third terminal through resistors R3 and R4. . The starting circuit 4 is for starting the oscillation of the first inverter circuit INV immediately after the power is turned on,
It does not operate after the inverter circuit INV starts oscillating.

【0029】インバータ回路INVが発振を開始する
と、インダクタンス素子L1の1次巻線n1に流れる電
流のモードによってインダクタンス素子L1の2次巻線
n21,n22に発生する2次電圧を用いて自励発振動
作を行い、進相モードになれば電圧の発生する向きが異
なり、スイッチング素子Q1,Q2にはオン信号が入力
されない。すなわち、自励発振動作は進相モードになり
にくい制御方式であるが、その欠点としては、その特性
が巻線のバラツキの影響を受けやすいことと、周波数及
びデューティを変化させにくいので制御性が悪いことな
どとが挙げられる。よって、インバータ回路INVの制
御として、図9に示す従来例に示した様な他励発振に加
えて自励発振を用いて、電源投入から電圧V1が所定値
に達するまでは自励発振を行って進相モード回避を行
い、電圧V1が所定値に達すると他励発振に切り換える
様に構成した。自励発振は、スイッチング素子Q1,Q
2のオンするタイミングが共振回路に設けられたインダ
クタンス素子L1の電圧によって決定されるので進相モ
ードになりにくい。電圧V1が所定値を越えた定常時に
は電源変動及び出力調整に対する制御を行う場合が生じ
るが、この場合は他励発振が制御性が優れている。
When the inverter circuit INV starts oscillating, self-excited oscillation is performed using the secondary voltage generated in the secondary windings n21 and n22 of the inductance element L1 depending on the mode of the current flowing in the primary winding n1 of the inductance element L1. When the operation is performed and the phase is advanced, the direction in which the voltage is generated is different, and the ON signal is not input to the switching elements Q1 and Q2. That is, the self-excited oscillation operation is a control method that is unlikely to be in the phase advance mode, but its disadvantages are that its characteristics are easily affected by variations in the windings and that controllability is difficult because the frequency and duty are difficult to change. Bad things and so on. Therefore, as the control of the inverter circuit INV, the self-excited oscillation is used in addition to the separately excited oscillation as shown in the conventional example shown in FIG. 9, and the self-excited oscillation is performed from the power-on until the voltage V1 reaches a predetermined value. The phase advance mode is avoided by switching to the separately excited oscillation when the voltage V1 reaches a predetermined value. Self-oscillation is caused by switching elements Q1, Q
Since the timing at which 2 turns on is determined by the voltage of the inductance element L1 provided in the resonance circuit, it is difficult to enter the phase advance mode. In a steady state where the voltage V1 exceeds a predetermined value, control may be performed for power supply fluctuation and output adjustment. In this case, the separately excited oscillation has excellent controllability.

【0030】なお、本実施の形態では2次巻線n21,
n22を有するインダクタンス素子L1を用いたが、ト
ランスToとしてカレントトランスを用いてスイッチン
グ素子を制御する様な構成にするならば、インダクタン
ス素子L1は省略してもよい。また、内蔵ダイオードを
有するMOSFETの代わりにダイオードD1,D2を
逆並列接続したトランジスタQ1,Q2を設けている。
In this embodiment, the secondary winding n21,
Although the inductance element L1 having n22 is used, the inductance element L1 may be omitted if the current transformer is used as the transformer To to control the switching element. Further, instead of the MOSFET having a built-in diode, transistors Q1 and Q2 in which diodes D1 and D2 are connected in antiparallel are provided.

【0031】この様に構成したことによりスイッチング
素子電圧のHi/Low判別が可能となり、回生モード
の判別が可能となり、進相モードの回避が可能となる。
With this configuration, it is possible to determine whether the switching element voltage is Hi / Low, the regeneration mode can be determined, and the phase advance mode can be avoided.

【0032】(実施の形態2)本発明に係る第2の実施
の形態の動作波形図を図2に示す。
(Embodiment 2) FIG. 2 shows an operation waveform diagram of the second embodiment according to the present invention.

【0033】図9に示す従来例と異なる点は、電圧V1
を抵抗R5,R6で分圧した検出電圧Vxと、スイッチ
ング素子Q2の両端電圧VQ2を抵抗R1,R2で分圧
した検出電圧Vyとをレベル補正部5に入力することに
より、検出電圧Vxつまり電圧V1の大きさに応じて検
出電圧Vyつまりスイッチング素子Q2の両端電圧VQ
2のレベル補正を行い、Hi/Low判別部6でスイッ
チング素子Q2の両端電圧VQ2のハイレベル,ローレ
ベルの判別を行う様に構成したものであり、従来例と同
一構成には同一符号を付すことにより説明を省略する。
The difference from the conventional example shown in FIG. 9 is that the voltage V1
Is detected by resistors R5 and R6, and a detection voltage Vy obtained by dividing the voltage VQ2 across the switching element Q2 by resistors R1 and R2 is input to the level correction unit 5. Depending on the magnitude of V1, the detection voltage Vy, that is, the voltage VQ across the switching element Q2.
The Hi / Low discriminating section 6 discriminates between the high level and the low level of the voltage VQ2 across the switching element Q2 by performing the level correction of 2, and the same components as those of the conventional example are designated by the same reference numerals. Therefore, the description is omitted.

【0034】この様に構成したことにより、スイッチン
グ素子電圧のハイレベル,ローレベルの判別(以下、H
i/Low判別と呼ぶ。)のしきい値を電圧V1の変化
に応じて変化させ、つまり電圧V1が低いときは判別の
しきい値を低下して、電源投入後の電圧V1の低い期間
でも確実にスイッチング素子Q2の両端電圧VQ2のH
i/Low判別を可能とし、よって回生モードの判別を
可能として進相モードの回避を可能にする。
With this configuration, it is possible to determine whether the switching element voltage is high level or low level (hereinafter referred to as H
This is called i / Low discrimination. ) Is changed according to the change of the voltage V1, that is, when the voltage V1 is low, the threshold for determination is lowered so that both ends of the switching element Q2 can be surely maintained even in a low voltage V1 period after the power is turned on. H of voltage VQ2
i / Low discrimination is possible, and thus regeneration mode can be discriminated and phase advance mode can be avoided.

【0035】(実施の形態3)本発明に係る第3の実施
の形態の回路図を図3に示す。
(Third Embodiment) FIG. 3 shows a circuit diagram of a third embodiment according to the present invention.

【0036】本実施の形態は、図2に示した第2の実施
の形態をより具体的な構成としたものであり、図2に示
した回路に於けるHi/Low判別部6をNOTゲート
N3で構成し、レベル補正部5を抵抗R11〜R17,
比較器COMP1,COMP2,スイッチング素子Q1
1,Q12で構成したものであり、その他の第2の実施
の形態と同一構成には同一符号を付すことにより説明を
省略する。
The present embodiment has a more specific structure than the second embodiment shown in FIG. 2, and the Hi / Low discriminating unit 6 in the circuit shown in FIG. N3, and the level correction unit 5 includes resistors R11 to R17,
Comparator COMP1, COMP2, switching element Q1
1 and Q12, and the same configurations as those of the other second embodiment are denoted by the same reference numerals and the description thereof will be omitted.

【0037】次に動作を簡単に説明する。抵抗R5,R
6で検出電圧Vxに分圧された電圧V1は、比較器CO
MP1,COMP2の各々の非反転入力端子に入力され
ている。一方、反転入力端子には抵抗R11〜R13で
電圧Vcc1,Vcc2に分圧された電圧Vccが入力
されている。電源投入直後の電圧V1の低い期間は、検
出電圧Vxは電圧Vcc1,Vcc2のいずれよりも低
くなるので、比較器COMP1,COMP2の出力はい
ずれもローレベルとなり、抵抗R14,R15を介して
スイッチング素子Q11,Q12はオフされるので、ス
イッチング素子Q2の両端電圧VQ2は抵抗R1,R2
により分圧検出される。電圧V1が上昇して、検出電圧
Vxが電圧Vcc2よりも高く、電圧Vcc1よりも低
くなると、比較器COMP1の出力はローレベル、比較
器COMP2の出力はハイレベルとなり、抵抗R14,
R15を介してスイッチング素子Q11はオフ、スイッ
チング素子Q12はオンするので、抵抗R2の両端に抵
抗R17が並列接続され、スイッチング素子Q2の両端
電圧VQ2は抵抗R1,R2,R17により分圧検出さ
れ、その検出電圧Vyは低下する。更に電圧V1が上昇
して、検出電圧Vxが電圧Vcc1,Vcc2よりも高
くなると、比較器COMP1,COMP2の出力はいず
れもハイレベルとなり、抵抗R14,R15を介してス
イッチング素子Q11,Q12をオンするので、抵抗R
2の両端に抵抗R16,R17が並列接続され、スイッ
チング素子Q2の両端電圧VQ2は抵抗R1,R2,R
16,R17により分圧検出され、その検出電圧Vyは
更に低下する。
Next, the operation will be briefly described. Resistors R5, R
The voltage V1 divided into the detection voltage Vx at 6 is supplied to the comparator CO
It is input to the non-inverting input terminals of MP1 and COMP2. On the other hand, the voltage Vcc divided into the voltages Vcc1 and Vcc2 by the resistors R11 to R13 is input to the inverting input terminal. While the voltage V1 is low immediately after the power is turned on, the detection voltage Vx becomes lower than both the voltages Vcc1 and Vcc2, so that the outputs of the comparators COMP1 and COMP2 both become low level, and the switching elements are connected via the resistors R14 and R15. Since Q11 and Q12 are turned off, the voltage VQ2 across the switching element Q2 is equal to the resistances R1 and R2.
The partial pressure is detected by. When the voltage V1 rises and the detection voltage Vx becomes higher than the voltage Vcc2 and lower than the voltage Vcc1, the output of the comparator COMP1 becomes low level, the output of the comparator COMP2 becomes high level, and the resistance R14,
Since the switching element Q11 is turned off and the switching element Q12 is turned on via R15, the resistor R17 is connected in parallel to both ends of the resistor R2, and the voltage VQ2 across the switching element Q2 is divided by the resistors R1, R2 and R17, and is detected. The detection voltage Vy decreases. When the voltage V1 further rises and the detection voltage Vx becomes higher than the voltages Vcc1 and Vcc2, the outputs of the comparators COMP1 and COMP2 both become high level, and the switching elements Q11 and Q12 are turned on via the resistors R14 and R15. So the resistance R
The resistors R16 and R17 are connected in parallel to both ends of the switching element 2 and the voltage VQ2 across the switching element Q2 is equal to the resistances R1, R2 and R2.
The divided voltage is detected by 16 and R17, and the detected voltage Vy further decreases.

【0038】この様に、電圧V1の上昇に伴い検出電圧
Vyを低下する様に構成したので、言い換えれば電圧V
1の低下に伴い検出電圧Vyを上昇する様に構成したの
で、電圧V1が低くてもスイッチング素子電圧のHi/
Low判別を可能とし、よって回生モードの判別が可能
となり、進相モードの回避が可能となる。なお、本実施
の形態では、検出電圧Vyを3段階に変化させている
が、n段階(n>2)に変化させる様な構成でもよく、
また連続に変化させる様な構成でもよい。
In this way, the detection voltage Vy is reduced as the voltage V1 rises. In other words, the voltage Vy is reduced.
Since the detection voltage Vy is increased with the decrease of 1, even if the voltage V1 is low, the switching element voltage Hi /
It is possible to discriminate Low, and thus it is possible to discriminate the regeneration mode and avoid the phase advance mode. Although the detection voltage Vy is changed in three steps in the present embodiment, it may be changed in n steps (n> 2).
Further, it may be configured to change continuously.

【0039】(実施の形態4)本発明に係る第4の実施
の形態の回路図を図4に、その動作波形図を図5に示
す。
(Fourth Embodiment) A circuit diagram of a fourth embodiment according to the present invention is shown in FIG. 4, and an operation waveform diagram thereof is shown in FIG.

【0040】図2に示した第2の実施の形態と異なる点
は、Hi/Low判別部6として検出電圧Vx,Vyを
比較し比較出力Voを出力する比較器COMP3を用い
ると共に、レベル補正部5とHi/Low判別部6とを
兼用する様に構成したことであり、その他の第2の実施
の形態と同一構成には同一符号を付すことにより説明を
省略する。
The difference from the second embodiment shown in FIG. 2 is that the Hi / Low discriminating unit 6 uses a comparator COMP3 that compares the detection voltages Vx and Vy and outputs a comparison output Vo, and a level correcting unit. 5 and the Hi / Low discriminating unit 6 are also used. The same components as those of the second embodiment are denoted by the same reference numerals and the description thereof will be omitted.

【0041】ここで、スイッチング素子Q2のオン時に
はスイッチング素子Q2の両端電圧VQ2は略零Vとな
り、スイッチング素子Q2のオフ時にはスイッチング素
子Q2の両端電圧VQ2は電圧V1と略等しくなる。よ
って、電圧V1の値が低くても抵抗R5,R6の分圧比
を適切に選択することで、検出電圧Vxと検出電圧Vy
とは図5(a)に示す様になり、図5(b)に示す様な
比較出力Voが得られるので、電圧V1が低くてもスイ
ッチング素子電圧のHi/Low判別が可能となり、よ
って回生モードの判別が可能となり、進相モードの回避
が可能となる。
Here, when the switching element Q2 is on, the voltage VQ2 across the switching element Q2 is substantially zero V, and when the switching element Q2 is off, the voltage VQ2 across the switching element Q2 is approximately equal to the voltage V1. Therefore, even if the value of the voltage V1 is low, by properly selecting the voltage division ratio of the resistors R5 and R6, the detection voltage Vx and the detection voltage Vy can be obtained.
Is as shown in FIG. 5 (a), and the comparison output Vo as shown in FIG. 5 (b) is obtained. Therefore, even if the voltage V1 is low, it is possible to determine whether the switching element voltage is Hi / Low. The mode can be discriminated and the phase advance mode can be avoided.

【0042】(実施の形態5)本発明に係る第5の実施
の形態の回路図を図6に、その動作波形図を図7に示
す。
(Fifth Embodiment) FIG. 6 shows a circuit diagram of a fifth embodiment according to the present invention, and FIG. 7 shows an operation waveform diagram thereof.

【0043】図4に示した第4の実施の形態と異なる点
は、抵抗R6の両端にツェナ−ダイオ−ドZD1を並列
接続し、抵抗R2の両端にツェナ−ダイオ−ドZD2を
並列接続したことであり、その他の第4の実施の形態と
同一構成には同一符号を付すことにより説明を省略す
る。
The difference from the fourth embodiment shown in FIG. 4 is that a Zener diode ZD1 is connected in parallel to both ends of a resistor R6 and a Zener diode ZD2 is connected in parallel to both ends of a resistor R2. Therefore, the same configurations as those of the other fourth embodiment are denoted by the same reference numerals and the description thereof will be omitted.

【0044】電圧V1が低いときは検出感度を良くする
為はできるだけ抵抗R2,R6の抵抗値は大きい方がよ
い。しかし、抵抗値を大きくすると、電圧V1が高電圧
に上昇したときに、今度は抵抗R2,R6の電圧が高く
なってしまい、定数の選び方が悪いと比較器COMP3
の入力端子の最大定格を越えてしまう場合が生じてしま
う。これを防ぐためにツェナ−ダイオ−ドZD1,ZD
2を設けて比較器COMP3の入力端子を保護する。
When the voltage V1 is low, it is preferable that the resistance values of the resistors R2 and R6 are as large as possible in order to improve the detection sensitivity. However, if the resistance value is increased, when the voltage V1 rises to a high voltage, the voltage of the resistors R2 and R6 becomes high this time, and if the selection of the constant is wrong, the comparator COMP3 is selected.
The input terminal's maximum rating may be exceeded. To prevent this, Zener diodes ZD1 and ZD
2 is provided to protect the input terminal of the comparator COMP3.

【0045】この様に構成したことにより、電圧V1が
低くても抵抗R5,R6の分圧比を適切に選択すること
で、検出電圧Vxと検出電圧Vyとは図7(a)に示す
様になり、図7(b)に示す様な比較出力Voが得られ
るので、電圧V1が低くてもスイッチング素子電圧のH
i/Low判別が可能となり、よって回生モードの判別
が可能となり、進相モードの回避が可能となる。
With this configuration, the detection voltage Vx and the detection voltage Vy are set as shown in FIG. 7A by properly selecting the voltage division ratio of the resistors R5 and R6 even when the voltage V1 is low. Therefore, since the comparative output Vo as shown in FIG. 7B is obtained, even if the voltage V1 is low, the switching element voltage H
The i / Low discrimination can be performed, and thus the regeneration mode can be discriminated and the phase advance mode can be avoided.

【0046】(実施の形態6)本発明に係る第6の実施
の形態の回路図を図8に示す。
(Sixth Embodiment) FIG. 8 shows a circuit diagram of a sixth embodiment according to the present invention.

【0047】本回路は、他の回路構成に本案を適用した
ものであり、図2に示した第2の実施の形態と異なる点
は、コンデンサC3,C4,トランスTo,負荷Z1,
ダイオ−ドD3,D4を省略すると共にスイッチング素
子Q1の両端にコンデンサC11,負荷Z2の直列回路
を並列接続し、インダクタンス素子L2を省略すると共
に平滑コンデンサC1の両端にダイオ−ドD11,イン
ダクタンス素子L4の直列回路を並列接続し、且つイン
ダクタンス素子L4を整流器DBの正の出力端子及び平
滑コンデンサC1の一端間に接続したことであり、その
他の第2の実施の形態と同一構成には同一符号を付すこ
とにより説明を省略する。ここで負荷Z2は、インダク
タンス素子L10,コンデンサC10の直列回路と、コ
ンデンサC10に並列接続した負荷LOADとから構成
される。また、内蔵ダイオードを有するMOSFETの
代わりにダイオードD1,D2を逆並列接続したトラン
ジスタQ1,Q2を設けている。
This circuit is one in which the present invention is applied to another circuit configuration, and is different from the second embodiment shown in FIG. 2 in that capacitors C3, C4, transformer To, load Z1, and
Diodes D3 and D4 are omitted, and a series circuit of a capacitor C11 and a load Z2 is connected in parallel to both ends of the switching element Q1. An inductance element L2 is omitted and a diode D11 and an inductance element L4 are connected to both ends of the smoothing capacitor C1. Is connected in parallel, and the inductance element L4 is connected between the positive output terminal of the rectifier DB and one end of the smoothing capacitor C1. The same components as those of the second embodiment are denoted by the same reference numerals. The description is omitted by attaching. Here, the load Z2 is composed of a series circuit of an inductance element L10 and a capacitor C10, and a load LOAD connected in parallel with the capacitor C10. Further, instead of the MOSFET having a built-in diode, transistors Q1 and Q2 in which diodes D1 and D2 are connected in antiparallel are provided.

【0048】この様に構成したことにより、電圧V1が
低くてもスイッチング素子電圧のHi/Low判別が可
能となり、よって回生モードの判別が可能となり、進相
モードの回避が可能となる。
With this configuration, it is possible to discriminate the Hi / Low of the switching element voltage even when the voltage V1 is low, so that it is possible to discriminate the regeneration mode and avoid the phase advance mode.

【0049】なお、上記全ての実施の形態に於いては、
負荷Z1,Z2は他のどの様な構成でも構わない。
In all the above embodiments,
The loads Z1 and Z2 may have any other configuration.

【0050】[0050]

【発明の効果】請求項1から請求項6、及び請求項10
に記載の発明によれば、電源投入時から安定状態までの
過渡的な不安定状態での進相モード回避を可能とし、ス
イッチング素子にかかるストレスを低減可能な電源装置
を提供できる。
EFFECTS OF THE INVENTION Claims 1 to 6 and Claim 10
According to the invention described in (1), it is possible to provide a power supply device capable of avoiding a phase advance mode in a transient unstable state from power-on to a stable state, and capable of reducing stress applied to a switching element.

【0051】請求項7、請求項8に記載の発明によれ
ば、電源投入から徐々に出力電圧が上昇していく電源回
路を備えることにより電源投入時での突入電流を抑制可
能であると共に、電源投入時から安定状態までの過渡的
な不安定状態での進相モード回避を可能とし、スイッチ
ング素子にかかるストレスを低減可能な電源装置を提供
できる。
According to the seventh and eighth aspects of the present invention, by providing the power supply circuit in which the output voltage gradually rises after the power is turned on, it is possible to suppress the inrush current when the power is turned on, and It is possible to provide a power supply device capable of avoiding a phase advance mode in a transient unstable state from power-on to a stable state, and capable of reducing stress applied to a switching element.

【0052】請求項9記載の発明によれば、電源投入か
ら徐々に出力電圧が上昇していく電源回路を備えること
により電源投入時での突入電流を抑制可能であり、小型
化可能であると共に、電源投入時から安定状態までの過
渡的な不安定状態での進相モード回避を可能とし、スイ
ッチング素子にかかるストレスを低減可能な電源装置を
提供できる。
According to the ninth aspect of the present invention, by providing the power supply circuit in which the output voltage gradually increases after the power is turned on, it is possible to suppress the inrush current when the power is turned on, and it is possible to reduce the size. It is possible to provide a power supply device capable of avoiding a phase advance mode in a transient unstable state from power-on to a stable state, and capable of reducing stress applied to a switching element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る第1実施の形態を示す回路図であ
る。
FIG. 1 is a circuit diagram showing a first embodiment according to the present invention.

【図2】本発明に係る第2実施の形態を示す回路図であ
る。
FIG. 2 is a circuit diagram showing a second embodiment according to the present invention.

【図3】本発明に係る第3実施の形態を示す回路図であ
る。
FIG. 3 is a circuit diagram showing a third embodiment according to the present invention.

【図4】本発明に係る第4実施の形態を示す回路図であ
る。
FIG. 4 is a circuit diagram showing a fourth embodiment according to the present invention.

【図5】上記実施の形態に係る動作波形図である。FIG. 5 is an operation waveform diagram according to the above embodiment.

【図6】本発明に係る第5実施の形態を示す回路図であ
る。
FIG. 6 is a circuit diagram showing a fifth embodiment according to the present invention.

【図7】上記実施の形態に係る動作波形図である。FIG. 7 is an operation waveform diagram according to the embodiment.

【図8】本発明に係る第6実施の形態を示す回路図であ
る。
FIG. 8 is a circuit diagram showing a sixth embodiment according to the present invention.

【図9】本発明に係る従来例を示す回路図である。FIG. 9 is a circuit diagram showing a conventional example according to the present invention.

【符号の説明】[Explanation of symbols]

1 制御部 C コンデンサ INV インバータ回路 POW 電源回路 Q スイッチング素子 Vs 交流電源 Z 負荷 1 Control part C Capacitor INV Inverter circuit POW power supply circuit Q Switching element Vs AC power supply Z Load

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 交流電源を直流電圧に変換して平滑コン
デンサに出力する電源回路と、少なくとも第1のスイッ
チング素子を有し、前記直流電圧を交流の高周波電圧に
変換して負荷に供給するインバータ回路と、前記インバ
ータ回路の発振動作を制御すると共に、前記第1のスイ
ッチング素子の両端電圧が低レベルであると前記第1の
スイッチング素子のオン信号を入力可能とする制御部と
からなる電源装置に於て、 前記インバータ回路は、前記交流電源投入後から前記平
滑コンデンサの両端電圧が一定値に達するまでは自励発
振動作を行い、前記平滑コンデンサの両端電圧が一定値
に達した後は他励発振動作を行うものであることを特徴
とする電源装置。
1. An inverter having a power supply circuit for converting an AC power supply into a DC voltage and outputting it to a smoothing capacitor, and at least a first switching element, for converting the DC voltage into an AC high frequency voltage and supplying it to a load. Power supply device comprising a circuit and a control unit for controlling the oscillating operation of the inverter circuit and capable of inputting an ON signal of the first switching element when the voltage across the first switching element is at a low level. In the inverter circuit, after the AC power is turned on, the self-excited oscillation operation is performed until the voltage across the smoothing capacitor reaches a constant value, and after the voltage across the smoothing capacitor reaches a constant value, other A power supply device characterized by performing an excited oscillation operation.
【請求項2】 交流電源を直流電圧に変換して平滑コン
デンサに出力する電源回路と、少なくとも第1のスイッ
チング素子を有し、前記直流電圧を交流の高周波電圧に
変換して負荷に供給するインバータ回路と、前記インバ
ータ回路の発振動作を制御すると共に、前記第1のスイ
ッチング素子の両端電圧が低レベルであると前記第1の
スイッチング素子のオン信号を入力可能とする制御部と
からなる電源装置に於て、 前記インバータ回路は、前記交流電源投入後から前記イ
ンバータ回路に印加される電圧が一定値に達するまでは
自励発振動作を行い、前記インバータ回路に印加される
電圧が一定値に達した後は他励発振動作を行うものであ
ることを特徴とする電源装置。
2. An inverter having a power supply circuit for converting an AC power supply into a DC voltage and outputting it to a smoothing capacitor, and at least a first switching element, for converting the DC voltage into an AC high frequency voltage and supplying it to a load. Power supply device comprising a circuit and a control unit for controlling the oscillating operation of the inverter circuit and capable of inputting an ON signal of the first switching element when the voltage across the first switching element is at a low level. In the inverter circuit, the self-excited oscillation operation is performed until the voltage applied to the inverter circuit reaches a constant value after the AC power is turned on, and the voltage applied to the inverter circuit reaches a constant value. After that, the power supply device is characterized by performing separately excited oscillation operation.
【請求項3】 交流電源を直流電圧に変換して平滑コン
デンサに出力する電源回路と、少なくとも第1のスイッ
チング素子を有し、前記直流電圧を交流の高周波電圧に
変換して負荷に供給するインバータ回路と、前記インバ
ータ回路の発振動作を制御すると共に、前記第1のスイ
ッチング素子の両端電圧が低レベルであると前記第1の
スイッチング素子のオン信号を入力可能とする制御部と
からなる電源装置に於て、 前記インバータ回路に印加される電圧の変化に応じて前
記第1のスイッチング素子の両端電圧レベルの判別のし
きい値を変化させること特徴とする電源装置。
3. An inverter having a power supply circuit for converting an AC power supply into a DC voltage and outputting it to a smoothing capacitor, and at least a first switching element, for converting the DC voltage into an AC high frequency voltage and supplying it to a load. Power supply device comprising a circuit and a control unit for controlling the oscillating operation of the inverter circuit and capable of inputting an ON signal of the first switching element when the voltage across the first switching element is at a low level. In the power supply device, the threshold value for determining the voltage level across the first switching element is changed according to the change in the voltage applied to the inverter circuit.
【請求項4】 前記平滑コンデンサの両端電圧が低下す
ると、前記第1のスイッチング素子の両端電圧レベルの
判別のしきい値を低下させること特徴とする請求項3記
載の電源装置。
4. The power supply device according to claim 3, wherein when the voltage across the smoothing capacitor decreases, the threshold for determining the voltage level across the first switching element decreases.
【請求項5】 前記第1のスイッチング素子の両端電圧
レベルの判別のしきい値は複数個であると共に、前記イ
ンバータ回路に印加される電圧の変化に応じて不連続に
変化すること特徴とする請求項3または請求項4に記載
の電源装置。
5. A plurality of thresholds for determining the voltage level across the first switching element are provided, and the thresholds change discontinuously in response to changes in the voltage applied to the inverter circuit. The power supply device according to claim 3 or 4.
【請求項6】 前記第1のスイッチング素子の両端電圧
レベルの判別のしきい値は複数個であると共に、前記イ
ンバータ回路に印加される電圧の変化に応じて連続に変
化すること特徴とする請求項3または請求項4に記載の
電源装置。
6. A plurality of thresholds for determining the voltage level across the first switching element are provided, and the thresholds are continuously changed according to a change in voltage applied to the inverter circuit. The power supply device according to claim 3 or 4.
【請求項7】 前記電源回路は、少なくとも第2のスイ
ッチング素子を含んでなる降圧チョッパ回路であること
を特徴とする請求項1から請求項3のいずれかに記載の
電源装置。
7. The power supply device according to claim 1, wherein the power supply circuit is a step-down chopper circuit including at least a second switching element.
【請求項8】 前記電源回路は、少なくとも第2のスイ
ッチング素子を含んでなる昇降圧チョッパ回路であるこ
とを特徴とする請求項1から請求項3のいずれかに記載
の電源装置。
8. The power supply device according to claim 1, wherein the power supply circuit is a step-up / down chopper circuit including at least a second switching element.
【請求項9】 前記第1のスイッチング素子と前記第2
のスイッチング素子とは同一であることを特徴とする請
求項1から請求項8のいずれかに記載の電源装置。
9. The first switching element and the second switching element.
9. The power supply device according to claim 1, wherein the power supply device is the same as the switching element.
【請求項10】 前記インバータ回路は、ハーフブリッ
ジ式インバータ回路であることを特徴とする請求項1か
ら請求項3のいずれかに記載の電源装置。
10. The power supply device according to claim 1, wherein the inverter circuit is a half-bridge type inverter circuit.
JP7279516A 1995-10-27 1995-10-27 Power supply apparatus Pending JPH09121552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7279516A JPH09121552A (en) 1995-10-27 1995-10-27 Power supply apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7279516A JPH09121552A (en) 1995-10-27 1995-10-27 Power supply apparatus

Publications (1)

Publication Number Publication Date
JPH09121552A true JPH09121552A (en) 1997-05-06

Family

ID=17612130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7279516A Pending JPH09121552A (en) 1995-10-27 1995-10-27 Power supply apparatus

Country Status (1)

Country Link
JP (1) JPH09121552A (en)

Similar Documents

Publication Publication Date Title
KR100790185B1 (en) Switching power supply device
US7116090B1 (en) Switching control circuit for discontinuous mode PFC converters
JP3829534B2 (en) Discharge lamp lighting device
JP6122257B2 (en) DC / DC converter and control circuit thereof, power supply using the same, power adapter, and electronic device
JP6323258B2 (en) Current resonance type power supply
US20040156217A1 (en) Single conversion power converter with hold-up time
JP5799537B2 (en) Switching power supply control circuit and switching power supply
JP2007181362A (en) Switching power supply unit
US5570277A (en) Switching power supply apparatus
JP2002369517A (en) Switching power supply unit and electronic device using the same
JP2784136B2 (en) Switching power supply overload and short circuit protection circuit
US20200195128A1 (en) Power supply device, power supply control device, and power supply control method
JP4830235B2 (en) Power circuit
JP3401238B2 (en) Worldwide power supply
JP2007295800A (en) Power-supply circuit
JPH0956152A (en) Switching converter and method for protecting it from overload
JPH11150952A (en) Switching dc power supply equipment
JP2001045749A (en) Switching power supply and method for operating the same
JP2003023774A (en) Power supply circuit and control method for the power supply circuit
JPH09121552A (en) Power supply apparatus
JP2003338552A (en) Semiconductor device
JP3405024B2 (en) Power supply
JP2003319655A (en) Power circuit
JP3829533B2 (en) Discharge lamp lighting device
JP3616028B2 (en) Rise control circuit used in switching converter