JP3829533B2 - Discharge lamp lighting device - Google Patents

Discharge lamp lighting device Download PDF

Info

Publication number
JP3829533B2
JP3829533B2 JP14719299A JP14719299A JP3829533B2 JP 3829533 B2 JP3829533 B2 JP 3829533B2 JP 14719299 A JP14719299 A JP 14719299A JP 14719299 A JP14719299 A JP 14719299A JP 3829533 B2 JP3829533 B2 JP 3829533B2
Authority
JP
Japan
Prior art keywords
voltage
switching element
output
circuit
discharge lamp
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP14719299A
Other languages
Japanese (ja)
Other versions
JP2000340384A (en
Inventor
俊朗 中村
洋史 小西
務 塩見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP14719299A priority Critical patent/JP3829533B2/en
Publication of JP2000340384A publication Critical patent/JP2000340384A/en
Application granted granted Critical
Publication of JP3829533B2 publication Critical patent/JP3829533B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Circuit Arrangements For Discharge Lamps (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は直流電源から放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換回路を有し、変換された電力により放電灯を安定点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
図２８に放電灯点灯装置の従来例を示す。この放電灯点灯装置は、直流電源としての整流平滑回路１１の出力電圧から放電灯５を安定点灯させるために必要な電圧にまで降圧するバックコンバータ構成のＤＣ−ＤＣ変換回路２と、それによって得られた直流電圧より放電灯５に交番電圧を供給するためのインバータ回路３、及び、消灯状態の放電灯５を始動させるために高電圧を印加させるための始動回路４からなる。バックコンバータ構成のＤＣ−ＤＣ変換回路２は、整流平滑回路１１の出力端子１２に接続されたスイッチング素子２２、インダクタ２１１、コンデンサ２４の直列回路と、インダクタ２１１の回生電流をコンデンサ２４に放出するためのダイオード２３から構成されている。
【０００３】
図２８の放電灯点灯装置の出力は主にＤＣ−ＤＣ変換回路２で調整され、この従来例では、ランプ電流、ランプ電圧をＤＣ−ＤＣ変換回路２の出力端で検出し、電力指令値発生回路６０１から出力される電力指令値に基づいて、ランプ電圧の検出値に応じたランプ電流の制御目標値を電流指令値演算部６０２で演算し、フィードバック制御を行っている。ＤＣ−ＤＣ変換回路２を構成するバックコンバータのスイッチング素子２２のオン・オフ制御信号は誤差増幅器６０３の出力と三角波発振器６０４の出力をコンパレータ６０５で比較する三角波比較方式により得ており、スイッチング信号は周波数一定でデューティ可変により出力調整を行うＰＷＭ信号となる。
【０００４】
図２８の放電灯点灯装置は主として、ランプ電圧の変動範囲が直流電源１１の電圧より低い場合の従来例であるが、ランプ電圧が電源電圧に比べて低い条件から高い条件まで変動する場合の従来例として、出力制御回路６の構成はそのままで、図２９のようにＤＣ−ＤＣ変換回路２の構成がフライバックコンバータとなった例がある。このフライバックコンバータでは、スイッチング素子２２がオンすると、直流電源１からトランス２１の１次巻線に電流Ｉ１が流れて、トランス２１にエネルギーが蓄積される。スイッチング素子２２がオフすると、トランス２１の蓄積エネルギーによる逆起電力によりダイオード２３がオンとなり、２次巻線からコンデンサ２４に電流Ｉ２が流れて、出力コンデンサ２４が充電される。スイッチング素子２２のオン期間とオフ期間を制御することにより、出力コンデンサ２４の電圧は直流電源１の電源電圧に比べて低い条件から高い条件まで変化させることができる。同様の機能を実現する昇降圧コンバータとして、バックブーストコンバータ（極性反転型チョッパー回路）がある。
【０００５】
図２８、図２９の放電灯点灯装置では、スイッチング周波数が一定であるため、回路定数、電源条件、負荷条件によってインダクタ２１１あるいはトランス２１の電流がゼロである期間を有する不連続モード動作と、電流がゼロにならない条件でスイッチング動作を行う連続モード動作がある。不連続モード動作では、電流がゼロになる期間が存在するため、ＤＣ−ＤＣ変換回路２でのスイッチング電流のピークが増大し、それにより効率が低下する。連続モード動作では、直流電流が重畳するため、効率の低下を招く。
【０００６】
そこで、図３０に示す特許第２８６０３０４号の電源装置の例では、トランス２１の電流を連続モードと不連続モードの境界で動作させる（以下「境界モード動作」）従来例を示している。スイッチング素子２２の制御回路７は、１次電流検出用の抵抗７２０、オン・オフ制御用フリップフロップ７２２、コンパレータ７２４、トランス２１の電流がゼロになったことを検出する減磁検出回路７２６を備えている。Ｉｒは電流源、Ｃｒはコンデンサ、Ｒｒは放電用抵抗、Ｓ１は放電スイッチである。この回路では、スイッチング素子２２がオンのとき、抵抗７２０により検出される１次電流Ｉ１の大きさとコンデンサＣｒの充電電圧Ｖｒの大小関係で決まる所定の時間の経過後、コンパレータ７２４によりフリップフロップ７２２がリセットされて、スイッチング素子２２がオフし、トランス２１の２次側に吐き出される電流がゼロになった時点で減磁検出回路７２６によりフリップフロップ７２２がセットされて、スイッチング素子２２が再度オンするように動作する。このため、スイッチング素子２２のオン・オフ制御信号は周波数、デューティともに可変となるような動作となっている。このようなスイッチング動作はすでに既知のものである。
【０００７】
一方、負荷が放電灯である場合、負荷電圧が大幅に変動するので、周波数変動が広範囲に及ぶのを防止するため、図３１に示す特表平１０−５１１２２０号では、ＤＣ−ＤＣ変換回路がバックコンバータ構成であるという前提条件において、スイッチング素子２２のオフ期間の最大値／最小値を固定した従来例を示している。始動直後のようにランプ温度が低いためランプ電圧が低い状態では境界モード動作を行うと、スイッチング素子がオンの時にインダクタに蓄えられた磁気エネルギーが電流として負荷側に放出されるのに要する時間が長くなる。これによって等価的にスイッチング周波数が低下し、可聴域に入るのをオフ時間最大値の固定によって、強制的に連続モード動作に移行させて、スイッチング周波数の大幅な低下を防止するものである。
【０００８】
しかしながら、この例では、最大オフ時間の固定値は、電源電圧の下限を基準で設定した場合、インダクタの定数、電源電圧の変動幅、安定点灯時のランプ電圧の変動範囲によっては、電源電圧が低く、ランプ電圧が低い条件で境界モード動作が実現できない可能性がある。
【０００９】
【発明が解決しようとする課題】
図３０、図３１の従来例では、電源インピーダンスが高い場合に、インダクタあるいはトランスの電流が所定値まで上昇せず、オフしない可能性がある。
また、スイッチング素子のオンタイミング、オフタイミングを決定するために、それぞれ別の検出点から信号を得ており、入力端子数が増加するという問題がある。スイッチング素子の電流を抵抗で検出する構成では、部品数の増大と、検出抵抗の損失増加が問題となる。このため、スイッチング素子の電圧降下を電流検出値として検出する手法も既知であるが、スイッチング素子のオン電圧のばらつきや温度特性を考慮すると、スイッチング素子容量やトランス、インダクタの飽和防止のための最大電流保護の点で問題が残る。
【００１０】
加えて、図３０の従来例では、負荷電圧が大幅に変動するような放電灯負荷において、特に、始動直後のようにランプ温度が低いためランプ電圧が低い場合、トランスの磁気エネルギーが負荷側ヘ吐き出される時間が長く、周波数が極端に低下し、同一電力を負荷に送る場合でも電流ピークが上昇し、損失やトランスの磁気飽和を招く恐れがある。
【００１１】
本発明は、定常時に安定点灯している時には略境界モードで動作することを前提とし、良好なスイッチング動作が得られ、スイッチング素子に過大な電流が流れないようなＤＣ−ＤＣ変換回路を有する放電灯点灯装置を提供することを課題とするものである。
【００１２】
【課題を解決するための手段】
本発明によれば、電源電圧を放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換回路を備え、少なくとも定常的な安定点灯時では、境界モード動作でスイッチング素子がオン／オフするようにした放電灯点灯装置において、スイッチング素子がオンしたときの電流を検出し、所定の電流ピーク値に達したときにスイッチング素子をオフする制御を行う場合に、電源インピーダンスが高いような場合、スイッチング素子の電流が所定のピーク値にまで達しないような条件であっても、スイッチング動作が可能なように、オン時間が所定時間を超えると強制的にオフする機能を設けたものである。さらに、スイッチング素子がオフからオンへ移行するときに発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するため、すくなくとも誤作動を及ぼすレべルのリンギングが発生している期間はオン時間が継続するように制御するものである。
【００１３】
【発明の実施の形態】
図１に本発明の基本的な実施の形態を示す。図中、１は直流電源、２はＤＣ−ＤＣ変換回路、３はインバータ回路、４は始動回路、５は放電ランプ、６は出力制御回路である。ＤＣ−ＤＣ変換回路２はフライバックコンバータの構成を有する。直流電源１の正極はトランス２１の１次巻線の一端に接続されており、該１次巻線の他端はスイッチング素子２２の一端に接続されている。スイッチング素子２２の他端は１次側電流検出手段を介して直流電源１の負極に接続されている。直流電源１の負極は回路グランドに接続されている。トランス２１の２次巻線の一端は、ダイオード２３のアノードに接続されており、ダイオード２３のカソードはコンデンサ２４の正極に接続されている。コンデンサ２４の負極は２次側電流検出手段を介してトランス２１の２次巻線の他端に接続されている。トランス２１の１次巻線と２次巻線は図中の黒丸で示される極性に巻回されている。スイッチング素子２２がオンして、１次側電流Ｉ１が流れているオン期間にはトランス２１にエネルギーが蓄積される。スイッチング素子２２がオフすると、トランス２１の蓄積エネルギーによる逆起電力によりダイオード２３がオンとなり、２次側電流Ｉ２が流れる。これにより、出力コンデンサ２４が充電される。
【００１４】
次に、インバータ回路３はＤＣ−ＤＣ変換回路２のコンデンサ２４に充電された直流電圧を交流電圧に変換するためのフルブリッジインバータ回路であり、４個のスイッチング素子とそのドライブ回路３１を備えている。コンデンサ２４の正極に接続された第１及び第２のスイッチング素子は、コンデンサ２４の負極に接続された第３及び第４のスイッチング素子とそれぞれ直列に接続され、それらの接続点の間に交流電圧が生じるように、第１及び第４のスイッチング素子がオンする期間と第２及び第３のスイッチング素子がオンする期間とが交番するように制御される。
【００１５】
次に、始動回路４はインバータ回路３の出力電圧を受けて、放電灯５が無負荷状態のときには、放電灯５を起動するための高電圧パルスを発生させるものであり、放電灯５が点灯した後は、高電圧パルスの発生を停止させるように構成されている。なお、放電灯５は例えば車の前照灯として用いるＨＩＤランプであり、その場合、直流電源１は車載用のバッテリーということになる。
【００１６】
次に、出力制御回路６について説明する。この放電灯点灯装置は、放電灯５に与える電力をＤＣ−ＤＣ変換回路２の動作により制御している。まず、電力指令値発生回路６０１は、ＤＣ−ＤＣ変換回路２の出力電力を決定するための電力指令値を発生する。電流指令値演算部６０２は電力指令値発生回路６０１から与えられた電力指令値とコンデンサ２４の電圧とからＤＣ−ＤＣ変換回路２の出力電流の制御目標となる電流指令値を演算する。そのために、ＤＣ−ＤＣ変換回路２のコンデンサ２４の電圧は出力電圧検出手段により検出されて、アンプ６０７を介して電流指令値演算部６０２に入力される。電流指令値演算部６０２で演算された電流指令値は、誤差増幅器６０３の一方の入力となる。誤差増幅器６０３の他方の入力には、ＤＣ−ＤＣ変換回路２の出力とインバータ回路３の入力の間に設けられた出力電流検出手段により検出された出力電流がアンプ６０６を介して入力されている。誤差増幅器６０３では、電流指令値演算部６０２から与えられた電流指令値とアンプ６０６を介して入力された出力電流の検出値とから１次側ピーク電流指令を作成し、コンパレータ６１０（以下、「Ｃｏｍｐ２」）の反転入力端子に入力する。
【００１７】
ＤＣ−ＤＣ変換回路２のトランス２１の１次側電流Ｉ１の検出値と２次側電流Ｉ２の検出値は、出力制御回路６に入力されている。１次側電流Ｉ１の検出値は、コンパレータＣｏｍｐ２の非反転入力端子に入力されており、その検出値が１次側ピーク電流指令よりも大きくなると、発振回路６０８のＲｅｓｅｔ端子にリセット信号を送る。また、２次側電流Ｉ２の検出値は、コンパレータ６０９（以下、「Ｃｏｍｐ１」）の反転入力端子に入力されている。コンパレータＣｏｍｐ１の非反転入力端子は回路グランドに接続されている。したがって、２次側電流Ｉ２の検出値がゼロになると、コンパレータＣｏｍｐ１から発振回路６０８のＳｅｔ端子にセット信号が送られる。発振回路６０８はセット・リセットフリップフロップを含んで構成されており、そのＱ出力によりＤＣ−ＤＣ変換回路２のスイッチング素子２２をオン・オフ制御する。また、発振回路６０８にはオン時間を計測するタイマーが設けられており、オン時間が所定の最小時間を超えるまではオフしないよう、かつ、オン時間が所定の最大時間を超えないよう制御される。
【００１８】
以下、図１の回路の動作について説明する。図１の回路では、出力調整値として働く誤差増幅器６０３の出力をトランス２１の１次側に流れる電流Ｉ１のピーク指令値とし、この指令値と１次側電流Ｉ１の検出値をコンパレータＣｏｍｐ２で比較し、検出値が指令値を超えると、発振回路６０８のＱ出力はＬレベルになり、スイッチング素子２２をオフさせる。スイッチング素子２２がオフした後、トランス２１のエネルギーが全てに２次側に吐き出され、２次側電流Ｉ２がゼロなったことをコンパレータＣｏｍｐ１で検出し、発振回路６０８の出力をＨレベルにし、スイッチング素子２２をオンさせる。発振回路６０８にはスイッチング素子２２のオン期間を計測するタイマーが内蔵されており、スイッチング素子２２のオン期間が予め設定された最大オン時間を越えると、強制的にスイッチング素子２２をオフさせるように制御するものである。また、スイッチング素子２２がオンする瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレべルのリンギングが発生している期間はオン期間が継続するようになっている。
以下、本発明の様々な実施例について説明する。
【００１９】
（実施例１）
本発明の実施例１としてスイッチング信号の発振回路６０８の具体例を図２に示す。主回路の構成は、図１と同様である。コンパレータＣｏｍｐ１からＳｅｔ端子に与えられるセット信号は、セット・リセットフリップフロップＳＲ−ＦＦのセット端子Ｓに入力されている。したがって、２次側電流Ｉ２がゼロに戻ると、セット・リセットフリップフロップＳＲ−ＦＦはセットされて、そのＱ出力はＨレベルとなり、スイッチング素子２２はオンとなる。このとき、コンデンサＣｒと並列に接続された放電スイッチがオフとなるので、電流源ＩｒによりコンデンサＣｒは充電される。コンデンサＣｒの端子電圧はコンパレータＣｏｍｐ４により基準電圧と比較されており、コンデンサＣｒの端子電圧が基準電圧に達すると、セット・リセットフリップフロップＳＲ−ＦＦはリセットされて、そのＱ出力はＬレベルとなり、スイッチング素子２２はオフとなる。
【００２０】
コンパレータＣｏｍｐ４に入力される基準電圧は、Ｒｅｓｅｔ端子がＨレベルのとき、すなわち、１次側電流Ｉ１が１次側ピーク電流の指令値に達した後は、低い方の基準値Ｖｒ１に設定される。また、Ｒｅｓｅｔ端子がＬレベルのとき、すなわち、１次側電流Ｉ１が１次側ピーク電流の指令値に達していない期間では、高い方の基準値Ｖｒ２（＞Ｖｒ１）に設定される。
【００２１】
図２の発振回路６０８では、電流源ＩｒとコンデンサＣｒで構成されるタイマーによってスイッチング素子２２のオン時間を計測しており、所定のオン時間に達したか否かをコンパレータＣｏｍｐ４で検出する。１次側電流Ｉ１が１次側ピーク電流の指令値に達した後にコンパレータＣｏｍｐ４に入力される基準値Ｖｒ１は、最小オン時間を決定する基準電圧である。コンデンサＣｒの電圧が基準電圧Ｖｒ１に達していないと、１次側電流Ｉ１が１次側ピーク電流の指令値に達していてもスイッチング素子２２を再オンしない。これにより、オン直後の不安定状態からすぐに再オフしてしまうような不安定現象を防止するための最小オン時間が設定される。また、電源インピーダンスが高い場合、スイッチング素子２２がオンすると、１次側電流Ｉ１が所定の１次側ピーク電流指令値に達しない状態で飽和し、スイッチング素子２２が連続オン状態になってしまうことがある。これを防止するために、本実施例では、所定の最大オン時間の制限が設けられている。すなわち、１次側電流Ｉ１が１次側ピーク電流の指令値に達していない期間では、高い方の基準値Ｖｒ２（＞Ｖｒ１）がコンパレータＣｏｍｐ４に基準電圧として入力される。これにより、最大オン時間が設定される。
【００２２】
（実施例２）
本発明の実施例２を図３に示す。本実施例はスイッチング素子２２のオン時間だけでなく、オフ時間についても制限機能を持たせた実施例である。本実施例に用いるスイッチング信号の発振回路６０８の具体例を図４に示す。図４の発振回路６０８では、電流源ＩｒとコンデンサＣｒで構成されるタイマーによってスイッチング素子２２のオン時間を計測しており、所定のオン時間に達したか否かをコンパレータＣｏｍｐ４で検出する。また、電流源ＩｓとコンデンサＣｓで構成されるタイマーによってスイッチング素子２２のオフ時間を計測しており、所定のオフ時間に達したか否かをコンパレータＣｏｍｐ３で検出する。
【００２３】
コンパレータＣｏｍｐ１からＳｅｔ端子に与えられるセット信号は、コンパレータＣｏｍｐ３の基準電圧を切り換えるために使用され、また、コンパレータＣｏｍｐ２からＲｅｓｅｔ端子に与えられるリセット信号は、コンパレータＣｏｍｐ４の基準電圧を切り換えるために使用される。
【００２４】
コンパレータＣｏｍｐ３に入力される基準電圧は、Ｓｅｔ端子がＨレベルのとき、すなわち、２次側電流Ｉ２がゼロに戻った後は、固定値Ｖｓ１に設定される。また、Ｓｅｔ端子がＬレベルのとき、すなわち、２次側電流Ｉ２がゼロに戻っていない期間では、関数器６１４から出力される可変値Ｖｓ２〜Ｖｓ３に設定される。この可変値Ｖｓ２〜Ｖｓ３は、最大オフ時間可変信号として関数器６１４に入力されている指令値が大きくなるほどＶｓ２からＶｓ３へと小さくなり、Ｖｓ３で飽和するような特性となっている。
【００２５】
コンパレータＣｏｍｐ４に入力される基準電圧は、Ｒｅｓｅｔ端子がＨレベルのとき、すなわち、１次側電流Ｉ１が所定のピーク値に達した後は、低い方の基準値Ｖｒ１に設定される。また、Ｒｅｓｅｔ端子がＬレベルのとき、すなわち、１次側電流Ｉ１が所定のピーク値に達していない期間では、高い方の基準値Ｖｒ２（＞Ｖｒ１）に設定される。
【００２６】
ここで、セット・リセットフリップフロップＳＲ−ＦＦがリセットされているものとすると、そのＱ出力はＬレベルであり、スイッチング素子２２はオフである。このとき、コンデンサＣｓと並列に接続された放電スイッチがオフとなるので、電流源ＩｓによりコンデンサＣｓは充電される。コンデンサＣｓの端子電圧はコンパレータＣｏｍｐ３により基準電圧と比較されており、コンデンサＣｓの端子電圧が基準電圧に達すると、セット・リセットフリップフロップＳＲ−ＦＦはセットされて、そのＱ出力はＨレベルとなり、スイッチング素子２２はオンとなる。
【００２７】
このとき、コンデンサＣｒと並列に接続された放電スイッチがオフとなるので、電流源ＩｒによりコンデンサＣｒは充電される。コンデンサＣｒの端子電圧はコンパレータＣｏｍｐ４により基準電圧と比較されており、コンデンサＣｒの端子電圧が基準電圧に達すると、セット・リセットフリップフロップＳＲ−ＦＦはリセットされて、そのＱ出力はＬレベルとなり、スイッチング素子２２はオフとなる。以下、同じ動作を繰り返す。
【００２８】
２次側電流Ｉ２がゼロに戻った後にコンパレータＣｏｍｐ３に入力される固定値Ｖｓ１は、最小オフ時間を決定する基準電圧である。コンデンサＣｓの電圧が基準電圧Ｖｓ１に達していないと、２次側電流Ｉ２がゼロに戻ってもスイッチング素子２２を再オンしない。また、２次側電流Ｉ２がゼロに戻っていない期間では、最大オフ時間可変信号に対し、関数器６１４の特性で可変値Ｖｓ２〜Ｖｓ３がコンパレータＣｏｍｐ３に基準電圧として入力され、１次側ピーク電流の指令値が大きくなるほど、最大オフ時間を短くするようになっている。なお、関数器６１４において、入力側が大きいとき、基準電圧Ｖｓ３（＞Ｖｓ１）に飽和するような特性となっているのは、最大オフ時間の下限を規定するものである。
【００２９】
また、図４の発振回路６０８ではスイッチング素子２２のオフ時間だけでなく、オン時間についても制限機能を持たせている。電源インピーダンスが高い場合、スイッチング素子２２がオンすると、１次側電流Ｉ１が所定の１次側ピーク電流指令値に達しない状態で飽和し、スイッチング素子２２が連続オン状態になってしまうことがある。これを防止するために、図４の発振回路６０８では、所定の最大オン時間の制限が設けられている。また、オン直後の不安定状態からすぐに再オフしてしまうような不安定現象の防止のため、所定の最小オン時間が設けられている。
【００３０】
すなわち、電流源ＩｒとコンデンサＣｒ、コンパレータＣｏｍｐ４からなるタイマー回路が強制オフ信号の入るＲｅｓｅｔ端子からセット・リセットフリップフロップＳＲ−ＦＦのリセット端子Ｒまでの間に設けられている。強制オフ信号がＲｅｓｅｔ端子から入力されたとき、コンデンサＣｒの電圧が基準電圧Ｖｒ１以下だとスイッチング素子２２はオフせず、これにより最小オン時間を規定している。また、１次側電流Ｉ１が所定の１次側ピーク電流指令値に達しない状態でスイッチング素子２２のオン時間が続き、コンデンサＣｒの電圧が基準電圧Ｖｒ２（＞Ｖｒ１）に達すると、コンパレータＣｏｍｐ４が働き、セット・リセットフリップフロップＳＲ−ＦＦをリセットし、強制的にスイッチング素子２２をオフするように動作する。
【００３１】
本実施例は特にコールドスタート時においても急速に光出力を立上げるような場合に適している。すなわち、トランス２１の電流が連続モードになるのは、ランプ電圧が低いときであって、これは、コールドスタート時において光出力を急速に増加させるために過大な電力を印加する条件である。このとき、出力を増大させるために、１次側ピーク電流指令値は定常時に比べて大きな値となる。すなわち、連続モード動作となるのは出力を増大する場合であり、出力を増大するために１次側ピーク電流指令値を増やした場合に、オン時間の増加による周波数の低下が起きないように、最大オフ時間制限値を短くするように制御する。また、最大オフ時間制限値があまりにも小さくなり過ぎると、２次側へのエネルギー伝達ができなくなり、効率低下を招き、電流が過大になってしまうので、最大オフ時間制限値には所定の下限値（Ｖｓ３に相当）を設けている。さらに、スイッチングオフの瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレベルのリンギングが発生している期間はオフ時間が継続するように、所定の最小オフ時間（Ｖｓ１に相当）が設けられている。
【００３２】
なお、図３では最大オフ時間の可変制御に１次側ピーク電流の指令値を使用したが、出力電流検出値あるいは出力電流指令値を使用したものでもよい。また、出力電力検出値あるいは出力電力指令値を使用したものでもよい。
【００３３】
（実施例３）
図５に本発明の実施例３の回路構成を示す。図３の実施例ではスイッチング素子２２のオフタイミングとオンタイミングを決定するために、トランス２１の１次側と２次側のそれぞれに電流検出器が用いられており、回路構成が煩雑であった。また、電流検出に抵抗を用いると、部品点数増や損失増につながる。そこで、図５の構成では、１次側の電流検出にＦＥＴ２２１のオン電圧を利用し、オン電圧が１次電流ピーク指令で指示された所定値になると、ＦＥＴ２２１がオフするように構成している。
【００３４】
本実施例で用いるスイッチング素子間電圧検出回路６１１の具体的な実施例を図６〜図８に例示する。図６の回路では、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は抵抗Ｒａを介してコンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂのアノードと過小電圧クランプ用のダイオードＤｃのカソードに接続されている。ダイオードＤｂのカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃのアノードは回路グランドに接続されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００３５】
以下、図６の回路の動作について説明する。まず、図５のＦＥＴ２２１がオンすると、直流電源１からトランス２１の１次巻線に電流Ｉ１が流れる。ＦＥＴ２２１のドレイン・ソース間電圧はドレイン電流に略比例するので、１次側電流Ｉ１に応じた電圧がスイッチング素子間電圧として得られる。この電圧を抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加し、誤差増幅器６０３の出力（１次側電流ピーク指令）と比較する。これにより、１次側電流Ｉ１が所定のピーク指令値に達した時点でＦＥＴ２２１をオフさせるためのＲｅｓｅｔ信号が得られる。
【００３６】
次に、ＦＥＴ２２１がオフすると、トランス２１の１次巻線には蓄積エネルギーによる逆起電圧が直流電源１に重畳される方向に発生するから、トランス２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧よりも高くなる。また、トランス２１の蓄積エネルギーが放出されてトランス２１の２次巻線の電流Ｉ２がゼロになると、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧と略等しくなる。したがって、コンパレータＣｏｍｐ１の基準電圧Ｖｎ１を直流電源１の電圧に応じた所定値に設定しておけば、２次巻線に流れる電流Ｉ２がゼロになるタイミングを検出することができる。なお、ダイオードＤｂはＦＥＴ２２１のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータＣｏｍｐ１，Ｃｏｍｐ２への入力電圧を（Ｖｄｄ＋ダイオードＤｂの順方向電圧）にクランプして、コンパレータＣｏｍｐ１，Ｃｏｍｐ２を保護するものである。Ｖｄｄ＞Ｖｎ１に設定しておけば、コンパレータＣｏｍｐ１の動作に影響を与えることはない。
【００３７】
次に、図７の回路構成について説明する。図７の回路では、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００３８】
以下、図７の回路の動作について説明する。まず、ＦＥＴ２２１のオン時にＦＥＴ２２１のドレイン・ソース間電圧に比例する１次側電流Ｉ１が所定のピーク値に達した時点でコンパレータＣｏｍｐ２によりＦＥＴ２２１をオフさせる動作については図６の回路と同様である。次に、ＦＥＴ２２１がオフすると、トランス２１の１次巻線には蓄積エネルギーによる逆起電圧が直流電源１に重畳される方向に発生するから、トランス２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧よりも高くなる。このとき、ダイオード２３がオンであるから、トランス２１の２次巻線の電圧はコンデンサ２４の電圧に略一致する。したがって、トランス２１の１次巻線の電圧は、その巻数比に相当する所定の電圧となる。また、トランス２１の蓄積エネルギーが放出されてトランス２１の２次巻線の電流Ｉ２がゼロになると、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧と略等しくなる。故に、トランス２１の２次側電流Ｉ２がゼロになる前後で、ＦＥＴ２２１のドレイン・ソース間電圧は急激に低下する。そこで、この電圧変化をコンデンサＣａと抵抗Ｒｂよりなる微分回路で検出し、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことを検出できるように、コンパレータＣｏｍｐ１の基準電圧Ｖｎ１を設定しておけば、トランス２１の２次巻線に流れる電流Ｉ２がゼロになるタイミングを検出することができる。なお、ダイオードＤｂ１，Ｄｂ２はＦＥＴ２２１のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータＣｏｍｐ１，Ｃｏｍｐ２への入力電圧を（Ｖｄｄ＋ダイオードＤｂ１，Ｄｂ２の順方向電圧）にクランプして、コンパレータＣｏｍｐ１，Ｃｏｍｐ２を保護するものである。Ｖｄｄ＞Ｖｎ１に設定しておけば、コンパレータＣｏｍｐ１の動作に影響を与えることはない。
【００３９】
図８の回路においても、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａには図示された極性でダイオードＤａが並列接続されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００４０】
図８の回路は、図７の回路において、コンデンサＣａと並列にダイオードＤａを接続したものであり、機能的には、図６の回路と図７の回路の機能を併せ持つものとなっている。すなわち、ＦＥＴ２２１が再オンするタイミングは、オフ時のスイッチング素子間電圧が所定値以下となったとき、あるいは、オフ時のスイッチング素子間電圧がΔＶ低下したときのいずれかのタイミングで、コンパレータＣｏｍｐ１の出力が反転し、ＦＥＴ２２１が再オンするように動作する。コンデンサＣａと抵抗Ｒｂは微分回路を構成しており、スイッチング素子間電圧の低下を検出できる構成となっている。また、コンデンサＣａと並列にＦＥＴ２２１のドレインにカソード側を接続されるような極性でダイオードＤａが接続されているので、スイッチング素子間電圧が所定値以下になったことも検出できる構成となっている。
スイッチング素子間電圧検出回路６１１の構成は、図６〜図８に例示した実施形態に限定するものではなく、同様な働きをするものであればなんでもよい。
【００４１】
（実施例４）
本発明の実施例４としてスイッチング素子間電圧検出回路６１１の構成を図９に示す。主回路の構成は図５と同様である。スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａとオフセット電圧Ｖｏｆを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａには図示された極性でダイオードＤａが並列接続されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００４２】
本発明の実施の形態では、ＤＣ−ＤＣ変換回路２の出力調整には、１次側ピーク電流指令値を用いている。すなわち、ピーク電流指令値が高いほど出力が大きく、ピーク電流指令値が低いほど出力が小さい。しかし、前述のように最小オン時間の制限機能が設けられている場合、その最小オン時間の値や、回路定数によっては、負荷短絡条件のように、出力電流は流れているが、出力電力としては略ゼロである場合、その電流値を制御できなくなる場合がある。このような負荷条件の場合において、スイッチングオン時間が最小条件に達している場合の出力調整にはオフ時間を制御する。
【００４３】
図９ではＦＥＴ２２１のオン電圧によってオフタイミングを検出するための検出部において、オフセット電圧Ｖｏｆを加え、かつ、最大オフ時間の可変を前述の実施例のように１次側ピーク電流指令値で行う。これによって１次側ピーク電流指令値がオフセット電圧Ｖｏｆ以上では主としてオン時間によって出力調整を行い、それ以下では主としてオフ時間（最大オフ時間）によって出力調整が可能となる。
【００４４】
より具体的な実施の形態として、図１０の回路では、ダイオードＤａ１，Ｄａ２の順方向電圧をオフセット電圧Ｖｏｆとして利用している。また、この実施例では、ＦＥＴ２２１のオンタイミングの検出にはコンデンサＣａによるスイッチング素子間電圧の変化量の検出とダイオードＤａ１，Ｄａ２を介した絶対値の検出の両方で行うことが可能となっている。以下、詳しく説明する。スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａと抵抗Ｒａの直列回路を介してコンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａと抵抗Ｒａの直列回路には図示された極性でダイオードＤａ１，Ｄａ２の直列回路が並列接続されている。コンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂのアノードと過小電圧クランプ用のダイオードＤｃのカソードに接続されている。コンパレータＣｏｍｐ１の非反転入力端子とダイオードＤｂのカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃのアノードは回路グランドに接続されている。ダイオードＤａ２のアノードは抵抗Ｒｂを介して制御用電源電圧Ｖｃｃによりプルアップされている。したがって、ＦＥＴ２２１がオンしたとき、コンパレータＣｏｍｐ２の非反転入力端子の電位はＦＥＴ２２１のドレイン・ソース間電圧にダイオードＤａ１，Ｄａ２の順方向オン電圧によるオフセット電圧Ｖｏｆを加えた電圧となる。また、抵抗Ｒｂ，ＲａとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子に印加されるべき基準電圧Ｖｎ１は過大電圧クランプ用の電圧Ｖｄｄで兼用されている。
【００４５】
（実施例５）
図１１に本発明の実施例５の回路構成を示す。本実施例では１次側ピーク電流指令値となる誤差増幅器６０３の出力に、その上限を規定する電圧制限回路６１２を設けたものである。この電圧制限回路６１２に入力される制限値を所定値にすることで、１次側ピーク電流の最大値が制限でき、過大な電流が流れることを防止できる。しかし、前述の実施例のようにスイッチング素子間電圧検出回路６１１にダイオードＤａ１，Ｄａ２などによってオフセット電圧Ｖｏｆを重畳させた場合、ダイオードＤａ１，Ｄａ２の順方向オン電圧のばらつきや、温度特性によって電流制限の効果が減少してしまう場合がある。
【００４６】
そこで、図１２の実施形態では、電圧制限回路６１２の制限値入力にスイッチング素子間電圧検出回路６１１で使用されたダイオードＤａ１，Ｄａ２と略同一特性の素子（ダイオードＤａ３，Ｄａ４）を用い、その素子電圧を制限値に重畳させることにより、スイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２の順方向オン電圧の変動による影響を相殺している。図中、Ｖｒｅｆは基準電圧であり、これを抵抗Ｒｅ，Ｒｆにより分圧し、その分圧電圧にダイオードＤａ３，Ｄａ４の順方向オン電圧を加えて、電圧制限回路６１２に入力すべき制限値を得ている。抵抗ＲｄはダイオードＤａ３のアノード電位を制御用電源電圧Ｖｃｃによりプルアップして、ダイオードＤａ３，Ｄａ４がオン状態を保つようにしている。
【００４７】
あるいは、図１３の実施形態のように、誤差増幅器６０３の出力を所定の制限値Ｖｒｅｆで電圧制限した後、アッテネータ回路を介して１次電流ピーク指令値として用いる構成とし、アッテネータ回路においてスイッチング素子間電圧検出回路６１１で使用されたダイオードＤａ１，Ｄａ２と略同一特性の素子（ダイオードＤａ３，Ｄａ４）を用い、その素子電圧が重畳されるような構成とすることで、スイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２の順方向オン電圧の変動による影響を相殺しても良い。アッテネータ回路は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ及びダイオードＤａ３，Ｄａ４で構成されており、電圧制限回路６１２の出力電圧を抵抗Ｒｇ，Ｒｅ，Ｒｆにより分圧し、抵抗Ｒｅの両端に抵抗Ｒｄを介してダイオードＤａ３，Ｄａ４の直列回路を接続している。コンパレータＣｏｍｐ２に入力される１次電流ピーク指令値は、抵抗Ｒｅ，Ｒｆの接続点に得られる電圧にダイオードＤａ３，Ｄａ４の順方向オン電圧を加算した電圧となる。
【００４８】
（実施例６）
本発明の実施例６としてスイッチング信号の発振回路６０８の具体例を図１４に示す。基本的な構成は図４に示した発振回路６０８と同様である。相違点はオン時間を計測するタイマーに用いる電流源ＩｒからコンデンサＣｒに供給される充電電流Ｉｒを電源電圧に応じて可変とした点である。
【００４９】
図５の回路のように、１次電流ピークをスイッチング素子のオン電圧で検出する場合、スイッチング素子のオン電圧のばらつきや温度特性に影響され、検出精度が良くない。そのため、最大オン時間を制限することで、１次側のピーク電流を制限することが有効となるが、特に、電源電圧変動が大きいような応用例では、下限電源電圧で最大オン時間を規定すると、上限の電源電圧では大き過ぎることになる。そのため、最大オン時間の制限値を電源電圧によって可変とし、電源電圧が高いときには最大オン時間が短く、電源電圧が低いときには最大オン時間が長くなるような所定の特性で可変とすることで、適当な最大オン時間に制限することができる。本実施例は、図４に示した発振回路６０８において、電源電圧によってタイマー回路の充電速度を可変とすることで上記機能を実現しており、最大オン時間の制限値を電源電圧によって調整することができる。
【００５０】
（実施例７）
本発明の実施例７を図１５に示す。主回路の構成は図１１と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を始動直後から徐々に所定値まで増加させるものである。指令制限部６１５は、基準電圧Ｖｒｅｆを抵抗Ｒｌ，Ｒｍで分圧して、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍを作成する回路であり、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めている。この値は、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍを比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｏ１の上限は制限値Ｖｌｉｍである。コンパレータＣｏｍｐ２の比較入力前段部６１６は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ、コンデンサＣ１、ダイオードＤａ３，Ｄａ４から構成され、図１３に示したアッテネータ回路において、ダイオードＤａ３のアノードと回路グランドの間にコンデンサＣ１を接続したものである。このコンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆ，Ｒｇと共に時定数回路を構成しており、コンパレータＣｏｍｐ２に入力される１次側ピーク電流指令値Ｖｃ２の変化を遅延させる働きがある。すなわち、抵抗Ｒｄ，Ｒｅ，Ｒｆ，Ｒｇ、コンデンサＣ１は、動作開始時にコンパレータＣｏｍｐ２への入力信号Ｖｃ２（１次側ピーク電流指令値）を徐々に立ち上げるためのものである。ダイオードＤａ３，Ｄａ４は図１１に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサＣ１の電荷を放出するように構成している。
【００５１】
実施例７の各部信号電圧のタイムチャート（始動直後）を図１６に示す。入力電圧Ｖｉｎが立ち上がると、制限値ＶｌｉｍがａＶに立ち上がる。ほぼ同時に誤差増幅器６０３の出力ＶｅｏがｂＶに立ち上がる。電圧制限回路６１２は、ｂＶ＞ａＶから電圧制限回路６１２の出力Ｖｏ１としてａＶを出力する。コンパレータＣｏｍｐ２の比較入力前段部６１６は、電圧制限回路６１２の出力Ｖｏ１のａＶに基づき、ＣＲ時定数によって徐々に出力をｃＶまで増加させ、コンパレータＣｏｍｐ２へ出力する。ｃＶはａＶから所定の割合で減衰させた値となる（ａＶ＞ｃＶ）。
【００５２】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００５３】
（実施例８）
本発明の実施例８を図１７に示す。主回路の構成は図１１と同様である。本実施例では、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令の最大値を所定値に制限し、始動直後から徐々に所定値まで増加させるものである。指令制限部６１５は、基準電圧Ｖｒｅｆを抵抗Ｒｅ，Ｒｆで分圧して、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍを作成する回路を備え、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めている。この制限値Ｖｌｉｍは、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。本実施例の指令制限部６１５は、図１２に示した回路において、ダイオードＤａ３のアノードと回路グランドの間にコンデンサＣ１を接続したものである。このコンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆと共に時定数回路を構成しており、電圧制限回路６１２に入力される制限値Ｖｌｉｍ２の変化を遅延させる働きがある。すなわち、抵抗Ｒｄ，Ｒｅ，Ｒｆ、コンデンサＣ１は、動作開始時に電圧制限回路６１２に入力される制限値Ｖｌｉｍ２を徐々に立ち上げるためのものである。ダイオードＤａ３，Ｄａ４は図１１に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサＣ１の電荷を放出するように構成している。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍ２を比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｃ２の上限は制限値Ｖｌｉｍ２である。
【００５４】
実施例８の各部信号電圧のタイムチャート（始動直後）を図１８に示す。入力電圧Ｖｉｎが立ち上がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。また、制限基準値ＶｌｉｍがａＶに立ち上がる。制限値Ｖｌｉｍ２は制限基準値ＶｌｉｍのａＶに基づきＣＲ時定数によって徐々にｃＶまで増加し、電圧制限回路６１２へ与えられる。誤差増幅器６０３の出力ＶｅｏがｂＶ（＞ｃＶ）であると、電圧制限回路６１２は制限値Ｖｌｉｍ２の方を出力する。つまり、１次側ピーク電流指令値Ｖｃ２はｃＶまで徐々に増加する電圧となる。
【００５５】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００５６】
（実施例９）
本発明の実施例９を図１９に示す。主回路の構成は図１１と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令の最大値を所定値に制限し、始動直後から所定時間、定常時より制限値を低下させるものである。図中、Ｖｒｅｆは基準電圧であり、これを抵抗Ｒｅ，Ｒｆ，Ｒｎにより分圧し、抵抗Ｒｅ，Ｒｆの接続点に得られる制限基準電圧ＶｌｉｍにダイオードＤａ３，Ｄａ４の順方向オン電圧を加えて、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍ２を得ている。抵抗Ｒｎの両端にはスイッチが並列接続されており、このスイッチは動作開始時にはオンしており、動作開始後、所定時間Ｔが経過するとオフされる。抵抗ＲｄはダイオードＤａ３のアノード電位を制御用電源電圧Ｖｃｃによりプルアップして、ダイオードＤａ３，Ｄａ４をオン状態に保つようにしている。ダイオードＤａ３，Ｄａ４は図１１に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。
【００５７】
図１９の指令制限部６１５は、図１２に示した回路において、抵抗Ｒｆと回路グランドの間に抵抗Ｒｎを挿入し、動作開始時には抵抗Ｒｎをスイッチで短絡しておいて、動作開始後、所定時間Ｔが経過すると該スイッチを開放して、抵抗Ｒｎが抵抗Ｒｆと直列に接続されるようにしたものである。この指令制限部６１５はスイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めており、その制限値は、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍ２を比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｃ２の上限は制限値Ｖｌｉｍ２である。
【００５８】
実施例９の各部信号電圧のタイムチャート（始動直後）を図２０に示す。入力電圧Ｖｉｎが立ち上がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。また、制限基準値Ｖｌｉｍがａ’Ｖに立ち上がり、所定時間Ｔの経過後に、ａＶに立ち上がる。制限値Ｖｌｉｍ２は制限基準値Ｖｌｉｍのａ’Ｖ及びａＶに基づき、ｃ’Ｖ及びｃＶをそれぞれ電圧制限回路６１２へ出力する。すなわち、始動直後から所定時間Ｔの間は定常時のｃＶより低下させたｃ’Ｖを制限値Ｖｌｉｍ２として出力する。誤差増幅器６０３の出力ＶｅｏがｂＶ（＞ｃＶ＞ｃ’Ｖ）であると、電圧制限回路６１２は制限値Ｖｌｉｍ２の方を出力する。つまり１次側ピーク電流指令値Ｖｃ２として、始動直後から所定時間Ｔの間は定常時より低下させたｃＶ’を出力し、その後、ｃＶを出力することになる。
【００５９】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を段階的に所定値まで増加させることが可能になる。このような動作開始時の段階的スタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００６０】
（実施例１０）
本発明の実施例１０を図２１に示す。主回路の構成は図１、図３、図５、図１０又は図１１のいずれでも良く、その出力電流検出手段と誤差増幅器６０３の間に介在するアンプ６０６の部分を出力電流検出部６１７として詳しく示したものである。出力電流検出部６１７は、オペアンプ６０６よりなる増幅器と、その入力抵抗Ｒｏ、帰還抵抗Ｒｐ、帰還コンデンサＣ２、オフセット調整用抵抗Ｒｑ、信号減衰回路６１８及び切替スイッチＳから構成される。点灯判別部６１９は出力電圧又は出力電流又はその両方などによって、放電灯５の点灯／消灯を判別し、その判別信号を出力する。切替スイッチＳは点灯判別部６１９の出力により制御され、放電灯５の点灯時には、ＤＣ−ＤＣ変換回路２の出力電流を抵抗Ｒｏ，Ｒｐ，Ｒｑ及びコンデンサＣ２からなるフィルタ回路を有する増幅器で検出した出力を誤差増幅器６０３に入力される電流検出値Ｉｌａとし、消灯時には、電流指令値演算部６０２から出力される電流指令値ＫＩｌａをｋ倍（０＜ｋ＜１）に減衰した信号をダミーの電流検出値Ｉｌａとするように切替制御される。誤差増幅器６０３は出力電流検出部６１７の出力である電流検出値Ｉｌａと電流指令値演算部６０２の出力である電流指令値ＫＩｌａとから１次側電流のピーク指令値を演算し出力する。
【００６１】
本実施例の各部信号電圧のタイムチャート（始動直後）を図２２に示す。始動時から点灯するまでの消灯期間中には十分な出力電流が流れない。そこで、消灯時には電流指令値Ｋｌａのｋ倍（０＜ｋ＜１）の値を電流検出値Ｉｌａに出力する。点灯直後の電流検出値Ｉｌａは、ｂ’Ｖ（＝ｋ×ｂＶ）からフィルタ回路の効果により、徐々に出力電流値ａＶになる。切替機能のない場合の電流検出値Ｉｌａを図中の破線で示しているように、同じフィルタ回路なら電流検出値Ｉｌａの追従性が良くない。つまり、出力電流との差が大きい。本実施例では、切替スイッチＳによる電流検出値Ｉｌａの切替機能を有することにより、消灯時に、電流検出値Ｉｌａに所定値ｂ’Ｖ（＞０Ｖ）を持たすことができ、電流検出値Ｉｌａの追従性が良くなった。つまり、出力電流との差が小さくなった。
【００６２】
（実施例１１）
本発明の実施例１１を図２３に示す。本実施例では、出力電圧検出値Ｖｌａを出力電圧比較器６２０で所定の最大出力電圧値Ｖｌｒと比較し、出力電圧検出値Ｖｌａが最大出力電圧値Ｖｌｒに達すると、出力電圧比較器６２０から制限値可変指令Ｖｌｘを出力し、発振回路６０８の動作状況を変化させて、出力電圧の過上昇を防止する。これにより、放電灯５が始動する無負荷状態において、出力電圧が上昇し過ぎることを防止するものである。
【００６３】
本実施例に用いる発振回路６０８の構成を図２４に示す。この回路では、スイッチング素子２２のオフ時間を決定するタイマー回路に、上記制限値可変指令Ｖｌｘを作用させることで、Ｖｌａ≧Ｖｌｒの場合、実質的にスイッチング素子２２のオフ時間を略無限大にすることで、出力電圧の上昇を防止するものである。具体的な手段としては、オフ時間を決定するためのコンデンサＣｓと並列にスイッチＳａを設け、制限値可変指令Ｖｌｘが入力されると、スイッチＳａをオンさせて、コンデンサＣｓの電圧をゼロに保持することで、スイッチング素子２２のオフ時間を略無限大とするものである。
【００６４】
（実施例１２）
本発明の実施例１２を図２５に示す。本実施例では、所定の最大出力電圧値Ｖｌｒよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Ｖｌｒｐとランプ電圧Ｖｌａを出力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌｒｐになった場合には、電圧制限回路６１２の制限値Ｖｌｉｍを通常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り換えるようにしたものである。
【００６５】
放電灯５の無負荷時にはコンデンサ２４の出力電圧が上昇するが、先の実施例等で述べたように、発振回路６０８の動作を停止させることで、出力電圧が所定値より上昇することを防止するようにしている。コンデンサ２４に蓄積された電荷はインバータ回路３や始動回路４で徐々に消費されるため、コンデンサ２４の両端電圧、すなわち、出力電圧は低下して行く。出力電圧が低下し、Ｖｌａ＜Ｖｌｒになると、発振回路６０８は動作を開始し、出力電圧を再び所定値まで上昇させる。これは、出力電圧を放電灯５の始動に必要な所定の電圧に維持するためである。上記Ｖｌａ＜Ｖｌｒとなり、発振回路６０８が再動作するとき、無負荷状態であるため、出力電流はゼロであるから、誤差増幅器６０３の出力は最大値になる。これは電圧制限回路６１２で制限されるが、発振回路６０８のオン期間が最大になり、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値が不必要に高くなり、部品のストレスが増加する。
【００６６】
そこで、本実施例では、所定の最大出力電圧値Ｖｌｒよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Ｖｌｒｐとランプ電圧Ｖｌａを出力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌｒｐになった場合には、電圧制限回路６１２の制限値Ｖｌｉｍを通常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り換えるようにしたものである。これにより、無負荷時に出力電圧を所定値に保つ動作において、発振回路６０８のオン期間はＶｌｉｍＬで規制され、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値を適正な値に低減することができる。したがって、部品ストレスは減少する。
【００６７】
（実施例１３）
本発明の実施例１３を図２６に示す。本実施例は先の実施例において、電圧制限回路６１２の制限値ＶｌｉｍをＶｌｉｍＨからＶｌｉｍＬに切り換える動作を連続的に行うようにしたものである。すなわち、出力電圧検出値Ｖｌａに基づいて、制限値可変回路６２１が図中に示すように、出力電圧検出値Ｖｌａの上昇とともに制限値Ｖｌｉｍが低下するように、制限値Ｖｌｉｍを連続的に変化させて、電圧制限回路６１２に与える。出力電圧が低いときは、放電灯５が始動直後であり、出力電流を多く供給するために、制限値Ｖｌｉｍを大きくしておく。放電灯５が安定点灯状態である領域では、供給電力を略一定に保つので、出力電圧が上がると、出力電流が下がる。これに応じて制限値Ｖｌｉｍも変化させ、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値が何らかの原因で不必要に上昇することを防止できる。なお、無負荷状態になった場合には先の実施例と同様となる。
【００６８】
また、出力電圧検出値Ｖｌａの低い領域と高い領域では、図中の制限値可変回路６２１の特性に示した点線のように、制限値Ｖｌｉｍを各々略一定値に保つと更に良い。すなわち、出力電圧検出値Ｖｌａの低い領域では、制限値Ｖｌｉｍを略一定値に保つことにより、ストレスを低減することができ、出力電圧検出値Ｖｌａの高い領域では、制限値Ｖｌｉｍを略一定値に保つことにより、スイッチング素子のオン期間の微小化を防止できる。
【００６９】
（実施例１４）
本発明の実施例１４を図２７に示す。本実施例は、無負荷時のオン時間が小さくなり過ぎないようにしたもので、図２７は本実施例に用いる発振回路６０８の回路構成を示す。主回路の構成は図２３と同様である。無負荷時に制限値可変指令Ｖｌｘが発振回路６０８に入力されると、最小オン時間を決定するレベルをＶｒ１からＶｒ３に切り換える。ここで、Ｖｒ３は、始動直後に必要な電流が得られるオン時間になるためのＶｒ３＞Ｖｒ１という条件と、不必要に大きくしてストレス増加にならないオン時間になるためのＶｒ３＜Ｖｒ２という条件、すなわち、Ｖｒ１＜Ｖｒ３＜Ｖｒ２を満たすように設定される。
【００７０】
スイッチング素子のオン時間を決定するための１次側電流Ｉ１のピーク値検出にはバラツキが存在する。これは例えば実施例４では、ＦＥＴ２２１のオン抵抗のバラツキやスイッチング素子間電圧検出回路６１１の内部の回路定数のバラツキ等である。無負荷時には、誤差増幅器６０３の出力が最大であるため、１次側ピーク電流指令は、電圧制限回路６１２により決定される。上記バラツキにより、１次側ピーク電流の検出値が指令値に達するまでの時間は変動する。すなわち、無負荷時のオン時間は変動する。放電灯５が始動すると、直ちにＤＣ−ＤＣ変換回路２から放電灯５に放電を維持するのに十分な出力電流を与えなければならない。もし、無負荷時にスイッチング素子のオン時間が小さくなり過ぎると、放電灯５の始動直後に十分な出力電流を得ることができなくなり、放電灯５の始動性能が悪化する。
【００７１】
そこで、本実施例では、上述のようなバラツキがあっても良好な始動性能を得られるように、無負荷時に制限値可変指令Ｖｌｘが発振回路６０８に入力されると、最小オン時間を決定するレベルをＶｒ１からＶｒ３（＞Ｖｒ１）に切り換えて、始動直後に必要な電流が得られるように最小オン時間を設定するものである。
【００７２】
以上の実施例における回路形態は図示されたものに限定するものではなく、同様の動作を行う他の回路形態であってもよい。
【００７３】
【発明の効果】
本発明によれば、出力調整手段としてＤＣ−ＤＣコンバータを有する放電灯点灯装置において、少なくとも放電灯が定常時に安定点灯している条件では、境界モードでスイッチング動作させることを前提とし、電源インピーダンスが高い場合においても安定なスイッチング動作を可能とするために、スイッチング素子のオン時間に上限と下限を設定したので、良好なスイッチング動作が得られ、スイッチング素子に過大な電流が流れないようにすることができる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の実施例１に用いる発振回路の構成を示す回路図である。
【図３】本発明の実施例２の全体構成を示す回路図である。
【図４】本発明の実施例２の発振回路の具体例を示す回路図である。
【図５】本発明の実施例３の全体構成を示す回路図である。
【図６】本発明の実施例３に用いるスイッチング素子間電圧検出回路の１つの具体例を示す回路図である。
【図７】本発明の実施例３に用いるスイッチング素子間電圧検出回路の他の具体例を示す回路図である。
【図８】本発明の実施例３に用いるスイッチング素子間電圧検出回路のさらに他の具体例を示す回路図である。
【図９】本発明の実施例４に用いるスイッチング素子間電圧検出回路の具体例を示す回路図である。
【図１０】本発明の実施例４の全体構成を示す回路図である。
【図１１】本発明の実施例５の全体構成を示す回路図である。
【図１２】本発明の実施例５に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１３】本発明の実施例５に用いる電圧制限回路の周辺回路の他の一例を示す回路図である。
【図１４】本発明の実施例６に用いる発振回路の構成を示す回路図である。
【図１５】本発明の実施例７に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１６】本発明の実施例７の動作説明図である。
【図１７】本発明の実施例８に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１８】本発明の実施例８の動作説明図である。
【図１９】本発明の実施例９に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図２０】本発明の実施例９の動作説明図である。
【図２１】本発明の実施例１０に用いる出力電流検出部とその周辺回路の構成を示す回路図である。
【図２２】本発明の実施例１０の動作説明図である。
【図２３】本発明の実施例１０の全体構成を示す回路図である。
【図２４】本発明の実施例１１に用いる発振回路の構成を示す回路図である。
【図２５】本発明の実施例１２の全体構成を示す回路図である。
【図２６】本発明の実施例１３の全体構成を示す回路図である。
【図２７】本発明の実施例１４に用いる発振回路の構成を示す回路図である。
【図２８】従来例１の回路図である。
【図２９】従来例２の回路図である。
【図３０】従来例３の回路図である。
【図３１】従来例４の回路図である。
【符号の説明】
１ 直流電源
２ ＤＣ−ＤＣ変換回路
３ インバータ回路
４ 始動回路
５ 放電灯
６ 出力制御回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a discharge lamp lighting device having a DC-DC conversion circuit that converts a DC power source into a voltage required by a discharge lamp, and stably lighting the discharge lamp with the converted electric power.
[0002]
[Prior art]
FIG. 28 shows a conventional example of a discharge lamp lighting device. The discharge lamp lighting device includes a DC-DC conversion circuit 2 having a buck converter configuration that steps down from an output voltage of a rectifying and smoothing circuit 11 serving as a DC power source to a voltage necessary for stably lighting the discharge lamp 5, and a DC-DC conversion circuit 2 obtained thereby. The inverter circuit 3 supplies an alternating voltage to the discharge lamp 5 from the generated DC voltage, and the start circuit 4 applies a high voltage to start the discharge lamp 5 in the extinguished state. The DC-DC conversion circuit 2 having a buck converter configuration discharges the regenerative current of the inductor 211 to the capacitor 24 and the series circuit of the switching element 22, the inductor 211, and the capacitor 24 connected to the output terminal 12 of the rectifying and smoothing circuit 11. It is comprised from the diode 23 of this.
[0003]
The output of the discharge lamp lighting device of FIG. 28 is mainly adjusted by the DC-DC conversion circuit 2, and in this conventional example, the lamp current and the lamp voltage are detected at the output terminal of the DC-DC conversion circuit 2 to generate a power command value. Based on the power command value output from the circuit 601, a control target value of the lamp current corresponding to the detected value of the lamp voltage is calculated by the current command value calculation unit 602, and feedback control is performed. The on / off control signal of the switching element 22 of the buck converter constituting the DC-DC conversion circuit 2 is obtained by a triangular wave comparison method in which the output of the error amplifier 603 and the output of the triangular wave oscillator 604 are compared by a comparator 605. This is a PWM signal that adjusts the output by changing the duty at a constant frequency.
[0004]
The discharge lamp lighting device of FIG. 28 is mainly a conventional example when the fluctuation range of the lamp voltage is lower than the voltage of the DC power supply 11, but the conventional case where the lamp voltage fluctuates from a low condition to a high condition compared to the power supply voltage. As an example, there is an example in which the configuration of the output control circuit 6 is not changed, and the configuration of the DC-DC conversion circuit 2 is a flyback converter as shown in FIG. In this flyback converter, when the switching element 22 is turned on, a current I 1 flows from the DC power source 1 to the primary winding of the transformer 21, and energy is stored in the transformer 21. When the switching element 22 is turned off, the diode 23 is turned on by the counter electromotive force generated by the energy stored in the transformer 21, and the current I2 flows from the secondary winding to the capacitor 24, so that the output capacitor 24 is charged. By controlling the ON period and the OFF period of the switching element 22, the voltage of the output capacitor 24 can be changed from a low condition to a high condition as compared with the power supply voltage of the DC power supply 1. As a step-up / down converter that realizes a similar function, there is a buck-boost converter (polarity inversion type chopper circuit).
[0005]
28 and 29, since the switching frequency is constant, the discontinuous mode operation in which the current of the inductor 211 or the transformer 21 is zero depending on the circuit constant, the power supply condition, and the load condition, and the current There is a continuous mode operation in which the switching operation is performed under the condition that does not become zero. In the discontinuous mode operation, since there is a period in which the current becomes zero, the peak of the switching current in the DC-DC conversion circuit 2 increases, thereby reducing the efficiency. In continuous mode operation, direct current is superimposed and efficiency is reduced.
[0006]
Therefore, in the example of the power supply device of Japanese Patent No. 2860304 shown in FIG. 30, a conventional example is shown in which the current of the transformer 21 is operated at the boundary between the continuous mode and the discontinuous mode (hereinafter referred to as “boundary mode operation”). The control circuit 7 of the switching element 22 includes a primary current detection resistor 720, an on / off control flip-flop 722, a comparator 724, and a demagnetization detection circuit 726 that detects that the current of the transformer 21 has become zero. ing. Ir is a current source, Cr is a capacitor, Rr is a discharge resistor, and S1 is a discharge switch. In this circuit, when the switching element 22 is on, after a predetermined time determined by the magnitude relationship between the magnitude of the primary current I1 detected by the resistor 720 and the charging voltage Vr of the capacitor Cr, the comparator 724 causes the flip-flop 722 to be turned on. The flip-flop 722 is set by the demagnetization detection circuit 726 when the switching element 22 is turned off and the current discharged to the secondary side of the transformer 21 becomes zero, so that the switching element 22 is turned on again. To work. For this reason, the ON / OFF control signal of the switching element 22 operates so that both the frequency and the duty are variable. Such a switching operation is already known.
[0007]
On the other hand, when the load is a discharge lamp, the load voltage fluctuates greatly. Therefore, in order to prevent the frequency fluctuation from reaching a wide range, in Japanese translations of PCT publication No. 10-511220 shown in FIG. A conventional example is shown in which the maximum value / minimum value of the off period of the switching element 22 is fixed under the precondition that the configuration is a buck converter. When the boundary mode operation is performed in a state where the lamp voltage is low because the lamp temperature is low just after starting, the time required for the magnetic energy stored in the inductor to be released as a current to the load side when the switching element is on become longer. As a result, the switching frequency is equivalently lowered, and entering the audible range is forcibly shifted to continuous mode operation by fixing the maximum off-time value, thereby preventing a significant decrease in the switching frequency.
[0008]
However, in this example, when the fixed value of the maximum off-time is set based on the lower limit of the power supply voltage, the power supply voltage may vary depending on the inductor constant, the fluctuation range of the power supply voltage, and the fluctuation range of the lamp voltage during stable lighting. There is a possibility that the boundary mode operation cannot be realized under a low lamp voltage condition.
[0009]
[Problems to be solved by the invention]
In the conventional examples of FIGS. 30 and 31, when the power supply impedance is high, the current of the inductor or the transformer may not increase to a predetermined value and may not be turned off.
In addition, in order to determine the ON timing and OFF timing of the switching element, signals are obtained from different detection points, and there is a problem that the number of input terminals increases. In the configuration in which the current of the switching element is detected by a resistor, an increase in the number of components and an increase in loss of the detection resistor are problems. For this reason, a method for detecting the voltage drop of the switching element as a current detection value is also known, but considering the variation of the on-voltage of the switching element and the temperature characteristics, the maximum for preventing saturation of the switching element capacitance, transformer, and inductor Problems remain in terms of current protection.
[0010]
In addition, in the conventional example of FIG. 30, in a discharge lamp load in which the load voltage fluctuates significantly, especially when the lamp voltage is low because the lamp temperature is low just after starting, the magnetic energy of the transformer is transferred to the load side. The discharge time is long, the frequency is extremely lowered, and even when the same power is sent to the load, the current peak rises, which may cause loss and magnetic saturation of the transformer.
[0011]
The present invention is based on the premise that operation is performed in a substantially boundary mode when steady lighting is performed in a steady state, and it is possible to obtain a good switching operation and to have a DC-DC conversion circuit that prevents excessive current from flowing through the switching element. An object of the present invention is to provide an electric lamp lighting device.
[0012]
[Means for Solving the Problems]
According to the present invention, a DC-DC conversion circuit that converts a power supply voltage to a voltage required by a discharge lamp is provided, and at least during steady stable lighting, the switching element is turned on / off by boundary mode operation. In the discharge lamp lighting device, when the current when the switching element is turned on is detected and the switching element is turned off when the predetermined current peak value is reached, when the power source impedance is high, the switching element A function for forcibly turning off when the on-time exceeds a predetermined time is provided so that a switching operation can be performed even under conditions where the current does not reach a predetermined peak value. Furthermore, in order to prevent the occurrence of switching instability due to ringing that occurs when the switching element transitions from off to on, at least the level ringing that causes malfunctions is on time. Is controlled to continue.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 shows a basic embodiment of the present invention. In the figure, 1 is a DC power source, 2 is a DC-DC conversion circuit, 3 is an inverter circuit, 4 is a starting circuit, 5 is a discharge lamp, and 6 is an output control circuit. The DC-DC conversion circuit 2 has a configuration of a flyback converter. The positive electrode of the DC power source 1 is connected to one end of the primary winding of the transformer 21, and the other end of the primary winding is connected to one end of the switching element 22. The other end of the switching element 22 is connected to the negative electrode of the DC power source 1 via the primary side current detection means. The negative electrode of the DC power supply 1 is connected to the circuit ground. One end of the secondary winding of the transformer 21 is connected to the anode of the diode 23, and the cathode of the diode 23 is connected to the positive electrode of the capacitor 24. The negative electrode of the capacitor 24 is connected to the other end of the secondary winding of the transformer 21 via the secondary current detection means. The primary winding and the secondary winding of the transformer 21 are wound in the polarity indicated by the black circles in the drawing. Energy is stored in the transformer 21 during the ON period when the switching element 22 is turned on and the primary current I1 is flowing. When the switching element 22 is turned off, the diode 23 is turned on by the back electromotive force generated by the energy stored in the transformer 21, and the secondary current I2 flows. As a result, the output capacitor 24 is charged.
[0014]
Next, the inverter circuit 3 is a full-bridge inverter circuit for converting a DC voltage charged in the capacitor 24 of the DC-DC conversion circuit 2 into an AC voltage, and includes four switching elements and a drive circuit 31 thereof. Yes. The first and second switching elements connected to the positive electrode of the capacitor 24 are connected in series with the third and fourth switching elements connected to the negative electrode of the capacitor 24, respectively, and an AC voltage is connected between these connection points. So that the period in which the first and fourth switching elements are turned on and the period in which the second and third switching elements are on are alternated.
[0015]
Next, the starting circuit 4 receives the output voltage of the inverter circuit 3 and generates a high voltage pulse for starting the discharge lamp 5 when the discharge lamp 5 is in a no-load state. After that, the generation of the high voltage pulse is stopped. The discharge lamp 5 is, for example, an HID lamp used as a headlight of a car. In this case, the DC power source 1 is an in-vehicle battery.
[0016]
Next, the output control circuit 6 will be described. In this discharge lamp lighting device, the power supplied to the discharge lamp 5 is controlled by the operation of the DC-DC conversion circuit 2. First, the power command value generation circuit 601 generates a power command value for determining the output power of the DC-DC conversion circuit 2. The current command value calculation unit 602 calculates a current command value that is a control target of the output current of the DC-DC conversion circuit 2 from the power command value given from the power command value generation circuit 601 and the voltage of the capacitor 24. For this purpose, the voltage of the capacitor 24 of the DC-DC conversion circuit 2 is detected by the output voltage detection means and input to the current command value calculation unit 602 via the amplifier 607. The current command value calculated by the current command value calculation unit 602 becomes one input of the error amplifier 603. The other input of the error amplifier 603 receives an output current detected by output current detection means provided between the output of the DC-DC conversion circuit 2 and the input of the inverter circuit 3 via the amplifier 606. . The error amplifier 603 creates a primary-side peak current command from the current command value given from the current command value calculation unit 602 and the detected value of the output current input through the amplifier 606, and the comparator 610 (hereinafter, “ Comp2 ") is input to the inverting input terminal.
[0017]
The detection value of the primary current I1 and the detection value of the secondary current I2 of the transformer 21 of the DC-DC conversion circuit 2 are input to the output control circuit 6. The detected value of the primary side current I1 is inputted to the non-inverting input terminal of the comparator Comp2, and when the detected value becomes larger than the primary side peak current command, a reset signal is sent to the Reset terminal of the oscillation circuit 608. The detected value of the secondary current I2 is input to the inverting input terminal of the comparator 609 (hereinafter referred to as “Comp1”). The non-inverting input terminal of the comparator Comp1 is connected to the circuit ground. Therefore, when the detected value of the secondary current I2 becomes zero, a set signal is sent from the comparator Comp1 to the Set terminal of the oscillation circuit 608. The oscillation circuit 608 includes a set / reset flip-flop, and on / off control of the switching element 22 of the DC-DC conversion circuit 2 is performed by the Q output. The oscillation circuit 608 is provided with a timer for measuring the on-time, and is controlled so that the on-time does not turn off until the on-time exceeds a predetermined minimum time, and the on-time does not exceed the predetermined maximum time. .
[0018]
Hereinafter, the operation of the circuit of FIG. 1 will be described. In the circuit of FIG. 1, the output of the error amplifier 603 serving as an output adjustment value is used as the peak command value of the current I1 flowing to the primary side of the transformer 21, and this command value is compared with the detected value of the primary current I1 by the comparator Comp2. When the detected value exceeds the command value, the Q output of the oscillation circuit 608 becomes L level, and the switching element 22 is turned off. After the switching element 22 is turned off, all the energy of the transformer 21 is discharged to the secondary side, and it is detected by the comparator Comp1 that the secondary side current I2 has become zero, and the output of the oscillation circuit 608 is set to the H level. The element 22 is turned on. The oscillation circuit 608 has a built-in timer for measuring the ON period of the switching element 22, and forcibly turns off the switching element 22 when the ON period of the switching element 22 exceeds a preset maximum ON time. It is something to control. Further, in order to prevent the occurrence of switching instability due to ringing or the like generated at the moment when the switching element 22 is turned on, the on period continues at least during the period in which the ringing of the level causing the malfunction occurs. It is supposed to be.
Hereinafter, various embodiments of the present invention will be described.
[0019]
Example 1
A specific example of the switching signal oscillation circuit 608 is shown in FIG. 2 as Embodiment 1 of the present invention. The configuration of the main circuit is the same as that in FIG. The set signal given from the comparator Comp1 to the Set terminal is input to the set terminal S of the set / reset flip-flop SR-FF. Therefore, when the secondary current I2 returns to zero, the set / reset flip-flop SR-FF is set, its Q output becomes H level, and the switching element 22 is turned on. At this time, since the discharge switch connected in parallel with the capacitor Cr is turned off, the capacitor Cr is charged by the current source Ir. The terminal voltage of the capacitor Cr is compared with the reference voltage by the comparator Comp4. When the terminal voltage of the capacitor Cr reaches the reference voltage, the set / reset flip-flop SR-FF is reset and its Q output becomes L level, The switching element 22 is turned off.
[0020]
The reference voltage input to the comparator Comp4 is set to the lower reference value Vr1 when the Reset terminal is at the H level, that is, after the primary side current I1 reaches the command value of the primary side peak current. . Further, when the Reset terminal is at L level, that is, during a period when the primary side current I1 does not reach the command value of the primary side peak current, the higher reference value Vr2 (> Vr1) is set.
[0021]
In the oscillation circuit 608 of FIG. 2, the on-time of the switching element 22 is measured by a timer composed of the current source Ir and the capacitor Cr, and whether or not a predetermined on-time has been reached is detected by the comparator Comp4. The reference value Vr1 input to the comparator Comp4 after the primary side current I1 reaches the primary peak current command value is a reference voltage that determines the minimum on-time. If the voltage of the capacitor Cr does not reach the reference voltage Vr1, the switching element 22 is not turned on again even if the primary side current I1 reaches the command value of the primary side peak current. As a result, a minimum on-time is set to prevent an unstable phenomenon that immediately turns off again from the unstable state immediately after turning on. Further, when the power supply impedance is high, when the switching element 22 is turned on, the primary current I1 is saturated without reaching the predetermined primary peak current command value, and the switching element 22 is continuously turned on. There is. In order to prevent this, a predetermined maximum on-time limit is provided in the present embodiment. That is, in a period in which the primary current I1 does not reach the primary peak current command value, the higher reference value Vr2 (> Vr1) is input to the comparator Comp4 as a reference voltage. Thereby, the maximum on-time is set.
[0022]
(Example 2)
A second embodiment of the present invention is shown in FIG. In this embodiment, not only the on-time of the switching element 22 but also the off-time is provided with a limiting function. A specific example of the switching signal oscillation circuit 608 used in this embodiment is shown in FIG. In the oscillation circuit 608 of FIG. 4, the on-time of the switching element 22 is measured by a timer composed of the current source Ir and the capacitor Cr, and whether or not a predetermined on-time has been reached is detected by the comparator Comp4. Further, the off time of the switching element 22 is measured by a timer composed of the current source Is and the capacitor Cs, and the comparator Comp3 detects whether or not a predetermined off time has been reached.
[0023]
The set signal supplied from the comparator Comp1 to the Set terminal is used to switch the reference voltage of the comparator Comp3, and the reset signal supplied from the comparator Comp2 to the Reset terminal is used to switch the reference voltage of the comparator Comp4. .
[0024]
The reference voltage input to the comparator Comp3 is set to the fixed value Vs1 when the Set terminal is at the H level, that is, after the secondary side current I2 returns to zero. Further, when the Set terminal is at the L level, that is, in a period in which the secondary side current I2 does not return to zero, the variable values Vs2 to Vs3 output from the function unit 614 are set. These variable values Vs2 to Vs3 have characteristics that become smaller from Vs2 to Vs3 as the command value input to the function unit 614 as the maximum off-time variable signal increases, and saturate at Vs3.
[0025]
The reference voltage input to the comparator Comp4 is set to the lower reference value Vr1 when the Reset terminal is at the H level, that is, after the primary side current I1 reaches a predetermined peak value. Further, when the Reset terminal is at the L level, that is, in a period during which the primary current I1 does not reach the predetermined peak value, the higher reference value Vr2 (> Vr1) is set.
[0026]
Here, assuming that the set / reset flip-flop SR-FF is reset, its Q output is L level, and the switching element 22 is off. At this time, since the discharge switch connected in parallel with the capacitor Cs is turned off, the capacitor Cs is charged by the current source Is. The terminal voltage of the capacitor Cs is compared with the reference voltage by the comparator Comp3. When the terminal voltage of the capacitor Cs reaches the reference voltage, the set / reset flip-flop SR-FF is set and its Q output becomes H level. The switching element 22 is turned on.
[0027]
At this time, since the discharge switch connected in parallel with the capacitor Cr is turned off, the capacitor Cr is charged by the current source Ir. The terminal voltage of the capacitor Cr is compared with the reference voltage by the comparator Comp4. When the terminal voltage of the capacitor Cr reaches the reference voltage, the set / reset flip-flop SR-FF is reset and its Q output becomes L level, The switching element 22 is turned off. Thereafter, the same operation is repeated.
[0028]
A fixed value Vs1 input to the comparator Comp3 after the secondary current I2 returns to zero is a reference voltage that determines the minimum off time. If the voltage of the capacitor Cs does not reach the reference voltage Vs1, the switching element 22 is not turned on again even when the secondary current I2 returns to zero. Further, during the period when the secondary side current I2 does not return to zero, the variable values Vs2 to Vs3 are input as reference voltages to the comparator Comp3 due to the characteristics of the function unit 614 with respect to the maximum off-time variable signal, and the primary side peak current As the command value increases, the maximum off time is shortened. In the function unit 614, when the input side is large, the characteristic saturates to the reference voltage Vs3 (> Vs1) defines the lower limit of the maximum off time.
[0029]
In addition, the oscillation circuit 608 in FIG. 4 has a function of limiting not only the off time of the switching element 22 but also the on time. When the power supply impedance is high, when the switching element 22 is turned on, the primary side current I1 may be saturated without reaching the predetermined primary side peak current command value, and the switching element 22 may be continuously turned on. . In order to prevent this, the oscillation circuit 608 of FIG. 4 has a predetermined maximum on-time limit. In addition, a predetermined minimum on-time is provided in order to prevent an unstable phenomenon that immediately turns off again from an unstable state immediately after turning on.
[0030]
That is, a timer circuit including a current source Ir, a capacitor Cr, and a comparator Comp4 is provided between the Reset terminal that receives a forced OFF signal and the reset terminal R of the set / reset flip-flop SR-FF. When the forced off signal is input from the Reset terminal, the switching element 22 is not turned off when the voltage of the capacitor Cr is equal to or lower than the reference voltage Vr1, thereby defining the minimum on time. In addition, when the primary current I1 does not reach the predetermined primary peak current command value and the ON time of the switching element 22 continues and the voltage of the capacitor Cr reaches the reference voltage Vr2 (> Vr1), the comparator Comp4 It operates to reset the set / reset flip-flop SR-FF and forcibly turn off the switching element 22.
[0031]
This embodiment is particularly suitable for a case where the light output is rapidly increased even at a cold start. That is, the current of the transformer 21 is in the continuous mode when the lamp voltage is low, which is a condition for applying excessive power to rapidly increase the light output at the cold start. At this time, in order to increase the output, the primary-side peak current command value is larger than that in the steady state. That is, the continuous mode operation is performed when the output is increased, and when the primary side peak current command value is increased to increase the output, the frequency is not lowered due to the increase of the ON time. Control to reduce the maximum off time limit value. In addition, if the maximum off time limit value is too small, energy transfer to the secondary side cannot be performed, leading to a reduction in efficiency and excessive current, so the maximum off time limit value has a predetermined lower limit. A value (corresponding to Vs3) is provided. Furthermore, in order to prevent the occurrence of switching instability due to ringing that occurs at the moment of switching off, at least a period during which ringing at a level that causes a malfunction occurs is maintained so that the off time continues. Minimum off-time (corresponding to Vs1).
[0032]
In FIG. 3, the primary peak current command value is used for the variable control of the maximum off time, but the output current detection value or the output current command value may be used. Further, an output power detection value or an output power command value may be used.
[0033]
Example 3
FIG. 5 shows a circuit configuration of Embodiment 3 of the present invention. In the embodiment of FIG. 3, current detectors are used on the primary side and the secondary side of the transformer 21 in order to determine the off timing and on timing of the switching element 22, and the circuit configuration is complicated. . In addition, using a resistor for current detection leads to an increase in the number of parts and an increase in loss. Therefore, in the configuration of FIG. 5, the on-voltage of the FET 221 is used for primary-side current detection, and the FET 221 is configured to turn off when the on-voltage reaches a predetermined value indicated by the primary current peak command. .
[0034]
Specific examples of the switching element voltage detection circuit 611 used in this embodiment are illustrated in FIGS. In the circuit of FIG. 6, the voltage between switching elements, that is, the drain-source voltage of the FET 221 is applied to the inverting input terminal of the comparator Comp1 and the non-inverting input terminal of the comparator Comp2 via the resistor Ra. The inverting input terminal of the comparator Comp1 and the non-inverting input terminal of the comparator Comp2 are connected to the anode of the overvoltage clamping diode Db and the cathode of the undervoltage clamping diode Dc. The cathode of the diode Db is connected to a predetermined voltage Vdd, and the anode of the diode Dc is connected to circuit ground. A reference voltage Vn1 is applied to the non-inverting input terminal of the comparator Comp1. This reference voltage is set to satisfy Vdd> Vn1.
[0035]
Hereinafter, the operation of the circuit of FIG. 6 will be described. First, when the FET 221 in FIG. 5 is turned on, a current I1 flows from the DC power source 1 to the primary winding of the transformer 21. Since the drain-source voltage of the FET 221 is substantially proportional to the drain current, a voltage corresponding to the primary current I1 is obtained as the switching element voltage. This voltage is applied to the non-inverting input terminal of the comparator Comp2 via the resistor Ra and compared with the output of the error amplifier 603 (primary side current peak command). As a result, a Reset signal for turning off the FET 221 is obtained when the primary-side current I1 reaches a predetermined peak command value.
[0036]
Next, when the FET 221 is turned off, a counter electromotive voltage due to stored energy is generated in the primary winding of the transformer 21 in a direction superimposed on the DC power supply 1, so that a current I2 flows in the secondary winding of the transformer 21. During this period, the drain-source voltage of the FET 221 is higher than the voltage of the DC power supply 1. Further, when the stored energy of the transformer 21 is released and the current I2 of the secondary winding of the transformer 21 becomes zero, the drain-source voltage of the FET 221 becomes substantially equal to the voltage of the DC power supply 1. Therefore, if the reference voltage Vn1 of the comparator Comp1 is set to a predetermined value corresponding to the voltage of the DC power supply 1, the timing at which the current I2 flowing through the secondary winding becomes zero can be detected. The diode Db protects the comparators Comp1 and Comp2 by clamping the input voltage to the comparators Comp1 and Comp2 to (Vdd + forward voltage of the diode Db) during the period when the drain-source voltage of the FET 221 becomes too high. It is. If Vdd> Vn1, the operation of the comparator Comp1 is not affected.
[0037]
Next, the circuit configuration of FIG. 7 will be described. In the circuit of FIG. 7, the switching element voltage, that is, the drain-source voltage of the FET 221 is applied to the inverting input terminal of the comparator Comp1 via the capacitor Ca, and at the non-inverting input of the comparator Comp2 via the resistor Ra. Applied to the terminal. The inverting input terminal of the comparator Comp1 is connected to the anode of the overvoltage clamping diode Db1 and the cathode of the undervoltage clamping diode Dc1. The non-inverting input terminal of the comparator Comp2 is connected to the anode of the overvoltage clamping diode Db2 and the cathode of the undervoltage clamping diode Dc2. The cathodes of the diodes Db1 and Db2 are connected to a predetermined voltage Vdd, and the anodes of the diodes Dc1 and Dc2 are connected to circuit ground. A resistor Rb is connected in parallel to both ends of the diode Db1. The resistor Rb and the capacitor Ca constitute a differentiation circuit, and a time constant is set so that the comparator Comp1 can detect that the drain-source voltage of the FET 221 has decreased by ΔV. A reference voltage Vn1 is applied to the non-inverting input terminal of the comparator Comp1. This reference voltage is set to satisfy Vdd> Vn1.
[0038]
Hereinafter, the operation of the circuit of FIG. 7 will be described. First, the operation of turning off the FET 221 by the comparator Comp2 when the primary side current I1 proportional to the drain-source voltage of the FET 221 reaches a predetermined peak value when the FET 221 is turned on is the same as the circuit of FIG. Next, when the FET 221 is turned off, a counter electromotive voltage due to stored energy is generated in the primary winding of the transformer 21 in a direction superimposed on the DC power supply 1, so that a current I2 flows in the secondary winding of the transformer 21. During this period, the drain-source voltage of the FET 221 is higher than the voltage of the DC power supply 1. At this time, since the diode 23 is on, the voltage of the secondary winding of the transformer 21 substantially matches the voltage of the capacitor 24. Therefore, the voltage of the primary winding of the transformer 21 is a predetermined voltage corresponding to the turn ratio. Further, when the stored energy of the transformer 21 is released and the current I2 of the secondary winding of the transformer 21 becomes zero, the drain-source voltage of the FET 221 becomes substantially equal to the voltage of the DC power supply 1. Therefore, the drain-source voltage of the FET 221 rapidly decreases before and after the secondary current I2 of the transformer 21 becomes zero. Therefore, if this voltage change is detected by a differentiation circuit composed of a capacitor Ca and a resistor Rb, and the reference voltage Vn1 of the comparator Comp1 is set so that it can be detected that the drain-source voltage of the FET 221 has decreased by ΔV, The timing at which the current I2 flowing through the secondary winding of the transformer 21 becomes zero can be detected. The diodes Db1 and Db2 clamp the input voltage to the comparators Comp1 and Comp2 to (Vdd + forward voltage of the diodes Db1 and Db2) during the period when the drain-source voltage of the FET 221 becomes too high, and the comparators Comp1 and Comp2 Is to protect. If Vdd> Vn1, the operation of the comparator Comp1 is not affected.
[0039]
Also in the circuit of FIG. 8, the switching element voltage, that is, the drain-source voltage of the FET 221 is applied to the inverting input terminal of the comparator Comp1 through the capacitor Ca and non-inverted by the comparator Comp2 through the resistor Ra. Applied to the input terminal. A diode Da is connected in parallel to the capacitor Ca with the polarity shown. The inverting input terminal of the comparator Comp1 is connected to the anode of the overvoltage clamping diode Db1 and the cathode of the undervoltage clamping diode Dc1. The non-inverting input terminal of the comparator Comp2 is connected to the anode of the overvoltage clamping diode Db2 and the cathode of the undervoltage clamping diode Dc2. The cathodes of the diodes Db1 and Db2 are connected to a predetermined voltage Vdd, and the anodes of the diodes Dc1 and Dc2 are connected to circuit ground. A resistor Rb is connected in parallel to both ends of the diode Db1. The resistor Rb and the capacitor Ca constitute a differentiation circuit, and a time constant is set so that the comparator Comp1 can detect that the drain-source voltage of the FET 221 has decreased by ΔV. A reference voltage Vn1 is applied to the non-inverting input terminal of the comparator Comp1. This reference voltage is set to satisfy Vdd> Vn1.
[0040]
The circuit of FIG. 8 is a circuit in which a diode Da is connected in parallel to the capacitor Ca in the circuit of FIG. 7, and functionally has both the functions of the circuit of FIG. 6 and the circuit of FIG. That is, the timing at which the FET 221 is turned on again is either when the voltage between the switching elements at the time of OFF becomes a predetermined value or below or when the voltage between the switching elements at the time of OFF decreases by ΔV. The output is inverted so that the FET 221 is turned on again. Capacitor Ca and resistor Rb constitute a differentiation circuit and can detect a decrease in voltage between switching elements. In addition, since the diode Da is connected in parallel with the capacitor Ca in such a polarity that the cathode side is connected to the drain of the FET 221, it is possible to detect that the voltage between the switching elements has become a predetermined value or less. .
The configuration of the switching element voltage detection circuit 611 is not limited to the embodiment illustrated in FIGS. 6 to 8, and may be anything as long as it performs the same function.
[0041]
Example 4
FIG. 9 shows the configuration of a switching element voltage detection circuit 611 as Example 4 of the present invention. The configuration of the main circuit is the same as in FIG. The voltage between the switching elements, that is, the drain-source voltage of the FET 221 is applied to the inverting input terminal of the comparator Comp1 via the capacitor Ca, and to the non-inverting input terminal of the comparator Comp2 via the resistor Ra and the offset voltage Vof. Applied. A diode Da is connected in parallel to the capacitor Ca with the polarity shown. The inverting input terminal of the comparator Comp1 is connected to the anode of the overvoltage clamping diode Db1 and the cathode of the undervoltage clamping diode Dc1. The non-inverting input terminal of the comparator Comp2 is connected to the anode of the overvoltage clamping diode Db2 and the cathode of the undervoltage clamping diode Dc2. The cathodes of the diodes Db1 and Db2 are connected to a predetermined voltage Vdd, and the anodes of the diodes Dc1 and Dc2 are connected to circuit ground. A resistor Rb is connected in parallel to both ends of the diode Db1. The resistor Rb and the capacitor Ca constitute a differentiation circuit, and a time constant is set so that the comparator Comp1 can detect that the drain-source voltage of the FET 221 has decreased by ΔV. A reference voltage Vn1 is applied to the non-inverting input terminal of the comparator Comp1. This reference voltage is set to satisfy Vdd> Vn1.
[0042]
In the embodiment of the present invention, the primary peak current command value is used for output adjustment of the DC-DC conversion circuit 2. That is, the higher the peak current command value, the larger the output, and the lower the peak current command value, the smaller the output. However, when the minimum on-time limiting function is provided as described above, depending on the value of the minimum on-time and the circuit constant, the output current flows as in the load short-circuit condition. If is substantially zero, the current value may not be controlled. In the case of such a load condition, the off time is controlled for output adjustment when the switching on time reaches the minimum condition.
[0043]
In FIG. 9, in the detection unit for detecting the OFF timing based on the ON voltage of the FET 221, the offset voltage Vof is added and the maximum OFF time is varied with the primary peak current command value as in the above-described embodiment. As a result, when the primary peak current command value is equal to or higher than the offset voltage Vof, output adjustment is performed mainly by the on-time, and when it is less than that, output adjustment is possible mainly by the off-time (maximum off time).
[0044]
As a more specific embodiment, the forward voltage of the diodes Da1 and Da2 is used as the offset voltage Vof in the circuit of FIG. In this embodiment, the on-timing of the FET 221 can be detected both by detecting the change amount of the voltage between the switching elements by the capacitor Ca and by detecting the absolute value via the diodes Da1 and Da2. . This will be described in detail below. The switching element voltage, that is, the drain-source voltage of the FET 221 is applied to the inverting input terminal of the comparator Comp1 and the non-inverting input terminal of the comparator Comp2 through a series circuit of the capacitor Ca and the resistor Ra. A series circuit of diodes Da1 and Da2 is connected in parallel with the polarity shown in the series circuit of the capacitor Ca and the resistor Ra. The inverting input terminal of the comparator Comp1 and the non-inverting input terminal of the comparator Comp2 are connected to the anode of the overvoltage clamping diode Db and the cathode of the undervoltage clamping diode Dc. The non-inverting input terminal of the comparator Comp1 and the cathode of the diode Db are connected to a predetermined voltage Vdd, and the anode of the diode Dc is connected to circuit ground. The anode of the diode Da2 is pulled up by the control power supply voltage Vcc via the resistor Rb. Therefore, when the FET 221 is turned on, the potential of the non-inverting input terminal of the comparator Comp2 is a voltage obtained by adding the drain-source voltage of the FET 221 to the offset voltage Vof due to the forward turn-on voltage of the diodes Da1 and Da2. The resistors Rb and Ra and the capacitor Ca constitute a differentiation circuit, and a time constant is set so that the comparator Comp1 can detect that the drain-source voltage of the FET 221 has decreased by ΔV. The reference voltage Vn1 to be applied to the non-inverting input terminal of the comparator Comp1 is also used as the overvoltage clamping voltage Vdd.
[0045]
(Example 5)
FIG. 11 shows a circuit configuration of the fifth embodiment of the present invention. In the present embodiment, a voltage limiting circuit 612 that defines the upper limit is provided at the output of the error amplifier 603 serving as the primary peak current command value. By setting the limit value input to the voltage limit circuit 612 to a predetermined value, the maximum value of the primary side peak current can be limited, and an excessive current can be prevented from flowing. However, when the offset voltage Vof is superimposed on the switching element voltage detection circuit 611 by the diodes Da1, Da2, etc. as in the above-described embodiment, the current is limited due to variations in the forward ON voltage of the diodes Da1, Da2 and temperature characteristics. The effect of may decrease.
[0046]
Therefore, in the embodiment of FIG. 12, elements (diodes Da3 and Da4) having substantially the same characteristics as the diodes Da1 and Da2 used in the inter-switching element voltage detection circuit 611 are used as limit value inputs of the voltage limiter circuit 612. By superimposing the voltage on the limit value, the influence of fluctuations in the forward ON voltage of the diodes Da1 and Da2 of the switching element voltage detection circuit 611 is offset. In the figure, Vref is a reference voltage, which is divided by resistors Re and Rf, and forward ON voltages of the diodes Da3 and Da4 are added to the divided voltage to obtain a limit value to be input to the voltage limiting circuit 612. ing. The resistor Rd pulls up the anode potential of the diode Da3 by the control power supply voltage Vcc so that the diodes Da3 and Da4 remain on.
[0047]
Alternatively, as in the embodiment of FIG. 13, the output of the error amplifier 603 is voltage-limited by a predetermined limit value Vref and then used as a primary current peak command value via an attenuator circuit. By using elements (diodes Da3, Da4) having substantially the same characteristics as the diodes Da1, Da2 used in the voltage detection circuit 611 and superposing their element voltages, the switching element voltage detection circuit 611 You may cancel the influence by the fluctuation | variation of the forward ON voltage of diode Da1, Da2. The attenuator circuit is composed of resistors Rg, Re, Rf, Rd and diodes Da3, Da4. The output voltage of the voltage limiting circuit 612 is divided by the resistors Rg, Re, Rf, and both ends of the resistor Re are connected via the resistor Rd. A series circuit of diodes Da3 and Da4 is connected. The primary current peak command value input to the comparator Comp2 is a voltage obtained by adding the forward ON voltages of the diodes Da3 and Da4 to the voltage obtained at the connection point of the resistors Re and Rf.
[0048]
(Example 6)
A specific example of the switching signal oscillation circuit 608 is shown in FIG. 14 as Embodiment 6 of the present invention. The basic configuration is the same as that of the oscillation circuit 608 shown in FIG. The difference is that the charging current Ir supplied from the current source Ir used for the timer for measuring the on-time to the capacitor Cr is variable according to the power supply voltage.
[0049]
When the primary current peak is detected by the ON voltage of the switching element as in the circuit of FIG. 5, the detection accuracy is not good because of being affected by the ON voltage variation of the switching element and the temperature characteristics. Therefore, it is effective to limit the peak current on the primary side by limiting the maximum on-time. In particular, in applications where the power supply voltage fluctuation is large, the maximum on-time is defined by the lower limit power supply voltage. The upper limit power supply voltage is too large. For this reason, the limit value of the maximum on-time can be varied depending on the power supply voltage, and it can be appropriately changed by a predetermined characteristic such that the maximum on-time is short when the power supply voltage is high and the maximum on-time is long when the power supply voltage is low. Can be limited to a maximum on-time. In this embodiment, the oscillation circuit 608 shown in FIG. 4 realizes the above function by making the charging speed of the timer circuit variable by the power supply voltage, and the limit value of the maximum on-time is adjusted by the power supply voltage. Can do.
[0050]
(Example 7)
A seventh embodiment of the present invention is shown in FIG. The configuration of the main circuit is the same as that in FIG. In this embodiment, the peak command value of the switching element voltage (or switching element current) during the ON period of the switching element is gradually increased to a predetermined value immediately after starting. The command limiter 615 is a circuit that divides the reference voltage Vref by the resistors Rl and Rm to create a limit value Vlim to be input to the voltage limit circuit 612, and is a voltage between switching elements (or switching) during an ON period of the switching element. The limit value of the peak command value of (element current) is determined. This value is determined by the characteristics of the switching element 22 and the transformer 21 used in the DC-DC conversion circuit 2 and the use conditions. The voltage limit circuit 612 compares the output Veo of the error amplifier 603 with the limit value Vlim of the command limiter 615 and outputs the smaller value. Therefore, the upper limit of the output Vo1 of the voltage limiting circuit 612 is the limit value Vlim. The comparison input front stage 616 of the comparator Comp2 is composed of resistors Rg, Re, Rf, Rd, a capacitor C1, and diodes Da3 and Da4. In the attenuator circuit shown in FIG. 13, a capacitor is connected between the anode of the diode Da3 and circuit ground. C1 is connected. The capacitor C1 forms a time constant circuit together with the resistors Rd, Re, Rf, and Rg, and has a function of delaying a change in the primary side peak current command value Vc2 input to the comparator Comp2. That is, the resistors Rd, Re, Rf, Rg, and the capacitor C1 are for gradually raising the input signal Vc2 (primary side peak current command value) to the comparator Comp2 at the start of operation. The diodes Da3 and Da4 have the same characteristics as the diodes Da1 and Da2 of the switching element voltage detection circuit 611 shown in FIG. When the operation permission signal is disabled, the capacitor C1 is discharged.
[0051]
FIG. 16 shows a time chart of each part signal voltage in Example 7 (immediately after starting). When the input voltage Vin rises, the limit value Vlim rises to aV. Almost simultaneously, the output Veo of the error amplifier 603 rises to bV. The voltage limiting circuit 612 outputs aV as the output Vo1 of the voltage limiting circuit 612 from bV> aV. The comparison input pre-stage unit 616 of the comparator Comp2 gradually increases the output to cV by the CR time constant based on the aV of the output Vo1 of the voltage limiting circuit 612, and outputs it to the comparator Comp2. cV is a value attenuated from aV at a predetermined rate (aV> cV).
[0052]
With the above configuration, it is possible to gradually increase the peak command value of the switching element voltage (or switching element current) during the ON period of the switching element to a predetermined value at the start of operation. By such a soft start at the start of operation, electrical stresses such as the switching element 22, the transformer 21, and the diode 23 used in the DC-DC conversion circuit 2 can be reduced, and the components can be miniaturized. . In addition, when components having the same performance as conventional ones are used, reliability is improved by reducing electrical stress.
[0053]
(Example 8)
Embodiment 8 of the present invention is shown in FIG. The configuration of the main circuit is the same as that in FIG. In the present embodiment, the maximum value of the peak command of the switching element voltage (or switching element current) during the ON period of the switching element is limited to a predetermined value and gradually increased to a predetermined value immediately after starting. The command limiter 615 includes a circuit that divides the reference voltage Vref by the resistors Re and Rf to create a limit value Vlim to be input to the voltage limit circuit 612, and includes a switching element voltage (or switching) during the ON period of the switching element. The limit value of the peak command value of (element current) is determined. The limit value Vlim is determined by the characteristics of the switching element 22 and the transformer 21 used in the DC-DC conversion circuit 2 and the use conditions. In the circuit shown in FIG. 12, the command limiting unit 615 of the present embodiment has a capacitor C1 connected between the anode of the diode Da3 and the circuit ground. The capacitor C1 constitutes a time constant circuit together with the resistors Rd, Re, and Rf, and has a function of delaying a change in the limit value Vlim2 input to the voltage limit circuit 612. That is, the resistors Rd, Re, Rf, and the capacitor C1 are for gradually raising the limit value Vlim2 input to the voltage limit circuit 612 at the start of operation. The diodes Da3 and Da4 have the same characteristics as the diodes Da1 and Da2 of the switching element voltage detection circuit 611 shown in FIG. When the operation permission signal is disabled, the capacitor C1 is discharged. The voltage limit circuit 612 compares the output Veo of the error amplifier 603 with the limit value Vlim2 of the command limiter 615, and outputs the smaller value. Therefore, the upper limit of the output Vc2 of the voltage limiting circuit 612 is the limit value Vlim2.
[0054]
FIG. 18 shows a time chart of each part signal voltage in Example 8 (immediately after starting). When the input voltage Vin rises, the control power supply voltage Vcc rises to dV. Further, the limit reference value Vlim rises to aV. The limit value Vlim2 is gradually increased to cV by the CR time constant based on aV of the limit reference value Vlim, and is given to the voltage limit circuit 612. When the output Veo of the error amplifier 603 is bV (> cV), the voltage limiting circuit 612 outputs the limit value Vlim2. That is, the primary peak current command value Vc2 is a voltage that gradually increases to cV.
[0055]
With the above configuration, it is possible to gradually increase the peak command value of the switching element voltage (or switching element current) during the ON period of the switching element to a predetermined value at the start of operation. By such a soft start at the start of operation, electrical stresses such as the switching element 22, the transformer 21, and the diode 23 used in the DC-DC conversion circuit 2 can be reduced, and the components can be miniaturized. . In addition, when components having the same performance as conventional ones are used, reliability is improved by reducing electrical stress.
[0056]
Example 9
A ninth embodiment of the present invention is shown in FIG. The configuration of the main circuit is the same as that in FIG. In this embodiment, the maximum value of the peak command of the switching element voltage (or switching element current) during the ON period of the switching element is limited to a predetermined value, and the limit value is lowered from the normal time for a predetermined time immediately after starting. is there. In the figure, Vref is a reference voltage, which is divided by resistors Re, Rf, Rn, and forward ON voltages of the diodes Da3, Da4 are added to the limited reference voltage Vlim obtained at the connection point of the resistors Re, Rf, A limit value Vlim2 to be input to the voltage limit circuit 612 is obtained. A switch is connected in parallel to both ends of the resistor Rn. The switch is turned on at the start of operation, and is turned off when a predetermined time T elapses after the operation is started. The resistor Rd pulls up the anode potential of the diode Da3 by the control power supply voltage Vcc so as to keep the diodes Da3 and Da4 on. The diodes Da3 and Da4 have the same characteristics as the diodes Da1 and Da2 of the switching element voltage detection circuit 611 shown in FIG.
[0057]
The command limiting unit 615 of FIG. 19 inserts a resistor Rn between the resistor Rf and the circuit ground in the circuit shown in FIG. 12, shorts the resistor Rn with a switch at the start of operation, When the time T elapses, the switch is opened so that the resistor Rn is connected in series with the resistor Rf. The command limiter 615 determines a limit value of the peak command value of the voltage between switching elements (or switching element current) during the ON period of the switching element, and the limit value is a switching value used in the DC-DC conversion circuit 2. It is determined by the characteristics of the element 22 and the transformer 21 and usage conditions. The voltage limit circuit 612 compares the output Veo of the error amplifier 603 with the limit value Vlim2 of the command limiter 615, and outputs the smaller value. Therefore, the upper limit of the output Vc2 of the voltage limiting circuit 612 is the limit value Vlim2.
[0058]
FIG. 20 shows a time chart of each part signal voltage in Example 9 (immediately after starting). When the input voltage Vin rises, the control power supply voltage Vcc rises to dV. Further, the limit reference value Vlim rises to a′V, and rises to aV after a predetermined time T has elapsed. The limit value Vlim2 is based on a′V and aV of the limit reference value Vlim, and outputs c′V and cV to the voltage limit circuit 612, respectively. That is, c′V, which is lower than the steady-state cV, is output as the limit value Vlim2 for a predetermined time T immediately after starting. When the output Veo of the error amplifier 603 is bV (>cV> c′V), the voltage limiting circuit 612 outputs the limit value Vlim2. That is, as the primary-side peak current command value Vc2, cV ′ lowered from the steady state is output for a predetermined time T immediately after starting, and then cV is output.
[0059]
With the above configuration, the peak command value of the inter-switching element voltage (or switching element current) during the ON period of the switching element can be increased stepwise to a predetermined value at the start of operation. Such stepwise start at the start of operation can reduce electrical stresses such as the switching element 22, the transformer 21, and the diode 23 used in the DC-DC conversion circuit 2, thereby enabling miniaturization of components. Become. In addition, when components having the same performance as conventional ones are used, reliability is improved by reducing electrical stress.
[0060]
(Example 10)
A tenth embodiment of the present invention is shown in FIG. The configuration of the main circuit may be any of FIG. 1, FIG. 3, FIG. 5, FIG. 10 or FIG. 11. The portion of the amplifier 606 interposed between the output current detection means and the error amplifier 603 is described in detail as the output current detection unit 617. It is shown. The output current detection unit 617 includes an amplifier composed of an operational amplifier 606, an input resistor Ro, a feedback resistor Rp, a feedback capacitor C 2, an offset adjusting resistor Rq, a signal attenuating circuit 618, and a changeover switch S. The lighting determination unit 619 determines whether the discharge lamp 5 is turned on / off based on the output voltage, the output current, or both, and outputs a determination signal. The change-over switch S is controlled by the output of the lighting determination unit 619. When the discharge lamp 5 is turned on, the output current of the DC-DC conversion circuit 2 is detected by an amplifier having a filter circuit composed of resistors Ro, Rp, Rq and a capacitor C2. The output is the current detection value Ila input to the error amplifier 603, and when the light is extinguished, a signal obtained by attenuating the current command value KIla output from the current command value calculation unit 602 k times (0 <k <1) is a dummy current. Switching control is performed so that the detection value Ila is obtained. The error amplifier 603 calculates and outputs the primary current peak command value from the current detection value Ila output from the output current detection unit 617 and the current command value KIla output from the current command value calculation unit 602.
[0061]
FIG. 22 shows a time chart of each part signal voltage of this embodiment (immediately after starting). Sufficient output current does not flow during the extinguishing period from starting to lighting. Therefore, when the light is extinguished, a value k times the current command value Kla (0 <k <1) is output as the current detection value Ila. The current detection value Ila immediately after lighting is gradually changed from b′V (= k × bV) to the output current value aV due to the effect of the filter circuit. As shown by the broken line in the figure, the current detection value Ila when there is no switching function is not good in following the current detection value Ila with the same filter circuit. That is, the difference from the output current is large. In this embodiment, since the current detection value Ila is switched by the changeover switch S, the current detection value Ila can have a predetermined value b′V (> 0 V) when the light is extinguished, and the current detection value Ila can be tracked. I got better. That is, the difference from the output current is reduced.
[0062]
(Example 11)
Embodiment 11 of the present invention is shown in FIG. In this embodiment, the output voltage detection value Vla is compared with a predetermined maximum output voltage value Vlr by the output voltage comparator 620. When the output voltage detection value Vla reaches the maximum output voltage value Vlr, the output voltage comparator 620 limits the output voltage detection value Vla. A value variable command Vlx is output to change the operating state of the oscillation circuit 608 to prevent an excessive increase in output voltage. This prevents the output voltage from rising excessively in the no-load state where the discharge lamp 5 starts.
[0063]
The configuration of the oscillation circuit 608 used in this embodiment is shown in FIG. In this circuit, the limit value variable command Vlx is applied to a timer circuit that determines the OFF time of the switching element 22, so that the OFF time of the switching element 22 is substantially infinite when Vla ≧ Vlr. This prevents the output voltage from rising. As a specific means, a switch Sa is provided in parallel with the capacitor Cs for determining the off time, and when the limit value variable command Vlx is input, the switch Sa is turned on and the voltage of the capacitor Cs is held at zero. By doing so, the OFF time of the switching element 22 is made substantially infinite.
[0064]
(Example 12)
A twelfth embodiment of the present invention is shown in FIG. In this embodiment, a reference value Vlrp set lower than a predetermined maximum output voltage value Vlr and higher than a detected output voltage value during normal lighting is compared with a lamp voltage Vla by an output voltage comparator 622, and Vla When ≧ Vlrp, the limit value Vlim of the voltage limiting circuit 612 is switched to VlimL lower than the normal VlimH.
[0065]
When the discharge lamp 5 is not loaded, the output voltage of the capacitor 24 rises. However, as described in the previous embodiment, the operation of the oscillation circuit 608 is stopped to prevent the output voltage from rising above a predetermined value. Like to do. Since the electric charge accumulated in the capacitor 24 is gradually consumed by the inverter circuit 3 and the starter circuit 4, the voltage across the capacitor 24, that is, the output voltage decreases. When the output voltage decreases and Vla <Vlr, the oscillation circuit 608 starts operation and increases the output voltage again to a predetermined value. This is to maintain the output voltage at a predetermined voltage necessary for starting the discharge lamp 5. When Vla <Vlr, and the oscillation circuit 608 restarts, the output current is zero because it is in a no-load state, so the output of the error amplifier 603 becomes the maximum value. Although this is limited by the voltage limiting circuit 612, the ON period of the oscillation circuit 608 is maximized, the peak current values of the primary side current I1 and the secondary side current I2 become unnecessarily high, and the stress of the components increases. To do.
[0066]
Therefore, in this embodiment, the output voltage comparator 622 compares the reference value Vlrp set to a range lower than the predetermined maximum output voltage value Vlr and higher than the output voltage detection value during normal lighting with the output voltage comparator 622. , Vla ≧ Vlrp, the limit value Vlim of the voltage limiting circuit 612 is switched to VlimL lower than normal VlimH. Thereby, in the operation of keeping the output voltage at a predetermined value when there is no load, the ON period of the oscillation circuit 608 is regulated by VlimL, and the peak current values of the primary side current I1 and the secondary side current I2 are reduced to appropriate values. be able to. Thus, component stress is reduced.
[0067]
(Example 13)
A thirteenth embodiment of the present invention is shown in FIG. In this embodiment, the operation of switching the limit value Vlim of the voltage limit circuit 612 from VlimH to VlimL in the previous embodiment is continuously performed. That is, based on the output voltage detection value Vla, the limit value variable circuit 621 continuously changes the limit value Vlim so that the limit value Vlim decreases as the output voltage detection value Vla increases as shown in the figure. To the voltage limiting circuit 612. When the output voltage is low, the discharge lamp 5 is immediately after starting, and the limit value Vlim is increased in order to supply a large amount of output current. In the region where the discharge lamp 5 is in a stable lighting state, the supplied power is kept substantially constant, so that when the output voltage increases, the output current decreases. Accordingly, the limit value Vlim is also changed, and the peak current values of the primary side current I1 and the secondary side current I2 can be prevented from being unnecessarily increased for some reason. In addition, when it becomes a no-load state, it becomes the same as the previous embodiment.
[0068]
Further, in the low and high regions where the output voltage detection value Vla is high, it is better to keep the limit value Vlim at a substantially constant value as indicated by the dotted line shown in the characteristic of the limit value variable circuit 621 in the figure. That is, in the region where the output voltage detection value Vla is low, stress can be reduced by keeping the limit value Vlim at a substantially constant value. In the region where the output voltage detection value Vla is high, the limit value Vlim is set to a substantially constant value. By keeping it, miniaturization of the ON period of the switching element can be prevented.
[0069]
(Example 14)
A fourteenth embodiment of the present invention is shown in FIG. In this embodiment, the on-time at no load is prevented from becoming too small. FIG. 27 shows a circuit configuration of an oscillation circuit 608 used in this embodiment. The configuration of the main circuit is the same as that in FIG. When limit value variable command Vlx is input to oscillation circuit 608 when there is no load, the level for determining the minimum on-time is switched from Vr1 to Vr3. Here, Vr3 is a condition of Vr3> Vr1 for reaching an on time at which a necessary current can be obtained immediately after starting, and a condition of Vr3 <Vr2 for achieving an on time that is unnecessarily large and does not increase stress. That is, it is set to satisfy Vr1 <Vr3 <Vr2.
[0070]
There is variation in detection of the peak value of the primary current I1 for determining the on-time of the switching element. For example, in the fourth embodiment, there are variations in on-resistance of the FET 221 and variations in circuit constants in the switching element voltage detection circuit 611. When there is no load, the output of the error amplifier 603 is the maximum, so the primary peak current command is determined by the voltage limiting circuit 612. Due to the variation, the time until the detected value of the primary peak current reaches the command value varies. That is, the on-time at no load varies. As soon as the discharge lamp 5 is started, an output current sufficient to maintain the discharge from the DC-DC conversion circuit 2 to the discharge lamp 5 must be provided. If the ON time of the switching element becomes too small at no load, a sufficient output current cannot be obtained immediately after the discharge lamp 5 is started, and the starting performance of the discharge lamp 5 is deteriorated.
[0071]
Therefore, in this embodiment, when the limit value variable command Vlx is input to the oscillation circuit 608 when there is no load, the minimum on-time is determined so that good starting performance can be obtained even if there are variations as described above. The level is switched from Vr1 to Vr3 (> Vr1), and the minimum on-time is set so that a necessary current can be obtained immediately after starting.
[0072]
The circuit configurations in the above embodiments are not limited to those shown in the drawings, and may be other circuit configurations that perform the same operation.
[0073]
【The invention's effect】
According to the present invention, in a discharge lamp lighting device having a DC-DC converter as an output adjustment means, at least under the condition that the discharge lamp is stably lit at steady state, the switching impedance is assumed to be a boundary mode, and the power source impedance is In order to enable stable switching operation even in high cases, the upper and lower limits are set for the ON time of the switching element, so that good switching operation can be obtained and excessive current does not flow to the switching element. Can do.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a basic configuration of the present invention.
FIG. 2 is a circuit diagram showing a configuration of an oscillation circuit used in Embodiment 1 of the present invention.
FIG. 3 is a circuit diagram showing an overall configuration of a second embodiment of the present invention.
FIG. 4 is a circuit diagram showing a specific example of the oscillation circuit according to the second embodiment of the present invention.
FIG. 5 is a circuit diagram showing an overall configuration of Embodiment 3 of the present invention.
FIG. 6 is a circuit diagram showing one specific example of an inter-switching element voltage detection circuit used in Embodiment 3 of the present invention.
FIG. 7 is a circuit diagram showing another specific example of the voltage detection circuit between switching elements used in the third embodiment of the present invention.
FIG. 8 is a circuit diagram showing still another specific example of the inter-switching-element voltage detection circuit used in Embodiment 3 of the present invention.
FIG. 9 is a circuit diagram showing a specific example of a voltage detection circuit between switching elements used in Example 4 of the present invention.
FIG. 10 is a circuit diagram showing an overall configuration of Embodiment 4 of the present invention.
FIG. 11 is a circuit diagram showing an overall configuration of a fifth embodiment of the present invention.
FIG. 12 is a circuit diagram showing an example of a peripheral circuit of a voltage limiting circuit used in Embodiment 5 of the present invention.
FIG. 13 is a circuit diagram showing another example of a peripheral circuit of the voltage limiting circuit used in Embodiment 5 of the present invention.
FIG. 14 is a circuit diagram showing a configuration of an oscillation circuit used in Example 6 of the present invention.
FIG. 15 is a circuit diagram showing an example of a peripheral circuit of a voltage limiting circuit used in Example 7 of the present invention.
FIG. 16 is an operation explanatory diagram of Embodiment 7 of the present invention.
FIG. 17 is a circuit diagram showing an example of a peripheral circuit of a voltage limiting circuit used in Example 8 of the present invention.
FIG. 18 is an operation explanatory diagram of Embodiment 8 of the present invention.
FIG. 19 is a circuit diagram showing an example of a peripheral circuit of a voltage limiting circuit used in Embodiment 9 of the present invention.
FIG. 20 is an operation explanatory diagram of Embodiment 9 of the present invention.
FIG. 21 is a circuit diagram showing a configuration of an output current detection unit and its peripheral circuits used in Example 10 of the present invention.
FIG. 22 is an operation explanatory diagram of Embodiment 10 of the present invention.
FIG. 23 is a circuit diagram showing an overall configuration of a tenth embodiment of the present invention.
FIG. 24 is a circuit diagram showing a configuration of an oscillation circuit used in Example 11 of the present invention.
FIG. 25 is a circuit diagram showing an overall configuration of a twelfth embodiment of the present invention.
FIG. 26 is a circuit diagram showing an overall configuration of a thirteenth embodiment of the present invention.
FIG. 27 is a circuit diagram showing a configuration of an oscillation circuit used in Example 14 of the present invention.
FIG. 28 is a circuit diagram of Conventional Example 1;
FIG. 29 is a circuit diagram of Conventional Example 2.
30 is a circuit diagram of Conventional Example 3. FIG.
FIG. 31 is a circuit diagram of Conventional Example 4;
[Explanation of symbols]
1 DC power supply
2 DC-DC conversion circuit
3 Inverter circuit
4 Start circuit
5 Discharge lamp
6 Output control circuit

Claims (14)

直流電源と、
該直流電源の電圧を他の電圧に変換し得るＤＣ−ＤＣコンバータを有し、変換された電力を放電灯に印加する電力変換回路と、
少なくとも放電灯が定常時に安定点灯している条件では、ＤＣ−ＤＣコンバータを構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達したときにスイッチング素子が再びオンするようなスイッチング制御を行う制御回路とを有する放電灯点灯装置において、
スイッチング素子のオン時間は少なくともオン直後のスイッチング素子両端のリンギング電圧が所定レベル以下に達するまでの第１の所定時間継続するように制御されることを特徴とする放電灯点灯装置。DC power supply,
A power conversion circuit having a DC-DC converter capable of converting the voltage of the DC power supply into another voltage, and applying the converted power to the discharge lamp;
At least under the condition that the discharge lamp is steadily lit in a steady state, after the switching element constituting the DC-DC converter is turned off from on, the switching element is turned on again when the current of the inductor or transformer reaches approximately zero. In a discharge lamp lighting device having a control circuit that performs various switching control,
Switching elements of on-time at least on immediately after the discharge lamp lighting apparatus ringing voltage of the switching element both ends, characterized in that it is controlled so as to continue the first predetermined time to reach below a predetermined level. スイッチング素子のオン時間が入力状態ないし出力状態によって可変とされる第２の所定時間を超えないように制御されることを特徴とする請求項１記載の放電灯点灯装置。The discharge lamp lighting device according to claim 1, wherein the on-time of the switching element is controlled so as not to exceed the second predetermined time is variable depending on the input state or output state. 請求項１又は２において、スイッチング素子のオフ時間が少なくともスイッチングの不安定現象を防止できる程度の第３の所定時間継続し、かつ、少なくとも出力状態によって可変とされる第４の所定時間以上にならないように制御されることを特徴とする放電灯点灯装置。3. The switching element according to claim 1, wherein the switching element OFF time lasts for at least a third predetermined time that can prevent an unstable switching phenomenon , and at least does not exceed the fourth predetermined time that is variable depending on the output state. The discharge lamp lighting device is controlled as described above. 請求項１又は２又は３において、電力変換回路のスイッチング素子はＭＯＳＦＥＴであり、電力変換回路のインダクタないしトランスは前記ＭＯＳＦＥＴを介して直流電源に接続されており、前記制御回路は、スイッチング素子がオン状態でスイッチング素子間電圧が第１の所定電圧に達したときにスイッチング素子を強制的にオフ状態に移行し、スイッチング素子がオフ状態でスイッチング素子間電圧が第２の所定電圧以下になったときあるいはスイッチング素子間電圧の低下量が第３の所定電圧を超えたときにスイッチング素子を強制的にオン状態に移行するように制御することを特徴とする放電灯点灯装置。 4. The switching element of the power conversion circuit according to claim 1 , wherein the switching element of the power conversion circuit is a MOSFET, the inductor or transformer of the power conversion circuit is connected to a DC power source via the MOSFET, and the switching element is turned on in the control circuit. When the switching element voltage reaches the first predetermined voltage in the state, the switching element is forcibly shifted to the OFF state, and when the switching element is OFF and the switching element voltage becomes equal to or lower than the second predetermined voltage Alternatively discharge lamp lighting device which is characterized that you control such that forced into the on-state switching element when the amount of decrease in the switching element voltage exceeds the third predetermined voltage. 第４の所定時間が出力指令信号又は出力検出値によって可変とされることを特徴とする請求項３または４のいずれかに記載の放電灯点灯装置。5. The discharge lamp lighting device according to claim 3, wherein the fourth predetermined time is made variable by an output command signal or an output detection value. 前記制御回路は、放電灯の始動時にランプ温度が低くランプ電圧が低い時に、ＤＣ−ＤＣコンバータを構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達するまえにスイッチング素子が再びオンするようなスイッチング制御を行うことを特徴とする請求項１乃至５のいずれかに記載の放電灯点灯装置。 When the lamp temperature is low and the lamp voltage is low when the discharge lamp is started, the control circuit switches the switching element constituting the DC-DC converter from on to off and before the current of the inductor or transformer reaches substantially zero. The discharge lamp lighting device according to any one of claims 1 to 5, wherein switching control is performed so as to turn on again . 出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする請求項１乃至５のいずれかに記載の放電灯点灯装置。    When the output is a predetermined value or more, the output is adjusted mainly by controlling the ON time of the switching element, and when the output is less than the predetermined value, the output is adjusted mainly by controlling the OFF time of the switching element. The discharge lamp lighting device according to any one of claims 1 to 5. 請求項４において、スイッチング素子間電圧の検出値に所定のオフセット電圧を重畳することにより、出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする放電灯点灯装置。    5. The output of claim 4, wherein the output is adjusted mainly by controlling the on-time of the switching element when the output is equal to or higher than the predetermined value by superimposing the predetermined offset voltage on the detected value of the voltage between the switching elements. In the following, the discharge lamp lighting device is characterized in that the output is adjusted mainly by controlling the OFF time of the switching element. 請求項８において、所定のオフセット電圧はダイオードの順方向オン電圧により与えられ、該ダイオードと略同一の特性を有するダイオードの順方向オン電圧を重畳することにより第１の所定電圧の最大値を規定する電圧発生回路を備えることを特徴とする放電灯点灯装置。    9. The maximum value of the first predetermined voltage according to claim 8, wherein the predetermined offset voltage is given by a forward ON voltage of the diode, and a forward ON voltage of the diode having substantially the same characteristics as the diode is superimposed. A discharge lamp lighting device comprising: a voltage generating circuit that performs the above operation. 請求項４において、第１の所定電圧あるいは第１の所定電圧の最大値の規定量を始動直後から所定時間は定常値より低下させることを特徴とする放電灯点灯装置。    5. The discharge lamp lighting device according to claim 4, wherein the prescribed amount of the first predetermined voltage or the maximum value of the first predetermined voltage is decreased from a steady value for a predetermined time immediately after starting. 請求項４において、第１の所定電圧の最大値の規定量を出力電圧が所定値以上では定常時より低下させることを特徴とする放電灯点灯装置。    5. The discharge lamp lighting device according to claim 4, wherein the specified amount of the maximum value of the first predetermined voltage is lowered from the steady state when the output voltage is equal to or higher than the predetermined value. 請求項４において、第１の所定電圧の最大値の規定量を出力電圧に応じて可変としたことを特徴とする放電灯点灯装置。    5. The discharge lamp lighting device according to claim 4, wherein the prescribed amount of the maximum value of the first predetermined voltage is variable according to the output voltage. 出力電圧が所定電圧を超えている間、スイッチング素子のオフ時間を略無限大にするように制御されることを特徴とする請求項１乃至１２のいずれかに記載の放電灯点灯装置。    The discharge lamp lighting device according to any one of claims 1 to 12, wherein the output voltage is controlled so that the OFF time of the switching element is substantially infinite while the output voltage exceeds a predetermined voltage. 負荷状態の検出回路がフィルタ機能を有するものにおいて、放電灯負荷が消灯している条件では、検出回路の出力が所定値を有するように制御する回路を有することを特徴とする請求項１乃至１３のいずれかに記載の放電灯点灯装置。    14. The load state detection circuit having a filter function, and having a circuit that controls the output of the detection circuit to have a predetermined value when the discharge lamp load is extinguished. The discharge lamp lighting device according to any one of the above.
JP14719299A 1999-05-26 1999-05-26 Discharge lamp lighting device Expired - Lifetime JP3829533B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14719299A JP3829533B2 (en) 1999-05-26 1999-05-26 Discharge lamp lighting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14719299A JP3829533B2 (en) 1999-05-26 1999-05-26 Discharge lamp lighting device

Publications (2)

Publication Number Publication Date
JP2000340384A JP2000340384A (en) 2000-12-08
JP3829533B2 true JP3829533B2 (en) 2006-10-04

Family

ID=15424656

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14719299A Expired - Lifetime JP3829533B2 (en) 1999-05-26 1999-05-26 Discharge lamp lighting device

Country Status (1)

Country Link
JP (1) JP3829533B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009283401A (en) 2008-05-26 2009-12-03 Panasonic Electric Works Co Ltd Power supply device, lamp fitting, and vehicle
JP6344182B2 (en) * 2014-09-26 2018-06-20 パナソニックＩｐマネジメント株式会社 Power supply device
CN115498894B (en) * 2022-11-21 2023-04-28 珠海智融科技股份有限公司 Primary side control circuit based on flyback switching power supply

Also Published As

Publication number Publication date
JP2000340384A (en) 2000-12-08

Similar Documents

Publication Publication Date Title
JP3829534B2 (en) Discharge lamp lighting device
US8829864B2 (en) Current driver circuit
US8575854B2 (en) Power conversion apparatus, discharge lamp ballast and headlight ballast
US6597221B2 (en) Power converter circuit and method for controlling
US7391165B2 (en) Discharge lamp lighting control device
JP3687528B2 (en) Power supply device and discharge lamp lighting device
JPH0678471A (en) Charging method
JPH06113534A (en) Power supply
JP3829532B2 (en) Discharge lamp lighting device
JP2009071997A (en) Power conversion device and vehicular lighting fixture
JP3829533B2 (en) Discharge lamp lighting device
JP2006230167A (en) Power supply unit
JP4051899B2 (en) Power supply circuit and control method of power supply circuit
JP2009272255A (en) Discharge lamp lighting device, lighting device
JP4649729B2 (en) Power supply device and discharge lamp lighting device
JP4649728B2 (en) Power supply device and discharge lamp lighting device
JP3379325B2 (en) Discharge lamp lighting device
JP4400872B2 (en) Discharge lamp lighting device
JP3326955B2 (en) Discharge lamp lighting device
US20230231398A1 (en) Charger circuit
JP3888062B2 (en) Discharge lamp lighting device
JP2004303515A (en) Discharge lamp lighting device
JP2004303501A (en) Discharge lamp lighting device and discharge lamp lighting method by the discharge lamp lighting device
JP2002051548A (en) Power supply and discharge lamp lighting device
JP3279202B2 (en) Discharge lamp lighting circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060703

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 7

EXPY Cancellation because of completion of term