JPH09121449A - Static discharge protection using variable-length terminal device - Google Patents

Static discharge protection using variable-length terminal device

Info

Publication number
JPH09121449A
JPH09121449A JP8249566A JP24956696A JPH09121449A JP H09121449 A JPH09121449 A JP H09121449A JP 8249566 A JP8249566 A JP 8249566A JP 24956696 A JP24956696 A JP 24956696A JP H09121449 A JPH09121449 A JP H09121449A
Authority
JP
Japan
Prior art keywords
terminal
length
terminals
socket
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8249566A
Other languages
Japanese (ja)
Inventor
Shoji Masakazu
ショージ マサカズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LE-SENTO TECHNOL Inc
Nokia of America Corp
Original Assignee
LE-SENTO TECHNOL Inc
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LE-SENTO TECHNOL Inc, Lucent Technologies Inc filed Critical LE-SENTO TECHNOL Inc
Publication of JPH09121449A publication Critical patent/JPH09121449A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To achieve the potential equilibrium between a plug-in and a host equipment without destructing thin insulator, etc., by connecting a first terminal to a constituent of a first length and a lower sensitivity and connecting a second terminal to a constituent element of a second length and a higher sensitivity and making the first length longer than the second one. SOLUTION: An integrated circuit 106 is inserted into a limited cavity 104 of a main body 102 of an insulator and a terminal 110 is assigned to the ground potential of the integrated circuit 106 and power is supplied to a chip from a terminal 112 and then the output of the chip is connected to one or more terminals 114 and an input signal is supplied to the chip from a terminal 116. To the terminal 116, a constituent element of a lower sensitivity is connected and the length of the element is set to a first one. To the terminal 110, a constituent element of a higher sensitivity is connected and the length of the element is set to a second one. The first length is longer than the second one. By this method, the potential equilibrium can be achieved between a plug-in and a host equipment without destructing a thin insulator and a conductor passage.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本出願は、共通の発明者と譲
受人を有し、参照によりここに含まれる、「抵抗端子素
子を用いた静電放電保護」と題する1995年9月20
日出願の他の米国特許出願第08/530968号に関
連している。
TECHNICAL FIELD OF THE INVENTION This application has a common inventor and assignee, and is incorporated herein by reference, entitled "Electrostatic Discharge Protection Using Resistive Terminal Elements," September 20, 1995.
It is related to other U.S. patent application Ser. No. 08 / 530,968 filed in Japanese.

【0002】本発明は、電子回路の静電放電保護に関
し、特に、蓄積されたエネルギーの急速な放電からの損
傷を受けやすい絶縁体と細線伝導体を有する半導体チッ
プで形成された回路に関する。
The present invention relates to electrostatic discharge protection of electronic circuits, and more particularly to circuits formed of semiconductor chips having insulators and wire conductors that are susceptible to damage from the rapid discharge of stored energy.

【0003】[0003]

【従来の技術及び発明が解決しようとする課題】集積回
路技術の増大速度と機能性は、より高密度に詰め込まれ
た回路と、より細い伝導体線幅で達成されている。ま
た、集積回路特徴部分の横寸法のスケーリングは、典型
的には、シリコン基板上で熱的に成長したシリコン酸化
物である、より薄い絶縁層も要する。有用な回路は、7
5オングストロームの厚さのゲート酸化物層で製造され
ている。これらの酸化物は、より厚いものより低い欠陥
密度を有し、したがって絶縁破壊前により高い電界に耐
えるが、それにもかかわらず、薄い酸化物膜は、不注意
から起こる静電放電(ESD)による絶縁破壊にもっと
影響を受けやすい。記憶技術のさらなる進歩は、約1平
方インチのチップ上に20メガバイトの容量を有するリ
ードオンリーメモリ(ROM)を提供する。このメモリ
は、インターフェース回路網を加えて、約2.5×1.
125×0.25インチの低コストで堅牢な容器に入れ
られる。大規模な消費者市場へのこの技術のまん延は、
ESDから感度がある回路を保護する必要性が増してい
る。
BACKGROUND OF THE INVENTION The increased speed and functionality of integrated circuit technology has been achieved with denser circuit packing and thinner conductor linewidths. Also, lateral dimension scaling of integrated circuit features also requires a thinner insulating layer, which is typically thermally grown silicon oxide on a silicon substrate. A useful circuit is 7
It is manufactured with a gate oxide layer that is 5 angstroms thick. These oxides have lower defect densities than the thicker ones, and therefore withstand higher electric fields before breakdown, but nevertheless thin oxide films are inadvertently caused by electrostatic discharge (ESD). More susceptible to dielectric breakdown. Further advances in storage technology provide read-only memory (ROM) with a capacity of 20 megabytes on a chip of about 1 square inch. This memory has approximately 2.5 × 1.
It is packaged in a low cost, robust container measuring 125 x 0.25 inches. The spread of this technology to the large consumer market is
There is an increasing need to protect sensitive circuits from ESD.

【0004】メモリ等の素子の細線伝導体や薄いゲート
酸化物を破壊するエネルギー源の1つは、絶縁された人
体に蓄積された静電エネルギーである。人体は接地に対
して200ボルトの電位まで充電されることがあり、ま
た、人体の容量は10ピコファラッド(pf)乃至10
0pfの範囲にわたることが周知になっている。人体に
充電された電荷が、接地されている半導体チップの入力
ゲート端子に印加されると、印加電圧は薄い絶縁層の破
壊を始めるのに十分になり、このエネルギーの急速な放
電は、チップ上の絶縁体を永久に傷つけたり細線伝導体
を蒸発させたりするのに十分になることがある。
One of the energy sources that destroys thin wire conductors and thin gate oxides of devices such as memory is electrostatic energy stored in an insulated human body. The human body may be charged to a potential of 200 volts with respect to ground, and the human body has a capacity of 10 picofarads (pf) to 10
It is well known to span the 0 pf range. When the electric charge charged in the human body is applied to the input gate terminal of the semiconductor chip, which is grounded, the applied voltage is sufficient to initiate the destruction of the thin insulating layer, and this rapid discharge of energy causes It may be sufficient to permanently damage the insulation and vaporize the wire conductor.

【0005】多くの金属酸化物シリコン(MOS)素子
には、シャントダイオードと耐えられる抵抗とが備えら
れている。これはコンピュータ等の保護環境ではうまく
働くが、音楽が記憶されたメモリチップがポータブルプ
レーヤに繰り返し差し込まれる大市場では余り信頼でき
ない。また、保護回路はチップ上にスペースを要し、高
速性能を劣化させることがある。
Many metal oxide silicon (MOS) devices are equipped with shunt diodes and resistors that can withstand. While this works well in protected environments such as computers, it is not very reliable in the large market where memory chips with music stored are repeatedly plugged into portable players. Also, the protection circuit requires space on the chip and may degrade high speed performance.

【0006】ホスト機器にメモリチップが差し込まれる
場合、ESDに関していくつかのケースがある。第一
に、ホスト機器が接地電位に接続されており、チップを
取り扱う操作者が充電されるケースである。第二に、機
器が接地から絶縁されて充電されており、メモリを差し
込む操作者が同様に充電されるケースである。第三に、
機器が充電されるが、人体は充電されないケースであ
る。
When a memory chip is plugged into the host device, there are several cases regarding ESD. First, there is a case where the host device is connected to the ground potential and the operator who handles the chip is charged. Second, there is a case where the device is insulated from ground and charged, and the operator inserting the memory is charged as well. Third,
In this case, the device is charged but the human body is not.

【0007】したがって、これらの全てのケースにおい
て、ホスト機器ばかりでなくメモリチップの信頼できる
動作を保証する静電保護の必要性がある。この目的は、
薄い絶縁体や、幅が0.5ミクロンくらいに狭くなるこ
とがある伝導体通路を破壊することなく、プラグインと
ホスト機器間の電位平衡を達成することにある。
Therefore, in all of these cases, there is a need for electrostatic protection that ensures reliable operation of the memory chip as well as the host device. The purpose is
The goal is to achieve potential equilibrium between the plug-in and the host device without breaking thin insulators or conductor paths that can be as narrow as 0.5 microns wide.

【0008】[0008]

【課題を解決するための手段】本発明は、静電放電で引
き起こされる損傷から集積回路を保護する装置及び方法
に関し、ここでは、集積回路を他の装置に接続するプラ
グまたはソケットのどちらかが、集積回路の種々の端子
を接続するように可変長の端子を備えていて、静電エネ
ルギーの放電に耐えることができる。
SUMMARY OF THE INVENTION The present invention is directed to an apparatus and method for protecting an integrated circuit from damage caused by electrostatic discharge, in which either a plug or socket connecting the integrated circuit to another device is provided. It has variable length terminals to connect the various terminals of the integrated circuit and can withstand discharge of electrostatic energy.

【0009】本発明の一実施例では、端子は2つの長さ
からなり、長い方の端子は、静電エネルギーの放電に耐
えるより良く耐えることができる電子回路の領域に導
く。回路のこの領域は接地通路である。他方の端子はよ
り短い長さを有し、電源、出力信号通路及び入力信号通
路を相互接続する。
In one embodiment of the present invention, the terminals are of two lengths, the longer terminals leading to areas of the electronic circuit that can better withstand the discharge of electrostatic energy. This area of the circuit is the ground path. The other terminal has a shorter length and interconnects the power supply, the output signal path and the input signal path.

【0010】本発明の他の実施例では、端子の長さの数
は3つか4つに増やすことができ、保護されるべき回路
への接続は、プラグがソケットに差し込まれる時に、E
SDに対してだんだん感度が高くなる回路素子が順次対
応する外部端子に合わせられるように配置される。3つ
の長さがある配置では、接地端子が最も長くなってい
て、接地接続が最初に行なわれるのを保証する。接地回
路通路は、典型的に、集積回路において最も厚い絶縁体
と最も大きな線幅を有する。電源端子は次に長い端子長
を有し、信号端子は最も短くなっている。かけがえとし
て、電源及び出力信号端子は、典型的に最も厚い絶縁体
と最も細い伝導体線幅を有する集積回路の領域に導く入
力信号用に最も短い長さを残しておいて、中間の長さを
用いて互いに一団にすることができる。
In another embodiment of the invention, the number of terminal lengths can be increased to three or four and the connection to the circuit to be protected is E when the plug is inserted into the socket.
The circuit elements whose sensitivity to SD is gradually increased are arranged so as to be sequentially matched with the corresponding external terminals. In an arrangement with three lengths, the ground terminal is the longest to ensure that the ground connection is made first. The ground circuit path typically has the thickest insulator and largest linewidth in an integrated circuit. The power supply terminal has the next longest terminal length, and the signal terminal is the shortest. As an alternative, the power and output signal terminals are typically of intermediate length, leaving the shortest length for input signals leading to the area of the integrated circuit that typically has the thickest insulator and narrowest conductor linewidth. Can be used to group together.

【0011】4つの長さがある配置では、端子長は、接
地から電源、出力信号、入力信号の順番に減少させる。
可変長端子は、接続のプラグ側かソケット側のどちらか
あるいは両方とすることができる。
In an arrangement with four lengths, the terminal length is reduced from ground to power supply, output signal, input signal in that order.
The variable length terminals can be on either the plug side or the socket side of the connection, or both.

【0012】本発明を実施する方法は、回路のだんだん
傷つきやすい領域に導く端子がコネクタ対を合わせる過
程において後から接続されるように配置された可変長端
子を備えたプラグまたはソケットを用意することを伴
う。この方法は、2つ、3つまたは4つの異なる長さを
用いることができ、ここでは、接地端子が最も長く、入
力端子が最も短い。電源及び接地端子は中間の長さから
なる。
The method of practicing the present invention provides a plug or socket with variable length terminals arranged such that the terminals leading to the more and more vulnerable areas of the circuit will be connected later in the process of mating the connector pairs. Accompanied by. This method can use two, three or four different lengths, where the ground terminal is the longest and the input terminal is the shortest. The power and ground terminals are of intermediate length.

【0013】本発明の利点は、詰め込み密度及び速度が
増すにつれてだんだんESDに対して感度が高くなる集
積回路に保護の異なるレベルを提供するために、追加の
部品を必要としないことである。
An advantage of the present invention is that it does not require additional components to provide different levels of protection to integrated circuits that become increasingly sensitive to ESD as packing density and speed increase.

【0014】本発明のこれら及び他の特徴と利点は、添
付図面と共に行なわれる好適な実施例の以下の詳細な説
明の考察でもっと良く理解されるだろう。
These and other features and advantages of the present invention will be better understood upon consideration of the following detailed description of the preferred embodiment taken in conjunction with the accompanying drawings.

【0015】[0015]

【発明の実施の形態】図1を参照すると、プロセッサや
メモリ回路とすることができる集積回路のような電子回
路を内蔵するプラグインモジュールである装置100が
示されている。絶縁本体102は、集積回路106を入
れる空洞104を限定している。ワイヤ接合120は、
集積回路の接合パッドを一連の外部端子に接続する手段
の1つである。隆起技術を用いる手段のような他の相互
接続手段もあり、ここでは、チップの能動側がさかさに
され、隆起上のハンダが、同じ外部端子に最後に導く接
続を作るようにリフローされる。接地電位は端子110
に割り当てられ、チップの電源は端子112より供給さ
れ、チップからの出力は1つ以上の端子114に接続さ
れ、チップへの入力信号は1つ以上の端子116より供
給される。これらの端子は全て、端子が貫通する段部1
08も限定する絶縁本体でそれらの下面が支持されてい
る。各端子の露出した上面は、端子が平面で終わるソケ
ット(図示しない)と接触するのに役立つ。
DETAILED DESCRIPTION OF THE INVENTION Referring to FIG. 1, there is shown a device 100 which is a plug-in module containing electronic circuitry such as an integrated circuit which may be a processor or memory circuit. The insulating body 102 defines a cavity 104 that houses the integrated circuit 106. The wire joint 120 is
It is one of the means for connecting the bond pads of an integrated circuit to a series of external terminals. There are also other interconnection means, such as those using the ridge technique, in which the active side of the chip is diced and the solder on the ridge is reflowed to make the last leading connection to the same external terminal. Ground potential is terminal 110
The power of the chip is supplied from the terminal 112, the output from the chip is connected to the one or more terminals 114, and the input signal to the chip is supplied from the one or more terminals 116. All of these terminals are stepped parts 1 through which the terminals penetrate.
Their lower surface is supported by an insulating body which also defines 08. The exposed upper surface of each terminal serves to contact the terminal with a flat-ended socket (not shown).

【0016】しかしながら、このプラグインの端子は、
段部108から測定した場合に露出した長さが変わって
いる。接地電位を供給する端子110は最も長く、チッ
プに電源を供給する端子112は次に長く、チップから
出力を伝える端子114は次の長さになっており、最後
に、チップに入力を供給する端子116は全ての端子の
中で最も短くなっている。選択された長さは、ESDに
対するチップの種々の機能領域の感じやすさと反対の関
係になっている。例えば、プラグインがホスト機器のソ
ケットに差し込まれた時、その端子は全て一列にまたは
平面で終端し、端子110(接地電位)が、接触する最
初の端子となる。プラグインまたは機器ハウジング内の
ソケットのどちらかに蓄積された静電電荷は、最初に接
地電位接続が行なわれることにより最も良く消散され
る。なぜなら、チップは、通常、信号回路よりも電源及
び接地回路の絶縁体がより厚くかつ領域がより大きくな
るように設計されているからである。端子112(電
源)は、ソケットの対応する電源端子と接触する次の端
子となる。出力端子114は次に接触する端子となり、
最後に、入力端子が、ソケットの対応する端子と接触す
る最後の端子となる。なぜなら、チップの入力は、薄い
ゲート絶縁体と最後に入力に導く細い伝導体とのため
に、ESDに対して最も感度が高くなっているからであ
る。
However, the terminals of this plug-in are
The exposed length has changed when measured from the step 108. The terminal 110 for supplying the ground potential is the longest, the terminal 112 for supplying the power to the chip is the second longest, the terminal 114 for transmitting the output from the chip is the next length, and finally, the input is supplied to the chip. The terminal 116 is the shortest of all terminals. The selected length is inversely related to the susceptibility of the various functional areas of the chip to ESD. For example, when the plug-in is plugged into the socket of the host device, all its terminals terminate in a row or plane, with terminal 110 (ground potential) being the first terminal to contact. The electrostatic charge stored in either the plug-in or the socket in the instrument housing is best dissipated by first making a ground potential connection. This is because chips are usually designed to have thicker and larger areas of insulation for power and ground circuits than for signal circuits. The terminal 112 (power supply) becomes the next terminal that contacts the corresponding power supply terminal of the socket. The output terminal 114 becomes the next contact terminal,
Finally, the input terminal is the last terminal to make contact with the corresponding terminal of the socket. This is because the chip's input is most sensitive to ESD due to the thin gate insulator and finally the thin conductor leading to the input.

【0017】集積回路の導く端子を、電荷を消散させる
その回路通路の相対的能力により配置された順番に接続
し、接地接続で始まり、入力端子で終わる方法は、集積
回路、特に、大市場において機器に繰り返し差し込まれ
るように意図された装置、に保護の異なるレベルを提供
する。
The method of connecting the conducting terminals of an integrated circuit in the order in which they are arranged by the relative ability of their circuit paths to dissipate charge, starting with a ground connection and ending with an input terminal is a method for integrated circuits, especially in large markets. Provides different levels of protection to devices, which are intended to be repeatedly plugged into equipment.

【0018】次に、図2を参照すると、露出された可変
長を有する一連の支持されていないピン型端子が貫通す
る縁208を備えた絶縁本体202を有する、本発明の
他の実施例の装置200が示されている。図1と同様
に、これらのうちの最も長いものである端子210は、
絶縁本体に内蔵される集積回路(図示しない)に接地電
位接続を提供する。次に長いのは端子212であり、集
積回路に電源を供給する。1つ以上の端子214は、集
積回路から出力を伝えるものだが、次の長さになってい
る。そして最後に、1つ以上の端子216は、集積回路
の入力に接続され、全ての中で最も短くなっている。こ
の原理は図1の装置と同じであり、差し込みによるソケ
ットの対応する端子との接触の順番は、保護されるべき
回路の静電電荷を消散させる能力と同じ順番になってい
る。
Referring now to FIG. 2, another embodiment of the present invention having an insulating body 202 having a rim 208 through which a series of unsupported pin-type terminals having exposed variable lengths extends. Device 200 is shown. Similar to FIG. 1, the longest of these, terminal 210, is
It provides a ground potential connection to an integrated circuit (not shown) contained in the insulating body. The next longest is terminal 212, which powers the integrated circuit. One or more terminals 214 carry the output from the integrated circuit but have the following lengths. And finally, one or more terminals 216 are connected to the inputs of the integrated circuit and are the shortest of all. This principle is the same as in the device of FIG. 1 and the order of contact with the corresponding terminals of the socket by plugging is in the same order as the ability of the circuit to be protected to dissipate electrostatic charges.

【0019】次に、図3を参照すると、段部308と、
それぞれ図1の端子110乃至116と同じチップ接続
を有する、露出された端子310乃至316とを備えた
絶縁本体302が示されている。本発明のこの実施例の
プラグイン端子は同じ露出長を有している。ソケット3
40は、一連の端子350乃至356が貫通した基準面
388を有する。最も長い端子350はプラグインの対
応する端子310との接地接続を提供する。次に長い端
子352は対応する端子312に電源を供給する。次に
長い端子354は対応する端子314から出力信号を受
入れる。そして、最も短い端子356は端子316に入
力信号を供給する。ポイントはそのESD保護であり、
ここでは、接続順がESD損傷に対して最も感度が低い
端子からESD損傷に対して最も感度が高い端子に進む
のを保証する可変長を有する端子が、対向する本体が一
列または平面で終わる端子を有するプラグ/ソケット結
合の片側で実施することができる。図3の実施例の利点
は、種々の製造業者からの本体302を有するプラグイ
ンが全て、長さLの共通端子を持つことができると共
に、機器側が可変長L1 乃至L4 の端子を有するソケッ
トにおけるESD保護を提供することである。
Next, referring to FIG. 3, a step 308 and
Shown is an insulating body 302 with exposed terminals 310-316 having the same chip connections as terminals 110-116 of FIG. 1, respectively. The plug-in terminals of this embodiment of the present invention have the same exposed length. Socket 3
40 has a reference surface 388 through which a series of terminals 350-356 pass. The longest terminal 350 provides a ground connection with the corresponding terminal 310 of the plug-in. The next longest terminal 352 supplies power to the corresponding terminal 312. The next longest terminal 354 receives the output signal from the corresponding terminal 314. The shortest terminal 356 then supplies the input signal to terminal 316. The point is that ESD protection,
Here, a terminal having a variable length that ensures that the connection sequence proceeds from the terminal with the lowest sensitivity to ESD damage to the terminal with the highest sensitivity to ESD damage is a terminal whose opposing body ends in a row or plane. Can be implemented on one side of the plug / socket connection. The advantage of the embodiment of FIG. 3 is that plug-ins with bodies 302 from various manufacturers can all have a common terminal of length L, while the device side has terminals of variable length L 1 to L 4. It is to provide ESD protection in the socket.

【0020】図3の好適な実施例では、差し込みが0.
3秒で達成され、その結果、入力端子が接触を行なう前
に、エネルギーのほとんどが0.003秒で接地端子を
介して消散する。人体は100pfの最大容量と10k
オームの抵抗を有し、そのため、抵抗を介するコンデン
サの放電と関連する電流と電位の周知の指数関数型崩壊
の時定数はT=RCとなり、秒単位、すなわちこのケー
スでは、その間に静電電荷の63%、すなわち1−(1
/e)、が消散する1マイクロ秒を有する。時間が3時
定数と等しくなった時、電荷の95%が消散する。
In the preferred embodiment of FIG. 3, the insertion is 0.
Achieved in 3 seconds so that most of the energy dissipates through the ground terminal in 0.003 seconds before the input terminals make contact. The human body has a maximum capacity of 100 pf and 10 k
It has a resistance of ohms, and therefore the well-known exponential decay time constant of the current and potential associated with the discharge of the capacitor through the resistor is T = RC, in seconds, ie, in this case electrostatic charge between them. 63% of 1 or (1- (1
/ E) has a dissipation of 1 microsecond. When time equals 3 time constants, 95% of the charge dissipates.

【0021】詳細に説明された実施例の変更や変形は、
本発明の範囲から逸脱することなく行なうことができ
る。特に、互いに対する端子の相対位置を変更すること
ができ、例えば、電力及び接地接続は外側の端子とし
て、信号伝達端子をそれらの間にはさむことができる。
端子は平らな配列にする必要はないが、円または3次元
配列に配置しても良い。各タイプの端子の正確な長さは
変えることができるが、重要なポイントは、ESDに対
して最も感度が低い端子が最初に接続されると共に、E
SD損傷に対して最も感度が高い端子が最後に接続され
ることである。接地及び電源が、最初に接続することが
できる長い端子に接続されると共に、全ての他の信号
が、その後接続される短い端子を介している場合は、2
つの長さだけで良い。あるいは、電源及び出力端子が、
接地(長い)端子や入力(短い)端子と比較して中間の
長さからなる場合は、3つの端子長としても良い。同じ
方法論を用いて、2つ及び3つの長さの配置の間に他の
明らかな組み合わせがある。
Modifications and variations of the embodiment described in detail are:
It can be done without departing from the scope of the invention. In particular, the relative position of the terminals with respect to each other can be varied, for example the power and ground connections can be external terminals with the signal carrying terminals sandwiched between them.
The terminals need not be arranged in a flat array, but they may be arranged in a circle or a three-dimensional array. The exact length of each type of terminal can vary, but the important point is that the terminal with the least sensitivity to ESD is connected first and the E
The terminal most sensitive to SD damage is connected last. 2 if ground and power are connected to the long terminal that can be connected first and all other signals are through the short terminal that is subsequently connected
Only one length is needed. Alternatively, the power and output terminals
When the terminal has an intermediate length as compared with the ground (long) terminal and the input (short) terminal, the terminal length may be three. Using the same methodology, there are other obvious combinations between two and three length configurations.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例の平面及び側断面図を示す。FIG. 1 shows a plan and side sectional view of one embodiment of the present invention.

【図2】本発明の他の実施例の平面図を示す。FIG. 2 shows a plan view of another embodiment of the present invention.

【図3】本発明のさらに他の実施例の平面図を示す。FIG. 3 shows a plan view of still another embodiment of the present invention.

Claims (16)

【特許請求の範囲】[Claims] 【請求項1】 静電放電に対して感度がより高い構成要
素と、静電放電に対して感度がより低い構成要素とを有
する電子回路を保護する装置であって、 第1の長さを有し、前記感度がより低い構成要素に接続
される第1の端子と、 第2の長さを有し、前記感度のより高い構成要素に接続
される第2の端子とからなり、 前記第1の長さは前記第2の長さを上回っている装置。
1. An apparatus for protecting an electronic circuit having components that are more sensitive to electrostatic discharge and components that are less sensitive to electrostatic discharge, the device having a first length. A first terminal connected to the less sensitive component, and a second terminal having a second length and connected to the more sensitive component, The length of 1 is greater than the length of the second.
【請求項2】 請求項1記載の装置において、さらに、
前記第1の長さと第2の長さの間の中間の長さになって
いる第3の長さを有する第3の端子を含む装置。
2. The apparatus according to claim 1, further comprising:
An apparatus including a third terminal having a third length that is intermediate between the first length and the second length.
【請求項3】 請求項2記載の装置において、さらに、
前記第1及び第3の長さの間の中間の第4の長さを有す
る第4の端子を含む装置。
3. The apparatus according to claim 2, further comprising:
An apparatus comprising a fourth terminal having a fourth length intermediate between the first and third lengths.
【請求項4】 接地、電源、出力及び入力構成要素を有
する電子回路を静電放電から保護する装置であって、 第1の長さを有する接地端子と、 第2の長さを有する電源端子と、 第3の長さを有する少なくとも1つの出力端子と、 第4の長さを有する少なくとも1つの入力端子とからな
り、 前記第2、第3及び第4の長さは各々、それに先立つ長
さより連続的に短くなっており、それにより、前記端子
と、平面で終端する、対応して合わせられる端子の間で
順次接触が行なわれる装置。
4. An apparatus for protecting an electronic circuit having a ground, a power supply, an output and an input component from electrostatic discharge, the ground terminal having a first length and a power supply terminal having a second length. And at least one output terminal having a third length and at least one input terminal having a fourth length, each of the second, third and fourth lengths preceding it. A device that is continuously shorter than that, whereby contact is made sequentially between the terminals and corresponding mating terminals that terminate in a plane.
【請求項5】 集積回路メモリの静電保護のためのハウ
ジングであって、平面で終端する複数の端子を有するソ
ケットへの差し込みに適応されたハウジングにおいて、 前記ハウジングで支持され、前記集積回路メモリに接続
され、接地、電源及び少なくとも1つの出力接続を提供
する端子群であって、各端子が第1の露出長を有する一
組の端子と、 前記メモリの入力に接続され、前記第1の露出長より小
さい第2の露出長を有する少なくとも1つの入力端子と
からなるハウジング。
5. A housing for electrostatic protection of an integrated circuit memory, the housing adapted to be plugged into a socket having a plurality of terminals terminating in a plane, the integrated circuit memory being supported by the housing. A group of terminals connected to the ground, providing a power supply and at least one output connection, each terminal having a set of terminals having a first exposed length; A housing having at least one input terminal having a second exposed length that is less than the exposed length.
【請求項6】 集積回路メモリの静電保護のためのハウ
ジングであって、平面で終端する複数の端子を有するソ
ケットへの差し込みに適応されたハウジングにおいて、 第1の長さを有する接地端子と、 第2の長さを有する電源端子と、 第2の長さを有する少なくとも1つの出力端子と、 第3の長さを有する少なくとも1つの入力端子とからな
り、 前記第2及び第3の長さは各々、それに先立つ長さより
連続的に短くなっており、それにより、前記端子と、前
記ソケットの対応して合わせられる端子の間で順次接触
が行なわれるハウジング。
6. A housing for electrostatic protection of an integrated circuit memory, the housing adapted to be plugged into a socket having a plurality of terminals terminating in a plane, the ground terminal having a first length. A power supply terminal having a second length, at least one output terminal having a second length, and at least one input terminal having a third length, the second and third lengths Each of the housings is continuously shorter than its predecessor length, thereby providing a sequential contact between the terminals and corresponding mating terminals of the socket.
【請求項7】 集積回路メモリの静電保護のためのハウ
ジングであって、平面で終端する複数の端子を有するソ
ケットへの差し込みに適応されたハウジングにおいて、 第1の長さを有する接地端子と、 第2の長さを有する電源端子と、 第3の長さを有する少なくとも1つの出力端子と、 第4の長さを有する少なくとも1つの入力端子とからな
り、 前記第2、第3及び第4の長さは各々、それに先立つ長
さより連続的に短くなっており、それにより、前記端子
と、前記ソケットの対応して合わせられる端子の間で順
次接触が行なわれるハウジング。
7. A housing for electrostatic protection of an integrated circuit memory, the housing adapted to be plugged into a socket having a plurality of terminals terminating in a plane, the ground terminal having a first length. A power supply terminal having a second length, at least one output terminal having a third length, and at least one input terminal having a fourth length, the second, third, and A housing, each of which has a length which is successively shorter than the length preceding it, whereby a sequential contact is made between said terminals and the corresponding mating terminals of said socket.
【請求項8】 集積回路の静電保護のためのソケットで
あって、平面で終端する複数の端子を有する、前記集積
回路からの複数の端子の収容に適応されたソケットにお
いて、 前記ソケットで支持され、接地電位を供給するために機
器に接続された第1の端子と、前記集積回路に電源を供
給するために機器に接続された第2の端子と、前記集積
回路の出力から信号を受けるのに適応された少なくとも
1つの端子とからなる一組の端子であって、各端子が第
1の露出長を有する一組の端子と、 前記集積回路に入力信号を供給するために機器に接続さ
れ、前記第1の露出長より小さい第2の露出長を有する
少なくとも1つの端子とからなるソケット。
8. A socket for electrostatic protection of an integrated circuit, the socket having a plurality of terminals terminating in a plane, the socket adapted to accommodate a plurality of terminals from the integrated circuit, the socket supporting the socket. A first terminal connected to the device for supplying a ground potential, a second terminal connected to the device for supplying power to the integrated circuit, and a signal from the output of the integrated circuit A set of terminals, each terminal having a first exposed length, and a set of terminals adapted to provide an input signal to the integrated circuit. And at least one terminal having a second exposed length that is less than the first exposed length.
【請求項9】 集積回路の静電保護のためのソケットで
あって、平面で終端する複数の端子を有する、前記集積
回路からの複数の端子の収容に適応されたソケットにお
いて、 第1の長さを有し、接地電位を供給するために機器に接
続された第1の端子と、 第2の長さを有し、前記集積回路に電源を供給するため
に機器に接続された第2の端子と、 第2の長さを有し、前記集積回路の出力から信号を受け
るのに適応された少なくとも1つの端子と、 第3の長さを有し、前記集積回路に入力信号を供給する
ために機器に接続された少なくとも1つの端子とからな
り、 前記第2及び第3の長さは各々、それに先立つ長さより
連続的に短くなっており、それにより、前記端子と、前
記回路からの対応して合わせられる端子の間で順次接触
が行なわれるソケット。
9. A socket for electrostatic protection of an integrated circuit, the socket adapted to accommodate a plurality of terminals from said integrated circuit, the socket having a plurality of terminals terminating in a plane, the socket having a first length. A first terminal connected to the device for supplying a ground potential, and a second terminal having a second length and connected to the device for supplying power to the integrated circuit. A terminal, a second length, at least one terminal adapted to receive a signal from the output of the integrated circuit, and a third length, providing an input signal to the integrated circuit. At least one terminal connected to the device for each of said second and third lengths being continuously shorter than the length preceding it, whereby said terminal and said circuit Sequential contact is made between correspondingly matched terminals. Socket.
【請求項10】 集積回路の静電保護のためのソケット
であって、平面で終端する複数の端子を有する、前記集
積回路からの複数の端子の収容に適応されたソケットに
おいて、 第1の長さを有し、接地電位を供給するために機器に接
続された第1の端子と、 第2の長さを有し、前記集積回路に電源を供給するため
に機器に接続された第2の端子と、 第3の長さを有し、前記集積回路の出力から信号を受け
るのに適応された少なくとも1つの端子と、 第4の長さを有し、前記集積回路に入力信号を供給する
ために機器に接続された少なくとも1つの端子とからな
り、 前記第2、第3及び第4の長さは各々、それに先立つ長
さより連続的に短くなっており、それにより、前記端子
と、前記回路からの対応して合わせられる端子の間で順
次接触が行なわれるソケット。
10. A socket for electrostatic protection of an integrated circuit, the socket having a plurality of terminals terminating in a plane, the socket adapted to accommodate a plurality of terminals from the integrated circuit, a first length. A first terminal connected to the device for supplying a ground potential, and a second terminal having a second length and connected to the device for supplying power to the integrated circuit. A terminal, having a third length, adapted to receive a signal from the output of the integrated circuit, and having a fourth length, supplying an input signal to the integrated circuit. At least one terminal connected to the device for each of said second, third and fourth lengths being successively shorter than the length preceding it, whereby said terminal and said Sequential contact between corresponding mated terminals from the circuit Socket rope.
【請求項11】 接地、電源、出力及び入力端子を有す
る電子回路を保護する方法であって、 前記接地端子を外部の接地電位供給源に接続する工程
と、 前記電源端子を外部の電源に接続する工程と、 前記出力端子を外部の受容器に接続する工程とからな
り、 前記入力端子は最後に接続される方法。
11. A method of protecting an electronic circuit having a ground, a power supply, an output and an input terminal, the method comprising: connecting the ground terminal to an external ground potential supply source; and connecting the power supply terminal to an external power supply. And the step of connecting the output terminal to an external receiver, the input terminal being connected last.
【請求項12】 接地、電源、出力及び入力端子を有す
る電子回路を保護する方法であって、 前記接地端子を外部の接地電位供給源に接続する工程
と、 前記電源端子を外部の電源に接続する工程と、 前記出力端子を外部の受容器に接続する工程と、 前記入力端子を外部の信号源に接続する工程とからな
り、 前記接地端子は最初に接続されると共に、前記入力端子
は最後に接続される方法。
12. A method of protecting an electronic circuit having a ground, a power supply, an output and an input terminal, the method comprising: connecting the ground terminal to an external ground potential supply source; and connecting the power supply terminal to an external power supply. And the step of connecting the output terminal to an external receptor, and the step of connecting the input terminal to an external signal source, the ground terminal is connected first, the input terminal is the last How to be connected to.
【請求項13】 接地、電源、出力及び入力端子を有す
る電子回路を保護する方法であって、 前記接地端子を外部の接地電位供給源に接続する工程
と、 前記電源端子を外部の電源に接続する工程と、 前記出力端子を外部の受容器に接続する工程と、 前記入力端子を外部の信号源に接続する工程とからな
り、 前記接地端子は最初に接続され、前記電源端子は2番目
に接続され、前記出力及び入力端子は最後に接続される
方法。
13. A method for protecting an electronic circuit having a ground, a power supply, an output and an input terminal, the method comprising: connecting the ground terminal to an external ground potential supply source; and connecting the power supply terminal to an external power supply. And a step of connecting the output terminal to an external receptor, and a step of connecting the input terminal to an external signal source, the ground terminal is first connected, and the power supply terminal is second. Connected, and the output and input terminals are connected last.
【請求項14】 接地、電源、出力及び入力端子を有す
る電子回路を保護する方法であって、 前記接地端子を外部の接地電位供給源に接続する工程
と、 前記電源端子を外部の電源に接続する工程と、 前記出力端子を外部の受容器に接続する工程と、 前記入力端子を外部の信号源に接続する工程とからな
り、 前記接続が行なわれる順番は上記に記載されている方
法。
14. A method of protecting an electronic circuit having a ground, a power supply, an output and an input terminal, the method comprising: connecting the ground terminal to an external ground potential supply source; and connecting the power supply terminal to an external power supply. And the step of connecting the output terminal to an external receptor, and connecting the input terminal to an external signal source, the order in which the connection is performed is as described above.
【請求項15】 接地、電源、出力信号及び入力信号端
子を有する差し込み可能な集積回路メモリを静電放電か
ら保護する方法であって、 前記接地、電源、出力信号及び入力信号端子と合わせら
れるように適応された端子を有するソケットを用意する
工程からなり、 ソケット端子は長さが変わっており、それにより、集積
回路がソケットに差し込まれるにつれて、各々の接地、
電源、出力信号及び入力信号端子間の接続が順次行なわ
れる方法。
15. A method of protecting a pluggable integrated circuit memory having a ground, a power supply, an output signal and an input signal terminal from electrostatic discharge, the method being combined with the ground, the power supply, the output signal and the input signal terminal. Comprising the steps of preparing a socket having terminals adapted to, the socket terminals varying in length, so that as the integrated circuit is plugged into the socket, each ground,
A method in which a power supply, an output signal, and an input signal terminal are sequentially connected.
【請求項16】 接地、電源、出力信号及び入力信号端
子を有する差し込み可能な集積回路メモリを静電放電か
ら保護する方法であって、 ソケットの接地、電源、出力信号及び入力信号端子と合
わせられるように適応された端子を有するプラグを用意
する工程からなり、 ソケット端子は長さが一定であり、かつ前記プラグの端
子が長さが変わっており、それにより、集積回路がソケ
ットに差し込まれるにつれて、各々の接地、電源、出力
信号及び入力信号端子間の接続が順次行なわれる方法。
16. A method of protecting a pluggable integrated circuit memory having ground, power, output signal and input signal terminals from electrostatic discharge, which is combined with socket ground, power, output signal and input signal terminals. The step of providing a plug having terminals adapted to such that the socket terminals have a constant length and the terminals of the plug have varying lengths, so that as the integrated circuit is plugged into the socket , A method of sequentially connecting each ground, power supply, output signal and input signal terminal.
JP8249566A 1995-09-20 1996-09-20 Static discharge protection using variable-length terminal device Pending JPH09121449A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53097095A 1995-09-20 1995-09-20
US08/530970 1995-09-20

Publications (1)

Publication Number Publication Date
JPH09121449A true JPH09121449A (en) 1997-05-06

Family

ID=24115736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8249566A Pending JPH09121449A (en) 1995-09-20 1996-09-20 Static discharge protection using variable-length terminal device

Country Status (3)

Country Link
JP (1) JPH09121449A (en)
KR (1) KR970018515A (en)
TW (1) TW299496B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231708A (en) * 2008-03-25 2009-10-08 Daihen Corp Electric apparatus with built-in current transformer and shorting plug for current transformer protection

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009231708A (en) * 2008-03-25 2009-10-08 Daihen Corp Electric apparatus with built-in current transformer and shorting plug for current transformer protection

Also Published As

Publication number Publication date
TW299496B (en) 1997-03-01
KR970018515A (en) 1997-04-30

Similar Documents

Publication Publication Date Title
US5703747A (en) Multichip semiconductor structures with interchip electrostatic discharge protection, and fabrication methods therefore
US5947773A (en) Connector with ESD protection
US6570765B2 (en) Over-voltage protection for electronic circuits
JP5972473B2 (en) Static electricity protection of stacked multichip integrated circuits.
US7091584B2 (en) Semiconductor package assembly and method for electrically isolating modules
EP0788161A3 (en) Microelectronic device with thin film electrostatic discharge protection structure
CN101656413B (en) Overvoltage protection device
TW538519B (en) An integrated circuit including esd circuits for a multi-chip module and a method therefor
US5442519A (en) Device including a maintenance termination unit and protector
JP2002083931A (en) Integrated semiconductor circuit device
GB2247109A (en) Shielded portable semiconductor memory unit
US6015723A (en) Lead frame bonding distribution methods
JP3549916B2 (en) Overvoltage protection circuit
JPH09121449A (en) Static discharge protection using variable-length terminal device
JPH09121450A (en) Static discharge protection using resistive terminal device
JP3886905B2 (en) Semiconductor parts with ESD protection
JPH08180942A (en) Connector
JPH09121451A (en) Static discharge protective device
JPS61180470A (en) Semiconductor integrated circuit device
KR200162280Y1 (en) Module capacitor
JP2003031710A (en) Monolithic ic package
JP2755148B2 (en) Semiconductor device
JPH0135483Y2 (en)
JP2674073B2 (en) Integrated circuit device
JPS5911677A (en) Monolithic integrated circuit