JPH09116020A - 超大規模集積回路の自動配線改善方法 - Google Patents

Abstract

(57)【要約】 【課題】 公知のゲートアレイ配線技術やセルベース配
線技術の最良の特徴が組み込まれたセルベース設計の回
路素子やスタンダードセルやセルブロック間の結線を自
動配線する。 【解決手段】 詳細配線手法を回路素子やスタンダード
セルやセルブロックの相対位置を調整可能にしてしまう
欠点を除去できる。本方法は、回路設計の回路素子やス
タンダードセルやセルブロック間の結線の配線を最適化
すると同時に回路トポロジーを繰り返し収縮するトポロ
ジーマネージャを使用する。本方法はビンベース概略配
線手法を使用し、その手法は拡張可能境界線を同一視
し、概略配線行程の結果に従い拡張可能領域を拡張した
り収縮したりする圧縮過程へ入力部を与える。詳細配線
行程は、回路素子やセルやセルブロックの相対位置が固
定された後まで実行されない。

Description

【発明の詳細な説明】

【０００１】

【発明に属する技術分野】本発明は、集積回路の回路ネ
ットの自動配線に関し、さらには特にセルベースのトポ
ロジーを有するＶＬＳＩ回路の回路ネットの自動配線に
関する。

【０００２】

【従来の技術】サブミクロンサイズの特徴を有する回路
の出現によって、ワンチップ上に数百万のトランジスタ
が搭載された集積回路が一般的になった。ワンチップ上
のデバイスの数が著しく多くなったことにより、集積回
路の設計の多くの行程を自動化するためにソフトウェア
およびハードウェア設備を半導体業界に供給することに
より産業界全体が特に発展してきた。

【０００３】超大規模集積（ＶＬＳＩ）を有する集積回
路を発展させた二つの主な方法がある。その一つの方法
はゲートアレイを使用することである。ゲートアレイは
固定数の同一領域を有し、各領域は多数の単純な回路素
子からなる。その回路素子は、伝達ゲート、インバータ
ー、ＮＡＮＤゲートなどのような一般的な論理回路を、
それらの配線方法に基づき、簡単に作製できるような方
法で形成される。ゲートアレイは、他の標準的な回路素
子間の配線を記述するだけで、特定の回路設計を行うた
めに使用することができる。設計を完成するために必要
な回路素子の特定の配線は、一般的にはネットリストと
して表わされる。ゲートアレイの回路素子間の配線を定
義するネットリストは、しばしば他の設計組立ツールに
より作成される。

【０００４】ベースと呼ばれる典型的なゲートアレイの
平面図を図１Ａに示す。ゲートアレイベースのトポロジ
ーはゲートアレイの製造者により予め定義される。回路
素子は図に示された列の間の所定の距離１２を有する列
１０に配列される。ゲートアレイのもう一つのトポロジ
ーとしては、図１Ｃに示されるようなアレイ形式で回路
素子２０が配列され、それはまた「ゲートの海」として
知られている。

【０００５】ＶＬＳＩ集積回路の設計の２番目の方法と
しては、スタンダードセルを使用することである。ゲー
トアレイと同様にスタンダードセルの設計は、設計する
ために用いられるセルと呼ばれる予め定義された回路素
子の塊に依存する。しかしながらゲートアレイとは異な
りスタンダードセルは、ゲートアレイに見られるような
簡単な論理ゲートから、ＲＡＭ、ＲＯＭやＰＬＡといっ
たブロックレベルの素子まで幅広いものである。スタン
ダードセルは一般的にはスタンダードセルライブラリに
貯蔵され、そして設計のネットリストにより記述されて
ライブラリから引き出される。ブロックレベルの素子は
ライブラリの低いレベルのセルから組み上げられ、ネッ
トリストにより要求があると複製のためにまたもライブ
ラリに貯蔵される。さらに、スタンダードセルの設計は
位相幾何学的に固定されない。むしろ、スタンダードセ
ルは設計される集積回路のどの領域にも配置可能であ
る。典型的なスタンダードセル（すなわちセルベース）
の平面図を図１Ｂに示す。

【０００６】ゲートアレイ設計の主な利点は、配線行程
段階に至るまで、完成された大量の同一の回路ベースを
集めて製造できることである。回路設計者は、特定のベ
ース上に利用可能な回路素子間の全ての配線状況を定義
したネットリストを製造者に提供する。製造者は、完成
した回路の配線を行う際に必要なマスクを作製するため
にネットリストを使用することができ、それに従い製造
行程を完成する。このように、回復不可能作業（ＮＲ
Ｅ）費用は比較的安く、設計所要時間は比較的短い。

【０００７】ゲートアレイの固定トポロジーの欠点の一
つとしては、予め与えられた設計であるため、設計する
上で配線できる回路素子の数に制限があることである。
このように、もし特定のネットリストにより明記された
ＶＬＳＩ回路設計が特定のゲートアレイ上に与えられる
より多くの回路素子が必要であるならば、あるいは利用
可能な回路素子間の配線を完成させるために利用できる
スペースが十分でなかったら、無駄なシリコン領域であ
っても、設計を遂行するためにはさらに大きなゲートア
レイベースへと移行しなければならない。

【０００８】セルベース設計の主な利点は、より密な回
路密度を達成可能であることである。これは回路のサイ
ズが概して配線行程中に決定され、セルの最終的な配置
や配線に対応するための十分な大きさがあればよいから
である。他の利点としては、セルベース設計の階層的な
性質によってより優れた機能性があることである。

【０００９】図１Ｂに示されるセルベースの構成はラン
ダム論理を有し、一般的にはローレベルのセルからな
り、図１Ａのゲートアレイ回路素子の列に示したものと
同様の列１４のように配列される。そのトポロジーもま
た複合機能ブロック１６を含み、それは初めから設計さ
れるか、もしくはよりローレベルのセルの集まりから形
成される。その複合機能ブロックは、よりローレベルの
セルと同様にネットリストに表される。すなわち、それ
らは他のブロックやセルの間の配線の関数として表され
る。チャネル１８は、セル１４の列とハイレベルの機能
ブロック１６との間の配線のためにまず定義される。純
粋な階層的アプローチとしては、さらに一つもしくは複
数のよりハイレベルのブロックへとランダム論理列１４
を集積することになる。

【００１０】多くのアルゴリズムが、ゲートアレイおよ
びセルベース両回路設計の回路素子間の自動配線を容易
にするために発展し実行されてきた。そのようなアルゴ
リズムは配線手法と呼ばれるソフトウェアツールに集積
され、それは所望の回路設計のネットリストの記述をそ
の入力の一部として捉える。このツールは、ネットリス
トの記述に従い、ゲートアレイの回路素子間、もしくは
スタンダードセルとセルベースの設計の機能ブロックと
の間の配線を自動形成する。

【００１１】ゲートアレイの配線のためにツールに組み
込まれる配線アルゴリズムは、セルベース設計の配線用
のツールのアルゴリズムとはかなり異なっている。これ
は主としてゲートアレイのトポロジーがセルベースのト
ポロジーとは異なり固定化されているためである。さら
にセルベース設計は、これまで主として列とブロックと
の間のチャネルの配線に基づいていたが、一方で「ゲー
トの海」のゲートアレイのトポロジーは回路素子間のチ
ャネルが予め定義されてはいない。さらには、セルベー
ス設計は一般的に階層化されているため、セルベース設
計の配線もまた一般的に階層化されている。セルベース
設計の複合機能ブロック内の配線は、とりあえず配線
し、セルベース設計の最終配線が様々な機能ブロック間
の配線のみからなるように最適化される。

【００１２】しばしば、セルベース設計間の配線ツール
は、機能ブロックの特定の型のために設計された配線手
法としての役割を果たす。例えば、ある配線手法は、Ｒ
ＡＭやＲＯＭといった一般的な生産物を扱うために特別
に設計されたりする。いったんその特定化された配線手
法を用いてこれらハイレベルのブロックが配線され最適
化されれば、セルベース設計の機能ブロック間の配線の
複雑性は低減化される。

【００１３】ゲートアレイに適用すると、チャネル配線
手法は、列の間の距離ｄを調整できないが、図２Ａの配
線２５により示されるように、列を通るように配線でき
る貫通接続２７を付加できる。

【００１４】現在、セルベース設計の自動配線に利用さ
れる多くの配線ツールは「チャネル」配線手法アルゴリ
ズムに基づいている。チャネル配線手法アルゴリズムの
見解は、列ベースのゲートアレイトポロジーにも使用さ
れる。チャネル配線手法は、ゲートアレイとセルベース
設計の両者が図２Ａに示されるような列になったと同時
に進化してきた。従来のチャネル配線手法では、セルの
列２２の間のチャネル２６の配線をしようとする。セル
ベース設計のスタンダードセルからなる回路素子の位置
はもはや固定化されていないので、チャネル配線手法
は、設計のネットリストの記述どおりの配線に対応する
ように、セル２２の列の間の距離２０のｄ、同様にセル
の幅２４のｗを調整する自由を有する。このように、最
終的に配線された回路は、図２Ｂに示されるような形態
になる。セルの幅２６のＷは、貫通接続３０に対応する
ため大きくなり、列の間の距離２８のＤはセル２２の列
の間を走らせなければならない配線数に対応するために
広げられている。図３Ａと図３Ｂは、ブロックレベルの
セルベース設計に対応するようにチャネル配線手法によ
るチャネルの広がりを示したものである。

【００１５】図４には、列ベースのトポロジーの拡大図
を示す。各回路セル４４は、セル４４の相互の配線を行
う入力および出力コネクタ４０を有する。ネットリスト
は、回路を構成する素子やセルの入力および出力コネク
タ間の接続として様々な回路ネットを規定している。セ
ルベース設計に適用すれば、チャネル配線手法は、チャ
ネル４８を定義するセル４２の列の間の全ての配線に対
応する一方で、チャネル幅４８のｗを最小化するように
設計される。列志向のゲートアレイに適用すれば、チャ
ネル配線手法はチャネル４８の所定幅を用いて全てのネ
ットを配線しようとする。

【００１６】チャネル配線手法アルゴリズムの発達にお
いては多くの仮定がなされてきた。これらの仮定のなか
で、チャネル４８は本来常に長方形であること、チャネ
ル４８を通る配線を行う際には障害物がない、様々なセ
ル４４から出るコネクタ４０の全てがチャネル４８の境
界内に含まれるといった仮定がある。さらに、チャネル
の長さを超えて延びる結線（例えば結線４６）はいかな
るものもフロートの状態であり、チャネル幅内ならどこ
でも配置することができる。言い換えれば、チャネル内
の特定の接続位置に関しては予め規定された順序はな
い。さらに、ほとんどのチャネル配線手法は、二つのレ
ベルの配線に使用されるために設計された。一つは、結
線４６の縦方向に延びる部分４１に、他方はチャネルに
平行して走る結線４６の横方向に延びる部分４３に適用
された。もちろん、チャネル配線手法はまた、様々な結
線４６の間の最小距離同様、結線４６の最小幅も含め、
集積回路の作製を容易にするために使用される特定行程
の基本原則により制約される。

【００１７】何年にも亘って、従来のチャネル配線手法
が多方向に進展し、チャネルのボーダーのみであったの
とは対照的にセル４４内部のコネクタ４０を特定するこ
とができるようになり、配線の二つ以上の層同様に同じ
幅や高さを必ずしも有することのないセル４４を有する
ことができるようになった。残念なことに、これらの
「改善」は図４に示したような従来のものを超越するほ
どチャネル配線手法の性能を向上することはなかった。

【００１８】他の公知の配線アルゴリズムとしては迷路
配線手法が知られている。そのアルゴリズムの役割もま
た波伝搬として知られている。迷路配線手法はセルや回
路素子のトポロジー上にグリッド５６を重ね、グリッド
の交点５８が結線が通ることのできるコネクタやスペー
スを表している。その迷路配線手法は、回路設計のネッ
トリストに従って、ソースコネクタ５０と、ソースコネ
クタを接続しなければならないターゲットコネクタ５２
を鑑定する。迷路配線手法はそのときソースコネクタ５
０をターゲットコネクタ５２に接続するために利用でき
る可能性のあるあらゆる配線経路を探索する。ある配線
経路は他のコネクタや回路素子の存在によりすでに遮ら
れていることもある。これは位置５４により表されてい
る。迷路配線手法は各隣接点にコストを付加するが、そ
のコストは特定のネットがその点を通る物理的蓋然性に
関連するものである。

【００１９】この特定のアルゴリズムは常に、存在する
場合はソースからターゲットまでの経路を見つけるが、
それは接続可能なあらゆる経路を評価するために極度に
遅いものであり、またメモリ過剰のものとなる。もちろ
ん、速さやメモリ容量のために迷路配線手法を最適化す
る多数の試みがなされてきた。しかしながらこれらの試
みにもかかわらず、迷路配線手法は扱いにくいものであ
った。

【００２０】迷路配線手法と似たプローブ配線手法なる
ものでソースからターゲットまでの経路を見つける試み
がなされた。図６にソース６０からターゲット６６まで
の経路を決定するラインプローブ配線手法の例を示す。
そのラインプローブ配線手法はソースからスタートし
て、二つのラインを生成し、その一つはｘ方向、もう一
つはｙ方向である。それは障害物６２に当たるまでのタ
ーゲットに向かって移動する間進むことのできる最も長
いラインを決定する。ライン６４の終端で、プローブ配
線手法はそのときｘ方向およびｙ方向の二つのさらなる
ラインを拡張し、ターゲット６６の方向にさらに移動す
る間進むことのできる最も長いラインを再び決定する。
最終的にその配線手法により、ソースからターゲットを
接続する縦方向および横方向の一本のラインが見いださ
れる。ラインプローブ配線手法は迷路配線手法よりはか
なり速い。迷路配線手法とは異なり、ラインプローブ配
線手法は解が存在しない場合に解を見つけることはな
く、また最も安易な解を見つけることもない。両者の最
もよい特徴を生かそうとするため、迷路配線手法とライ
ンプローブ配線手法の混合したものを生じさせようとす
ることもあった。

【００２１】迷路配線手法とラインプローブ配線手法は
一般的には、金属の一層のみをデバイスの配線に利用可
能な特別な場合に適用される。そのような配線手法は一
般目的の場合においては安易に適用できない。

【００２２】配線アルゴリズムの他のタイプのものを図
９に示す。それもまたグリッド志向のものである。ビン
ベース配線と呼ばれ、二次元グリッド９０上の各ライン
９８はビン境界線と呼ばれ、各直方形領域９２はビンと
呼ばれる。各ビン境界線は、それを横切る配線ラインの
ためのある容量を有する。各ビン境界線９８の容量は、
固定化されたゲートアレイのトポロジーにより課される
制約により決定される。回路構造体９６は、行程上の設
計規則とビン境界線の容量により制限されうる。グリッ
ドは、配線手法が操作する命令のレベルによって粗くも
なり細かくもなり得る。このタイプの配線は、「ゲート
の海」のゲートアレイのトポロジーに最も適用しうるも
のである。

【００２３】現在最もよく利用されている設計ツールは
階層的であるものであり、しばしば配線アルゴリズムの
一つ以上のタイプの役割を果たす。セルベース設計用に
使用されるほとんどの配線ツールは回路素子、セルやセ
ルブロックの配置から始まる。その配置は手動的もしく
は自動的に行われ、一般的には、セルやブロックのお互
いに対する向きや位置の決定と、回路素子やセルやセル
ブロックへのコネクタの配置すべき位置の決定を聡明に
行う。その決定は回路の簡略化、ブロック間を走る配線
ラインの数などを考慮してなされる。もちろん、ゲート
アレイでは、この行程がすでに製造者によりデザイナー
に課されるので、この配置段階がない。

【００２４】次の段階は一般的に概略配線段階であり、
それは各結線がとろうとしている一般経路のどれがその
接続を達成できるかを論理的に決定する試みである。こ
の決定は、回路素子やブロックの現在の配置により形成
できる経路に基づいてなされ、様々なコスト（すなわち
コネクタ間の結線の最も短いものを請け負うようなこ
と）を考慮して割り当てられる。

【００２５】ビンベースの配線を使用するゲートアレイ
概略配線手法は、コネクタが横切る際の順序は一般的に
はないが、所定のビン境界線を横切ろうとするコネクタ
を各ビン境界線に割り当てようとする。上記から明らか
なように、ほとんどのセルベースの配線ツールはチャネ
ルベースの配線を使用し、それの概略配線手法により概
して利用可能なチャネルへ様々な結線ラインを割り当て
ている。また、セルベースの概略配線手法はチャネルを
通る結線ラインの順序を割り当てたりはしない。

【００２６】グローバル配線手法が結線ラインの概略の
フローを割り当てれば、詳細配線手法が引継ぎ、概略配
線手法がなした割り当てに対して結線ラインを合わせよ
うとする。ゲートアレイ設計の場合、概略配線手法が固
定容量に基づいてビン境界線にラインを割り当てたの
で、詳細配線手法は自身が配線しうることを知ってい
る。しかしながら、セルベース設計に適用されるほとん
どの配線ツールは、その詳細配線手法としてはチャネル
配線手法を使用するので、チャネルに沿った回路素子や
ブロックはチャネル配線手法により移動を被ることにな
る。

【００２７】上記から明らかなように、ほとんどのセル
ベース回路設計は本来ブロックレベルもしくは階層的な
ものである。ブロックレベルのスタンダードセル設計の
トポロジーを図７ａに示す。しかしながらほとんどのブ
ロックレベルの設計においては、いくつかのブロック
（例えばブロック７９）は実際には、概してセル列志向
の従来のスタンダードセルランダム論理から構成されて
いる。そのような回路設計を配線する現在の解決法とし
ては、一般的には先のフローを用いて階層的な方法で適
用される複数の異なる配線手法から構成することであ
る。

【００２８】最も低いレベルでは、特別な配線手法が特
定のタイプのセルブロックを配線するために用いられ
る。このように、特定の型の構造体を配線するために最
適に調整された配線手法は、メモリブロックやＡＬＵや
他の高度な機能ブロックに用いられている。チャネル配
線手法は一般的に、従来のスタンダードセルベースラン
ダム論理を配線するために設けられる。より高いレベル
のブロックがいったん配線されれば、新しいネットリス
トはそのより高いレベルのブロック間の配線を表すだけ
で作成される。様々なブロックコネクタの物理位置を記
述した情報も作られる。この情報は、あるブロック間を
通るラインの数、特定ブロックのコネクタの近接や方
位、無駄な領域を最小限にするブロック構造などの基準
に従って、手動的にもしくはある程度自動化された配置
アルゴリズムとともに使用される。

【００２９】図７ａに示されるように、セルベース設計
に詳細配線手法としてチャネル配線手法を使用すること
は、所定のチャネルが完全に配線されるまで、回路素子
やセルやセルブロックを移動する可能性があるため、回
路トポロジーにおいて望ましくない制限を与えてしま
う。詳細配線手法としてチャネル配線手法を使用するに
は、セルやブロックが分割できる設計構成になっている
必要がある。

【００３０】図７ａには、提案されたセルベース回路設
計用のセルブロックの配列を通じて引かれたスライスラ
イン７８を示している。分割可能な設計には、スライス
ライン７８が様々なセルブロック７２、７７および７９
の間のチャネルを完全に分割できることが必要である。
各スライスラインには個有のスライスラインナンバーが
与えられたマルチブロックとともに広がるチャネルを分
割するスライスラインは最も小さな数を割り当てられ、
シングルブロックとともに広がるチャネルを分割するス
ライスラインは最も大きな数を割り当てられる。詳細配
線手法はその後、最も大きな割り当てられた数を有する
スライスラインから始まり、最も小さな割り当てられた
数を有するスライスラインにより分割されるチャネルへ
と順序よく下降して進んでいき、スライスラインにより
分割された各チャネルを配線する。

【００３１】チャネル配線手法の使用においては、チャ
ネル配線手法がチャネルを通らねばならないライン数に
基づきそのチャネルの大きさを調整できるため、チャネ
ル配線手法にこの順序を強要する必要がある。このよう
にスライスライン５により分割されたチャネルが配線さ
れると、チャネル配線手法はそのチャネルを通じる概略
配線手法によりそのチャネルに割り当てられた全ての配
線ラインを配線しようとして、ブロック７１と７３はお
互いに対しチャネル配線手法によりシフトするかもしれ
ない。そのチャネルが完全に配線されるまで、ブロック
７１と７３のお互いに対する位置はいつまでも変化を被
る。このように、ブロック７３と７１のコネクタの物理
的位置はスライスライン２により分割されたチャネルと
ともに広がるブロックの端に関係するが、その位置はス
ライスライン５により分割されたチャネルが完全に配線
されるまでは固定されない。

【００３２】さらに、フロートノード７４は、スライス
ライン４と３により分割されたチャネルから突出し他の
チャネルと交差する配線ライン７０の位置にあり、スラ
イスライン４と３により分割されるチャネルが完全に配
線されるまで固定されない。スライスライン２により分
割されるチャネルの観点から、これらのフロートノード
はまさにそのチャネルとともに広がるブロックの端から
突出するコネクタのようである。このように、チャネル
配線手法により、スライスライン４と５により分割され
るチャネルが配線される前に、スライスライン２により
分割されるチャネルを配線することは無駄なことであ
る。もちろん、スライスライン４により分割されるチャ
ネルがスライスライン５により分割されるチャネルの前
に配線されるように、この順序に関しては幾分柔軟性が
ある。

【００３３】境界線チャネル７６は、全てのセルブロッ
クがチップの境界線に対して位置が固定され、境界線だ
けはこの境界線上のチャネルを通じて配線される結線に
対応するために拡げる必要があるため、チャネル配線手
法により配線される最後の境界線であろう。セルベース
設計は分割可能でなければならないため、詳細配線とし
てチャネル配線手法に基づいた配線ツールは、よりコン
パクトなものであったとしても、図７Ｂの非分割設計を
配線できない。

【００３４】上記から明らかなように、トポロジーを分
割することにより決定された配線順序に従い様々なチャ
ネルに詳細配線手法（例えばチャネル配線手法）を適用
する前に、概略配線手法は、回路設計のネットリストに
より記述されるどの結線をセルブロック間のどのチャネ
ルを通じて配線すべきかを決定するために使用される。
このように、トポロジーにより定義された様々なチャネ
ルに対してネットリストにより記述される様々な結線を
割り当てる際に最適化を行うことが概略配線手法の仕事
である。図７ａに示される例では、概略配線手法が、結
線７０がスライスライン４により分割されたチャネルを
通じ、スライスライン２により分割されたチャネルを通
じ、さらにはスライスライン３により分割されたチャネ
ルを通じて、ブロック７２に結線されることを決定し
た。また、その一続きの結線が、スライスライン２によ
り分割されたチャネルを通じ、またブロック７２の右の
縦方向の端部とともに拡がる縦方向境界線チャネルを通
じて一続きとすることを決定した。

【００３５】いったん概略的な割り当てが行われると、
概略配線手法により割り当てられた各チャネルを通じて
全てのラインをどのように配線するか見積もることがチ
ャネル配線手法の仕事となる。チャネル配線手法は一般
的に、概略配線手法によりチャネルに割り当てられたラ
イン数に対しそのチャネルに要求されるスペースを見積
もる。その後、その概算したチャネル幅を用いて配線を
どのように成し遂げるかを見積もりを行おうとする。も
し、概算した幅を用いてチャネルを配線する際に失敗が
あったら、セルブロックをお互いに対して位置を移動
し、チャネル幅を広げようとするだけである。チャネル
配線手法は、チャネルの配線を完成できるまでこの行程
を続ける。上記から明らかなように、概略配線手法はラ
インが割り当てられたチャネル内の各ラインの位置を決
定することは行わない。チャネル内の各ラインの配置
は、チャネル配線手法に至るまで完全に放置されてい
る。

【００３６】

【発明が解決しようとする課題】詳細配線手法としてチ
ャネル配線手法を使用するセルベース配線ツールには、
記述したような分割可能なトポロジーに制約があるのに
加え、多くの制限や欠点がある。チャネル配線手法が非
矩形で形成されたチャネルに対しては配線するようにな
っておらず、そのような外形は一般的に設計を非分割可
能にしてしまうため、非矩形型ブロックは一般的に可能
ではない。さらに、詳細配線手法としてチャネル配線手
法を使用することはセルブロックの位置を概略配線手法
の行程を完成した後変えてしまうことを意味する。この
ように、そのときのセルブロックの位置、セルやブロッ
クのコネクタの位置などに基づいて、どの結線をどのチ
ャネルを通じて最適に配線するのかを概略配線手法によ
り決定することは、無駄になることもあり、それゆえこ
れらは、チャネル配線手法が各チャネルの配線を完成す
るようブロックを移動するにつれ最適状態からそれてし
まう。

【００３７】図８には、概略配線手法によりなされた決
定が、チャネル配線手法により無駄になってしまう例を
示す。詳細配線手法段階の前まで、概略配線手法は結線
８６がブロック８４と８２の間のチャネル８０を通じて
配線されることが最も最適であると認識する。図８の次
段には、詳細配線手法を行った後、もしチャネル配線手
法が全チャネルの配線行程中にブロック８４と８２を移
動してしまったなら、形式的には最適にチャネルの割り
当てを行った際に起こり得る事柄を図示する。結線８６
は未だブロック８４と８２の間のチャネル８０を通じて
なされているが、チャネル配線手法の行程により左側に
ブロックがシフトしてしまたため、形式的には最適なチ
ャネルの割り当てが最適なものでなくなってしまった。
この問題は、６４もしくは１２８ラインといった大きな
バスに対してはより顕著なものとなる。そのような大き
なバスになると非常にわずかな移動が非常に大きな問題
を生じてしまう。

【００３８】このタイプの問題は、配線ツールが個々の
機能ブロックやランダム論理ブロックを配線する際にも
起こり得る。セルやブロック内のコネクタの配置や、外
部ライン用のブロック内の貫通レーンの配置など、どこ
が最も適当か決定することが、ブロック自身が本来予定
されたものと異なるようになってくると無駄なものとな
る可能性がある。。

【００３９】上述したセルベースの配線方法の他の欠点
としては、チャネルベースの配線手法が概して、二つ以
上のレベルの結線を利用する行程で組み立てられる回路
配線を取り扱いできるようになっていないことがある。
もし図７ａのセルブロックのいくつかが、たった二つの
レベルの結線で内部配線され、回路を組み立てる際に使
われる行程が３つ、もしくはそれ以上のレベルが利用さ
れたなら、これらのブロックに内部で使用されないレベ
ルの結線は、これらのブロックの上部を超えて直接走ら
されることになるであろう。概略配線手法と詳細配線手
法は、詳細配線手法がチャネル配線手法である時にセッ
トアップされる方法であるため、チャネルにこのブロッ
ク領域を組み込ませるようなことをこれらの配線手法に
させることは具合が悪い。さらに、どのチャネルにどの
ブロックのどの部分を割り当てるといった決定は、実際
のチャネル配線手法行程の前までになされなければなら
ない。また、チャネル配線手法が各チャネルの配線を完
成させるにつれセルブロックの位置を移動できるので、
どのチャネルに結線ラインを走らせるべきかといった概
略配線手法によりなされる決定がチャネル配線行程によ
り無駄になることと同じように、様々なチャネルに対し
て配線可能なブロック領域を割り当てるといった決定が
無駄になり得る。

【００４０】チャネルベースの配線ツールによってセル
ベース設計の効果的で最適な配線にさらなる制約が課さ
れたことにより、以外に早く結線を前配線することがで
きなくなったり、ブロックの相対位置、もしくはブロッ
クや結線やコネクタ間の最小および最大許容距離に制約
を課すことができなくなる。

【００４１】それゆえ、セルベース回路設計のトポロジ
ー間の結線の自動配線技術には改善の余地が十分にあ
る。

【００４２】ゲートアレイのトポロジーはほとんどの場
合固定されているので、チャネル配線手法の修正したも
のを用いたものでも、セルベース配線ツールに関しては
上記した問題を被らない。ゲートアレイ配線ツールの概
略配線手法は、動作する構成部材を固定化し、これらの
部材に与えられるネットリストの全てのネットの配線を
達成できるかできないかどちらかである。もちろんゲー
トアレイ用の配線手法もまた、部材を移動（すなわち拡
大や収縮）する自由度を有することにより生じる複雑性
には関係がないため、複雑性はより少ない。

【００４３】図２Ａに示されるようなゲートアレイのト
ポロジーを配線する際に一般的に用いられる概略配線手
法は基本的に、コネクタ２１をコネクタ２３に結線する
ための結線ラインがどの点２７で列に交差すべきかの決
定をする。しばしば概略配線手法はまた、結線が列２２
のセルを交差できる点２７上で交差させるようにするた
め、列のセルに貫通セルを付加できるような特別なアル
ゴリズムを駆使するであろう。

【００４４】図１Ｃ（すなわち「ゲートの海」）のゲー
トアレイトポロジーを配線するため、一般的には図９に
示されようなトポロジーの上部にわたって概略配線手法
により粗いグリッド９０を重畳させる。概略配線手法に
より「ゲートの海」のトポロジーにわたってグリッド９
０を配置させることは、必ずしも必要ではないが、回路
素子やセルを行列で整列させることができる。このよう
に、このグリッドは各グリッドセル９２の中に、様々な
コネクタ９４や様々な回路素子やセル９６を有する。概
略配線手法はどのグリッドセルの境界線９８にどの結線
が交差するのか優先的に決定する。もちろん概略配線手
法は、各ビン境界線の所定の容量を保ったまま、回路設
計のネットリストにより記述された全ネットや結線の配
線を試みてこの決定を行う。

【００４５】これらの公知の技術はセルベース設計のチ
ャネルベース配線の欠点として認識されており、セルベ
ース関連で使用されるゲートアレイタイプ配線方法の適
用が望ましい。Cadence Design SystemsはCELL3 と呼ば
れる手動のユーザーインターフェイスを有する製品を導
入した。「ユーザーは手動でセルやブロックの配置を移
動し配線を試みよ。もし配線できなければ、手動で配置
を移動し再び試みよ。」これは実際には自動的ではなく
最適なものではないので、非常に望ましくないものであ
る。

【００４６】

【課題を解決するための手段】本発明は、セルベース回
路のトポロジーを用いた利点を保ちつつ、チャネルベー
ス配線手法を用いて欠点をなくすセルベース回路設計の
結線を自動配線する方法に関する。本発明は、概略配線
手法段階を実行するための「ゲートの海」ゲートアレイ
トポロジーに一般的によく用いられるようなビンベース
配線アルゴリズムに適用される。このように概略配線手
法はセルベース回路トポロジー配置の上部に重ねられる
粗いグリッドを動的に生成する。この粗いグリッドは、
回路素子やセルやセルブロック間のチャネルスペースを
通じるビン境界線の数を最大化するように作成される。

【００４７】本発明は、チャネルスペースとともに拡が
るビン境界線を拡張可能とみなし、またともに拡大もし
くは縮小しなければならない一連のビン境界線を拡張可
能領域とみなす。移動不可能である回路素子やセルやセ
ルブロックにかぶせるビン境界線は非拡張可能領域とみ
なされる。

【００４８】本発明は、全ての拡張可能領域に対し最小
容量を決定するが、その最小容量とは拡張可能領域が縮
小不可能であるときの容量をいう。最小容量は概して行
程の基本原則による。

【００４９】概略配線手法は、全てのネットを、それら
のネットを配線する際のコストを最小限にするようにし
て拡張可能および非拡張可能境界線を通じて論理的に割
り当てる。コストを最小限にするということは、拡張可
能境界線および拡張可能領域へ非拡張可能境界線および
非拡張可能領域の容量のオーバーフローを移動すること
が含まれる。

【００５０】全てのネットが論理的に配線されれば、拡
張可能境界線または領域のどこにも容量のオーバーフロ
ーがなければ、本発明は、拡張可能領域を横切る各結線
を一度に除去することにより各拡張可能領域または各拡
張可能境界線を横切る結線数を低減しようとし始め、い
かなる拡張可能または非拡張可能領域もしくは境界線上
のオーバーフローをつくらないためネットを再配線す
る。拡張可能境界線もしくは拡張可能領域から特定の結
線を除去することによって再結線が成功しなかったなら
ば、容量のオーバーフローを生成せずにネットを再結線
する方法はなく、結線ラインが再挿入され、次のものは
除去されて先に進む。拡張可能境界線または領域が最小
容量へと低減されれば、もしくは概略配線手法が拡張可
能境界線または領域の各トラックを除去し再結線したな
らば、概略配線手法は次の拡張可能領域もしくは境界線
に移動する。

【００５１】コストを最適化すると同時に拡張可能およ
び非拡張可能境界線を通じて全ネットを論理的に配線し
た後に容量のオーバーフローが拡張可能領域に残ってい
るならば、概略配線手法はオーバーフローを除去するた
めにオーバーフローを有するこの拡張可能領域に十分な
数のトラックを加える。この段階が完成されれば、概略
配線手法は上記したように各々の拡張可能領域のトラッ
ク数を低減するようになる。この段階もまたリップアッ
プおよびリルートとして知られる。

【００５２】概略配線手法がいったん論理的に全てのネ
ットを配線して各拡張可能領域や境界線を通ずる結線数
を可能な限りどこでも最小限にしようとすると、概略配
線手法は、移動過程もしくは一次元的圧縮過程に各拡張
可能境界線の割り当てに必要な最小限のトラック数（す
なわち最小容量）を与える。

【００５３】移動過程は、可能な限りいかなるブロック
を圧縮しようとし、概略配線手法により記された拡張可
能領域の容量になるために必要なブロック間のスペース
を広げるだけである。この移動行程も、各拡張可能領域
の概略配線手法により定義された最小容量と、設計を成
す上の行程の基本原則により制限される。

【００５４】もし移動過程により生じたブロックの移動
量がある所定の最小値より大きくなったら、本発明の方
法は逆戻りしてブロックの新しい位置に基づき全てのネ
ットを概略的に再び配線する。本発明の方法は、移動過
程により生じた移動量が所定の最小値より小さくなるま
でこの反復行程を繰り返す。

【００５５】本発明はさらに、拡張可能境界線を用いず
に最終的な全てのネットの概略配線を行う。この点で
は、その概略配線は、概略配線手法が境界線を拡張した
り縮小したりしないことを除いて、概略配線の反復段に
用いられるものとまさに同じである。この最終的な概略
配線段階により、全ての概略配線手法の決定が賢明なも
のであり、回路素子やセルやセルブロックの移動によっ
て無駄なものにはならないことを確信する検査をする。

【００５６】本発明はその後、概略配線手法により明白
に割り当てられたネットの最終的な配線を実行する詳細
配線手法を用いる。最終的には、配線された回路設計を
表した出力が、回路設計の製作に必要なマスクを生成す
るために生じる。

【００５７】本発明は、詳細配線段階の前に全ての回路
素子やスタンダードセルやセルブロックの位置を固定す
ることにより現在のセルベース配線ツールの欠点を除去
する。本発明は回路素子やスタンダードセルやセルブロ
ックの位置を回路のネットの配線に対応するため再位置
決めする手段に概略配線行程を使用する。このように、
詳細配線手法が概略配線手法が割り当てたネットの配線
をし始める準備がなされるまでに、セルベース設計の回
路素子やスタンダードセルやセルブロックの全ての相対
位置がゲートアレイの行程のように固定される。主な相
違は、回路設計者がセルベース設計により回路のレイア
ウトや配線を最適化するために与えられる自由があると
いう利点が得られるという点である。まさにゲートアレ
イの行程のように、詳細配線手法は所望の配線を行うた
めにビン境界線領域を通じる結線の特定の順序だけを気
にすればよい。しかしながらゲートアレイ設計とは異な
り、回路全体の大きさと同様にビン境界線領域の容量は
概略配線手法行程により最適化され固定化された。

【００５８】

【発明の効果】本発明により使用者はブロックの端部を
揃えるようにブロックやセルの移動に制約を課すことが
でき、ブロックのコネクタを整列でき、ブロック間や結
線間の最小または最大間隔を保持でき、さらにはブロッ
クの相対位置を保持できる。

【００５９】本発明の他の具体的形態としては、本発明
により使用者は、移動過程によるブロックおよびセルの
移動上の固定された制約の一部として、概略配線手法が
前配線を組み込むような特定の方法で、使用者が配線し
たい結線を入力することができる。

【００６０】

【発明の実施の形態】本発明を図１０および図１１を参
照しながら詳細に説明する。本発明による方法の第１の
段階は、回路素子、スタンダードセル、セルブロックの
全ての結線を記述したネットリストを使用者が作成する
ことである。次のステップはブロック１１０に示すよう
に、初期ブロックおよびセルの配置を決定することであ
る。このステップは手動で行うことができ、もしくは市
販のブロックおよびセル配置ルーチンを用いて行うこと
もできる。

【００６１】ブロック１１２では、本発明では使用者は
ブロックとセルの移動に制約を課す。これは、ブロック
端を整列させ、概略配線行程中はその配列を維持する。
さらに、セルおよびブロックのコネクタもまた整列させ
てその配列を保つ。ラインとセルおよびセルブロック間
の最小および最大間隔もまた定義し、概略配線行程中保
持される。

【００６２】ブロック１１４では、パワーバスやクロッ
ク信号などのような、セルやブロック間の特定のスペー
スを通して、もしくはブロックを通して使用者が配線し
たい結線の表象的な前配線を入力する。さらに前結線
は、配線手法が通常は選択しない特定の結線層に存在す
るように定義される。前配線は、小さなブロックである
かのように処理できるブロックのような構造体へと結線
を分解することにより達成できる。

【００６３】ブロック１５０では、概略配線手法は拡張
可能境界線を利用してネットリストにある他の全てのネ
ットの結線を論理的に行う。ブロック１５０により示さ
れる過程のさらに詳細な記述は後に述べる。

【００６４】全てのネットが容量のオーバーフローにな
ることなく概略配線手法によりビン境界線にうまく割り
当てられれば、各拡張可能境界線の最大必要容量がブロ
ック１６０により示される移動過程に与えられる。移動
過程では、ブロック１１２の過程中にシステムへ制約を
入力するとともに、拡張可能境界線の最小容量に従い回
路素子やスタンダードセルやブロックを移動する。移動
過程もまた、回路製作上の行程の基本原則により制約さ
れる。概略配線手法や初期制約や行程基本原則により与
えられた入力に基づいて移動過程を達成するために使用
される多数の公知の一次元および二次元圧縮アルゴリズ
ムがある。

【００６５】決定ブロック１１６は、回路素子やセルや
セルブロックの移動量が所定の最小移動量を超えていな
いかどうか決定する。もしそうであるならば、概略配線
過程１５０に戻り、拡張可能境界線を用いた全ネットの
概略配線行程および概略配線手法および使用者による決
定に基づいたブロック移動行程を、移動量が所定最小値
以下になるまで（すなわち収束するまで）繰り返す。

【００６６】移動量が所定最小値以下になると過程１１
８に進み、そこで表象的前配線が完成される。これに
は、ネットリストに記述に基づき、前配線された結線の
実際の結線を行う必要がある。本発明はその後全ネット
の一最終概略配線を行うが、拡張可能境界線は使用しな
い。この最終概略配線行程により、概略配線手法により
なされた全ての割り当てがいまだ回路素子やスタンダー
ドセルやセルブロックがもはや移動できないからには意
味のあることであることを保証するためにチェックが行
える。ブロック１２４で、本発明の方法によれば、詳細
配線手法を用いて全ネットの配線を行う。その詳細配線
手法もまたビンベースであるが、通常はさらに細かなグ
リッドを用いて行われる。詳細配線手法は概略配線手法
により割り当てられたビン境界線を交差する全てのネッ
トの実際の結線を完成させる。ゲートアレイの詳細配線
に適当な多数の公知のアルゴリズムを本発明の詳細配線
を行うために使用することができる。

【００６７】ブロック１２６では、配線された回路の様
々な行程レベルを表す出力が生じる。このデータ出力よ
り、設計回路の製造に使用されるマスクが作成される。

【００６８】概略配線過程１５０のさらなる詳細な説明
を図１１を参照に説明する。ブロック１５２では、本発
明によれば、初期ブロックおよびセル配置においてビン
境界線の粗いグリッドを動的に生成する。そのグリッド
はチャネルスペースおよび結線の付加レベルを用いて配
線できるセルブロックやスタンダードセルの領域にわた
って、走査グリッドラインにより拡張可能境界線の数を
最大にするように作成される。

【００６９】ブロック１５４では、本発明によれば、全
ての拡張可能および非拡張可能ビン境界線と拡張可能領
域を鑑定する。ブロック１５６では、本発明によれば全
ての拡張可能境界線および拡張可能領域の最小容量を決
定する。与えられた拡張可能領域の最小容量は、行程制
約が拡張可能領域をある特定幅以下に低減することを妨
げる場合には０以上である。その場合、移動過程におい
てトラックを除去する利点がないならば拡張可能領域か
らトラックを除去し続ける必要はない。

【００７０】本発明によればその後、配線コストを最適
化するとともに、拡張および非拡張の境界線と領域を通
ずる全ネットを論理的に配線する。結線の全長、一ライ
ン中の全ターン数など、様々なネットを配線する上で多
くのコスト制約がおかれる。さらに、概略配線手法が容
量のオーバーフローを有する非拡張可能境界線からの結
線の除去を促進するように非拡張可能境界線の容量を超
えることや、拡張可能境界線および領域を通ずる結線を
再配線する上で、コストが置かれる。言い換えれば、概
略配線手法はそれゆえ、非拡張可能境界線および領域か
ら拡張可能境界線および領域へと容量のオーバーフロー
を移動するように努める。この行程は、非拡張可能境界
線の容量のオーバーフローが無くなるまで続けられる。

【００７１】決定ブロック１６２において、本発明によ
れば、容量のオーバーフローが拡張可能境界線や拡張可
能領域に存在しているかどうか決定する。もし容量のオ
ーバーフローがあるならば、概略配線手法は容量のオー
バーフローを除去するためオーバーフローを有する拡張
可能領域に十分な数のトラックを加える。拡張可能境界
線上の容量のオーバーフローが除去されれば、概略配線
手法は各拡張可能境界線において各結線を除去し（一度
に一つ）、拡張可能および非拡張可能境界線に容量のオ
ーバーフローを作り出さぬように全てのトラックを再配
線する。もしその再配線がうまくできたならば、トラッ
クを元々割り当てられていた拡張可能境界線から除去す
るだけでいい。もし他の拡張可能境界線や領域で容量の
オーバーフローがなく拡張可能領域から結線を除去でき
なければ、その結線を本来の位置に残して、拡張可能領
域の次の結線に進む。この行程は、各拡張可能境界線や
領域において、その拡張可能境界線内の全ての結線を除
去するまで行われる。もちろん、特定の拡張可能領域か
ら十分な数のトラックが除去でき、他の拡張可能または
非拡張可能領域に新たなオーバーフローが生じないよう
に再配線ができたならば、いったんその拡張可能領域は
その最小容量に低減され、次の拡張可能境界線または拡
張可能領域に移行し、同様にその拡張可能境界線または
拡張可能領域を通るトラック数を低減する。

【００７２】全ての拡張可能境界線や拡張可能領域をそ
れぞれ最小容量に低減したら、概略配線手法は移動過程
に、各非拡張可能境界線または拡張可能領域の最小必要
容量を与える。圧縮ブロックに引き継がれ、使用者また
は回路設計が成される行程上の基本原則によりブロック
を移動する上に置かれる制約と概略配線手法により決定
された各拡張可能領域に必要な最小容量に従って、ブロ
ックを移動すると同時に、ブロック１６０に戻る。

【００７３】本発明で使用した特定の配線アルゴリズム
は、本発明による方法の特許性に必要ではないが、設計
仕様書は参考資料Ａとして別に提出し、それには拡張可
能境界線および拡張可能領域を用いたセルベース設計の
概略配線の行程を行う際の詳細が示されている。本発明
の一部を形成する他の過程のための詳細もまた参考資料
Ａに含まれている。

【００７４】移動過程（または圧縮過程）の詳細が別に
提出する参考資料Ｂに含まれている。

【図面の簡単な説明】

【図１Ａ】従来の列ベースのゲートアレイやスタンダー
ドセルの概略平面図

【図１Ｂ】階層セルベースの概略平面図

【図１Ｃ】「ゲートの海」のゲートアレイの概略平面図

【図２Ａ】従来の配線後の列ベースゲートアレイまたは
従来の配線前の列ベースのスタンダードセルの概略平面
図

【図２Ｂ】従来のチャネル配線手法により配線された後
の図２Ａの従来の列ベースのスタンダードセルの概略平
面図

【図３Ａ】配置した後で配線前の階層セルベースの概略
平面図

【図３Ｂ】チャネルベース配線手法により配線された後
の図３Ａの階層セルベースの概略平面図

【図４】従来のチャネル配線手法により配線された従来
の列ベースの平面拡大図

【図５】迷路配線手法の動作例を示した概略平面図

【図６】ラインプローブ配線手法の動作例を示した概略
平面図

【図７Ａ】スライスラインをともに示した分割可能セル
ベースの概略平面図

【図７Ｂ】非分割可能セルベースの概略平面図

【図８】概略配線手法による賢明な決定と、セルベース
設計におけるチャネルベース詳細配線手法を用いた詳細
配線による決定の不適切さを示した概略図

【図９】「ゲートの海」のトポロジーを有するゲートア
レイのビンベース配線例を示した概略平面図

【図１０】セルベース設計における本発明の方法による
段階を示したフローチャート図

【図１１】拡張可能ビン境界線を用いて全ての前配線の
されてないネットを概略配線するための本発明の方法の
段階を示したフローチャート図

【符号の説明】

１０ セル列 １２ チャネル １４ セル列 １６ 機能ブロック １８ チャネル ２０ 回路素子 ２２ セル列 ４０ 入力・出力コネクタ ４２ セル列 ４４ セル ４６ 結線 ４８ チャネル ５０、６０ ソースコネクタ ５２、６６ ターゲットコネクタ ７１、７２、７３、７５、７７、７９ セルブロック ７６ 境界線チャネル ７８ スライスライン ８０ チャネル ８２、８４ ブロック ８６ 結線 ９０ グリッド ９８ ビン境界線

───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク ハートゥーグ アメリカ合衆国 カリフォルニア州 95032 ロス ガトス ジャクソン スト リート 178 (72)発明者 アラー マルコジアン アメリカ合衆国 カリフォルニア州 サニ ーヴェイル ノース マチルダ アヴェニ ュー 450 (72)発明者 クリスティーン ファウセット アメリカ合衆国 カリフォルニア州 ロス アルトス ヒルズ リーンダー ドライ ヴ 12753 (72)発明者 ユージニア ゲルファンド アメリカ合衆国 カリフォルニア州 サン ジョゼ ヴェルヴェディール レーン 1095 (72)発明者 プラサド サクハムーリ アメリカ合衆国 カリフォルニア州 95008 キャンプベル ナンバー２ サウ ス バスコン アヴェニュー 2466

Claims (3)

【特許請求の範囲】
1. 【請求項１】 回路を構成する多数の回路素子間の結線
   の自動配線方法において、 該回路素子が一つもしくは複数のコネクタを有し、該結
   線がネットリストにより定義され、 前記回路素子の初期配置の決定行程と、 拡張可能境界線を用いたネットリストの全ネットの概略
   配線行程と、 該概略配線行程の結果に従う前記回路素子の移動行程
   と、 該移動行程による前記回路素子の移動が所定量より大き
   い場合、 前記概略配線行程および移動行程を繰り返し、 さもなくば非拡張可能境界線を用いたネットリストの全
   ネットの概略配線を行う行程と、 詳細配線手法を用いたネットリストの全ネットの配線行
   程と、 回路製作用行程層を表す出力の生成行程からなることを
   特徴とする自動配線方法。
2. 【請求項２】 前記回路素子の移動に制約を設ける行程
   をさらに付加することを特徴とする請求項１記載の自動
   配線方法。
3. 【請求項３】 前記ネットの一つもしくは複数を再配線
   する行程をさらに付加することを特徴とする請求項１記
   載の自動配線方法。