JPH09115946A - Package and semiconductor device - Google Patents

Package and semiconductor device

Info

Publication number
JPH09115946A
JPH09115946A JP7274357A JP27435795A JPH09115946A JP H09115946 A JPH09115946 A JP H09115946A JP 7274357 A JP7274357 A JP 7274357A JP 27435795 A JP27435795 A JP 27435795A JP H09115946 A JPH09115946 A JP H09115946A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal bump
package
package body
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7274357A
Other languages
Japanese (ja)
Inventor
Jiro Nakano
二郎 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP7274357A priority Critical patent/JPH09115946A/en
Publication of JPH09115946A publication Critical patent/JPH09115946A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a package for mounting a number of types of semiconductor chips and an inexpensive semiconductor device. SOLUTION: A package has a package body 2 where a semiconductor chip 1 is mounted in flip-chip connection and a plurality of metal bump connection parts 8 which are provided radially on the mounting surface of the semiconductor chip 1 of the above package body 2 and are connected to each pad 7 of the semiconductor chip 1 via a metal bump 3. Further, the semiconductor chip 1 with a different pad pitch can be mounted.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、パッケージ及び
半導体装置に係り、特にフリップチップ実装するパッケ
ージの改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a package and a semiconductor device, and more particularly to improvement of a flip-chip mounted package.

【0002】[0002]

【従来の技術】図4(b)は従来のフリップチップ実装
された半導体装置の断面図である。1は半導体チップ、
2はパッケージ本体である。図4(a)は半導体チップ
1の接続面の平面図、図4(c)はパッケージ本体2の
接続面の平面図である。
2. Description of the Related Art FIG. 4 (b) is a sectional view of a conventional flip-chip mounted semiconductor device. 1 is a semiconductor chip,
2 is the package body. FIG. 4A is a plan view of the connection surface of the semiconductor chip 1, and FIG. 4C is a plan view of the connection surface of the package body 2.

【0003】パッケージ本体2上の金属バンプ接続部
6、金属バンプ3(例えばはんだ、金で形成されてい
る)、半導体チップ1のパッド7を順に介して、半導体
チップ1がパッケージ本体2にフリップチップ実装され
ている。さらに、半導体チップ1とパッケージ本体2の
間が封止材(例えばエポキシ、ポリイミド)4によって
封止されている。金属バンプ接続部6のあるパッケージ
本体2の面の反対面には半導体チップ1と電気的に接続
され、例えば図示せぬ基板の信号線と接続される外部取
出用導体5が設けられている。尚、パッケージ本体2は
例えばアルミナ、窒化アルミ、ガラスセラミックで形成
されている。
The semiconductor chip 1 is flip-chip mounted on the package body 2 through the metal bump connecting portions 6 on the package body 2, the metal bumps 3 (formed of solder or gold, for example) and the pads 7 of the semiconductor chip 1 in this order. It is implemented. Furthermore, the space between the semiconductor chip 1 and the package body 2 is sealed with a sealing material (for example, epoxy or polyimide) 4. On the surface opposite to the surface of the package body 2 having the metal bump connection portion 6, an external lead conductor 5 electrically connected to the semiconductor chip 1 and connected to, for example, a signal line of a substrate (not shown) is provided. The package body 2 is made of, for example, alumina, aluminum nitride, or glass ceramic.

【0004】パッケージ本体2の金属バンプ接続部6と
半導体チップ1のパッド7とは、それぞれが同じ位置関
係で設けられて接続される。この金属バンプ接続部6、
7と前記外部取出用導体5の表面は、はんだメッキまた
は金属メッキ処理されている。
The metal bump connecting portion 6 of the package body 2 and the pad 7 of the semiconductor chip 1 are provided and connected in the same positional relationship. This metal bump connecting portion 6,
The surfaces of 7 and the external lead-out conductor 5 are solder-plated or metal-plated.

【0005】しかしながら、上記のような構成では、パ
ッケージ本体2に設けられた金属バンプ接続部6が、1
種類の半導体チップ1のみのパッド7と同じ位置関係に
なっている。つまり、それ以外の金属バンプ接続部の配
置の半導体チップをパッケージに搭載することは不可能
である。従って、搭載する半導体チップの種類と同数の
種類のパッケージが必要となり、製造コストが増加する
という問題がある。
However, in the above structure, the metal bump connecting portion 6 provided on the package body 2 is
It has the same positional relationship as the pads 7 of only the semiconductor chips 1 of the kind. That is, it is impossible to mount the semiconductor chip having the other layout of the metal bump connection portion on the package. Therefore, the same number of types of packages as the types of semiconductor chips to be mounted are required, which causes a problem of increased manufacturing cost.

【0006】[0006]

【発明が解決しようとする課題】上記のように従来のパ
ッケージの種類が増加し、製造コストが増加するという
問題があった。この発明の目的は、多種類の半導体チッ
プを実装可能なパッケージ及び低コストな半導体装置を
提供することにある。
As described above, there has been a problem that the types of conventional packages increase and the manufacturing cost increases. An object of the present invention is to provide a package in which various types of semiconductor chips can be mounted and a low-cost semiconductor device.

【0007】[0007]

【課題を解決するための手段】上記課題を解決し目的を
達成するために、この発明のパッケージ及び半導体装置
においては以下の手段を講じた。 (1)請求項1に記載した本発明のパッケージは、半導
体チップがフリップチップ接続で実装されるパッケージ
本体と、前記パッケージ本体の半導体チップの実装面に
放射状に延設され、前記半導体チップの各パッドにそれ
ぞれ金属バンプを介して接続される複数の金属バンプ接
続部とを備えている。さらに、パッド・ピッチが異なる
半導体チップを実装できるようになっている。
In order to solve the above problems and achieve the object, the following measures have been taken in the package and semiconductor device of the present invention. (1) According to the package of the present invention described in claim 1, a package body in which a semiconductor chip is mounted by flip chip connection, and a semiconductor chip of the package body, which is radially extended on a mounting surface of the semiconductor chip. A plurality of metal bump connecting portions each connected to the pad via a metal bump are provided. Furthermore, it is possible to mount semiconductor chips having different pad pitches.

【0008】上記本発明のパッケージにおいては、前記
金属バンプ接続部が放射状に延設されており、パッド・
ピッチが異なる半導体チップが1種類のパッケージにフ
リップチップ接続されるので、パッケージが汎用化さ
れ、パッケージのコストが低減される。
In the above-mentioned package of the present invention, the metal bump connecting portions are radially extended, and the pads,
Since semiconductor chips having different pitches are flip-chip connected to one type of package, the package is generalized and the cost of the package is reduced.

【0009】また、請求項2に示したように、前記複数
の金属バンプ接続部では、内側に行くに従ってその放射
状の径に直角な方向の幅が狭くなっている。上記本発明
のパッケージにおいては、前記パッケージ本体の半導体
チップの実装面の内側で前記金属バンプ接続部のピッチ
及び幅が狭いので、高密度な前記金属バンプ接続部の配
置が可能で、従って、前記金属バンプ接続部の数が多い
パッケージに適した構造になる。
Further, as described in claim 2, in the plurality of metal bump connecting portions, the width in the direction perpendicular to the radial diameter becomes narrower toward the inner side. In the package of the present invention, since the pitch and the width of the metal bump connecting portions are narrow inside the mounting surface of the semiconductor chip of the package body, it is possible to arrange the metal bump connecting portions at a high density, and therefore, The structure is suitable for packages with a large number of metal bump connection parts.

【0010】また、請求項3に記載した本発明のパッケ
ージは、半導体チップがフリップチップ接続で実装され
るパッケージ本体と、前記パッケージ本体の半導体チッ
プの実装面に、パッド・ピッチが異なる複数種類の半導
体チップの各パッドにそれぞれ対応して配置され、金属
バンプを介して半導体チップの各パッドにそれぞれ接続
される複数段の金属バンプ接続部とを備えている。さら
に、半導体チップのパッド・ピッチに応じた段の金属バ
ンプ接続部を選択することにより、パッド・ピッチの異
なる半導体チップを実装できるようになっている。
According to a third aspect of the present invention, there is provided a package body in which semiconductor chips are mounted by flip chip connection, and a plurality of types having different pad pitches on the semiconductor chip mounting surface of the package body. A plurality of stages of metal bump connecting portions arranged corresponding to the respective pads of the semiconductor chip and connected to the respective pads of the semiconductor chip via the metal bumps are provided. Further, by selecting the metal bump connection portion of the stage corresponding to the pad pitch of the semiconductor chip, semiconductor chips having different pad pitches can be mounted.

【0011】上記本発明のパッケージにおいては、パッ
ド・ピッチが異なる半導体チップが1種類のパッケージ
にフリップチップ実装されてパッケージが汎用化される
ので、そのパッケージのコストが低減される。また、半
導体チップの配置が柔軟である。さらに、金属バンプ接
続部の材料が節約でき、従ってさらに低コスト化が可能
となる。
In the above-described package of the present invention, semiconductor chips having different pad pitches are flip-chip mounted on one type of package to make the package versatile, so that the cost of the package is reduced. Moreover, the arrangement of the semiconductor chips is flexible. Further, the material of the metal bump connection portion can be saved, and thus the cost can be further reduced.

【0012】請求項4に示したように、前記複数段の金
属バンプ接続部では、前記パッケージ本体の半導体チッ
プの実装面に放射状に配置され、内側の段に行くに従っ
てピッチが狭くなっている。
According to the fourth aspect of the invention, the metal bump connection portions of the plurality of stages are arranged radially on the mounting surface of the semiconductor chip of the package body, and the pitch becomes narrower toward the inner stage.

【0013】上記本発明のパッケージにおいては、前記
パッケージ本体の半導体チップの実装面の内側で前記金
属バンプ接続部のピッチが狭くなるので、高密度な前記
金属バンプ接続部の配置が可能で、従って、前記金属バ
ンプ接続部の数が多いパッケージに適した構造になる。
In the package of the present invention described above, since the pitch of the metal bump connection portions becomes narrower inside the mounting surface of the semiconductor chip of the package body, it is possible to arrange the metal bump connection portions at a high density. The structure is suitable for a package having a large number of metal bump connection parts.

【0014】請求項5に示したように、前記複数段の金
属バンプ接続部では、内側の段に行くに従ってそのサイ
ズが小さくなっている。上記本発明のパッケージにおい
ては、前記パッケージ本体の半導体チップの実装面の内
側で前記金属バンプ接続部のサイズが小さくなり、及び
ピッチが狭くなるので、高密度な前記金属バンプ接続部
の配置が可能で、従って、前記金属バンプ接続部の数が
多いパッケージに適した構造になる。 (2)請求項6に記載した本発明の半導体装置は、半導
体チップと、前記半導体チップがフリップチップ接続で
実装されるパッケージ本体と、前記パッケージ本体の半
導体チップの実装面に放射状に延設され、前記半導体チ
ップの各パッドにそれぞれ金属バンプを介して接続され
る複数の金属バンプ接続部とを備えている。また、少な
くとも前記半導体チップと前記パッケージとの実装面近
傍を封止する封止部材と、前記パッケージ本体における
半導体チップの実装面の裏面に設けられ、それぞれ前記
複数の金属バンプ接続部に電気的に接続された外部取出
用導体とを備えている。さらに、前記半導体チップは、
パッド・ピッチに応じた前記金属バンプ接続部の延設位
置にて実装されている。
According to the fifth aspect of the present invention, the size of the metal bump connecting portion having a plurality of steps is reduced toward the inner step. In the above-mentioned package of the present invention, the size of the metal bump connection part becomes smaller and the pitch becomes narrower inside the mounting surface of the semiconductor chip of the package body, so that the metal bump connection part can be arranged at a high density. Therefore, the structure is suitable for a package having a large number of metal bump connection portions. (2) A semiconductor device according to a sixth aspect of the present invention is a semiconductor device, a package body on which the semiconductor chip is mounted by flip chip connection, and a semiconductor chip mounting surface of the package body that extends radially. , A plurality of metal bump connecting portions connected to the respective pads of the semiconductor chip via metal bumps. Further, at least a sealing member for sealing the vicinity of the mounting surface of the semiconductor chip and the package, and a back surface of the mounting surface of the semiconductor chip in the package body, each electrically connected to the plurality of metal bump connection portion. And a conductor for external extraction connected thereto. Further, the semiconductor chip is
It is mounted at the extended position of the metal bump connection portion according to the pad pitch.

【0015】上記本発明の半導体装置においては、前記
金属バンプ接続部は放射状に延設されており、パッド・
ピッチが異なる半導体チップが1種類のパッケージにフ
リップチップ接続される。従って、汎用性のある及び低
コストのパッケージを使用するので、半導体装置の生産
性が向上しコストが低減される。
In the above semiconductor device of the present invention, the metal bump connecting portions are radially extended, and
Semiconductor chips having different pitches are flip-chip connected to one type of package. Therefore, since the versatile and low-cost package is used, the productivity of the semiconductor device is improved and the cost is reduced.

【0016】また、請求項7に示すように、前記複数の
金属バンプ接続部では、内側に行くに従ってその放射状
の径に直角な方向の幅が狭くなっている。上記本発明の
半導体装置においては、前記パッケージ本体の半導体チ
ップの実装面の内側で前記金属バンプ接続部のピッチ及
び幅が狭くなるので、高密度な前記金属バンプ接続部の
配置が可能で、従って、前記金属バンプ接続部の数が多
い半導体チップの実装に適している。
Further, as described in claim 7, in the plurality of metal bump connecting portions, the width in the direction perpendicular to the radial diameter becomes narrower toward the inner side. In the above semiconductor device of the present invention, since the pitch and width of the metal bump connection portions become narrower inside the mounting surface of the semiconductor chip of the package body, it is possible to dispose the metal bump connection portions at a high density. It is suitable for mounting a semiconductor chip having a large number of metal bump connection portions.

【0017】また、請求項8に記載した本発明の半導体
装置は、半導体チップと、前記半導体チップがフリップ
チップ接続で実装されるパッケージ本体と、前記パッケ
ージ本体の半導体チップの実装面に、パッド・ピッチが
異なる複数種類の半導体チップの各パッドにそれぞれ対
応して配置され、金属バンプを介して半導体チップの各
パッドにそれぞれ接続される複数段の金属バンプ接続部
とを備えている。また、少なくとも前記半導体チップと
前記パッケージとの実装面近傍を封止する封止部材と、
前記パッケージ本体における半導体チップの実装面の裏
面に設けられ、それぞれ前記複数の金属バンプ接続部に
電気的に接続された外部取出用導体とを備えている。さ
らに、前記半導体チップはパッド・ピッチに応じた段の
金属バンプ接続部を選択して実装されている。
According to another aspect of the semiconductor device of the present invention, a semiconductor chip, a package body on which the semiconductor chip is mounted by flip chip connection, and a pad on the mounting surface of the semiconductor chip of the package body. A plurality of stages of metal bump connecting portions arranged corresponding to the pads of a plurality of types of semiconductor chips having different pitches and connected to the pads of the semiconductor chip via metal bumps are provided. Further, a sealing member for sealing at least the mounting surface vicinity of the semiconductor chip and the package,
The package body is provided with a conductor for external extraction, which is provided on the back surface of the mounting surface of the semiconductor chip and is electrically connected to each of the plurality of metal bump connection portions. Further, the semiconductor chip is mounted by selecting metal bump connecting portions in stages corresponding to the pad pitch.

【0018】上記本発明の半導体装置においては、前記
金属バンプ接続部のピッチが異なる半導体チップが1種
類のパッケージにフリップチップ実装され、また、パッ
ケージが汎用化されそのコストが低減されるので、その
パッケージを用いた半導体装置の生産性が向上しコスト
が低減される。また、半導体チップの配置が柔軟であ
る。さらに、金属バンプ接続部の材料が節約でき、従っ
て低コスト化が可能となる。
In the semiconductor device of the present invention, semiconductor chips having different pitches of the metal bump connecting portions are flip-chip mounted in one type of package, and the package is generalized to reduce its cost. The productivity of the semiconductor device using the package is improved and the cost is reduced. Moreover, the arrangement of the semiconductor chips is flexible. Further, the material of the metal bump connection portion can be saved, and thus the cost can be reduced.

【0019】また、請求項9に示したように、前記複数
段の金属バンプ接続部では、前記パッケージ本体の半導
体チップの実装面に放射状に配置され、内側の段に行く
に従ってピッチが狭くなっている。
Further, as described in claim 9, in the metal bump connecting portions of the plurality of steps, the metal bump connecting portions are radially arranged on the mounting surface of the semiconductor chip of the package body, and the pitch becomes narrower toward the inner step. There is.

【0020】上記本発明の半導体装置においては、前記
パッケージ本体の半導体チップの実装面の内側で前記金
属バンプ接続部のピッチが狭くなるので、高密度な第金
属バンプ接続部の配置が可能で、従って、前記金属バン
プ接続部の数が多い半導体チップの実装に適している。
In the above semiconductor device of the present invention, since the pitch of the metal bump connection portions becomes narrower inside the mounting surface of the semiconductor chip of the package body, it is possible to arrange the high density metal bump connection portions. Therefore, it is suitable for mounting a semiconductor chip having a large number of metal bump connection portions.

【0021】また、請求項10に示したように、前記複
数段の金属バンプ接続部では、内側の段に行くに従って
サイズが小さくなっている。上記本発明の半導体装置に
おいては、前記パッケージ本体の半導体チップの実装面
の内側で前記金属バンプ接続部のサイズ及びピッチが狭
くなるので、高密度な第金属バンプ接続部の配置が可能
で、従って、前記金属バンプ接続部の数が多い半導体チ
ップの実装に適している。
Further, as described in claim 10, the size of the metal bump connecting portion having a plurality of steps is reduced toward the inner step. In the semiconductor device of the present invention, since the size and pitch of the metal bump connection portions are narrowed inside the mounting surface of the semiconductor chip of the package body, it is possible to arrange the high-density metal bump connection portions, It is suitable for mounting a semiconductor chip having a large number of metal bump connection portions.

【0022】[0022]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。尚、図4と同一部分には同
一符号を付し、異なる部分についてのみ説明する。 (第1の実施の形態)図1(a)は、本発明の第1の実
施の形態のパッケージを示す平面図である。図1
(b)、図1(c)は半導体チップ1a、1bの接続面
の平面図とその半導体チップ1a、1bを図1(a)に
示されたパッケージに搭載した場合の断面図とを並べた
ものである。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. The same parts as those in FIG. 4 are designated by the same reference numerals, and only different parts will be described. (First Embodiment) FIG. 1A is a plan view showing a package according to the first embodiment of the present invention. FIG.
1B and 1C are a plan view of the connection surface of the semiconductor chips 1a and 1b and a cross-sectional view when the semiconductor chips 1a and 1b are mounted in the package shown in FIG. It is a thing.

【0023】図1(a)に示すように、パッケージ本体
2の上に前記パッケージ本体2の中心部から放射状に形
成された金属バンプ接続部8が延設けられている。金属
バンプ接続部8の形状は台形状である。その台形状は放
射状の配置の中心に向かって長くなっており、中心側で
幅が狭くその反対側で広くなっている。尚、金属バンプ
接続部8の形状は平行四辺形、帯状、扇状、長方形状、
長円状、輪郭に凹凸がある形状でもよい。尚、放射状の
配置の中心はパッケージ本体2の中心でなくともよい。
尚、金属バンプ接続部8の幅は一定でもよい。
As shown in FIG. 1A, a metal bump connecting portion 8 is formed on the package body 2 and extends radially from the center of the package body 2. The metal bump connection portion 8 has a trapezoidal shape. The trapezoid is elongated toward the center of the radial arrangement and is narrower on the center side and wider on the opposite side. The shape of the metal bump connecting portion 8 is a parallelogram, a strip, a fan, a rectangle,
The shape may be an ellipse or an irregular shape. The center of the radial arrangement may not be the center of the package body 2.
The width of the metal bump connecting portion 8 may be constant.

【0024】図1(b)に示すように、比較的大きい半
導体チップ1aがパッケージ本体2にフリップチップ実
装されている。パッケージ本体2表面上の周付近とその
内側とを比較すると、周付近の金属バンプ接続部8のピ
ッチ及び幅が広くなっているので、前記比較的大きい半
導体チップ1aに設けられているパッド7と位置が同じ
になる。
As shown in FIG. 1B, a relatively large semiconductor chip 1a is flip-chip mounted on the package body 2. Comparing the vicinity of the periphery on the surface of the package main body 2 with the inside thereof, the pitch and width of the metal bump connecting portions 8 near the periphery are wide, and therefore the pads 7 provided on the relatively large semiconductor chip 1a are compared. The position will be the same.

【0025】一方、図1(c)に示すように、比較的小
さい半導体チップ1bのパッド7の位置は、ピッチ及び
幅の狭い上記内側の金属バンプ接続部8に一致してい
る。従って、図1(b)の場合と同様にパッケージ本体
2に比較的小さい半導体チップ1bがフリップチップ実
装される。
On the other hand, as shown in FIG. 1C, the positions of the pads 7 of the relatively small semiconductor chip 1b coincide with the inner metal bump connection portions 8 having a narrow pitch and a narrow width. Therefore, as in the case of FIG. 1B, the relatively small semiconductor chip 1b is flip-chip mounted on the package body 2.

【0026】第1の実施の形態においては、異なるパッ
ド・ピッチの多種類の半導体チップ1を1種類のパッケ
ージにフリップチップ実装できるので、パッケージの汎
用化、コストダウンが行われる。また、そのパッケージ
を用いた半導体装置の生産性が向上し、そのコストが低
減される。また、金属バンプ接続部8は放射状に延設さ
れているので、任意の大きさの正方形、長方形の半導体
チップ1に対応可能である。また、金属バンプ接続部8
のピッチが狭くなる放射状の配置の中心側でその幅が狭
くなっているので、高密度な金属バンプ接続部8の配置
が可能で、従って、高密度なパッド7の半導体チップの
実装に適している。また、半導体チップ1a、1bの周
辺だけでなく内側にパッド7がある場合等、多くのパッ
ド7の配置に容易に対応可能である。 (第2の実施の形態)図2及び図3は、本発明の第2の
実施の形態の構成を示す図である。第1の実施の形態と
同じ部分には同じ符号を付し、異なる部分についてのみ
説明する。図2(a)は第2実施の形態のパッケージの
接続面の平面図であり、図2(b)はその一部10の拡
大図である。図3(a)はそのパッケージ2、9a、9
b、9c、5、12に半導体チップ1をフリップチップ
実装した時の断面図であり、図3(b)は図3(a)を
図中上から見た平面図である。
In the first embodiment, since many types of semiconductor chips 1 having different pad pitches can be flip-chip mounted in one type of package, the package can be generalized and the cost can be reduced. In addition, the productivity of the semiconductor device using the package is improved and the cost is reduced. Further, since the metal bump connecting portions 8 are radially extended, it is possible to correspond to a square or rectangular semiconductor chip 1 having an arbitrary size. Also, the metal bump connecting portion 8
Since the width of the radial arrangement is narrower on the center side of the radial arrangement, it is possible to arrange the metal bump connecting portions 8 at a high density, and thus it is suitable for mounting the semiconductor chips on the high density pads 7. There is. Further, it is possible to easily deal with the arrangement of many pads 7 such as when the pads 7 are provided not only in the periphery of the semiconductor chips 1a and 1b but also inside. (Second Embodiment) FIGS. 2 and 3 are views showing the configuration of the second embodiment of the present invention. The same parts as those in the first embodiment are designated by the same reference numerals, and only different parts will be described. 2A is a plan view of the connection surface of the package of the second embodiment, and FIG. 2B is an enlarged view of a part 10 thereof. FIG. 3 (a) shows the packages 2, 9a, 9
FIG. 3B is a cross-sectional view when the semiconductor chip 1 is flip-chip mounted on b, 9c, 5 and 12, and FIG. 3B is a plan view of FIG. 3A viewed from above.

【0027】図2(a)に示すように、一番内側の第1
段の金属バンプ接続部9a、第2段の金属バンプ接続部
9b、一番外側の第3段の金属バンプ接続部9cはその
順に半導体チップ1の中心からそれぞれ放射状に配置さ
れている。それぞれの金属バンプ接続部9a、9b、9
cは絶縁性コート11で区分けされている。内側の金属
バンプ接続部9aから外側の金属バンプ接続部9cに順
にそのピッチが大きくなっている。また、その順にサイ
ズが大きくなっている。従って、3種類の異なるピッチ
のパッド7の半導体チップ1が搭載される。
As shown in FIG. 2A, the innermost first
The stepped metal bump connecting portion 9a, the second step metallic bump connecting portion 9b, and the outermost third step metallic bump connecting portion 9c are arranged radially in that order from the center of the semiconductor chip 1. Each of the metal bump connection parts 9a, 9b, 9
c is divided by the insulating coat 11. The pitch gradually increases from the inner metal bump connecting portion 9a to the outer metal bump connecting portion 9c. In addition, the size increases in that order. Therefore, the semiconductor chips 1 having the pads 7 of three different pitches are mounted.

【0028】また、図2(b)に示すように、金属バン
プ接続部9a、9b、9cの配置は、第1の実施の形態
の各金属バンプ接続部8を放射状の配置の中心から周辺
に向う方向に3分割した配置となっている。つまり、金
属バンプ接続部9aと9bと9cとは1本の放射状の配
置の中心を通る直線上に配置されている。尚、各金属バ
ンプ接続部9aと9bと9cとの配置は前記直線上に沿
う必要はなくずれていてもよい。また、内側の金属バン
プ接続部9aから外側の金属バンプ接続部9cに順に金
属バンプ接続部の面積が広くなっていてもよい。
As shown in FIG. 2B, the metal bump connecting portions 9a, 9b, 9c are arranged such that the metal bump connecting portions 8 of the first embodiment are arranged from the center of the radial arrangement to the periphery. The layout is divided into three parts in the opposite direction. That is, the metal bump connecting portions 9a, 9b and 9c are arranged on a straight line passing through the center of one radial arrangement. The arrangement of the metal bump connecting portions 9a, 9b and 9c does not have to be along the straight line and may be deviated. Further, the area of the metal bump connecting portion may be gradually increased from the inner metal bump connecting portion 9a to the outer metal bump connecting portion 9c.

【0029】図3(a)に示すように、半導体チップ1
をパッケージ2、9a、9b、9c、5、12にフリッ
プチップ実装する。第3段目の金属バンプ接続部9cの
位置に半導体チップ1のパッド7の位置が一致してい
る。それぞれの金属バンプ接続部9c、7の接続は、は
んだを用いた加熱処理によって行われる。半導体チップ
1の接続後、半導体チップ1とパッケージ本体2の隙間
には封止材(例えば熱硬化性のエポキシ樹脂、エポキ
シ、ポリミド)を充填しオープンで硬化封止する。尚、
強度を高くする目的で、半導体チップ1とパッケージ本
体2の近接面の全面に封止材を充填し、半導体チップ1
とパッケージ本体2との間を硬化封止する。
As shown in FIG. 3A, the semiconductor chip 1
Are flip-chip mounted on the packages 2, 9a, 9b, 9c, 5 and 12. The position of the pad 7 of the semiconductor chip 1 is aligned with the position of the metal bump connecting portion 9c of the third stage. The connection of the respective metal bump connection portions 9c and 7 is performed by a heat treatment using solder. After the connection of the semiconductor chip 1, the gap between the semiconductor chip 1 and the package body 2 is filled with a sealing material (for example, a thermosetting epoxy resin, epoxy, polyimide) and is open and cured. still,
For the purpose of increasing the strength, the entire surface of the proximity surface between the semiconductor chip 1 and the package body 2 is filled with a sealing material,
And the package body 2 are cured and sealed.

【0030】図3(a)の場合、金属バンプ接続部のあ
る面と反対のパッケージ本体の面に上記パッケージの金
属バンプ接続部9a、9b、9cと接続された外部取出
用導体5が設けられている。封止材の硬化後、外部取出
用バッド5に高融点はんだボール12をはんだによって
接続する。この高融点はんだボール12は例えば図示せ
ぬ基板の配線等に接続される。信号端子の場合、金属バ
ンプ接続部9a、9b、9cは外部取出用導体5と1対
1で対応する。電源及びグランド端子の場合、多数のバ
ンプ接続部9a、9b、9cと少数または一つの外部信
号取り出し用のパッド5とが対応する。
In the case of FIG. 3 (a), the external lead-out conductor 5 connected to the metal bump connecting portions 9a, 9b, 9c of the package is provided on the surface of the package body opposite to the surface having the metal bump connecting portions. ing. After the sealing material is hardened, the high melting point solder balls 12 are connected to the external extraction pads 5 by soldering. The high melting point solder balls 12 are connected to, for example, wiring of a substrate (not shown). In the case of a signal terminal, the metal bump connecting portions 9a, 9b, 9c correspond to the external lead conductor 5 in a one-to-one correspondence. In the case of power and ground terminals, a large number of bump connecting portions 9a, 9b, 9c correspond to a small number or one pad 5 for extracting an external signal.

【0031】尚、パッケージの金属バンプ接続部9a、
9b、9cの形状は図2(b)の四角状に限らず、長方
形状、台形状、円状、帯状、長円状、扇状でもよい。扇
状または台形状は隣のバンプ接続部9a、9b、9cと
の距離が小さい内側で狭く及び外側で広くなるので、扇
状及び台形状はバンプ接続部9a、9b、9c形状とし
て望ましい。
Incidentally, the metal bump connecting portion 9a of the package,
The shapes of 9b and 9c are not limited to the quadrangular shape in FIG. 2B, but may be rectangular, trapezoidal, circular, strip-shaped, oval, or fan-shaped. The fan shape or the trapezoidal shape is preferable as the bump connection portions 9a, 9b, 9c because the fan shape or the trapezoidal shape becomes narrower on the inner side and wider on the outer side where the distance to the adjacent bump connecting portions 9a, 9b, 9c is smaller.

【0032】尚、金属バンプ接続部9a、9b、9cに
ついて、それぞれの放射状の中心が一致していなくても
よい。例えば、半導体チップ1をパッケージの中心では
なく、常に一つの隅に配置するような場合、前記一つの
隅の方向に向かって金属バンプ接続部9a、9b、9c
のそれぞれの放射状の中心がその順に大きく上記隅に寄
っている。また、パッケージの金属バンプ接続部9a、
9b、9cの配置はパッケージ本体2の輪郭に沿って四
角状に配置されているが、この配置に限らず半導体チッ
プ1のパッド7に合わせて配置してもよい。
The radial centers of the metal bump connecting portions 9a, 9b, 9c do not have to coincide with each other. For example, when the semiconductor chip 1 is always arranged in one corner instead of the center of the package, the metal bump connecting portions 9a, 9b, 9c are directed toward the one corner.
The radial centers of each of them are in that order larger toward the corner. Also, the metal bump connecting portion 9a of the package,
The arrangement of 9b and 9c is arranged in a square shape along the contour of the package body 2, but the arrangement is not limited to this arrangement, and may be arranged according to the pad 7 of the semiconductor chip 1.

【0033】第2の実施の形態においては、第1の実施
の形態と同様にパッケージのコストが低減され、そのパ
ッケージを用いた半導体装置の生産性が向上する。ま
た、パッド7のピッチが異なる複数種類の半導体チップ
1の各パッド7にそれぞれ対応して複数段の金属バンプ
接続部9a、9b、9cが設けられるので、半導体チッ
プ1の柔軟な配置が容易に可能になる。また、パッケー
ジの金属バンプ接続部9a、9b、9cの材料、メッキ
材料、外部取出用導体5の材料が削減され、さらにパッ
ケージの低コスト化が図れる。特に金を使用する場合に
顕著である。また、複数段の金属バンプ接続部9a、9
b、9cは、前記パッケージ本体2の半導体チップ1の
実装面の内側の段に行くに従ってサイズが小さく、且つ
パッド7のピッチが狭くなっているので、高密度の金属
バンプ接続部9a、9b、9cの配置が可能で、及び、
金属バンプ接続部9a、9b、9c数が多い場合に適し
た構造になる。尚、パッケージの金属バンプ接続部8、
9a、9b、9cの位置と外部取出用導体5の位置とは
対応した同じ位置(面対称)でなくともよい。
In the second embodiment, similar to the first embodiment, the cost of the package is reduced and the productivity of the semiconductor device using the package is improved. Further, since the metal bump connecting portions 9a, 9b, 9c of a plurality of stages are provided corresponding to the respective pads 7 of the plurality of types of semiconductor chips 1 having different pitches of the pads 7, the semiconductor chip 1 can be flexibly arranged easily. It will be possible. Further, the materials of the metal bump connecting portions 9a, 9b, 9c of the package, the plating material and the material of the conductor 5 for external extraction are reduced, and the cost of the package can be further reduced. This is particularly noticeable when using gold. Also, a plurality of metal bump connecting portions 9a, 9
b and 9c are smaller in size and the pitch of the pads 7 is narrower toward the inner side of the mounting surface of the semiconductor chip 1 of the package body 2, so that the high density metal bump connecting portions 9a and 9b, 9c can be arranged, and
The structure is suitable when the number of metal bump connecting portions 9a, 9b, 9c is large. In addition, the metal bump connection portion 8 of the package,
The positions of 9a, 9b, 9c and the position of the conductor 5 for external extraction need not be the same corresponding positions (plane symmetry).

【0034】[0034]

【実施例】実験例を示す。パッケージ本体2の大きさは
21mm×21mmで、材質はアルミナである。配線材
料はタングステンである。パッケージ本体2上の金属バ
ンプ接続部9a、9b、9cはニッケル1.0〜1.5
μmで、その表面に金0.2μmのメッキが施されてい
る。また、第1段の金属バンプ接続部9aのピッチは1
00μm、第2段の金属バンプ接続部9bのピッチは1
50μm、第3段の金属バンプ接続部9cのピッチは2
00μmとなっている。図3(a)に示されたように、
上記パッケージ2、9a、9b、9c、5、12に実装
された半導体チップ1のパッド・ピッチは200μm
で、その大きさは17.5mm×17.5mmである。
従って、半導体チップ1のパッド7とパッケージの金属
バンプ接続部9cのピッチが同じで、またその位置がそ
れぞれ合っている。半導体チップ1のパッド7とパッケ
ージの金属バンプ接続部9cとの接続は、63Sn/3
7Pb組成の共晶はんだを金属バンプ3として用いて、
230℃のN2 雰囲気中の加熱によって行われる。この
時の高融点はんだボール12の組成は90Pb/10S
nで、その大きさはΦ0.7mmである。63Sn/3
7Pb組成の共晶はんだを用いて、1mmピッチ324
か所の外部取出用導体5にこの高融点はんだボールが取
り付けられる。
[Examples] Experimental examples will be described. The size of the package body 2 is 21 mm × 21 mm, and the material is alumina. The wiring material is tungsten. The metal bump connecting portions 9a, 9b, 9c on the package body 2 are made of nickel 1.0 to 1.5.
The surface is plated with 0.2 μm of gold. Further, the pitch of the first-stage metal bump connecting portions 9a is 1
00 μm, the pitch of the second-stage metal bump connecting portion 9b is 1
50 μm, the pitch of the third-stage metal bump connecting portions 9c is 2
It is 00 μm. As shown in FIG. 3 (a),
The pad pitch of the semiconductor chip 1 mounted on the packages 2, 9a, 9b, 9c, 5 and 12 is 200 μm.
The size is 17.5 mm × 17.5 mm.
Therefore, the pads 7 of the semiconductor chip 1 and the metal bump connecting portions 9c of the package have the same pitch, and their positions match each other. The connection between the pad 7 of the semiconductor chip 1 and the metal bump connection portion 9c of the package is 63Sn / 3.
Using eutectic solder of 7Pb composition as the metal bump 3,
It is carried out by heating in a N 2 atmosphere at 230 ° C. At this time, the composition of the high melting point solder ball 12 is 90 Pb / 10S.
n, the size is Φ 0.7 mm. 63Sn / 3
Using eutectic solder of 7Pb composition, 1mm pitch 324
This high melting point solder ball is attached to the external extraction conductor 5 at a certain place.

【0035】[0035]

【発明の効果】以上説明したように、この発明によれ
ば、多種類の半導体チップを実装可能なパッケージ及び
低コストな半導体装置を提供できる。
As described above, according to the present invention, it is possible to provide a package in which various kinds of semiconductor chips can be mounted and a low-cost semiconductor device.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施の形態に係るパッケージ及
び半導体装置を説明する図。
FIG. 1 is a diagram illustrating a package and a semiconductor device according to a first embodiment of the present invention.

【図2】本発明の第2の実施の形態に係るパッケージ及
び半導体装置を説明する図。
FIG. 2 is a diagram illustrating a package and a semiconductor device according to a second embodiment of the present invention.

【図3】本発明の第2の実施の形態に係るパッケージ及
び半導体装置を説明する図。
FIG. 3 is a diagram illustrating a package and a semiconductor device according to a second embodiment of the present invention.

【図4】従来のパッケージ及び半導体装置の一例を示す
図。
FIG. 4 is a view showing an example of a conventional package and semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体チップ、2…パッケージ本体、3…金属バン
プ、4…封止部材、5…パッケージ本体の外部取出用導
体、7…半導体チップのパッド、8、9a、9b、9c
…パッケージ本体の金属バンプ接続部、11…絶縁性コ
ート。
DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip, 2 ... Package main body, 3 ... Metal bump, 4 ... Sealing member, 5 ... External extraction conductor of package main body, 7 ... Semiconductor chip pad, 8, 9a, 9b, 9c
… Metal bump connection part of package body, 11… Insulating coat.

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体チップがフリップチップ接続で実装
されるパッケージ本体と、 前記パッケージ本体の半導体チップの実装面に放射状に
延設され、前記半導体チップの各パッドにそれぞれ金属
バンプを介して接続される複数の金属バンプ接続部とを
備え、 パッド・ピッチの異なる半導体チップを実装できるよう
にしたことを特徴とするパッケージ。
1. A package body on which a semiconductor chip is mounted by flip-chip connection, and a package body extending radially on a mounting surface of the semiconductor chip of the package body and connected to respective pads of the semiconductor chip via metal bumps. A package characterized in that it has a plurality of metal bump connection parts that enable the mounting of semiconductor chips with different pad pitches.
【請求項2】前記複数の金属バンプ接続部は、内側に行
くに従ってその放射状の径に直角な方向の幅を狭く形成
してなることを特徴とする請求項1に記載のパッケー
ジ。
2. The package according to claim 1, wherein the plurality of metal bump connecting portions are formed so that a width thereof in a direction perpendicular to a radial diameter thereof becomes narrower toward an inner side.
【請求項3】半導体チップがフリップチップ接続で実装
されるパッケージ本体と、 前記パッケージ本体の半導体チップの実装面に、パッド
・ピッチが異なる複数種類の半導体チップの各パッドに
それぞれ対応して配置され、金属バンプを介して半導体
チップの各パッドにそれぞれ接続される複数段の金属バ
ンプ接続部とを備え、 半導体チップのパッド・ピッチに応じた段の金属バンプ
接続部を選択することにより、パッド・ピッチの異なる
半導体チップを実装できるようにしたことを特徴とする
パッケージ。
3. A package body on which a semiconductor chip is mounted by flip chip connection, and a semiconductor chip mounting surface of the package body, which is arranged corresponding to each pad of a plurality of types of semiconductor chips having different pad pitches. , A plurality of metal bump connection portions connected to the respective pads of the semiconductor chip via the metal bumps, and by selecting the metal bump connection portions of the semiconductor chips according to the pad pitch, A package characterized by being able to mount semiconductor chips with different pitches.
【請求項4】前記複数段の金属バンプ接続部は、前記パ
ッケージ本体の半導体チップの実装面に放射状に配置さ
れ、内側の段に行くに従ってピッチを狭く形成してなる
ことを特徴とする請求項2に記載のパッケージ。
4. The metal bump connecting portions of a plurality of steps are arranged radially on a mounting surface of a semiconductor chip of the package body, and the pitch is formed narrower toward an inner step. The package described in 2.
【請求項5】前記複数段の金属バンプ接続部は、内側の
段に行くに従ってそのサイズを小さく形成してなること
を特徴とする請求項4に記載のパッケージ。
5. The package according to claim 4, wherein the plurality of metal bump connecting portions are formed such that their sizes decrease toward the inner layers.
【請求項6】半導体チップと、 前記半導体チップがフリップチップ接続で実装されるパ
ッケージ本体と、 前記パッケージ本体の半導体チップの実装面に放射状に
延設され、前記半導体チップの各パッドにそれぞれ金属
バンプを介して接続される複数の金属バンプ接続部と、 少なくとも前記半導体チップと前記パッケージとの実装
面近傍を封止する封止部材と、 前記パッケージ本体における半導体チップの実装面の裏
面に設けられ、それぞれ前記複数の金属バンプ接続部に
電気的に接続された外部取出用導体と、 を備え、 前記半導体チップは、パッド・ピッチに応じた前記金属
バンプ接続部の延設位置にて実装されてなることを特徴
とする半導体装置。
6. A semiconductor chip, a package body on which the semiconductor chip is mounted by flip chip connection, and a metal bump which is radially extended on a mounting surface of the semiconductor chip of the package body and is provided on each pad of the semiconductor chip. A plurality of metal bump connection parts connected via, a sealing member for sealing at least the mounting surface vicinity of the semiconductor chip and the package, and provided on the back surface of the mounting surface of the semiconductor chip in the package body, And an external lead conductor electrically connected to the plurality of metal bump connection portions, respectively, wherein the semiconductor chip is mounted at an extended position of the metal bump connection portion according to a pad pitch. A semiconductor device characterized by the above.
【請求項7】前記複数の金属バンプ接続部は、内側に行
くに従ってその放射状の径に直角な方向の幅を狭く形成
してなることを特徴とする請求項6に記載の半導体装
置。
7. The semiconductor device according to claim 6, wherein the plurality of metal bump connecting portions are formed so that a width thereof in a direction perpendicular to a radial diameter thereof becomes narrower toward an inner side.
【請求項8】半導体チップと、 前記半導体チップがフリップチップ接続で実装されるパ
ッケージ本体と、 前記パッケージ本体の半導体チップの実装面に、パッド
・ピッチが異なる複数種類の半導体チップの各パッドに
それぞれ対応して配置され、金属バンプを介して半導体
チップの各パッドにそれぞれ接続される複数段の金属バ
ンプ接続部と、 少なくとも前記半導体チップと前記パッケージとの実装
面近傍を封止する封止部材と、 前記パッケージ本体における半導体チップの実装面の裏
面に設けられ、それぞれ前記複数の金属バンプ接続部に
電気的に接続された外部取出用導体と、 を備え、 前記半導体チップは、パッド・ピッチに応じた段の金属
バンプ接続部を選択して実装されてなることを特徴とす
る半導体装置。
8. A semiconductor chip, a package body on which the semiconductor chip is mounted by flip-chip connection, and a semiconductor chip mounting surface of the package body on each pad of a plurality of types of semiconductor chips having different pad pitches. A plurality of stages of metal bump connecting portions which are arranged correspondingly and are connected to the respective pads of the semiconductor chip via metal bumps, and a sealing member for sealing at least the mounting surface vicinity of the semiconductor chip and the package. An external extraction conductor that is provided on the back surface of the mounting surface of the semiconductor chip in the package body and that is electrically connected to each of the plurality of metal bump connection portions. A semiconductor device, characterized in that it is mounted by selecting metal bump connection portions in different stages.
【請求項9】前記複数段の金属バンプ接続部は、前記パ
ッケージ本体の半導体チップの実装面に放射状に配置さ
れ、内側の段に行くに従ってピッチを狭くすることを特
徴とする請求項8に記載の半導体装置。
9. The method according to claim 8, wherein the plurality of metal bump connecting portions are radially arranged on the mounting surface of the semiconductor chip of the package body, and the pitch becomes narrower toward the inner step. Semiconductor device.
【請求項10】前記複数段の金属バンプ接続部は、内側
の段に行くに従ってそのサイズを小さくすることを特徴
とする請求項9に記載の半導体装置。
10. The semiconductor device according to claim 9, wherein the plurality of metal bump connection portions are reduced in size toward the inner layer.
JP7274357A 1995-10-23 1995-10-23 Package and semiconductor device Pending JPH09115946A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7274357A JPH09115946A (en) 1995-10-23 1995-10-23 Package and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7274357A JPH09115946A (en) 1995-10-23 1995-10-23 Package and semiconductor device

Publications (1)

Publication Number Publication Date
JPH09115946A true JPH09115946A (en) 1997-05-02

Family

ID=17540536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7274357A Pending JPH09115946A (en) 1995-10-23 1995-10-23 Package and semiconductor device

Country Status (1)

Country Link
JP (1) JPH09115946A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344585A (en) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd Ic memory card
JP2003046212A (en) * 2001-07-27 2003-02-14 Seiko Epson Corp Electronic device, its manufacturing method, its designing method, circuit board, and electronic equipment
CN100444373C (en) * 2005-10-10 2008-12-17 三星电机株式会社 Void-free circuit board and semiconductor package having the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001344585A (en) * 2000-06-01 2001-12-14 Matsushita Electric Ind Co Ltd Ic memory card
JP2003046212A (en) * 2001-07-27 2003-02-14 Seiko Epson Corp Electronic device, its manufacturing method, its designing method, circuit board, and electronic equipment
CN100444373C (en) * 2005-10-10 2008-12-17 三星电机株式会社 Void-free circuit board and semiconductor package having the same

Similar Documents

Publication Publication Date Title
US6404049B1 (en) Semiconductor device, manufacturing method thereof and mounting board
JP2944449B2 (en) Semiconductor package and manufacturing method thereof
JPH11297889A (en) Semiconductor package, mounting board and mounting method by use of them
US6396155B1 (en) Semiconductor device and method of producing the same
JP4494249B2 (en) Semiconductor device
TW487996B (en) Wiring substrate and semiconductor device
JP2606603B2 (en) Semiconductor device, its manufacturing method and its mounting inspection method
JP3312611B2 (en) Film carrier type semiconductor device
JPH09115946A (en) Package and semiconductor device
JP2003023133A (en) Lead frame, plastic molded type semiconductor device using the same and its manufacturing method
US7317244B2 (en) Semiconductor device and manufacturing method thereof
KR20040037561A (en) Semiconductor package
JP3432552B2 (en) Aluminum nitride multilayer substrate
WO1999013509A1 (en) Semiconductor device
JP3739632B2 (en) Semiconductor device and manufacturing method thereof
US11670574B2 (en) Semiconductor device
JP4523425B2 (en) Semiconductor device mounting substrate
JP3127948B2 (en) Semiconductor package and mounting method thereof
JPH11204565A (en) Semiconductor device
US6541844B2 (en) Semiconductor device having substrate with die-bonding area and wire-bonding areas
JP2841825B2 (en) Hybrid integrated circuit
JP3033541B2 (en) TAB tape, semiconductor device, and method of manufacturing semiconductor device
JPH1131713A (en) Bga semiconductor device using film carrier tape
JPH08181168A (en) Semiconductor device
JP3149836B2 (en) Semiconductor device