JPH09115852A - Device and method for introducing impurity - Google Patents

Device and method for introducing impurity

Info

Publication number
JPH09115852A
JPH09115852A JP17119196A JP17119196A JPH09115852A JP H09115852 A JPH09115852 A JP H09115852A JP 17119196 A JP17119196 A JP 17119196A JP 17119196 A JP17119196 A JP 17119196A JP H09115852 A JPH09115852 A JP H09115852A
Authority
JP
Japan
Prior art keywords
gas
introducing
target
plasma
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17119196A
Other languages
Japanese (ja)
Other versions
JP3340318B2 (en
Inventor
Hiroaki Nakaoka
弘明 中岡
Bunji Mizuno
文二 水野
Michihiko Takase
道彦 高瀬
Ichiro Nakayama
一郎 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP17119196A priority Critical patent/JP3340318B2/en
Publication of JPH09115852A publication Critical patent/JPH09115852A/en
Application granted granted Critical
Publication of JP3340318B2 publication Critical patent/JP3340318B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To introduce a high-concentration impurity to a shallow position on the surface of a sample such as a silicon substrate and safely perform the impurity introducing operation. SOLUTION: A sample table 12 which holds a silicon substrate 11, which is a body to which an impurity is to be introduced, is provided at the bottom of a vacuum chamber 10. A high-frequency power source 14 is connected to the sample table 12 through a coupling capacitor 13, and the self-bias of the high-frequency power source 14 is, for example, 500V. At the bottom of the vacuum chamber 10, a gas introducing means 15 is provided for introducing sputtering gas such as argon gas. At the top of the vacuum chamber 10, a solid-stage target 16 which contains an impurity to be introduced, for example, boron, is arranged.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えばシリコン基板等
の試料に不純物を導入するための不純物導入装置及び不
純物導入方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an impurity introducing apparatus and an impurity introducing method for introducing impurities into a sample such as a silicon substrate.

【0002】[0002]

【従来の技術】近年、半導体装置のデザインルールの縮
小に伴って、ショートチャネル効果を防止すると共にデ
バイスの高速化のために、トランジスタの拡散層の接合
深さを浅くする必要性が生じている。このため、MOS
FETにおいては、例えば、0.1μmルールのデバイ
スでは接合深さが80nm以下のものが要求されてお
り、また、バイポーラトランジスタにおいても、高速化
のためにベース領域の拡散層の深さが50nm以下のも
のが求められており、より浅い接合を得るための不純物
導入技術が検討されている。
2. Description of the Related Art In recent years, with the reduction of design rules of semiconductor devices, it is necessary to reduce the junction depth of a diffusion layer of a transistor in order to prevent the short channel effect and increase the speed of the device. . Therefore, the MOS
For FET, for example, a device having a 0.1 μm rule requires a junction depth of 80 nm or less, and also for a bipolar transistor, the depth of a diffusion layer in a base region is 50 nm or less for speeding up. There is a demand for the above, and an impurity introduction technique for obtaining a shallower junction is being studied.

【0003】これに対して、従来の不純物導入技術の1
つとして、導入しようとする不純物よりなるガスを真空
チャンバー内に供給し、供給された不純物ガスを励起し
てイオン状態にし、不純物イオンを加速してシリコン基
板等の試料の表面部に打ち込むイオン注入法が知られて
いる。
On the other hand, one of the conventional impurity introduction techniques
As an example, an ion implantation is performed in which a gas containing impurities to be introduced is supplied into a vacuum chamber, the supplied impurity gas is excited to be in an ion state, and the impurity ions are accelerated to be injected into the surface portion of a sample such as a silicon substrate. The law is known.

【0004】[0004]

【発明が解決しようとする課題】ところが、前述したよ
うな、チャンバー内に導入された不純物ガスをイオン化
し、イオン化された不純物を加速してシリコン基板に打
ち込む不純物導入方法により、浅い接合(例えば30n
m以下)を得ようと思えば、不純物イオンの加速エネル
ギーを小さくしなければならない。
However, a shallow junction (for example, 30 n) is formed by the above-described impurity introduction method of ionizing the impurity gas introduced into the chamber and accelerating the ionized impurities to implant them into the silicon substrate.
m or less), the acceleration energy of impurity ions must be reduced.

【0005】ところが、加速エネルギーを小さくする
と、イオン電流が低下して注入時間が長くなり、スルー
プットが悪くなるという問題、及び、加速エネルギをも
っと小さくすると、イオン電流が取れなくなってイオン
注入そのものができなくなるという問題がある。
However, when the acceleration energy is reduced, the ion current is lowered and the implantation time is lengthened, resulting in poor throughput, and when the acceleration energy is further reduced, the ion current cannot be obtained and the ion implantation itself can be performed. There is a problem of disappearing.

【0006】また、従来のイオン注入法においては、数
keV程度という高いエネルギーを持った不純物イオン
を打ち込むために、Rp(投影飛程:イオン注入時に注
入される不純物イオンの表面からの平均的な深さ)がシ
リコン基板等の試料の内部に達してしまい、シリコン基
板等の表面部の不純物濃度が1×1020(/cm3 )以
上の高い接合が得られないという問題も有している。
Further, in the conventional ion implantation method, in order to implant impurity ions having a high energy of about several keV, Rp (projection range: average of impurity ions implanted at the time of ion implantation from the surface). (Depth) reaches the inside of a sample such as a silicon substrate, and there is a problem that a high impurity concentration of 1 × 10 20 (/ cm 3 ) or more on the surface portion of the silicon substrate cannot be obtained. .

【0007】また、イオン注入に用いる不純物の原料ガ
スとしては、一般的にアルシン、ジボラン、ホスフィン
といった猛毒ガスを用いているため、不純物導入作業を
安全に行なうためには、かなり高額の設備が必要になる
ので、装置コストが莫大になるという問題も有してい
る。尚、前記の高額の設備としては、猛毒ガスが流れる
高品質な配管やバルブ、猛毒ガスのセンサー、猛毒ガス
の処理設備等が挙げられる。
Further, as a source gas for impurities used for ion implantation, a highly poisonous gas such as arsine, diborane, or phosphine is generally used, so that a considerably expensive facility is required to safely perform the impurity introduction work. Therefore, there is also a problem that the device cost becomes enormous. Examples of the expensive equipment include high-quality pipes and valves through which highly toxic gas flows, highly toxic gas sensors, and toxic gas treatment facilities.

【0008】前記に鑑み、本発明は、シリコン基板など
の試料の表面部における浅い位置に高濃度の不純物を導
入できると共に、不純物導入作業が安全に行なわれるよ
うにすることを目的とする。
In view of the above, it is an object of the present invention to allow a high concentration of impurities to be introduced into a shallow position on the surface portion of a sample such as a silicon substrate and to safely perform the impurity introduction work.

【0009】[0009]

【課題を解決するための手段】前記の目的を達成するた
め、本発明は、不純物を含む固体状のターゲットにスパ
ッタリング用のガスをプラズマ状態で衝突させてターゲ
ットから不純物を飛び出させ、飛び出した不純物を試料
の表面部に導入するものである。
In order to achieve the above-mentioned object, the present invention has a method in which a sputtering target gas is made to collide with a solid target containing impurities in a plasma state to cause impurities to jump out of the target, and the jumped impurities Is introduced into the surface of the sample.

【0010】具体的に請求項1の発明が講じた解決手段
は、半導体基板等の試料に不純物を導入するための不純
物導入装置を対象とし、内部が真空状態に保持される真
空チャンバーと、前記真空チャンバー内に設けられてお
り前記試料を保持する試料台と、前記チャンバー内に設
けられており前記不純物を含む固体状のターゲットと、
前記チャンバー内にスパッタリング用のガスを導入する
ガス導入手段と、前記チャンバー内に導入された前記ガ
スを励起して該ガスよりなるプラズマを発生させること
により、プラズマ状態のガスを前記ターゲットに衝突さ
せて該ターゲットに含まれる不純物をスパッタリングさ
せるプラズマ発生手段と、前記プラズマ発生手段により
発生したプラズマと前記試料台との間に自己バイアスを
形成することにより、前記ターゲットからスパッタリン
グされた不純物を前記試料台に保持された試料に導入す
る高周波電源とを備えている構成とするものである。
Specifically, the solution means taken by the invention of claim 1 is directed to an impurity introduction device for introducing impurities into a sample such as a semiconductor substrate, and a vacuum chamber whose inside is kept in a vacuum state, and A sample table provided in a vacuum chamber for holding the sample, a solid target provided in the chamber and containing the impurities,
Gas introducing means for introducing a gas for sputtering into the chamber, and by exciting the gas introduced into the chamber to generate plasma composed of the gas, a gas in a plasma state is made to collide with the target. Plasma sputtering means for sputtering impurities contained in the target, and forming a self-bias between the plasma generated by the plasma generating means and the sample stage to remove impurities sputtered from the target by the sample stage. And a high-frequency power source to be introduced into the sample held in.

【0011】請求項1の構成により、チャンバー内に導
入され励起されてプラズマ状態になったガスを不純物を
含むターゲットに衝突させると、該ターゲットに含まれ
る不純物はスパッタリングされる。高周波電源によりプ
ラズマと試料台との間に自己バイアスを形成すると、タ
ーゲットからスパッタリングされた不純物は試料台に保
持された試料の表面部に導入される。
According to the first aspect of the present invention, when the gas introduced into the chamber and excited to be in a plasma state is made to collide with a target containing impurities, the impurities contained in the target are sputtered. When a self-bias is formed between the plasma and the sample stage by the high frequency power source, the impurities sputtered from the target are introduced into the surface portion of the sample held on the sample stage.

【0012】前述のように不純物を含む固体状のターゲ
ットにプラズマを衝突させて不純物をスパッタリングす
るため、イオン注入法のように猛毒ガスを用いる必要が
ないので、不純物導入作業を安全に行なうことができ
る。
As described above, since the impurities are sputtered by colliding plasma with the solid target containing impurities, it is not necessary to use a highly toxic gas as in the ion implantation method, so that the impurity introduction work can be performed safely. it can.

【0013】また、数10V〜2kV程度の低い電圧を
試料台に印加して低いエネルギーで不純物を導入するた
め、試料の表面部に集中的に不純物が導入される結果、
試料の表面部における浅い領域に高濃度の不純物を導入
することができる。
Further, since a low voltage of about several tens of V to 2 kV is applied to the sample stage to introduce impurities with low energy, the impurities are intensively introduced to the surface portion of the sample.
A high concentration of impurities can be introduced into a shallow region on the surface of the sample.

【0014】さらに、試料をイオン注入法のように高温
に保持することなく、低温例えば23〜160℃程度の
温度で保持しても不純物を導入することができる。
Further, the impurities can be introduced even if the sample is held at a low temperature, for example, at a temperature of about 23 to 160 ° C., instead of holding the sample at a high temperature as in the ion implantation method.

【0015】請求項2の発明は、請求項1の構成に、前
記プラズマ発生手段は、前記真空チャンバーの外部に設
けられ、前記真空チャンバー内に1GHz以上の周波数
を持つプラズマ発生波を導入する手段である構成を付加
するものである。
According to a second aspect of the present invention, in the structure of the first aspect, the plasma generating means is provided outside the vacuum chamber, and means for introducing a plasma generating wave having a frequency of 1 GHz or more into the vacuum chamber. Is added.

【0016】請求項3の発明は、請求項2の構成に、前
記真空チャンバー内に発生したプラズマの密度を上げる
磁界を発生させる磁界発生手段をさらに備えている構成
とするものである。
According to a third aspect of the present invention, the structure of the second aspect further comprises magnetic field generating means for generating a magnetic field for increasing the density of the plasma generated in the vacuum chamber.

【0017】請求項4の発明は、請求項1〜3の構成
に、前記ターゲットは、前記不純物としてボロン及び窒
素を含んでいる構成を付加するものである。
According to a fourth aspect of the present invention, the target has a configuration in which the target contains boron and nitrogen as the impurities.

【0018】ところで、Nチャネル型トランジスタとP
チャネル型トランジスタとでゲートの導電型が異なるデ
ュアルゲートのCMOSトランジスタにおいては、デバ
イス特性に悪影響を及ぼすゲート電極から基板へのボロ
ンのしみだしを防止する必要がある。そこで、ゲート電
極から基板へのボロンのしみだしを防止するべく、ゲー
ト絶縁膜に窒素を導入することが提案されている。とこ
ろが、イオン注入法によりゲート絶縁膜に窒素を導入す
るためには、窒素ガスを真空チャンバーに導入し、窒素
イオンを加速してゲート電極に注入する必要があるが、
この方法によると、トランジスタを構成する不純物層を
形成するためのイオン注入工程の前又は後に、窒素イオ
ンを注入する工程が必要になる。
By the way, the N-channel type transistor and the P
In a dual-gate CMOS transistor whose gate has a different conductivity type from that of a channel-type transistor, it is necessary to prevent the exudation of boron from the gate electrode to the substrate, which adversely affects the device characteristics. Therefore, it has been proposed to introduce nitrogen into the gate insulating film in order to prevent the exudation of boron from the gate electrode to the substrate. However, in order to introduce nitrogen into the gate insulating film by the ion implantation method, it is necessary to introduce nitrogen gas into the vacuum chamber and accelerate nitrogen ions to inject them into the gate electrode.
According to this method, a step of implanting nitrogen ions is required before or after the ion implantation step for forming the impurity layer forming the transistor.

【0019】これに対して、請求項4の構成によると、
ターゲットは不純物としてボロン及び窒素を含んでいる
ため、プラズマ状態になったガスをターゲットに衝突さ
せると、ターゲットに含まれるボロン及び窒素がスパッ
タリングされ、ボロンが半導体基板のn型半導体領域及
びゲート電極に導入され、p型のソース・ドレイン領域
及びp型ゲート電極が形成されると共に、窒素原子はゲ
ート絶縁膜に導入される。
On the other hand, according to the configuration of claim 4,
Since the target contains boron and nitrogen as impurities, when a gas in a plasma state is made to collide with the target, the boron and nitrogen contained in the target are sputtered, and the boron is deposited on the n-type semiconductor region and the gate electrode of the semiconductor substrate. Then, the p-type source / drain regions and the p-type gate electrode are formed, and nitrogen atoms are introduced into the gate insulating film.

【0020】請求項5の発明は、請求項1〜3の構成
に、前記ターゲットはボロンナイトライドを含む構成を
付加するものである。
According to a fifth aspect of the invention, in addition to the configurations of the first to third aspects, the target includes a configuration containing boron nitride.

【0021】請求項6の発明は、請求項1〜3の構成
に、前記ガス導入手段により導入される前記ガスはアル
ゴンガス及び窒素ガスを含む構成を付加するものであ
る。
According to a sixth aspect of the present invention, in addition to the configurations of the first to third aspects, the gas introduced by the gas introducing means includes an argon gas and a nitrogen gas.

【0022】請求項7の発明が講じた解決手段は、半導
体基板等の試料に第1の不純物及び第2の不純物を導入
するための不純物導入装置を対象とし、内部が真空状態
に保持される第1の真空チャンバーと、前記第1の真空
チャンバー内に設けられており前記試料を保持する第1
の試料台と、前記第1のチャンバー内に設けられており
前記第1の不純物を含む固体状の第1のターゲットと、
前記第1のチャンバー内にスパッタリング用のガスを導
入する第1のガス導入手段と、前記第1のチャンバー内
に導入された前記ガスを励起して該ガスよりなるプラズ
マを発生させることにより、プラズマ状態のガスを前記
第1のターゲットに衝突させて該第1のターゲットに含
まれる第1の不純物をスパッタリングさせる第1のプラ
ズマ発生手段と、前記第1のプラズマ発生手段により発
生したプラズマと前記第1の試料台との間に自己バイア
スを形成することにより、前記第1のターゲットからス
パッタリングされた前記第1の不純物を前記第1の試料
台に保持された試料に導入する第1の高周波電源と、内
部が真空状態に保持される第2の真空チャンバーと、前
記第2の真空チャンバー内に設けられており前記試料を
保持する第2の試料台と、前記第2のチャンバー内に設
けられており前記第2の不純物を含む固体状の第2のタ
ーゲットと、前記第2のチャンバー内にスパッタリング
用のガスを導入する第2のガス導入手段と、前記第2の
チャンバー内に導入された前記ガスを励起して該ガスよ
りなるプラズマを発生させることにより、該プラズマ状
態のガスを前記第2のターゲットに衝突させて該第2の
ターゲットに含まれる第2の不純物をスパッタリングさ
せる第2のプラズマ発生手段と、前記第2のプラズマ発
生手段により発生したプラズマと前記第2の試料台との
間に自己バイアスを形成することにより、前記第2のタ
ーゲットからスパッタリングされた第2の不純物を前記
第2の試料台に保持された試料に導入する第2の高周波
電源と、内部が真空状態に保持され、前記第1の真空チ
ャンバー及び第2の真空チャンバーのそれぞれとシャッ
ターを介して連通しており、前記試料を前記第1の試料
台上から前記第2の試料台上に搬送する搬送手段を有す
る搬送室とを備えている構成とするものである。
According to a seventh aspect of the present invention, a solution means is intended for an impurity introduction device for introducing a first impurity and a second impurity into a sample such as a semiconductor substrate, and the inside is kept in a vacuum state. A first vacuum chamber and a first vacuum chamber for holding the sample, which is provided in the first vacuum chamber
And a solid first target provided in the first chamber and containing the first impurity,
First gas introducing means for introducing a gas for sputtering into the first chamber, and plasma by exciting the gas introduced into the first chamber to generate plasma of the gas. First plasma generating means for causing a gas in a state to collide with the first target to sputter the first impurities contained in the first target; plasma generated by the first plasma generating means; and the first plasma generating means. A first high-frequency power source for introducing the first impurity sputtered from the first target into the sample held on the first sample stage by forming a self-bias with the first sample stage. And a second vacuum chamber whose inside is held in a vacuum state, and a second sample which is provided in the second vacuum chamber and holds the sample. A pedestal, a solid second target provided in the second chamber and containing the second impurity, and a second gas introduction unit for introducing a sputtering gas into the second chamber. And exciting the gas introduced into the second chamber to generate plasma composed of the gas, thereby causing the gas in the plasma state to collide with the second target and to the second target. By forming a self-bias between the second plasma generating means for sputtering the contained second impurities and the plasma generated by the second plasma generating means and the second sample stage, Second high-frequency power source for introducing the second impurity sputtered from the target of No. 2 into the sample held on the second sample stage, and the inside is kept in a vacuum state. A transfer which is in communication with each of the first vacuum chamber and the second vacuum chamber via a shutter, and which has a transfer means for transferring the sample from the first sample stage to the second sample stage. And a room.

【0023】請求項7の構成により、請求項1の構成と
同様、第1の真空チャンバー及び第2の真空チャンバー
のそれぞれにおいて、第1又は第2のターゲットからス
パッタリングされた第1又は第2の不純物は試料台に保
持された試料の表面部にそれぞれ導入される。この場
合、不純物を含む固体状のターゲットにプラズマを衝突
させて不純物をスパッタリングするため、イオン注入法
のように猛毒ガスを用いる必要がないので、不純物導入
作業を安全に行なうことができると共に、数10V〜2
kV程度の低い電圧を試料台に印加して低いエネルギー
で不純物を導入できるので、試料の表面部における浅い
領域に高濃度の不純物を導入することができる。また、
試料を低温に保持して不純物を導入できるので、通常の
レジストを用いて不純物の導入処理を行なうことができ
る。
According to the structure of claim 7, similarly to the structure of claim 1, in each of the first vacuum chamber and the second vacuum chamber, the first or second sputtering target is sputtered from the first or second target. Impurities are introduced into the surface of the sample held on the sample table. In this case, since the impurities are sputtered by colliding plasma with a solid target containing impurities, it is not necessary to use a highly toxic gas as in the ion implantation method, so that the impurity introduction work can be performed safely and 10V-2
Since a low voltage of about kV can be applied to the sample stage to introduce impurities with low energy, it is possible to introduce high-concentration impurities into a shallow region on the surface of the sample. Also,
Since the impurities can be introduced while keeping the sample at a low temperature, it is possible to perform the impurity introduction process using a normal resist.

【0024】また、内部が真空状態に保持され、第1の
真空チャンバー及び第2の真空チャンバーのそれぞれと
シャッターを介して連通しており、試料を第1の試料台
上から第2の試料台上に搬送する搬送手段を有する搬送
室を備えているため、第1の真空チャンバーにおいて第
1の不純物が導入された試料を真空状態に保持したまま
第2の真空チャンバーに搬入し、第2の真空チャンバー
において第2の不純物を導入することができる。
Further, the inside is held in a vacuum state and communicates with each of the first vacuum chamber and the second vacuum chamber via shutters, and the sample is moved from the first sample stage to the second sample stage. Since the transport chamber having the transport means for transporting above is provided, the sample into which the first impurity is introduced in the first vacuum chamber is loaded into the second vacuum chamber while being held in a vacuum state, and the second vacuum chamber is loaded. The second impurity can be introduced in the vacuum chamber.

【0025】請求項8の発明が講じた解決手段は、半導
体基板等の試料に不純物を導入する不純物導入方法を対
象とし、内部が真空状態に保持された真空チャンバー内
に設けられた試料台に前記試料を保持させると共に、前
記真空チャンバー内に前記不純物を含む固体状のターゲ
ットを保持する保持工程と、前記チャンバー内にスパッ
タリング用のガスを導入するガス導入工程と、前記ガス
導入工程において導入された前記ガスよりなるプラズマ
を発生させることにより、プラズマ状態のガスを前記タ
ーゲットに衝突させて該ターゲットに含まれる不純物を
スパッタリングさせるプラズマ発生工程と、前記試料台
に高周波電力を印加して、前記プラズマ発生工程におい
て発生したプラズマと前記試料台との間に自己バイアス
を形成することにより、前記ターゲットからスパッタリ
ングされた不純物を前記試料台に保持された試料に導入
する不純物導入工程とを備えている構成とするものであ
る。
The solution means taken by the invention of claim 8 is directed to an impurity introduction method for introducing impurities into a sample such as a semiconductor substrate, and a sample table provided in a vacuum chamber whose interior is held in a vacuum state. A holding step of holding the sample and a solid target containing the impurities in the vacuum chamber, a gas introduction step of introducing a sputtering gas into the chamber, and a gas introduction step introduced in the gas introduction step. And a plasma generating step of causing a gas in a plasma state to collide with the target to sputter impurities contained in the target by generating a plasma of the gas, and applying high-frequency power to the sample stage to generate the plasma. Forming a self-bias between the plasma generated in the generation step and the sample stage Ri, in which a structure in which the sputtered impurities from the target and an impurity introducing step of introducing the sample held on the sample stage.

【0026】請求項8の構成により、請求項1の構成と
同様、真空チャンバーにおいて、ターゲットからスパッ
タリングされた不純物は試料台に保持された試料の表面
部に導入される。この場合、不純物を含む固体状のター
ゲットにプラズマを衝突させて不純物をスパッタリング
するため、イオン注入法のように猛毒ガスを用いる必要
がないので、不純物導入作業を安全に行なうことができ
ると共に、数10V〜2kV程度の低い電圧を試料台に
印加して低いエネルギーで不純物を導入できるので、試
料の表面部における浅い領域に高濃度の不純物を導入す
ることができる。また、試料を低温に保持して不純物を
導入できるので、通常のレジストを用いて不純物の導入
処理を行なうことができる。
According to the structure of claim 8, as in the structure of claim 1, in the vacuum chamber, the impurities sputtered from the target are introduced into the surface portion of the sample held on the sample table. In this case, since the impurities are sputtered by colliding plasma with a solid target containing impurities, it is not necessary to use a highly toxic gas as in the ion implantation method, so that the impurity introduction work can be performed safely and Since a low voltage of about 10 V to 2 kV can be applied to the sample stage to introduce impurities with low energy, it is possible to introduce high-concentration impurities into a shallow region on the surface of the sample. Moreover, since the impurities can be introduced while keeping the sample at a low temperature, the impurity introduction process can be performed using a normal resist.

【0027】請求項9の発明は、請求項8の構成に、前
記プラズマ発生工程は、前記真空チャンバー内に1GH
z以上の周波数を持つプラズマ発生波を導入して前記ガ
スよりなるプラズマを発生させる工程を含む構成を付加
するものである。
According to a ninth aspect of the present invention, in the structure according to the eighth aspect, the plasma generating step is performed at a pressure of 1 GH in the vacuum chamber.
A configuration including a step of introducing a plasma generation wave having a frequency of z or higher to generate plasma of the gas is added.

【0028】請求項10の発明は、請求項9の構成に、
前記プラズマ発生工程は、前記真空チャンバー内に発生
したプラズマの密度を上げる工程を含む構成を付加する
ものである。
The invention of claim 10 is based on the structure of claim 9.
The plasma generation step adds a configuration including a step of increasing the density of plasma generated in the vacuum chamber.

【0029】請求項11の発明は、請求項8〜10の構
成に、前記ターゲットに含まれる不純物はボロン及び窒
素である構成を付加するものである。
According to an eleventh aspect of the present invention, in addition to the constitutions of the eighth to tenth aspects, the impurities contained in the target are boron and nitrogen.

【0030】請求項12の発明は、請求項8〜10の構
成に、前記ターゲットはボロンナイトライドを含む構成
を付加するものである。
According to a twelfth aspect of the present invention, in addition to the constitutions of the eighth to tenth aspects, the target includes a constitution containing boron nitride.

【0031】請求項13の発明は、請求項8〜10の構
成に、前記ガス導入工程において導入される前記ガスは
アルゴンガス及び窒素ガスを含む構成を付加するもので
ある。
According to a thirteenth aspect of the present invention, in addition to the constitutions of the eighth to tenth aspects, the gas introduced in the gas introducing step contains an argon gas and a nitrogen gas.

【0032】[0032]

【発明の実施形態】以下、本発明に係る不純物導入方法
及びその装置並びに半導体装置の製造方法について図面
を参照しながら説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an impurity introduction method and an apparatus therefor according to the present invention and a semiconductor device manufacturing method will be described with reference to the drawings.

【0033】(第1の実施形態)図1は、本発明の第1
の実施形態に係る不純物導入装置の断面構造を示してお
り、図1に示すように、縦型円筒状の真空チャンバー1
0の下部には、不純物の被導入体であるLSI用半導体
ウエハ等の試料、例えばシリコン基板11を保持する試
料台12が設けられている。試料台12にはカップリン
グコンデンサ13を介して800kHz〜100MHz
の高周波電力例えば13.56MHzの高周波電力を印
加する高周波電源14が接続されており、該高周波電源
14の自己バイアスは例えば500Vである。また、真
空チャンバー10の底部には、アルゴンガス等のスパッ
タリングガスを導入するためのガス導入手段15が設け
られている。尚、スパッタリングガスとしては、アルゴ
ンガスのほかに、ヘリウムガス又は窒素ガス等を用いる
ことができる。
(First Embodiment) FIG. 1 shows a first embodiment of the present invention.
2 shows a cross-sectional structure of the impurity introduction device according to the embodiment of the present invention, and as shown in FIG. 1, a vertical cylindrical vacuum chamber 1
Below 0, a sample table 12 for holding a sample such as a semiconductor wafer for LSI, which is a body to which impurities are introduced, for example, a silicon substrate 11 is provided. 800 kHz to 100 MHz on the sample table 12 via the coupling capacitor 13.
Is connected to a high frequency power source 14 for applying high frequency power of, for example, 13.56 MHz, and the self bias of the high frequency power source 14 is, for example, 500V. Further, a gas introducing means 15 for introducing a sputtering gas such as argon gas is provided at the bottom of the vacuum chamber 10. In addition to argon gas, helium gas, nitrogen gas, or the like can be used as the sputtering gas.

【0034】また、真空チャンバー10の外部の周辺に
は、真空チャンバー10内に磁界を発生させる磁界発生
手段としての例えば3〜4枚の板状の永久磁石17が適
当な間隔をおいて配置されていると共に、真空チャンバ
ー10の外部には、真空チャンバー10内に例えば2.
45GHzのマイクロ波を導入するプラズマの発生手段
としてのECR(Electron Cyclotro
n Resonance)18が永久磁石17同士の間
から延びて真空チャンバー10に接続されるように設け
られている。尚、磁界発生手段としては、板状の永久磁
石17に代えて、ソレノイドコイルを設けてもよい。ま
た、プラズマ発生手段としては、ECR18に代えて、
ICP、ヘリコン、マグネトロン、2周波、トライオー
ド又はLEP等を適宜用いることができるが、後述する
理由により、1GHz以上の周波数のプラズマ発生波を
導入できる装置が好ましい。
Further, around the outside of the vacuum chamber 10, for example, 3 to 4 plate-shaped permanent magnets 17 as magnetic field generating means for generating a magnetic field in the vacuum chamber 10 are arranged at appropriate intervals. In addition, the outside of the vacuum chamber 10 has, for example, 2.
ECR (Electron Cyclotro) as a means for generating plasma that introduces microwaves of 45 GHz
n Resonance) 18 extends from between the permanent magnets 17 and is connected to the vacuum chamber 10. As the magnetic field generating means, a solenoid coil may be provided instead of the plate-shaped permanent magnet 17. Further, as the plasma generating means, instead of the ECR 18,
ICP, helicon, magnetron, two-frequency, triode, LEP and the like can be used as appropriate, but an apparatus capable of introducing a plasma-generated wave having a frequency of 1 GHz or higher is preferable for the reason described later.

【0035】第1の実施形態の特徴として、真空チャン
バー10の上部には、導入される不純物(例えばボロ
ン)を含有する固体状のターゲット16が配置されてい
る。尚、ターゲット16に含まれる不純物としては、ボ
ロンのほかに、ひ素、燐、インジウム、アンチモン、窒
素、アルミニウム又はシリコン等のように半導体のドー
ピングに通常用いられる元素が挙げられる。
As a feature of the first embodiment, a solid target 16 containing an impurity (for example, boron) to be introduced is arranged above the vacuum chamber 10. The impurities contained in the target 16 include, in addition to boron, elements usually used for doping semiconductors such as arsenic, phosphorus, indium, antimony, nitrogen, aluminum and silicon.

【0036】以下、前記第1の実施形態に係る不純物導
入装置を用いて行なう、シリコン基板11への不純物の
導入方法について説明する。
A method of introducing impurities into the silicon substrate 11 using the impurity introducing apparatus according to the first embodiment will be described below.

【0037】まず、ガス導入手段15から真空チャンバ
ー10内にスパッタリング用ガス(例えばアルゴン)を
導入すると共に、ECR18から真空チャンバー10内
にマイクロ波を導入すると、真空チャンバー10内に導
入されたスパッタリング用ガスはマイクロ波により電離
されてプラズマ状態になる。プラズマ状態のアルゴン原
子は、真空チャンバー10内に形成されたプラズマポテ
ンシャルにより加速されて、不純物を含有するターゲッ
ト16の表面に衝突し、この衝突によってターゲット1
6から不純物が弾き飛ばされる。ターゲット16から弾
き飛ばされた不純物は、試料台12に印加された高周波
電力により試料台12とプラズマ状態のアルゴン原子と
の間に発生した自己バイアスによって試料台12の方に
向かうアルゴン原子からエネルギー伝達されて、ターゲ
ット16と対向するように設けられたシリコン基板11
の表面部に打ち込まれる。
First, when a gas for sputtering (eg, argon) is introduced into the vacuum chamber 10 from the gas introducing means 15 and a microwave is introduced from the ECR 18 into the vacuum chamber 10, the sputtering gas introduced into the vacuum chamber 10 is introduced. The gas is ionized by microwaves and becomes a plasma state. The argon atoms in the plasma state are accelerated by the plasma potential formed in the vacuum chamber 10 and collide with the surface of the target 16 containing impurities.
Impurities are blown off from 6. The impurities blown off from the target 16 are transferred from the argon atoms toward the sample stage 12 by the self-bias generated between the sample stage 12 and the argon atoms in the plasma state by the high frequency power applied to the sample stage 12. And the silicon substrate 11 provided so as to face the target 16.
It is driven into the surface part of.

【0038】ところで、従来のスパッタリング装置にお
いては、ターゲットを構成する材料が金属であるため、
ECR等のプラズマ発生手段を有しない平行平板型プラ
ズマ発生装置でもプラズマは発生する。しかしながら、
第1の実施形態のように、ボロンを含有するターゲット
16を用いる場合には、ボロンは絶縁性が高いため、発
生した電界を発散させてしまうので、プラズマは発生し
難い。そこで、第1の実施形態においては、ECR18
を設けて1GHz以上のマイクロ波を真空チャンバー1
0内に導入する。このように1GHz以上のマイクロ波
を真空チャンバー10内に導入すると、平行平板型プラ
ズマ発生装置の約1000倍の高密度のプラズマが発生
するので、短時間でボロン等の不純物をシリコン基板1
1の表面部に打ち込むことができる。このため、シリコ
ン基板11の温度が300℃以上に上昇しないので、シ
リコン基板11の上に形成されたレジストパターンが焦
げる事態を回避できる。
By the way, in the conventional sputtering apparatus, since the material forming the target is metal,
Plasma is also generated by a parallel plate type plasma generator which does not have plasma generating means such as ECR. However,
When the target 16 containing boron is used as in the first embodiment, since boron has a high insulating property, the generated electric field is diverged, so that plasma is difficult to generate. Therefore, in the first embodiment, the ECR18
Is installed in the vacuum chamber 1 for microwaves of 1 GHz or more.
Introduce into 0. When a microwave of 1 GHz or more is introduced into the vacuum chamber 10 as described above, plasma having a high density of about 1000 times that of the parallel plate type plasma generator is generated. Therefore, impurities such as boron are removed in a short time from the silicon substrate 1.
It can be driven into the surface of 1. Therefore, since the temperature of the silicon substrate 11 does not rise to 300 ° C. or higher, it is possible to avoid the situation where the resist pattern formed on the silicon substrate 11 burns.

【0039】尚、試料台12に印加する高周波電力の周
波数を1GHz以上にすることも考慮されるが、このよ
うにすると、試料台12とプラズマとの間に発生する自
己バイアスの効果が減少するため、不純物がシリコン基
板11の表面部に打ち込まれ難くなると共に、1GHz
以上のマイクロ波を遮蔽する電磁波遮蔽手段を真空チャ
ンバー10に設けることが難しいので安全上の問題も発
生する。
Although it is considered that the frequency of the high frequency power applied to the sample stage 12 is 1 GHz or higher, the effect of the self-bias generated between the sample stage 12 and the plasma is reduced by doing so. Therefore, it becomes difficult for impurities to be implanted into the surface portion of the silicon substrate 11, and 1 GHz
Since it is difficult to provide the electromagnetic wave shielding means for shielding the above microwaves in the vacuum chamber 10, there is a safety problem.

【0040】また、第1の実施形態においては、真空チ
ャンバー10内に磁界を発生させる永久磁石18を設け
ているため、ECR18により導入されるマイクロ波と
永久磁石18により発生する磁界との共働作用により、
アルゴンガスのイオン化効率が向上する。このため、一
層短時間でボロン等の不純物をシリコン基板11の表面
部に打ち込むことができるので、シリコン基板11の温
度上昇を一層抑制することができる。
Further, in the first embodiment, since the permanent magnet 18 for generating the magnetic field is provided in the vacuum chamber 10, the microwave introduced by the ECR 18 and the magnetic field generated by the permanent magnet 18 work together. By the action
The ionization efficiency of argon gas is improved. For this reason, impurities such as boron can be implanted into the surface portion of the silicon substrate 11 in a shorter time, so that the temperature rise of the silicon substrate 11 can be further suppressed.

【0041】図2は、第1の実施形態に係る不純物導入
方法により不純物が導入されたシリコン基板及び従来の
イオン注入装置により不純物が導入されたシリコン基板
のSIMSプロファイルを示している。
FIG. 2 shows SIMS profiles of a silicon substrate into which impurities have been introduced by the impurity introduction method according to the first embodiment and a silicon substrate into which impurities have been introduced by a conventional ion implantation apparatus.

【0042】図2から明かなように、第1の実施形態に
係る不純物導入方法によると、シリコン基板の表面部に
導入された不純物の濃度は1×1021(/cm3 )とな
り、且つ不純物濃度が1×1018(/cm3 )となる接
合深さは18nmである。これに対して、従来のイオン
注入法(加速電圧2KeV)によると、シリコン基板の
表面部に導入された不純物の濃度は3×1020(/cm
3 )となり、且つ不純物濃度が1×1018(/cm3
となる接合深さは32nmである。
As is apparent from FIG. 2, according to the impurity introduction method of the first embodiment, the concentration of the impurities introduced into the surface portion of the silicon substrate is 1 × 10 21 (/ cm 3 ), and The junction depth at which the concentration becomes 1 × 10 18 (/ cm 3 ) is 18 nm. On the other hand, according to the conventional ion implantation method (accelerating voltage 2 KeV), the concentration of impurities introduced into the surface portion of the silicon substrate is 3 × 10 20 (/ cm 2).
3 ) and the impurity concentration is 1 × 10 18 (/ cm 3 ).
The junction depth is 32 nm.

【0043】以上説明したように、シリコン基板に導入
される不純物元素を含有するガスを真空チャンバー内に
供給し、不純物ガスを励起してシリコン基板に導入する
従来のイオン注入法に対して、第1の実施形態のよう
に、固体よりなるターゲット16にシリコン基板11に
導入すべき不純物を含有させ、スパッタリングによりシ
リコン基板16に不純物をドーピングする方法による
と、プラズマとシリコン基板11との電位差(数10V
〜2kV程度)による低いエネルギーによってプラズマ
ドーピングが行なわれ、シリコン基板11の表面部に不
純物を導入される。このように、従来のイオン注入法に
用いられる電位差(通常、30kV程度)に比べて極め
て低いエネルギーで不純物を導入できるので、シリコン
基板11の表面部に浅く且つ高濃度の不純物層を表面付
近の不純物濃度が高くなるように形成することができ
る。このため、設計ルールが小さいデバイスにおいて、
ショートチャネル効果が小さくて且つ駆動力が大きいト
ランジスタ素子を容易に得ることができる。
As described above, as compared with the conventional ion implantation method in which the gas containing the impurity element introduced into the silicon substrate is supplied into the vacuum chamber and the impurity gas is excited to introduce into the silicon substrate. According to the method in which the solid target 16 contains impurities to be introduced into the silicon substrate 11 and the silicon substrate 16 is doped with impurities as in the first embodiment, the potential difference between the plasma and the silicon substrate 11 (several 10V
Plasma doping is performed with low energy of about 2 kV), and impurities are introduced into the surface portion of the silicon substrate 11. In this way, impurities can be introduced with extremely low energy as compared with the potential difference (usually about 30 kV) used in the conventional ion implantation method, so that a shallow and high-concentration impurity layer is formed on the surface of the silicon substrate 11 near the surface. The impurity concentration can be increased. Therefore, for devices with small design rules,
A transistor element having a small short channel effect and a large driving force can be easily obtained.

【0044】また、第1の実施形態によると、シリコン
基板11にドーピングされる不純物として固体よりなる
ターゲット16を用いており、従来のようにガス状の不
純物を取り扱っていないので、極めて安全であると共
に、不純物導入装置を簡略化することが可能となる。
Further, according to the first embodiment, the target 16 made of solid is used as the impurity to be doped in the silicon substrate 11, and the gaseous impurities are not handled unlike the conventional case, so that it is extremely safe. At the same time, the impurity introduction device can be simplified.

【0045】以下、第1の実施形態に係る不純物導入装
置を用いて行なう半導体装置の製造方法について、図5
を参照しながら説明する。
Hereinafter, a method for manufacturing a semiconductor device using the impurity introducing apparatus according to the first embodiment will be described with reference to FIG.
This will be described with reference to FIG.

【0046】まず、図5(a)に示すように、n型の半
導体基板100上に素子分離領域101を形成する。そ
の後、半導体基板100を真空度が数m〜数十mtor
rに保たれた真空チャンバー10内において基板温度3
00℃以下で保持した状態で、ガス導入手段15からア
ルゴンガスを導入すると共に、ECR18から1GHz
以上の周波数を持つマイクロ波を導入し、また、試料台
12に高周波電源14から高周波電力を印加する。この
ようにして、真空チャンバー10内でプラズマ状態にな
ったアルゴンを不純物例えばボロンを含むターゲット1
6に5keV以下の自己バイアスで数秒〜10分間程度
衝突させることにより、ターゲット16から不純物原子
を放出させる。ターゲット16から放出された不純物原
子例えばボロンは半導体基板100の表面部に導入され
る。
First, as shown in FIG. 5A, an element isolation region 101 is formed on an n-type semiconductor substrate 100. After that, the degree of vacuum of the semiconductor substrate 100 is several meters to several tens of meters.
Substrate temperature 3 in vacuum chamber 10 kept at r
While maintaining the temperature below 00 ° C., while introducing argon gas from the gas introducing means 15, from the ECR 18 to 1 GHz
A microwave having the above frequency is introduced, and high frequency power is applied to the sample stage 12 from the high frequency power supply 14. In this way, the target 1 containing argon, for example, boron, which has become a plasma state in the vacuum chamber 10
Impurity atoms are emitted from the target 16 by colliding with 6 at a self-bias of 5 keV or less for about several seconds to 10 minutes. Impurity atoms, such as boron, emitted from the target 16 are introduced into the surface portion of the semiconductor substrate 100.

【0047】次に、半導体基板100に熱処理を加えて
不純物を拡散させることにより、図5(b)に示すよう
に、半導体基板100の表面部に、表面濃度が1×10
20(/cm3 )以上で且つ拡散層の深さが100nm以
下の高濃度拡散層102を形成する。
Next, the semiconductor substrate 100 is subjected to heat treatment to diffuse the impurities so that the surface concentration of the semiconductor substrate 100 is 1 × 10 5 as shown in FIG. 5B.
A high-concentration diffusion layer 102 having a diffusion layer depth of 20 (/ cm 3 ) or more and a diffusion layer depth of 100 nm or less is formed.

【0048】次に、半導体基板100の上に全面に亘っ
て層間絶縁膜103を堆積した後、層間絶縁膜103に
対してフォトリソグラフィ及びエッチングを行なうこと
により、図5(c)に示すように、層間絶縁膜103に
コンタクトホール104を形成する。
Next, after depositing an interlayer insulating film 103 over the entire surface of the semiconductor substrate 100, the interlayer insulating film 103 is subjected to photolithography and etching, as shown in FIG. 5C. A contact hole 104 is formed in the interlayer insulating film 103.

【0049】次に、図5(d)に示すように、コンタク
トホール104を含む層間絶縁膜103の上に電極10
5を形成すると、ダイオードが得られる。
Next, as shown in FIG. 5D, the electrode 10 is formed on the interlayer insulating film 103 including the contact hole 104.
By forming 5, a diode is obtained.

【0050】尚、図示及び詳細な説明は省略するが、第
1の実施形態に係る不純物導入装置を用いてnチャネル
型又はpチャネル型のMOSトランジスタを製造するこ
ともできる。
Although illustration and detailed description are omitted, an n-channel type or p-channel type MOS transistor can be manufactured by using the impurity introduction device according to the first embodiment.

【0051】(第2の実施形態)図3は、本発明の第2
の実施形態に係る不純物導入装置の平面構造を示してお
り、図3に示すように、第1の真空チャンバー21と第
2の真空チャンバー22とが真空に保たれる搬送室23
を介して連通しており、第1の真空チャンバー21と搬
送室23との間には第1のシャッター24が設けられ、
第2の真空チャンバー22と搬送室23との間には第2
のシャッター25が設けられている。また、搬送室23
には試料の搬入及び搬出を行なうための第3のシャッタ
ー26が設けられている。
(Second Embodiment) FIG. 3 shows a second embodiment of the present invention.
4 shows a planar structure of the impurity introducing apparatus according to the embodiment of the present invention, and as shown in FIG. 3, the transfer chamber 23 in which the first vacuum chamber 21 and the second vacuum chamber 22 are kept in vacuum.
A first shutter 24 is provided between the first vacuum chamber 21 and the transfer chamber 23.
A second space is provided between the second vacuum chamber 22 and the transfer chamber 23.
Shutter 25 is provided. In addition, the transfer chamber 23
Is provided with a third shutter 26 for loading and unloading the sample.

【0052】第1の真空チャンバー21には、第1の実
施形態と同様、例えばボロンよりなるp型不純物を含む
固体状の第1のターゲット27、半導体基板28を保持
する第1の試料台29が設けられ、第1の試料台29に
は第1のカップリングコンデンサ30を介して例えば8
00kHz〜100MHzの周波数を持つ高周波電力を
印加する第1の高周波電源31が接続されている。ま
た、第1の真空チャンバー21には、プラズマ発生波を
導入する第1のマイクロ波発生装置32及びアルゴン等
のスパッタリングガスを導入する第1のガス供給装置3
3が設けられている。
In the first vacuum chamber 21, as in the first embodiment, the first sample table 29 holding the solid first target 27 containing p-type impurities such as boron and the semiconductor substrate 28 is held. Is provided on the first sample table 29 via the first coupling capacitor 30 and, for example, 8
A first high frequency power supply 31 for applying high frequency power having a frequency of 00 kHz to 100 MHz is connected. Further, in the first vacuum chamber 21, a first microwave generator 32 for introducing a plasma generation wave and a first gas supply device 3 for introducing a sputtering gas such as argon.
3 are provided.

【0053】第2の真空チャンバー22にも、例えば砒
素やリンよりなるn型不純物を含む固体状の第2のター
ゲット35、半導体基板36を保持する第2の試料台3
7が設けられ、第2の試料台37には第2のカップリン
グコンデンサ38を介して例えば800kHz〜100
MHzの周波数を持つ高周波電力を印加する第2の高周
波電源39が接続されている。また、第2の真空チャン
バー22には、プラズマ発生波を導入する第2のマイク
ロ波発生装置41及びアルゴン等のスパッタリングガス
を導入する第2のガス供給装置42が設けられている。
In the second vacuum chamber 22 as well, the second sample stage 3 holding the solid second target 35 and the semiconductor substrate 36 containing the n-type impurity such as arsenic or phosphorus is held.
7 is provided, and for example, 800 kHz to 100 on the second sample stage 37 via the second coupling capacitor 38.
A second high frequency power supply 39 for applying high frequency power having a frequency of MHz is connected. In addition, the second vacuum chamber 22 is provided with a second microwave generator 41 that introduces a plasma-generated wave and a second gas supply device 42 that introduces a sputtering gas such as argon.

【0054】搬送室23にはアーム45aを有する搬送
装置45が設けられており、該搬送装置45により、半
導体基板28,36は第1のチャンバー21に搬入又は
搬出されたり、第2のチャンバー22に搬入又は搬出さ
れたりする。これにより、第1のチャンバー21内にお
いてp型の不純物が導入された半導体基板を真空状態で
第2のチャンバー22に搬入し、該第2のチャンバー2
2内においてn型の不純物を導入することができる。
尚、第2の実施形態に係る不純物導入装置を用いて行な
う半導体基板への不純物導入方法については第1の実施
形態と同様であるので、説明は省略する。
The transfer chamber 23 is provided with a transfer device 45 having an arm 45a. The transfer device 45 transfers the semiconductor substrates 28 and 36 into and out of the first chamber 21, and the second chamber 22. It is carried in or out. As a result, the semiconductor substrate in which the p-type impurity is introduced in the first chamber 21 is carried into the second chamber 22 in a vacuum state, and the second chamber 2
An n-type impurity can be introduced within 2.
Since the method of introducing impurities into the semiconductor substrate using the impurity introducing apparatus according to the second embodiment is the same as that of the first embodiment, its explanation is omitted.

【0055】以下、第2の実施形態に係る不純物導入装
置を用いて行なう半導体装置の製造方法について、図6
を参照しながら説明する。
A method of manufacturing a semiconductor device using the impurity introducing device according to the second embodiment will be described below with reference to FIG.
This will be described with reference to FIG.

【0056】まず、図6(a)に示すように、シリコン
よりなるp型の半導体基板200の上に、nチャネル型
MOSトランジスタ形成領域であるp型半導体領域20
1、pチャネル型MOSトランジスタ形成領域であるn
型半導体領域202、及びp型半導体領域201とn型
半導体領域202とを分離する素子分離層203を形成
する。その後、p型半導体領域201の上に、厚さが4
〜10nmのシリコン酸化膜よりなる第1のゲート絶縁
膜204及び厚さが100〜300nmのポリシリコン
膜よりなる第1のゲート電極205Aを順次形成すると
共に、n型半導体領域202の上に、厚さが4〜10n
mのシリコン酸化膜よりなる第2のゲート絶縁膜206
及び厚さが100〜300nmのポリシリコン膜よりな
る第2のゲート電極207Aを順次形成する。
First, as shown in FIG. 6A, a p-type semiconductor region 20 which is an n-channel MOS transistor forming region is formed on a p-type semiconductor substrate 200 made of silicon.
1, p-channel type MOS transistor formation region n
A type semiconductor region 202 and an element isolation layer 203 for separating the p-type semiconductor region 201 and the n-type semiconductor region 202 are formed. After that, a thickness of 4 is formed on the p-type semiconductor region 201.
A first gate insulating film 204 made of a silicon oxide film having a thickness of 10 nm and a first gate electrode 205A made of a polysilicon film having a thickness of 100 nm to 300 nm are sequentially formed, and a thickness is formed on the n-type semiconductor region 202. 4-10n
second gate insulating film 206 made of a silicon oxide film of m
Then, a second gate electrode 207A made of a polysilicon film having a thickness of 100 to 300 nm is sequentially formed.

【0057】次に、CVD法により半導体基板200の
上に全面に亘って厚さが100〜200nmのシリコン
酸化膜を堆積した後、該シリコン酸化膜に対して異方性
エッチングを行なってシリコン酸化膜をエッチバックす
ることにより、図6(b)に示すように、第1及び第2
のゲート電極205A,207Aの側面にサイドウォー
ル208を形成する。
Next, after depositing a silicon oxide film having a thickness of 100 to 200 nm over the entire surface of the semiconductor substrate 200 by the CVD method, the silicon oxide film is anisotropically etched to form silicon oxide. By etching back the film, as shown in FIG. 6B, the first and second films are formed.
Sidewalls 208 are formed on the side surfaces of the gate electrodes 205A and 207A.

【0058】次に、半導体基板200を第2の真空チャ
ンバー22内に搬入した後、第2の真空チャンバー22
内を数m〜数十mtorrの真空度に保つと共に半導体
基板200の温度を160℃以下に保った状態で、プラ
ズマ状態のアルゴンをn型不純物例えばAs(砒素)を
含む第2のターゲット35に5keV以下の自己バイア
スで数秒〜10分間程度衝突させる。このようにする
と、第2のターゲット35からスパッタリングされたn
型不純物例えばAsが、サイドウォール208をマスク
としてp型半導体領域201及び第1のゲート電極20
5Aに導入されて、図6(b)に示すように、p型半導
体領域201にn型のソース・ドレイン領域209が形
成されると共に、第1のゲート電極205Aが低抵抗化
されたn型ゲート電極205Bに変わり、これにより、
n型MOSトランジスタが形成される。その後、搬送手
段45により、半導体基板200を第2の真空チャンバ
ー22から第1の真空チャンバー21に移送した後、第
1の真空チャンバー21内を数m〜数十mtorrの真
空度に保つと共に半導体基板200の温度を160℃以
下に保った状態で、プラズマ状態のアルゴンをp型不純
物例えばB(ボロン)を含む第1のターゲット27に5
keV以下の自己バイアスで数秒〜10分間程度衝突さ
せる。このようにすると、第1のターゲット27からス
パッタリングされたp型不純物例えばBがサイドウォー
ル208をマスクとしてn型半導体領域202及び第2
のゲート電極207Aに導入されて、n型半導体領域2
02にp型のソース・ドレイン領域210が形成される
と共に、第2のゲート電極207Aが低抵抗化されたp
型ゲート電極207Bに変わり、これにより、p型MO
Sトランジスタが形成される。
Next, after the semiconductor substrate 200 is loaded into the second vacuum chamber 22, the second vacuum chamber 22 is loaded.
With the inside kept at a degree of vacuum of several m to several tens of mtorr and the temperature of the semiconductor substrate 200 kept at 160 ° C. or lower, plasma argon is applied to the second target 35 containing n-type impurities such as As (arsenic). Collide with a self-bias of 5 keV or less for about several seconds to 10 minutes. In this way, n sputtered from the second target 35
A type impurity such as As is used as the p-type semiconductor region 201 and the first gate electrode 20 by using the sidewall 208 as a mask.
5A, as shown in FIG. 6B, n-type source / drain regions 209 are formed in the p-type semiconductor region 201, and the resistance of the first gate electrode 205A is reduced. It changes to the gate electrode 205B,
An n-type MOS transistor is formed. Then, after the semiconductor substrate 200 is transferred from the second vacuum chamber 22 to the first vacuum chamber 21 by the transfer means 45, the inside of the first vacuum chamber 21 is maintained at a vacuum degree of several m to several tens mtorr and the semiconductor With the temperature of the substrate 200 kept at 160 ° C. or lower, argon in the plasma state is applied to the first target 27 containing p-type impurities such as B (boron).
Collide for several seconds to 10 minutes with a self-bias of keV or less. By doing so, the p-type impurity, for example, B, sputtered from the first target 27 is used as the n-type semiconductor region 202 and the second target region by using the sidewall 208 as a mask.
Of the n-type semiconductor region 2 by being introduced into the gate electrode 207A of
02, a p-type source / drain region 210 is formed, and the second gate electrode 207A has a low resistance p.
Type gate electrode 207B, which results in a p-type MO
An S transistor is formed.

【0059】次に、半導体基板200に対して、900
〜1050℃の温度下において1〜60秒程度の熱処理
を行なうことにより、n型及びp型のソース・ドレイン
領域209,210に導入された不純物イオンを活性化
させる。これにより、n型及びp型のソース・ドレイン
領域209,210は、表面不純物濃度が1×10
20(/cm3 )以上で且つ拡散層の深さが100nm以
下の高濃度不純物拡散層になる。その後、図示は省略し
ているが、半導体基板200の上に層間絶縁膜を介して
何層かの金属配線層を形成すると、CMOSトランジス
タを有する半導体装置が得られる。
Next, for the semiconductor substrate 200, 900
The impurity ions introduced into the n-type and p-type source / drain regions 209 and 210 are activated by performing heat treatment at a temperature of 1050 ° C. for about 1 to 60 seconds. As a result, the surface impurity concentration of the n-type and p-type source / drain regions 209 and 210 is 1 × 10.
A high-concentration impurity diffusion layer with a diffusion layer depth of 20 (/ cm 3 ) or more and a diffusion layer depth of 100 nm or less is obtained. After that, although not shown, by forming some metal wiring layers on the semiconductor substrate 200 via an interlayer insulating film, a semiconductor device having a CMOS transistor is obtained.

【0060】(第3の実施形態)図4は、本発明の第3
の実施形態に係る不純物導入装置の断面構造を示してお
り、図4に示すように、真空チャンバー50内には、例
えばシリコン基板51を保持する試料台52が設けられ
ており、該試料台52にはカップリングコンデンサ53
を介して800kHz〜100MHzの周波数を持つ高
周波電力を印加する高周波電源54が接続されており、
該高周波電源54の自己バイアスは例えば500Vであ
る。また、真空チャンバー50内には、導入される不純
物(例えばボロン)を含有する固体状のターゲット55
が配置されている。
(Third Embodiment) FIG. 4 shows a third embodiment of the present invention.
4 shows a cross-sectional structure of the impurity introducing device according to the embodiment of the present invention. As shown in FIG. 4, a sample table 52 for holding, for example, a silicon substrate 51 is provided in the vacuum chamber 50, and the sample table 52 is provided. Is a coupling capacitor 53
A high frequency power source 54 for applying high frequency power having a frequency of 800 kHz to 100 MHz is connected via
The self-bias of the high frequency power supply 54 is, for example, 500V. Further, in the vacuum chamber 50, a solid target 55 containing impurities (for example, boron) to be introduced.
Is arranged.

【0061】第3の実施形態の特徴として、真空チャン
バー50内には、アルゴン等のスパッタリングガスを導
入するための第1のガス導入手段56及び窒素等の不活
性ガスを導入するための第2のガス導入手段57が設け
られている。
As a feature of the third embodiment, a first gas introducing means 56 for introducing a sputtering gas such as argon and a second gas introducing means for introducing an inert gas such as nitrogen into the vacuum chamber 50. The gas introduction means 57 is provided.

【0062】尚、図示は省略しているが、第3の実施形
態に係る不純物導入装置に、ECR、ICP、ヘリコ
ン、マグネトロン、2周波、トライオード又はLEP等
のプラズマ発生波を供給するプラズマの発生手段を設け
ると、第1の実施形態と同様の理由により、高密度なプ
ラズマを発生させることができる。
Although not shown, generation of plasma for supplying plasma generation waves such as ECR, ICP, helicon, magnetron, dual frequency, triode or LEP to the impurity introduction device according to the third embodiment. By providing the means, high-density plasma can be generated for the same reason as in the first embodiment.

【0063】以下、前記第3の実施形態に係る不純物導
入装置を用いて行なう、シリコン基板51への不純物導
入方法について説明する。
Hereinafter, a method of introducing impurities into the silicon substrate 51, which is performed using the impurity introducing apparatus according to the third embodiment, will be described.

【0064】まず、真空チャンバー50内に、第1のガ
ス導入手段56からアルゴンガスを導入すると共に第2
のガス導入手段57から窒素ガスを導入すると、アルゴ
ンガス及び窒素ガスは、高周波電源54により印加され
る高周波電力によって電離されてプラズマ状態になる。
プラズマ状態のアルゴン原子及び窒素原子は、真空チャ
ンバー50内にプラズマポテンシャルによって加速され
てターゲット55に衝突し、ターゲット55から不純物
例えばボロンが弾き飛ばされる。ターゲット55から弾
き飛ばされた不純物とプラズマ状態の窒素原子は、プラ
ズマとシリコン基板51との間の自己バイアスによっ
て、シリコン基板51の表面部に導入される。
First, the argon gas is introduced into the vacuum chamber 50 from the first gas introducing means 56 and the second gas is introduced into the vacuum chamber 50.
When the nitrogen gas is introduced from the gas introduction means 57, the argon gas and the nitrogen gas are ionized by the high frequency power applied by the high frequency power source 54 to be in the plasma state.
The argon atoms and nitrogen atoms in the plasma state are accelerated in the vacuum chamber 50 by the plasma potential and collide with the target 55, and impurities such as boron are repelled from the target 55. The impurities and the nitrogen atoms in the plasma state, which are repelled from the target 55, are introduced into the surface portion of the silicon substrate 51 by the self-bias between the plasma and the silicon substrate 51.

【0065】この第3の実施形態に係る不純物導入方法
を、図6に基づき説明したような半導体装置の製造方法
におけるp型MOSトランジスタの形成工程に適用する
と、ターゲット55から弾き飛ばされたボロンがn型半
導体領域202及び第2のゲート電極207Aに導入さ
れ、p型のソース・ドレイン領域210及びp型ゲート
電極207Bが形成されると共に、窒素原子は第2の絶
縁膜206に導入される。このため、第2の絶縁膜20
6に導入された窒素原子は、後に行なわれる熱処理工程
においてp型ゲート電極207Bに導入されたボロンが
n型半導体領域202のチャネル領域にしみ出すことを
阻止するするので、p型MOSトランジスタの特性が向
上する。図7は、窒素原子を導入しない場合と導入した
場合とにおけるゲート電圧とドレイン電流との関係を示
しており、図7から分かるように、窒素原子を導入する
と、ドレイン電流が増大してトランジスタの特性が向上
する。
When the impurity introducing method according to the third embodiment is applied to the step of forming a p-type MOS transistor in the method of manufacturing a semiconductor device as described with reference to FIG. 6, the boron blown off from the target 55 is removed. The nitrogen atoms are introduced into the second insulating film 206 while being introduced into the n-type semiconductor region 202 and the second gate electrode 207A to form the p-type source / drain region 210 and the p-type gate electrode 207B. Therefore, the second insulating film 20
The nitrogen atoms introduced into 6 prevent boron introduced into the p-type gate electrode 207B from seeping out into the channel region of the n-type semiconductor region 202 in the heat treatment process performed later, and thus the characteristics of the p-type MOS transistor are reduced. Is improved. FIG. 7 shows the relationship between the gate voltage and the drain current when the nitrogen atom is not introduced and when it is introduced. As can be seen from FIG. 7, when the nitrogen atom is introduced, the drain current increases and the transistor The characteristics are improved.

【0066】尚、真空チャンバー50に、アルゴンガス
を導入する第1のガス導入手段56及び窒素ガスを導入
する第2のガス導入手段57を設ける代わりに、ターゲ
ット55として、半導体基板51に導入される不純物の
ほかに窒素を含むものを用いたり、又は、ボロンナイト
ライドを含むものを用いても、第3の実施形態と同様の
効果を得ることができる。
Instead of providing the first gas introducing means 56 for introducing the argon gas and the second gas introducing means 57 for introducing the nitrogen gas in the vacuum chamber 50, the target 55 is introduced into the semiconductor substrate 51. The effect similar to that of the third embodiment can be obtained by using a material containing nitrogen in addition to the impurities described above or a material containing boron nitride.

【0067】[0067]

【発明の効果】請求項1の発明に係る不純物導入装置に
よると、イオン注入法のように猛毒ガスを用いることな
く不純物の導入ができるため、不純物導入作業を安全に
行なうことができるので、高品質な配管やバルブ、猛毒
ガスのセンサー、猛毒ガスの処理設備等の高額の設備が
不要になり、装置の小型化を図ることができると共に装
置コストが低減する。
According to the impurity introducing apparatus of the first aspect of the present invention, since the impurities can be introduced without using a deadly poisonous gas as in the ion implantation method, the impurity introducing work can be carried out safely. This eliminates the need for expensive equipment such as high-quality pipes and valves, highly toxic gas sensors, and toxic gas processing equipment, which enables downsizing of the device and cost reduction of the device.

【0068】また、試料の表面部における浅い領域に高
濃度の不純物を導入することができ、接合深さが30n
m以下の極めて浅い接合を実現できるため、デザインル
ールの小さいMOSFETにおいて、ショートチャネル
効果を防止することができると共にデバイスの高速化を
図ることができ、また、バイポーラトランジスタにおい
て、ベース領域の拡散層の深さを浅くできるので、デバ
イスの高速化を図ることができる。
Further, a high concentration of impurities can be introduced into the shallow region on the surface of the sample, and the junction depth is 30 n.
Since an extremely shallow junction of m or less can be realized, the short channel effect can be prevented and the device can be speeded up in the MOSFET having a small design rule, and in the bipolar transistor, the diffusion layer of the base region can be formed. Since the depth can be reduced, the speed of the device can be increased.

【0069】さらに、試料を低温例えば23〜160℃
程度の温度で保持しても不純物を導入できるので、通常
のレジストを用いて不純物の導入処理を行なうことがで
きる。
Further, the sample is subjected to a low temperature, for example, 23 to 160 ° C.
Since the impurities can be introduced even if the temperature is maintained at about a certain temperature, the impurity introduction process can be performed using an ordinary resist.

【0070】請求項2の発明に係る不純物導入装置によ
ると、真空チャンバーの外部に設けられ、真空チャンバ
ー内に1GHz以上の周波数を持つプラズマ発生波を導
入するプラズマ発生手段を備えているため、真空チャン
バー内に高密度のプラズマを発生させることができるの
で、短時間で所定濃度の不純物を半導体基板の表面部に
導入することができる。このため、半導体基板の温度が
レジストパターンを焦がす程度の温度に上昇する事態を
回避できるので、半導体基板における所定の領域に不純
物を確実に導入することができる。
According to the impurity introducing apparatus of the second aspect of the present invention, since the plasma introducing means is provided outside the vacuum chamber and introduces the plasma generating wave having a frequency of 1 GHz or more into the vacuum chamber, the vacuum is generated. Since high-density plasma can be generated in the chamber, impurities having a predetermined concentration can be introduced into the surface portion of the semiconductor substrate in a short time. For this reason, it is possible to prevent the temperature of the semiconductor substrate from rising to a temperature at which the resist pattern is burnt, so that the impurities can be surely introduced into a predetermined region of the semiconductor substrate.

【0071】請求項3の発明に係る不純物導入装置によ
ると、真空チャンバー内に発生したプラズマの密度を上
げる磁界を発生させる磁界発生手段を備えているため、
真空チャンバー内に1GHz以上の周波数を持つプラズ
マ発生波を導入するプラズマ発生手段との共働作用によ
り、導入されたガスのイオン化効率が向上してプラズマ
密度が一層高くなるので、より一層短時間で所定濃度の
不純物を半導体基板の表面部に導入することができる。
According to the impurity introducing apparatus of the third aspect of the present invention, since it is provided with the magnetic field generating means for generating the magnetic field for increasing the density of the plasma generated in the vacuum chamber,
Since the ionization efficiency of the introduced gas is improved and the plasma density is further increased by the synergistic action with the plasma generation means for introducing the plasma generation wave having the frequency of 1 GHz or more into the vacuum chamber, the time is further shortened. Impurities having a predetermined concentration can be introduced into the surface portion of the semiconductor substrate.

【0072】請求項4の発明に係る不純物導入装置によ
ると、ターゲットは不純物としてボロン及び窒素を含ん
でいるため、ボロンが半導体基板のn型半導体領域及び
ゲート電極に導入されて、p型のソース・ドレイン領域
及びp型ゲート電極が形成されると共に、窒素原子がゲ
ート絶縁膜に導入され、ゲート絶縁膜に導入された窒素
原子は、後に行なわれる熱処理工程においてp型ゲート
電極に導入されたボロンがn型半導体領域のチャネル領
域にしみ出すことを阻止するので、p型MOSトランジ
スタの特性が向上する。
According to the impurity introduction device of the fourth aspect of the present invention, since the target contains boron and nitrogen as impurities, boron is introduced into the n-type semiconductor region and the gate electrode of the semiconductor substrate, and the p-type source is introduced. A nitrogen atom is introduced into the gate insulating film while the drain region and the p-type gate electrode are formed, and the nitrogen atom introduced into the gate insulating film is boron introduced into the p-type gate electrode in a heat treatment process performed later. Are prevented from seeping into the channel region of the n-type semiconductor region, so that the characteristics of the p-type MOS transistor are improved.

【0073】請求項5の発明に係る不純物導入装置によ
ると、ターゲットはボロンナイトライドを含んでいるた
め、ターゲットにプラズマ状のガスを衝突させると、タ
ーゲットからボロン原子及び窒素原子がスパッタリング
されるので、請求項3の発明と同様、ゲート絶縁膜に窒
素原子が導入されて、p型ゲート電極に導入されたボロ
ンがn型半導体領域のチャネル領域にしみ出すことを阻
止できる。
According to the impurity introducing apparatus of the fifth aspect of the present invention, since the target contains boron nitride, when a plasma-like gas is made to collide with the target, boron atoms and nitrogen atoms are sputtered from the target. As in the third aspect of the invention, it is possible to prevent nitrogen atoms introduced into the gate insulating film from exuding boron introduced into the p-type gate electrode into the channel region of the n-type semiconductor region.

【0074】請求項6の発明に係る不純物導入装置によ
ると、ガス導入手段により導入されるガスはアルゴンガ
ス及び窒素ガスを含んでいるため、請求項4の発明と同
様、ゲート絶縁膜に窒素原子が導入されて、p型ゲート
電極に導入されたボロンがn型半導体領域のチャネル領
域にしみ出すことを阻止できる。
According to the impurity introducing apparatus of the sixth aspect of the invention, since the gas introduced by the gas introducing means contains the argon gas and the nitrogen gas, the nitrogen atom is included in the gate insulating film as in the invention of the fourth aspect. Is introduced to prevent the boron introduced into the p-type gate electrode from seeping out to the channel region of the n-type semiconductor region.

【0075】請求項7の発明に係る不純物導入装置によ
ると、請求項1の発明と同様、不純物導入作業を安全に
行なうことができると共に、試料の表面部における浅い
領域に高濃度の不純物を導入することができ、また、通
常のレジストを用いて不純物の導入処理を行なうことが
できる。
According to the impurity introducing apparatus of the seventh aspect of the present invention, the impurity introducing operation can be performed safely and the high concentration impurity is introduced into the shallow region of the surface portion of the sample, like the first aspect of the invention. In addition, the impurity introduction process can be performed using a normal resist.

【0076】さらに、第1の真空チャンバーにおいて第
1の不純物が導入された試料を真空状態に保持したまま
第2の真空チャンバーに搬入し、第2の真空チャンバー
において第2の不純物を導入できるので、例えばCMO
Sトランジスタのように2種類の不純物を導入する必要
がある半導体装置を簡易に且つ特性を低下させることな
く製造することが可能になる。
Further, the sample into which the first impurity has been introduced in the first vacuum chamber can be carried into the second vacuum chamber while being kept in a vacuum state, and the second impurity can be introduced in the second vacuum chamber. , For example CMO
It becomes possible to easily manufacture a semiconductor device such as an S-transistor in which it is necessary to introduce two kinds of impurities without deteriorating the characteristics.

【0077】請求項8の発明に係る不純物導入方法によ
ると、請求項1の発明と同様、イオン注入法のように猛
毒ガスを用いることなく不純物の導入ができるため、不
純物導入作業を安全に行なうことができ、また、デザイ
ンルールの小さいMOSFETにおいてショートチャネ
ル効果を防止することができる且つデバイスの高速化を
図ることができると共に、バイポーラトランジスタの高
速化を図ることができ、さらに、試料を低温例えば23
〜160℃程度の温度で保持しても不純物を導入できる
ので、通常のレジストを用いて不純物の導入処理を行な
うことができる。
According to the impurity introducing method of the eighth aspect of the present invention, like the first aspect of the invention, the impurity can be introduced without using a highly poisonous gas as in the ion implantation method. Therefore, the impurity introducing work can be performed safely. In addition, it is possible to prevent a short channel effect in a MOSFET having a small design rule, to speed up the device, and to speed up the bipolar transistor. 23
Since the impurities can be introduced even if the temperature is maintained at about 160 ° C., the impurity introduction process can be performed using a normal resist.

【0078】請求項9の発明に係る不純物導入方法によ
ると、プラズマ発生工程は、真空チャンバー内に1GH
z以上の周波数を持つプラズマ発生波を導入して前記ガ
スよりなるプラズマを発生させる工程を含むため、請求
項2の発明と同様、真空チャンバー内に高密度のプラズ
マを発生させることができるので、短時間で所定の濃度
の不純物を半導体基板の表面部に導入することができ
る。
According to the impurity introducing method of the ninth aspect of the present invention, the plasma generating step is performed in the vacuum chamber at 1 GH.
Since the method includes the step of introducing a plasma generation wave having a frequency of z or more to generate plasma composed of the gas, high density plasma can be generated in the vacuum chamber as in the invention of claim 2. Impurities having a predetermined concentration can be introduced into the surface portion of the semiconductor substrate in a short time.

【0079】請求項10の発明に係る不純物導入方法に
よると、プラズマ発生工程は、真空チャンバー内に発生
したプラズマの密度を磁界によって上げる工程を含むた
め、請求項3の発明と同様、導入されたガスのイオン化
効率が向上してプラズマ密度が一層高くなるので、より
一層短時間で所定の濃度の不純物を半導体基板の表面部
に導入することができる。
According to the impurity introducing method of the tenth aspect of the invention, the plasma generating step includes the step of increasing the density of the plasma generated in the vacuum chamber by the magnetic field. Since the gas ionization efficiency is improved and the plasma density is further increased, it is possible to introduce impurities of a predetermined concentration into the surface portion of the semiconductor substrate in a shorter time.

【0080】請求項11の発明に係る不純物導入方法に
よると、ターゲットに含まれる不純物はボロン及び窒素
であるため、請求項4の発明と同様、ゲート絶縁膜に導
入された窒素原子が、後に行なわれる熱処理工程におい
てp型ゲート電極に導入されたボロンがn型半導体領域
のチャネル領域にしみ出すことを阻止するので、p型M
OSトランジスタの特性が向上する。
According to the impurity introducing method of the eleventh aspect of the present invention, since the impurities contained in the target are boron and nitrogen, the nitrogen atoms introduced into the gate insulating film are later removed as in the fourth aspect of the invention. The boron introduced into the p-type gate electrode in the heat treatment step is prevented from seeping out to the channel region of the n-type semiconductor region.
The characteristics of the OS transistor are improved.

【0081】請求項12の発明に係る不純物導入方法に
よると、ターゲットはボロンナイトライドを含むため、
請求項5の発明と同様、ゲート絶縁膜に窒素原子が導入
されて、p型ゲート電極に導入されたボロンがn型半導
体領域のチャネル領域にしみ出すことを阻止できる。
According to the impurity introducing method of the twelfth aspect of the invention, the target contains boron nitride,
As in the fifth aspect of the invention, it is possible to prevent nitrogen atoms introduced into the gate insulating film from exuding boron introduced into the p-type gate electrode into the channel region of the n-type semiconductor region.

【0082】請求項13の発明に係る不純物導入方法に
よると、ガス導入工程において導入されるガスはアルゴ
ンガス及び窒素ガスを含むため、請求項6の発明と同
様、ゲート絶縁膜に窒素原子が導入されて、p型ゲート
電極に導入されたボロンがn型半導体領域のチャネル領
域にしみ出すことを阻止できる。
According to the impurity introducing method of the thirteenth aspect, since the gas introduced in the gas introducing step contains the argon gas and the nitrogen gas, the nitrogen atom is introduced into the gate insulating film as in the sixth aspect. Thus, the boron introduced into the p-type gate electrode can be prevented from seeping out to the channel region of the n-type semiconductor region.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施形態に係る不純物導入装置
の断面図である。
FIG. 1 is a cross-sectional view of an impurity introduction device according to a first embodiment of the present invention.

【図2】前記第1の実施形態に係る不純物導入装置及び
従来のイオン注入装置を用いて不純物を導入した場合の
試料の深さ方向の不純物プロファイルを示す図である。
FIG. 2 is a diagram showing an impurity profile in a depth direction of a sample when impurities are introduced using the impurity introducing apparatus according to the first embodiment and a conventional ion implantation apparatus.

【図3】本発明の第2の実施形態に係る不純物導入装置
の平面図である。
FIG. 3 is a plan view of an impurity introduction device according to a second embodiment of the present invention.

【図4】本発明の第3の実施形態に係る不純物導入装置
の断面図である。
FIG. 4 is a sectional view of an impurity introducing device according to a third embodiment of the present invention.

【図5】(a)〜(d)は前記第1の実施形態に係る不
純物の導入装置を用いる半導体装置の製造方法の各工程
を示す断面図である。
5A to 5D are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device using the impurity introducing apparatus according to the first embodiment.

【図6】(a)〜(c)は前記第2の実施形態に係る不
純物の導入装置を用いる半導体装置の製造方法の各工程
を示す断面図である。
6A to 6C are cross-sectional views showing respective steps of a method for manufacturing a semiconductor device using the impurity introducing apparatus according to the second embodiment.

【図7】MOSFETにおけるゲート絶縁膜に窒素原子
を導入しない場合と導入した場合とにおけるゲート電圧
とドレイン電流との関係を示す図である。
FIG. 7 is a diagram showing a relationship between a gate voltage and a drain current when a nitrogen atom is not introduced into a gate insulating film of a MOSFET and when it is introduced.

【符号の説明】[Explanation of symbols]

10 真空チャンバー 11 シリコン基板 12 試料台 13 カップリングコンデンサ 14 高周波電源 15 ガス導入手段 16 ターゲット 17 永久磁石 18 ECR 21 第1の真空チャンバー 22 第2の真空チャンバー 23 搬送室 24 第1のシャッター 25 第2のシャッター 26 第3のシャッター 27 第1のターゲット 28 半導体基板 29 第1の試料台 30 第1のカップリングコンデンサ 31 第1の高周波電源 32 第1のマイクロ波発生装置 33 第1のガス供給装置 35 第2のターゲット 36 半導体基板 37 第2の試料台 38 第2のカップリングコンデンサ 39 第2の高周波電源 41 第2のマイクロ波発生装置 42 第2のガス供給装置 45 搬送装置 45a アーム 100 半導体基板 101 素子分離領域 102 高濃度拡散層 103 層間絶縁膜 104 コンタクトホール 105 電極 200 半導体基板 201 p型半導体領域 202 n型半導体領域 203 素子分離層 204 第1のゲート絶縁膜 205A 第1のゲート電極 205B n型ゲート電極 206 第2のゲート絶縁膜 207A 第2のゲート電極 207B p型ゲート電極 208 サイドウォール 209 n型のソース・ドレイン領域 210 p型のソース・ドレイン領域 10 Vacuum Chamber 11 Silicon Substrate 12 Sample Stage 13 Coupling Capacitor 14 High Frequency Power Supply 15 Gas Injecting Means 16 Target 17 Permanent Magnet 18 ECR 21 First Vacuum Chamber 22 Second Vacuum Chamber 23 Transfer Chamber 24 First Shutter 25 Second Shutter 26 third shutter 27 first target 28 semiconductor substrate 29 first sample stage 30 first coupling capacitor 31 first high-frequency power supply 32 first microwave generator 33 first gas supply device 35 Second target 36 Semiconductor substrate 37 Second sample stage 38 Second coupling capacitor 39 Second high frequency power supply 41 Second microwave generator 42 Second gas supply device 45 Transfer device 45a Arm 100 Semiconductor substrate 101 Element isolation region 102 High-concentration diffusion layer 103 Interlayer insulating film 104 Contact hole 105 Electrode 200 Semiconductor substrate 201 p-type semiconductor region 202 n-type semiconductor region 203 Element isolation layer 204 First gate insulating film 205A First gate electrode 205B N-type gate electrode 206th Second gate insulating film 207A Second gate electrode 207B P-type gate electrode 208 Side wall 209 n-type source / drain region 210 p-type source / drain region

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 一郎 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Ichiro Nakayama 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (13)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板等の試料に不純物を導入する
ための不純物導入装置であって、 内部が真空状態に保持される真空チャンバーと、 前記真空チャンバー内に設けられており前記試料を保持
する試料台と、 前記チャンバー内に設けられており前記不純物を含む固
体状のターゲットと、 前記チャンバー内にスパッタリング用のガスを導入する
ガス導入手段と、 前記チャンバー内に導入された前記ガスを励起して該ガ
スよりなるプラズマを発生させることにより、プラズマ
状態のガスを前記ターゲットに衝突させて該ターゲット
に含まれる不純物をスパッタリングさせるプラズマ発生
手段と、 前記プラズマ発生手段により発生したプラズマと前記試
料台との間に自己バイアスを形成することにより、前記
ターゲットからスパッタリングされた不純物を前記試料
台に保持された試料の表面部に導入する高周波電源とを
備えていることを特徴とする不純物導入装置。
1. An impurity introduction device for introducing impurities into a sample such as a semiconductor substrate, wherein a vacuum chamber whose inside is kept in a vacuum state, and an inside of the vacuum chamber which holds the sample A sample stage, a solid target provided in the chamber and containing the impurities, a gas introducing means for introducing a gas for sputtering into the chamber, and exciting the gas introduced into the chamber. Plasma generated by the gas and causing the gas in the plasma state to collide with the target to sputter impurities contained in the target, plasma generated by the plasma generating means, and the sample stage. Is sputtered from the target by forming a self-bias between And a high frequency power source for introducing impurities into the surface of the sample held on the sample stage.
【請求項2】 前記プラズマ発生手段は、前記真空チャ
ンバーの外部に設けられ、前記真空チャンバー内に1G
Hz以上の周波数を持つプラズマ発生波を導入する手段
であることを特徴とする請求項1に記載の不純物導入装
置。
2. The plasma generating means is provided outside the vacuum chamber, and 1 G is provided inside the vacuum chamber.
The impurity introduction device according to claim 1, which is a means for introducing a plasma-generated wave having a frequency of not less than Hz.
【請求項3】 前記真空チャンバー内に発生したプラズ
マの密度を上げる磁界を発生させる磁界発生手段をさら
に備えていることを特徴とする請求項2に記載の不純物
導入装置。
3. The impurity introduction device according to claim 2, further comprising magnetic field generation means for generating a magnetic field for increasing the density of the plasma generated in the vacuum chamber.
【請求項4】 前記ターゲットは、前記不純物としてボ
ロン及び窒素を含んでいることを特徴とする請求項1〜
3のいずれか1項に記載の不純物導入装置。
4. The target according to claim 1, wherein the target contains boron and nitrogen as the impurities.
4. The impurity introduction device according to any one of 3 above.
【請求項5】 前記ターゲットはボロンナイトライドを
含むことを特徴とする請求項1〜3のいずれか1項に記
載の不純物導入装置。
5. The impurity introducing apparatus according to claim 1, wherein the target contains boron nitride.
【請求項6】 前記ガス導入手段により導入される前記
ガスはアルゴンガス及び窒素ガスを含むことを特徴とす
る請求項1〜3のいずれか1項に記載の不純物導入装
置。
6. The impurity introduction device according to claim 1, wherein the gas introduced by the gas introduction unit contains an argon gas and a nitrogen gas.
【請求項7】 半導体基板等の試料に第1の不純物及び
第2の不純物を導入するための不純物導入装置であっ
て、 内部が真空状態に保持される第1の真空チャンバーと、 前記第1の真空チャンバー内に設けられており前記試料
を保持する第1の試料台と、 前記第1のチャンバー内に設けられており前記第1の不
純物を含む固体状の第1のターゲットと、 前記第1のチャンバー内にスパッタリング用のガスを導
入する第1のガス導入手段と、 前記第1のチャンバー内に導入された前記ガスを励起し
て該ガスよりなるプラズマを発生させることにより、プ
ラズマ状態のガスを前記第1のターゲットに衝突させて
該第1のターゲットに含まれる第1の不純物をスパッタ
リングさせる第1のプラズマ発生手段と、 前記第1のプラズマ発生手段により発生したプラズマと
前記第1の試料台との間に自己バイアスを形成すること
により、前記第1のターゲットからスパッタリングされ
た前記第1の不純物を前記第1の試料台に保持された試
料に導入する第1の高周波電源と、 内部が真空状態に保持される第2の真空チャンバーと、 前記第2の真空チャンバー内に設けられており前記試料
を保持する第2の試料台と、 前記第2のチャンバー内に設けられており前記第2の不
純物を含む固体状の第2のターゲットと、 前記第2のチャンバー内にスパッタリング用のガスを導
入する第2のガス導入手段と、 前記第2のチャンバー内に導入された前記ガスを励起し
て該ガスよりなるプラズマを発生させることにより、該
プラズマ状態のガスを前記第2のターゲットに衝突させ
て該第2のターゲットに含まれる第2の不純物をスパッ
タリングさせる第2のプラズマ発生手段と、 前記第2のプラズマ発生手段により発生したプラズマと
前記第2の試料台との間に自己バイアスを形成すること
により、前記第2のターゲットからスパッタリングされ
た第2の不純物を前記第2の試料台に保持された試料に
導入する第2の高周波電源と、 内部が真空状態に保持され、前記第1の真空チャンバー
及び第2の真空チャンバーのそれぞれとシャッターを介
して連通しており、前記試料を前記第1の試料台上から
前記第2の試料台上に搬送する搬送手段を有する搬送室
とを備えていることを特徴とする不純物導入装置。
7. An impurity introduction apparatus for introducing a first impurity and a second impurity into a sample such as a semiconductor substrate, the first vacuum chamber having an internal vacuum state, and the first vacuum chamber. A first sample table provided in the vacuum chamber for holding the sample; a solid first target provided in the first chamber and containing the first impurity; A first gas introduction means for introducing a sputtering gas into the first chamber; and a plasma formed of the gas by exciting the gas introduced into the first chamber to generate a plasma of the gas. A first plasma generating unit configured to cause a gas to collide with the first target to sputter a first impurity contained in the first target; and the first plasma generating unit. By introducing a self-bias between the generated plasma and the first sample stage, the first impurities sputtered from the first target are introduced into the sample held on the first sample stage. A first high-frequency power supply, a second vacuum chamber whose inside is held in a vacuum state, a second sample table which is provided in the second vacuum chamber and holds the sample, and the second A solid second target provided in the chamber of the second impurity and containing a second impurity; a second gas introduction unit for introducing a sputtering gas into the second chamber; Exciting the gas introduced into the chamber to generate plasma of the gas causes the gas in the plasma state to collide with the second target to cause the second target. By forming a self-bias between the second plasma generating means for sputtering the contained second impurities and the plasma generated by the second plasma generating means and the second sample stage, Second high frequency power source for introducing the second impurity sputtered from the target of the second sample into the sample held on the second sample stage, the inside of which is kept in a vacuum state, And a transfer chamber that is in communication with each of the vacuum chambers via a shutter and that has a transfer unit that transfers the sample from the first sample stage to the second sample stage. Impurity introduction device.
【請求項8】 半導体基板等の試料に不純物を導入する
不純物導入方法であって、 内部が真空状態に保持された真空チャンバー内に設けら
れた試料台に前記試料を保持させると共に、前記真空チ
ャンバー内に前記不純物を含む固体状のターゲットを保
持する保持工程と、 前記チャンバー内にスパッタリング用のガスを導入する
ガス導入工程と、 前記ガス導入工程において導入された前記ガスよりなる
プラズマを発生させることにより、プラズマ状態のガス
を前記ターゲットに衝突させて該ターゲットに含まれる
不純物をスパッタリングさせるプラズマ発生工程と、 前記試料台に高周波電力を印加して、前記プラズマ発生
工程において発生したプラズマと前記試料台との間に自
己バイアスを形成することにより、前記ターゲットから
スパッタリングされた不純物を前記試料台に保持された
試料に導入する不純物導入工程とを備えていることを特
徴とする不純物導入方法。
8. An impurity introduction method for introducing impurities into a sample such as a semiconductor substrate, wherein the sample is held on a sample table provided in a vacuum chamber whose inside is held in a vacuum state, and the vacuum chamber is used. A holding step of holding a solid target containing the impurities therein, a gas introducing step of introducing a sputtering gas into the chamber, and generating a plasma of the gas introduced in the gas introducing step. A plasma generating step in which a gas in a plasma state is made to collide with the target to sputter impurities contained in the target; and a high frequency power is applied to the sample stage to generate the plasma and the sample stage in the plasma generating step. Sputtering from the target by forming a self-bias between Impurity introduction method characterized in that comprises an impurity introduction step of introducing the ring impurities in samples held by the sample stage.
【請求項9】 前記プラズマ発生工程は、前記真空チャ
ンバー内に1GHz以上の周波数を持つプラズマ発生波
を導入して前記ガスよりなるプラズマを発生させる工程
を含むことを特徴とする請求項8に記載の不純物導入方
法。
9. The plasma generating step according to claim 8, further comprising the step of introducing a plasma generating wave having a frequency of 1 GHz or higher into the vacuum chamber to generate plasma of the gas. Method for introducing impurities.
【請求項10】 前記プラズマ発生工程は、前記真空チ
ャンバー内に発生したプラズマの密度を上げる工程を含
むことを特徴とする請求項9に記載の不純物導入方法。
10. The method of introducing impurities according to claim 9, wherein the plasma generating step includes a step of increasing the density of plasma generated in the vacuum chamber.
【請求項11】 前記ターゲットに含まれる不純物はボ
ロン及び窒素であることを特徴とする請求項8〜10の
いずれか1項に記載の不純物導入方法。
11. The impurity introducing method according to claim 8, wherein the impurities contained in the target are boron and nitrogen.
【請求項12】 前記ターゲットはボロンナイトライド
を含むことを特徴とする請求項8〜10のいずれか1項
に記載の不純物導入方法。
12. The impurity introducing method according to claim 8, wherein the target contains boron nitride.
【請求項13】 前記ガス導入工程において導入される
前記ガスはアルゴンガス及び窒素ガスを含むことを特徴
とする請求項8〜10のいずれか1項に記載の不純物導
入方法。
13. The method of introducing impurities according to claim 8, wherein the gas introduced in the gas introducing step includes an argon gas and a nitrogen gas.
JP17119196A 1995-08-10 1996-07-01 Impurity introduction device and impurity introduction method Expired - Fee Related JP3340318B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17119196A JP3340318B2 (en) 1995-08-10 1996-07-01 Impurity introduction device and impurity introduction method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-204253 1995-08-10
JP20425395 1995-08-10
JP17119196A JP3340318B2 (en) 1995-08-10 1996-07-01 Impurity introduction device and impurity introduction method

Publications (2)

Publication Number Publication Date
JPH09115852A true JPH09115852A (en) 1997-05-02
JP3340318B2 JP3340318B2 (en) 2002-11-05

Family

ID=26493990

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17119196A Expired - Fee Related JP3340318B2 (en) 1995-08-10 1996-07-01 Impurity introduction device and impurity introduction method

Country Status (1)

Country Link
JP (1) JP3340318B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066486A (en) * 2006-09-06 2008-03-21 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device
US7348264B2 (en) 2004-12-13 2008-03-25 Matsushita Electric Industrial Co., Ltd. Plasma doping method
US7358511B2 (en) 2005-05-12 2008-04-15 Matsushita Electric Industrial Co., Ltd. Plasma doping method and plasma doping apparatus
CN102468143A (en) * 2010-11-09 2012-05-23 松下电器产业株式会社 Plasma doping method and apparatus thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7348264B2 (en) 2004-12-13 2008-03-25 Matsushita Electric Industrial Co., Ltd. Plasma doping method
US7407874B2 (en) 2004-12-13 2008-08-05 Matsushita Electric Industrial Co., Ltd. Plasma doping method
US7358511B2 (en) 2005-05-12 2008-04-15 Matsushita Electric Industrial Co., Ltd. Plasma doping method and plasma doping apparatus
JP2008066486A (en) * 2006-09-06 2008-03-21 Hitachi Kokusai Electric Inc Method for manufacturing semiconductor device
CN102468143A (en) * 2010-11-09 2012-05-23 松下电器产业株式会社 Plasma doping method and apparatus thereof
JP2012104578A (en) * 2010-11-09 2012-05-31 Panasonic Corp Plasma doping method and apparatus

Also Published As

Publication number Publication date
JP3340318B2 (en) 2002-11-05

Similar Documents

Publication Publication Date Title
US5661043A (en) Forming a buried insulator layer using plasma source ion implantation
US5672541A (en) Ultra-shallow junction semiconductor device fabrication
US5965915A (en) Laser processing method, method for forming a flash memory, insulated gate semiconductor device and method for forming the same
US6138606A (en) Ion implanters for implanting shallow regions with ion dopant compounds containing elements of high solid solubility
US6831021B2 (en) Plasma method and apparatus for processing a substrate
US5354698A (en) Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
US5397718A (en) Method of manufacturing thin film transistor
US6217951B1 (en) Impurity introduction method and apparatus thereof and method of manufacturing semiconductor device
US9553174B2 (en) Conversion process utilized for manufacturing advanced 3D features for semiconductor device applications
US8129261B2 (en) Conformal doping in P3I chamber
JP3340318B2 (en) Impurity introduction device and impurity introduction method
JP2007287451A (en) Device for doping ion, method for doping ion, manufacturing method of semiconductor device, and manufacturing method of thin-film transistor
Min et al. Buried oxide formation by plasma immersion ion implantation
KR100699290B1 (en) Production method and production device for semiconductor device
US5851906A (en) Impurity doping method
KR20080033561A (en) Method of doping a substrate
US20010037939A1 (en) Impurity introducing apparatus and method
US20030166328A1 (en) Method of manufacturing semiconductor devices by sputter-doping
JP2001332509A (en) Ion implantation apparatus and thin film semiconductor device
US6867104B2 (en) Method to form a structure to decrease area capacitance within a buried insulator device
JPH11302842A (en) Sputtering method and sputtering apparatus
JP4964736B2 (en) Plasma processing equipment
JPH09115850A (en) Method and device for implanting ion
JP2006237640A (en) Manufacturing method for semiconductor
JP2842386B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020730

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees