JPH09107369A - Ａｔｍ層装置 - Google Patents
Ａｔｍ層装置Info
- Publication number
- JPH09107369A JPH09107369A JP18569996A JP18569996A JPH09107369A JP H09107369 A JPH09107369 A JP H09107369A JP 18569996 A JP18569996 A JP 18569996A JP 18569996 A JP18569996 A JP 18569996A JP H09107369 A JPH09107369 A JP H09107369A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- cells
- switch
- layer device
- physical layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/50—Overload detection or protection within a single switching element
- H04L49/501—Overload detection
- H04L49/503—Policing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5625—Operations, administration and maintenance [OAM]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5636—Monitoring or policing, e.g. compliance with allocated rate, corrective actions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＡＴＭ物理層装置とＡＴＭスイッチとの間の
インターフェイスを行うのに必要とされる機能のすべて
を行う単一のＡＴＭ層装置を提供すること。 【解決手段】 物理層装置とＡＴＭスイッチとの間のイ
ンターフェイスを行うためのＡＴＭ層装置は、スイッチ
に入ってくる予定のセルに対してスイッチルーティング
情報をプリペンディングおよびポストペンディングし、
且つスイッチを去ったセルからそのような情報を除去す
るための手段を備える。
インターフェイスを行うのに必要とされる機能のすべて
を行う単一のＡＴＭ層装置を提供すること。 【解決手段】 物理層装置とＡＴＭスイッチとの間のイ
ンターフェイスを行うためのＡＴＭ層装置は、スイッチ
に入ってくる予定のセルに対してスイッチルーティング
情報をプリペンディングおよびポストペンディングし、
且つスイッチを去ったセルからそのような情報を除去す
るための手段を備える。
Description
【０００１】
【発明の属する技術分野】本発明は、多重物理層装置か
ら非同期転送モードセル（ＡＴＭ）を受信して、これら
セルがＡＴＭスイッチコアによって受け取られる前に、
セル識別、翻訳、ポリシング（policing) 、モニタリン
グおよび管理機能の如き多数のＡＴＭ層機能を行う装置
に関するものである。この装置は、また、スイッチコア
によって出力されるセルを受け取って、それらを多重物
理層装置へと送信することもする。
ら非同期転送モードセル（ＡＴＭ）を受信して、これら
セルがＡＴＭスイッチコアによって受け取られる前に、
セル識別、翻訳、ポリシング（policing) 、モニタリン
グおよび管理機能の如き多数のＡＴＭ層機能を行う装置
に関するものである。この装置は、また、スイッチコア
によって出力されるセルを受け取って、それらを多重物
理層装置へと送信することもする。
【０００２】
【従来の技術】非同期転送モード（ＡＴＭ）は、ユーザ
−ネットワークインターフェイス（ＵＮＩ）にて音声、
データおよびビデオ信号を含む全領域に亘るユーザトラ
ヒックを搬送し、ワークステーション、スーパーコンピ
ュータ、ルーターまたはブリッジの如き高速度装置の間
でのマルチメディアネットワーキングを容易とするため
に、International Telecommunication Union （ＩＴ
Ｕ）の前の標準委員会である、American National Stan
dard for Telecommunications （ＡＮＳＩ）およびInte
rnational Telephone and Telegraph Consultative Com
mittee（ＣＣＩＴＴ）によって作られた標準によって定
められた電気通信コンセプトである。ユーザネットワー
クインターフェイスは、電話通信ラインとＬＡＮの如き
ＡＴＭシステムとの間で移行する場合において、ＳＯＮ
ＥＴ、ＤＳ−３の如き１つのプロトコルからＡＴＭの如
き別のプロトコルへと変換を行う。この場合において、
ユーザネットワークインターフェイスにて使用される電
話通信プロトコルおよびＡＴＭシステムは、物理層と称
され、ＵＮＩは、物理層装置と称される。物理層は、ネ
ットワーク間またはネットワーク内の通信の最も低いレ
ベルである。物理層は、また、次のより高い層であるＡ
ＴＭ層とも通信する。したがって、セントラルオフィス
およびネットワークからなるシステムを考える場合に
は、物理層は、セントラルオフィスからネットワークへ
と、または、その逆に情報を伝達する送信ラインまたは
物理媒体を含む。また別の形においては、ネットワーク
内の物理層は、所定のステーションへ、または、所定の
ステーションから情報を搬送し、このステーションでは
ＡＴＭ層である、次のより高い層とのインターフェイス
を行う物理媒体でありうる。この時、情報は、ＡＴＭ層
へ行ったり来たり、適応層装置へ行ったり来たりし、そ
れから、エンドユーザへ行ったり来たりする。
−ネットワークインターフェイス（ＵＮＩ）にて音声、
データおよびビデオ信号を含む全領域に亘るユーザトラ
ヒックを搬送し、ワークステーション、スーパーコンピ
ュータ、ルーターまたはブリッジの如き高速度装置の間
でのマルチメディアネットワーキングを容易とするため
に、International Telecommunication Union （ＩＴ
Ｕ）の前の標準委員会である、American National Stan
dard for Telecommunications （ＡＮＳＩ）およびInte
rnational Telephone and Telegraph Consultative Com
mittee（ＣＣＩＴＴ）によって作られた標準によって定
められた電気通信コンセプトである。ユーザネットワー
クインターフェイスは、電話通信ラインとＬＡＮの如き
ＡＴＭシステムとの間で移行する場合において、ＳＯＮ
ＥＴ、ＤＳ−３の如き１つのプロトコルからＡＴＭの如
き別のプロトコルへと変換を行う。この場合において、
ユーザネットワークインターフェイスにて使用される電
話通信プロトコルおよびＡＴＭシステムは、物理層と称
され、ＵＮＩは、物理層装置と称される。物理層は、ネ
ットワーク間またはネットワーク内の通信の最も低いレ
ベルである。物理層は、また、次のより高い層であるＡ
ＴＭ層とも通信する。したがって、セントラルオフィス
およびネットワークからなるシステムを考える場合に
は、物理層は、セントラルオフィスからネットワークへ
と、または、その逆に情報を伝達する送信ラインまたは
物理媒体を含む。また別の形においては、ネットワーク
内の物理層は、所定のステーションへ、または、所定の
ステーションから情報を搬送し、このステーションでは
ＡＴＭ層である、次のより高い層とのインターフェイス
を行う物理媒体でありうる。この時、情報は、ＡＴＭ層
へ行ったり来たり、適応層装置へ行ったり来たりし、そ
れから、エンドユーザへ行ったり来たりする。
【０００３】エンドユーザの間で、または、１つのＡＴ
Ｍネットワーク内のエンドユーザと別のＡＴＭネットワ
ーク内のエンドユーザとの間で、または、１つのネット
ワーク内のエンドユーザから公衆網を通して別のネット
ワーク内のエンドユーザへと、ＡＴＭセルを送るように
するために、ＡＴＭスイッチが必要とされる。ＡＴＭス
イッチの各側には、セル識別、翻訳、ポリシング、モニ
タリングおよび管理の如き種々な機能を行うＡＴＭ層装
置がある。
Ｍネットワーク内のエンドユーザと別のＡＴＭネットワ
ーク内のエンドユーザとの間で、または、１つのネット
ワーク内のエンドユーザから公衆網を通して別のネット
ワーク内のエンドユーザへと、ＡＴＭセルを送るように
するために、ＡＴＭスイッチが必要とされる。ＡＴＭス
イッチの各側には、セル識別、翻訳、ポリシング、モニ
タリングおよび管理の如き種々な機能を行うＡＴＭ層装
置がある。
【０００４】略称ＵＴＯＰＩＡによって知られる仕様に
したがって動作するセルバスは、簡単であるために、物
理的装置に関して広く使用されている。ＵＴＯＰＩＡ仕
様は、８ビット幅バイトの５３バイト、または、セル当
り２７ワードを有する１６ビット幅ワードを与えてい
る。
したがって動作するセルバスは、簡単であるために、物
理的装置に関して広く使用されている。ＵＴＯＰＩＡ仕
様は、８ビット幅バイトの５３バイト、または、セル当
り２７ワードを有する１６ビット幅ワードを与えてい
る。
【０００５】したがって、本発明の目的は、ＡＴＭ物理
層装置とＡＴＭスイッチとの間のインターフェイスを行
うのに必要とされる機能のすべてを行う単一のＡＴＭ層
装置を提供することである。本発明のもう一つ別の目的
は、物理層装置とＡＴＭスイッチコアとの間の接続に標
準のＵＴＯＰＩＡセルバスインターフェイスを利用する
ことである。
層装置とＡＴＭスイッチとの間のインターフェイスを行
うのに必要とされる機能のすべてを行う単一のＡＴＭ層
装置を提供することである。本発明のもう一つ別の目的
は、物理層装置とＡＴＭスイッチコアとの間の接続に標
準のＵＴＯＰＩＡセルバスインターフェイスを利用する
ことである。
【０００６】
【発明の概要】本発明によれば、物理層装置とＡＴＭス
イッチとの間のインターフェイスを行うためのＡＴＭ層
装置であって、該スイッチに入ってくる予定のセルに対
してスイッチルーティング情報をプリペンディング（pr
epending) およびポストペンディング（postpending)
し、且つ該スイッチを去ったセルからそのような情報を
除去するための手段を備えることを特徴とするＡＴＭ層
装置が提供される。
イッチとの間のインターフェイスを行うためのＡＴＭ層
装置であって、該スイッチに入ってくる予定のセルに対
してスイッチルーティング情報をプリペンディング（pr
epending) およびポストペンディング（postpending)
し、且つ該スイッチを去ったセルからそのような情報を
除去するための手段を備えることを特徴とするＡＴＭ層
装置が提供される。
【０００７】本装置は、セルを識別する手段と、セルヘ
ッダを翻訳する手段と、仮想チャンネル仕様をポリシン
グする手段と、セルを計数する手段と、性能をモニタリ
ングする手段と、スイッチのふさがり時に低い優先順位
のセルを廃棄する手段とを含むのが好ましい。
ッダを翻訳する手段と、仮想チャンネル仕様をポリシン
グする手段と、セルを計数する手段と、性能をモニタリ
ングする手段と、スイッチのふさがり時に低い優先順位
のセルを廃棄する手段とを含むのが好ましい。
【０００８】本装置は、プリペンディングおよびポスト
ペンディング手段、セル識別手段、セルヘッダ翻訳手
段、仮想チャンネル仕様翻訳手段、セル計数手段、モニ
タリング手段および低優先順位セル廃棄手段を選択的に
アクティベートしたりデアクティベートしたりする手段
を含むと有効である。
ペンディング手段、セル識別手段、セルヘッダ翻訳手
段、仮想チャンネル仕様翻訳手段、セル計数手段、モニ
タリング手段および低優先順位セル廃棄手段を選択的に
アクティベートしたりデアクティベートしたりする手段
を含むと有効である。
【０００９】本装置は、補助セルインターフェイスから
のオペレーションおよび管理セルをルーティングし且つ
補助セルインターフェイスによるこのようなセルの受信
を行わせる手段を有しうる。
のオペレーションおよび管理セルをルーティングし且つ
補助セルインターフェイスによるこのようなセルの受信
を行わせる手段を有しうる。
【００１０】本装置は、さらに、複数の物理層装置に各
々結合する入力セルインターフェイスおよび出力セルイ
ンターフェイスを有しうる。
々結合する入力セルインターフェイスおよび出力セルイ
ンターフェイスを有しうる。
【００１１】セルのプリペンディングおよびポストペン
ディングされた情報における物理層装置識別情報をＶＰ
Ｉ／ＶＣＩ値と結合させることにより、セル識別が行わ
れうる。
ディングされた情報における物理層装置識別情報をＶＰ
Ｉ／ＶＣＩ値と結合させることにより、セル識別が行わ
れうる。
【００１２】
【発明の実施の形態】次に、添付図面に基づいて、本発
明の実施例について、本発明をより詳細に説明する。
明の実施例について、本発明をより詳細に説明する。
【００１３】図１を参照するに、ＡＴＭ層装置１０は、
多数の物理層装置１４に接続するＵＴＯＰＩＡバス２２
に結合された入力と、エンハンスされたＵＴＯＰＩＡバ
ス２３によってＡＴＭスイッチ１２に結合された出力と
を有する。ＡＴＭスイッチ１２の他の側は、エンハンス
されたＵＴＯＰＩＡバス２５にてＡＴＭ層装置２８へと
出力する。物理層装置１４は、光ファイバラインであり
うる送信リンク１６および１８に結合する。ＵＴＯＰＩ
Ａセルバス３０は、ＡＴＭスイッチ１２の一方の側の１
つのＡＴＭ層装置２８から、そのＡＴＭスイッチ１２を
通さずに、直接的に、他方の側のＡＴＭ層装置２８へと
オペレーションおよび管理仕様を送るオペレーションお
よび管理セルバイパスとして使用される。
多数の物理層装置１４に接続するＵＴＯＰＩＡバス２２
に結合された入力と、エンハンスされたＵＴＯＰＩＡバ
ス２３によってＡＴＭスイッチ１２に結合された出力と
を有する。ＡＴＭスイッチ１２の他の側は、エンハンス
されたＵＴＯＰＩＡバス２５にてＡＴＭ層装置２８へと
出力する。物理層装置１４は、光ファイバラインであり
うる送信リンク１６および１８に結合する。ＵＴＯＰＩ
Ａセルバス３０は、ＡＴＭスイッチ１２の一方の側の１
つのＡＴＭ層装置２８から、そのＡＴＭスイッチ１２を
通さずに、直接的に、他方の側のＡＴＭ層装置２８へと
オペレーションおよび管理仕様を送るオペレーションお
よび管理セルバイパスとして使用される。
【００１４】動作において、別のネットワークまたはセ
ントラルオフィス交換機からリンク１６に受信されたデ
ジタル信号は、物理層装置１４によって受け取られ、こ
の物理層装置１４は、その入来信号を正しいプロトコル
のＡＴＭセルへと変換し、ＵＴＯＰＩＡバス２２に出力
する。バス２２の信号は、対応するＡＴＭ層装置１０へ
と向けられる。ＡＴＭ層装置１０は、セル識別、セルヘ
ッダ翻訳、セルへのスイッチルーティング情報の付加、
仮想チャンネルポリシング、ビリングおよびモニタリン
グのためのセル計数、スイッチふさがり時の低優先順位
セルの廃棄、性能モニタリングおよびオペレーションお
よび管理処理の如き必要とされるＡＴＭ層機能のすべて
を行う。ＡＴＭ層装置１０によって処理されたセルは、
ＡＴＭ層装置１０によって各セルに加えられる情報を取
り扱うことのできるエンハンスされたＵＴＯＰＩＡバス
２３に出され、それから、ＡＴＭスイッチ１２へと向け
られる。スイッチ１２は、ＡＴＭエンドユーザ装置（図
示していない）または公衆ＡＴＭネットワーク装置（図
示していない）に接続しうる。ＡＴＭスイッチ１２の出
力は、エンハンスされたＵＴＯＰＩＡバス２５に出さ
れ、別のＡＴＭ層装置２８を通して送られる。ＡＴＭ層
装置２８は、セル識別によって指示されるように、また
は各セルのためにＡＴＭスイッチ１２によって指定され
たように、バス３２にて、セルをルーティングする。
ントラルオフィス交換機からリンク１６に受信されたデ
ジタル信号は、物理層装置１４によって受け取られ、こ
の物理層装置１４は、その入来信号を正しいプロトコル
のＡＴＭセルへと変換し、ＵＴＯＰＩＡバス２２に出力
する。バス２２の信号は、対応するＡＴＭ層装置１０へ
と向けられる。ＡＴＭ層装置１０は、セル識別、セルヘ
ッダ翻訳、セルへのスイッチルーティング情報の付加、
仮想チャンネルポリシング、ビリングおよびモニタリン
グのためのセル計数、スイッチふさがり時の低優先順位
セルの廃棄、性能モニタリングおよびオペレーションお
よび管理処理の如き必要とされるＡＴＭ層機能のすべて
を行う。ＡＴＭ層装置１０によって処理されたセルは、
ＡＴＭ層装置１０によって各セルに加えられる情報を取
り扱うことのできるエンハンスされたＵＴＯＰＩＡバス
２３に出され、それから、ＡＴＭスイッチ１２へと向け
られる。スイッチ１２は、ＡＴＭエンドユーザ装置（図
示していない）または公衆ＡＴＭネットワーク装置（図
示していない）に接続しうる。ＡＴＭスイッチ１２の出
力は、エンハンスされたＵＴＯＰＩＡバス２５に出さ
れ、別のＡＴＭ層装置２８を通して送られる。ＡＴＭ層
装置２８は、セル識別によって指示されるように、また
は各セルのためにＡＴＭスイッチ１２によって指定され
たように、バス３２にて、セルをルーティングする。
【００１５】オペレーティングおよび管理（ＯＡＭ）セ
ルは、ＵＴＯＰＩＡバス３０にて、ＡＴＭスイッチ１２
をバイパスして、ＡＴＭスイッチ１２の他方の側のＡＴ
Ｍ層装置２８へ送られる。ＡＴＭ層装置２８の出力は、
ＵＴＯＰＩＡバス３２にて、そのセルに含まれたルーテ
ィング情報によって指示されたような物理層装置１４の
うちの１つへと向けられる。
ルは、ＵＴＯＰＩＡバス３０にて、ＡＴＭスイッチ１２
をバイパスして、ＡＴＭスイッチ１２の他方の側のＡＴ
Ｍ層装置２８へ送られる。ＡＴＭ層装置２８の出力は、
ＵＴＯＰＩＡバス３２にて、そのセルに含まれたルーテ
ィング情報によって指示されたような物理層装置１４の
うちの１つへと向けられる。
【００１６】図２を参照するに、物理層装置１４によっ
て送信されたり受信されたりするＡＴＭセルのためのセ
ル構造が示されている。このセルは、８ビット幅である
が、１６ビット幅のこともある。また、このセルは、５
３オクテットまたはバイトを有しており、それらバイト
のうちバイト１から５は、ヘッダ情報を含んでいる。こ
のフィールドにおける最も低いビット番号は、ビット８
で始まる逓降順で送られるオクテット内のビットでの最
も低い順位値を表している。オクテット自身は、オクテ
ット１で始まる逓昇順で送られる。すべてのフィールド
について、送られる最初のビットは、最上位ビット（Ｍ
ＳＢ）である。ヘッダに含まれた情報は、仮想パス識別
子（ＶＰＩ）と、ジェネリックフローコントロール（Ｇ
ＦＣ）と、仮想チャンネル識別子（ＶＣＩ）と、ペイロ
ードタイプ（ＰＴ）と、セルロス優先順位（ＣＬＰ）
と、ヘッダエラーコントロール（ＨＥＣ）とを含む。Ｖ
ＰＩ／ＶＣＩフィールドは、ルーティングフィールドで
あり、ＶＰＩについて８または１２ビット、ＶＣＩにつ
いて１６ビットの２４または２８ビットを含んでいる。
て送信されたり受信されたりするＡＴＭセルのためのセ
ル構造が示されている。このセルは、８ビット幅である
が、１６ビット幅のこともある。また、このセルは、５
３オクテットまたはバイトを有しており、それらバイト
のうちバイト１から５は、ヘッダ情報を含んでいる。こ
のフィールドにおける最も低いビット番号は、ビット８
で始まる逓降順で送られるオクテット内のビットでの最
も低い順位値を表している。オクテット自身は、オクテ
ット１で始まる逓昇順で送られる。すべてのフィールド
について、送られる最初のビットは、最上位ビット（Ｍ
ＳＢ）である。ヘッダに含まれた情報は、仮想パス識別
子（ＶＰＩ）と、ジェネリックフローコントロール（Ｇ
ＦＣ）と、仮想チャンネル識別子（ＶＣＩ）と、ペイロ
ードタイプ（ＰＴ）と、セルロス優先順位（ＣＬＰ）
と、ヘッダエラーコントロール（ＨＥＣ）とを含む。Ｖ
ＰＩ／ＶＣＩフィールドは、ルーティングフィールドで
あり、ＶＰＩについて８または１２ビット、ＶＣＩにつ
いて１６ビットの２４または２８ビットを含んでいる。
【００１７】図３を参照するに、標準のＵＴＯＰＩＡコ
ントロール信号のすべておよびデータバスを含むエンハ
ンスされたＵＴＯＰＩＡバスは、プリペンド（prepend)
バイト４０およびポストペンド（postpend) バイト４２
を付加する能力を有している。図３は、８ビット幅デー
タ構造にて、それぞれ、これらのプリペンドバイト４０
およびポストペンドバイト４２を示している。ここに
は、全部で５３のセルバイトと、次の規則にしたがって
決定される組み合わせて全部で１０個までのプリペンド
バイト４０および／またはポストペンドバイト４２とが
ある。 Ｘ＞又は＝０、 Ｙ又は＝０、 Ｘ＋Ｙ＜又は＝１０
ントロール信号のすべておよびデータバスを含むエンハ
ンスされたＵＴＯＰＩＡバスは、プリペンド（prepend)
バイト４０およびポストペンド（postpend) バイト４２
を付加する能力を有している。図３は、８ビット幅デー
タ構造にて、それぞれ、これらのプリペンドバイト４０
およびポストペンドバイト４２を示している。ここに
は、全部で５３のセルバイトと、次の規則にしたがって
決定される組み合わせて全部で１０個までのプリペンド
バイト４０および／またはポストペンドバイト４２とが
ある。 Ｘ＞又は＝０、 Ｙ又は＝０、 Ｘ＋Ｙ＜又は＝１０
【００１８】図４を参照するに、対応する１６ビット幅
データ構造が、セルのための２７のワード５０と、次の
規則にしたがって決定される組み合わせて全部で５個ま
でのポストペンド５１およびプリペンド５１とを有する
ものとして示されている。 Ｘ＞又は＝０、 Ｙ又は＝０、 Ｘ＋Ｙ＜又は＝５
データ構造が、セルのための２７のワード５０と、次の
規則にしたがって決定される組み合わせて全部で５個ま
でのポストペンド５１およびプリペンド５１とを有する
ものとして示されている。 Ｘ＞又は＝０、 Ｙ又は＝０、 Ｘ＋Ｙ＜又は＝５
【００１９】拡張されたセル構造を可能とするために
は、受信および送信セル始端インディケータが、その拡
張されたセルの最下位のバイトまたはワードに対して
「高」とならねばならない。受信セルアベイラブルおよ
び送信セルイネーブル信号は、全拡張セルを転送するの
に必要とされる付加サイクル数の間維持されねばならな
い。別な仕方としては、全セル転送期間の間「高」のま
まである新しい信号を使用することができる。
は、受信および送信セル始端インディケータが、その拡
張されたセルの最下位のバイトまたはワードに対して
「高」とならねばならない。受信セルアベイラブルおよ
び送信セルイネーブル信号は、全拡張セルを転送するの
に必要とされる付加サイクル数の間維持されねばならな
い。別な仕方としては、全セル転送期間の間「高」のま
まである新しい信号を使用することができる。
【００２０】ＡＴＭセルは、それらのヘッダにおける仮
想パス識別子／仮想チャンネル識別子（ＶＰＩ／ＶＣ
Ｉ）を使用して識別される。セルが多重物理層装置１４
から入口ＡＴＭ層装置１０に入るときには、ＶＰＩ／Ｖ
ＣＩ値は、異なる物理層装置１４の間で独特のものでは
ない。したがって、セル識別がなされるときに、そのセ
ルがどの物理層装置１４から来たものであるのかを指示
するソース情報が、そのＶＰＩ／ＶＣＩ値に含ませられ
る。このソース情報は、任意の所定時においてどのＡＴ
Ｍ層装置１４がセルをそれへと転送しているかを制御す
るＡＴＭ層装置１０または２８の部分から来るものであ
る。
想パス識別子／仮想チャンネル識別子（ＶＰＩ／ＶＣ
Ｉ）を使用して識別される。セルが多重物理層装置１４
から入口ＡＴＭ層装置１０に入るときには、ＶＰＩ／Ｖ
ＣＩ値は、異なる物理層装置１４の間で独特のものでは
ない。したがって、セル識別がなされるときに、そのセ
ルがどの物理層装置１４から来たものであるのかを指示
するソース情報が、そのＶＰＩ／ＶＣＩ値に含ませられ
る。このソース情報は、任意の所定時においてどのＡＴ
Ｍ層装置１４がセルをそれへと転送しているかを制御す
るＡＴＭ層装置１０または２８の部分から来るものであ
る。
【００２１】プリペンドおよびポストペンドを有するセ
ルがスイッチコア１２から入口ＡＴＭ層装置２８に入る
ときに、これらのセルを識別するには、それらのプリペ
ンドおよびポストペンド情報を考慮する必要がある。ス
イッチ構造によって独特なセル識別情報がその情報に組
み込まれる。
ルがスイッチコア１２から入口ＡＴＭ層装置２８に入る
ときに、これらのセルを識別するには、それらのプリペ
ンドおよびポストペンド情報を考慮する必要がある。ス
イッチ構造によって独特なセル識別情報がその情報に組
み込まれる。
【００２２】ＡＴＭ層装置１０のより詳細な構造を図５
に示している。この図５において、入来セルは、入力セ
ルインターフェイス５０によって受け取られる。この入
力セルインターフェイス５０は、物理層装置１４とスイ
ッチコア１２との間の入口に使用されるときには、３２
個までの物理層装置１４に接続でき、または、スイッチ
１２の入口側に使用されるときには、スイッチコア１２
に接続できる。入力セルインターフェイス５０に到達し
たセルは、プリペンディングまたはポストペンディング
されたルーティング情報を含みうる。受信されたセル
は、４セルディープ入力ＦＩＦＯバッファ５２に記憶さ
れる。入力ＦＩＦＯバッファ５２は、内部タイミングと
非同期外部装置との分離を行い、かつ、すべての指定さ
れていないアイドルセルをフィルタリングする。指定さ
れていないセルは、オールゼロＶＰＩ／ＶＣＩ値および
ＣＬＰ＝１によって識別され、アイドルセルカウントイ
ンクレメントでフィルタリングされる。
に示している。この図５において、入来セルは、入力セ
ルインターフェイス５０によって受け取られる。この入
力セルインターフェイス５０は、物理層装置１４とスイ
ッチコア１２との間の入口に使用されるときには、３２
個までの物理層装置１４に接続でき、または、スイッチ
１２の入口側に使用されるときには、スイッチコア１２
に接続できる。入力セルインターフェイス５０に到達し
たセルは、プリペンディングまたはポストペンディング
されたルーティング情報を含みうる。受信されたセル
は、４セルディープ入力ＦＩＦＯバッファ５２に記憶さ
れる。入力ＦＩＦＯバッファ５２は、内部タイミングと
非同期外部装置との分離を行い、かつ、すべての指定さ
れていないアイドルセルをフィルタリングする。指定さ
れていないセルは、オールゼロＶＰＩ／ＶＣＩ値および
ＣＬＰ＝１によって識別され、アイドルセルカウントイ
ンクレメントでフィルタリングされる。
【００２３】バッファ５２を通過した後、セルは、内部
バス５１に出される。そこで、それらセルは、セルプロ
セッサ６２にかけられる。セルプロセッサ６２は、外部
ラムアドレスルックアップ７０、マイクロプロセッサラ
ムアービトレーション７４、マイクロプロセッサインタ
ーフェイス６０、マイクロプロセッサセルバッファ６４
および補助セルＦＩＦＯバッファ７２の如きＡＴＭ層装
置１０の他の部分と関連して、セル処理の種々な部分を
制御する。補助セルＦＩＦＯバッファ７２に結合された
補助セルインターフェイス７５は、入口から出口ＡＴＭ
層装置１０への逆方向通知ＯＡＭセルの如きドロップさ
れた、または新しく作成されたセルを、外部装置へ、ま
たは、外部装置から通すためのバイト幅ＵＴＯＰＩＡバ
スポートを与える。補助セルインターフェイス７５は、
入力ポートまたは出力ポートとして構成されうる。マイ
クロプロセッサインターフェイス６０は、外部マイクロ
プロセッサによる装置構成、制御およびモニタリングの
ために設けられている。通常モードレジスタ、テストモ
ードレジスタおよび外部ＳＲＡＭ（図示していない）
は、これらのポートを通してアクセスされうる。マイク
ロプロセッサセルバッファ６４は、入力セルバッファ６
４で受信されたセルがそのセルの内容に基づいてルーテ
ィングされていく４セルバッファである。外部ラムアド
レスルックアップ７０およびマイクロプロセッサラムア
ービトレーション７４は、セルプロセッサ６２が外部ラ
ムメモリを使用できるようにする。
バス５１に出される。そこで、それらセルは、セルプロ
セッサ６２にかけられる。セルプロセッサ６２は、外部
ラムアドレスルックアップ７０、マイクロプロセッサラ
ムアービトレーション７４、マイクロプロセッサインタ
ーフェイス６０、マイクロプロセッサセルバッファ６４
および補助セルＦＩＦＯバッファ７２の如きＡＴＭ層装
置１０の他の部分と関連して、セル処理の種々な部分を
制御する。補助セルＦＩＦＯバッファ７２に結合された
補助セルインターフェイス７５は、入口から出口ＡＴＭ
層装置１０への逆方向通知ＯＡＭセルの如きドロップさ
れた、または新しく作成されたセルを、外部装置へ、ま
たは、外部装置から通すためのバイト幅ＵＴＯＰＩＡバ
スポートを与える。補助セルインターフェイス７５は、
入力ポートまたは出力ポートとして構成されうる。マイ
クロプロセッサインターフェイス６０は、外部マイクロ
プロセッサによる装置構成、制御およびモニタリングの
ために設けられている。通常モードレジスタ、テストモ
ードレジスタおよび外部ＳＲＡＭ（図示していない）
は、これらのポートを通してアクセスされうる。マイク
ロプロセッサセルバッファ６４は、入力セルバッファ６
４で受信されたセルがそのセルの内容に基づいてルーテ
ィングされていく４セルバッファである。外部ラムアド
レスルックアップ７０およびマイクロプロセッサラムア
ービトレーション７４は、セルプロセッサ６２が外部ラ
ムメモリを使用できるようにする。
【００２４】バッファ５２による処理の後、残りのセル
について、図６に示したようなサーチキーを作成するの
に、ＡＴＭヘッダおよび付加ビットのサブセットが使用
される。サーチキーは、２つのサーチキー、すなわち、
主サーチキーと、副サーチキーとに分けられる。主サー
チキーは、物理層装置の識別およびフィールドＡで構成
され、一方、副サーチキーは、３つのフィールドからな
る。最初のフィールドは、セレクタビットであり、次の
フィールドは、フィールドＢであり、最後のフィールド
は、セルヘッダから取り出されるＶＰＩ／ＶＣＩであ
る。これらサーチキーが組み立てられるとき、主サーチ
キーは、最初に、外部直接ルックアップテーブルにアド
レスして、サーチツリーのルートノードのアドレスをル
ックアップするのに使用される。このルートノードか
ら、副サーチキーは、外部ＳＲＡＭ８０に保持されたセ
ルの仮想チャンネル（ＶＣ）テーブルアドレスを見つけ
出すのにサーチアルゴリズムによって使用される。ＶＣ
テーブルは、セル識別、ルーティングおよび性能モニタ
リングのためのエントリーを含むテーブルである。も
し、そのサーチプロセスにより、首尾よく関係するセル
を識別できない場合には、すなわち、副サーチキーの内
容に整合する正当なＶＣテーブルアドレスが戻されない
場合には、そのセルは、無効なものとして廃棄される。
別の仕方としては、そのセルは、マイクロプロセッサセ
ルインターフェイス６０へとルーティングされる。この
ＶＰＩ／ＶＣＩサーチにより、ＶＣテーブルエントリー
を指示するＳＡ値が得られる。マイクロプロセッサ６２
は、そのＳＡ値によって識別されるテーブルエントリー
を検索する。そのＶＣテーブルエントリーを図７に示し
ている。
について、図６に示したようなサーチキーを作成するの
に、ＡＴＭヘッダおよび付加ビットのサブセットが使用
される。サーチキーは、２つのサーチキー、すなわち、
主サーチキーと、副サーチキーとに分けられる。主サー
チキーは、物理層装置の識別およびフィールドＡで構成
され、一方、副サーチキーは、３つのフィールドからな
る。最初のフィールドは、セレクタビットであり、次の
フィールドは、フィールドＢであり、最後のフィールド
は、セルヘッダから取り出されるＶＰＩ／ＶＣＩであ
る。これらサーチキーが組み立てられるとき、主サーチ
キーは、最初に、外部直接ルックアップテーブルにアド
レスして、サーチツリーのルートノードのアドレスをル
ックアップするのに使用される。このルートノードか
ら、副サーチキーは、外部ＳＲＡＭ８０に保持されたセ
ルの仮想チャンネル（ＶＣ）テーブルアドレスを見つけ
出すのにサーチアルゴリズムによって使用される。ＶＣ
テーブルは、セル識別、ルーティングおよび性能モニタ
リングのためのエントリーを含むテーブルである。も
し、そのサーチプロセスにより、首尾よく関係するセル
を識別できない場合には、すなわち、副サーチキーの内
容に整合する正当なＶＣテーブルアドレスが戻されない
場合には、そのセルは、無効なものとして廃棄される。
別の仕方としては、そのセルは、マイクロプロセッサセ
ルインターフェイス６０へとルーティングされる。この
ＶＰＩ／ＶＣＩサーチにより、ＶＣテーブルエントリー
を指示するＳＡ値が得られる。マイクロプロセッサ６２
は、そのＳＡ値によって識別されるテーブルエントリー
を検索する。そのＶＣテーブルエントリーを図７に示し
ている。
【００２５】入来セルに付加されたオクテットは、それ
らがＶＣ識別に使用された後は、除去される。ＶＣ識別
がなされたとき、そのＶＣテーブルに含まれた新しいオ
クテットが、各セルに付加されうる。その新しいオクテ
ットは、ＳＡ＝００１１、１００１および１０１０によ
って識別される位置に含まれる。もし、１６ビットバス
フォーマットが出力セルインターフェイス６２にて構成
される場合には、ＳＡ＝００１１ワードにおける８ビッ
トプリ／ポストペンドが、ヘッダエラー訂正（ＨＥＣ）
オクテット位置に続くユーザ定義オクテットに置かれ
る。もし、８ビットバスフォーマットが出力セルインタ
ーフェイス６２にて構成される場合には、ＳＡ＝００１
１における８ビットプリ／ポストペンドは、最初に付加
されたオクテットである。その他の付加されたオクテッ
トのすべては、ＳＡ＝１００１の最上位オクテットで開
始されＳＡ＝１０１０の最下位オクテットで終わるよう
に、エンハンスされたＵＴＯＰＩＡデータバス構造にて
シーケンシングされている。
らがＶＣ識別に使用された後は、除去される。ＶＣ識別
がなされたとき、そのＶＣテーブルに含まれた新しいオ
クテットが、各セルに付加されうる。その新しいオクテ
ットは、ＳＡ＝００１１、１００１および１０１０によ
って識別される位置に含まれる。もし、１６ビットバス
フォーマットが出力セルインターフェイス６２にて構成
される場合には、ＳＡ＝００１１ワードにおける８ビッ
トプリ／ポストペンドが、ヘッダエラー訂正（ＨＥＣ）
オクテット位置に続くユーザ定義オクテットに置かれ
る。もし、８ビットバスフォーマットが出力セルインタ
ーフェイス６２にて構成される場合には、ＳＡ＝００１
１における８ビットプリ／ポストペンドは、最初に付加
されたオクテットである。その他の付加されたオクテッ
トのすべては、ＳＡ＝１００１の最上位オクテットで開
始されＳＡ＝１０１０の最下位オクテットで終わるよう
に、エンハンスされたＵＴＯＰＩＡデータバス構造にて
シーケンシングされている。
【００２６】各セルのヘッダ内容は、置き換えられるこ
ともでき、または、部分的に変更されることもできる。
ＳＡ＝１０００によってアクセスされる位置は、新しい
ヘッダを含む。ヘッダのＶＰＩ部分、またはＶＣＩ部
分、またはそれらの両者を、ＶＣ識別が行われたとき
に、ＶＣテーブルから回復された新しい値で置き換えら
れる。ＰＴＩフィールドは、翻訳プロセスによって変更
されない。ヘッダ翻訳は、補助セルインターフェイスを
通過したセルに対してはディスエーブルされうる。これ
により、図１に示したように、入口ＡＴＭ層装置１０か
ら出口ＡＴＭ層装置２８へとセルを通過させる融通性が
与えられる。
ともでき、または、部分的に変更されることもできる。
ＳＡ＝１０００によってアクセスされる位置は、新しい
ヘッダを含む。ヘッダのＶＰＩ部分、またはＶＣＩ部
分、またはそれらの両者を、ＶＣ識別が行われたとき
に、ＶＣテーブルから回復された新しい値で置き換えら
れる。ＰＴＩフィールドは、翻訳プロセスによって変更
されない。ヘッダ翻訳は、補助セルインターフェイスを
通過したセルに対してはディスエーブルされうる。これ
により、図１に示したように、入口ＡＴＭ層装置１０か
ら出口ＡＴＭ層装置２８へとセルを通過させる融通性が
与えられる。
【００２７】各非オペレーティングおよび管理セルは、
その物理層装置ＩＤフィールド（ＰＨＹ ＩＤ）にした
がってルーティングされる。それから、ＡＴＭ層装置１
０は、各物理層装置１４へ書込みイネーブル信号を発す
る。もし、所定の物理層装置１４がＡＴＭ層装置１０へ
セルを通したい場合には、そのＰＨＹ ＩＤフィールド
は、そのセルをＡＴＭ層装置１４へ転送するのに使用さ
れる書込みイネーブル信号のインデックスと整合しなけ
ればならない。
その物理層装置ＩＤフィールド（ＰＨＹ ＩＤ）にした
がってルーティングされる。それから、ＡＴＭ層装置１
０は、各物理層装置１４へ書込みイネーブル信号を発す
る。もし、所定の物理層装置１４がＡＴＭ層装置１０へ
セルを通したい場合には、そのＰＨＹ ＩＤフィールド
は、そのセルをＡＴＭ層装置１４へ転送するのに使用さ
れる書込みイネーブル信号のインデックスと整合しなけ
ればならない。
【００２８】各オペレーションおよび管理（ＯＡＭ）セ
ルの行き先は、ＯＡＭセルのタイプおよびＡＴＭ層装置
１４がその特定のＯＡＭフローのためのエンドポイント
であるかに依存している。もし、ＡＴＭ層装置１０がエ
ンドポイントである場合には、そのデフォールト構造
は、マイクロプロセッサバッファ６４へルーティングさ
れるアクティベート／デアクティベートおよびループバ
ックセルを除いて、すべてのＯＡＭセルを終端させ処理
する。アクティベート／デアクティベートセルは、性能
モニタリングまたは連続性チェックプロセスを開始した
り終了させたりするのに必要とされるハンドシェーキン
グを実施するために管理エンティティによって使用され
る。ループバックセルは、指定されたエンドポイント
で、接続性を検証するためにセルの発信源へと戻され
る。
ルの行き先は、ＯＡＭセルのタイプおよびＡＴＭ層装置
１４がその特定のＯＡＭフローのためのエンドポイント
であるかに依存している。もし、ＡＴＭ層装置１０がエ
ンドポイントである場合には、そのデフォールト構造
は、マイクロプロセッサバッファ６４へルーティングさ
れるアクティベート／デアクティベートおよびループバ
ックセルを除いて、すべてのＯＡＭセルを終端させ処理
する。アクティベート／デアクティベートセルは、性能
モニタリングまたは連続性チェックプロセスを開始した
り終了させたりするのに必要とされるハンドシェーキン
グを実施するために管理エンティティによって使用され
る。ループバックセルは、指定されたエンドポイント
で、接続性を検証するためにセルの発信源へと戻され
る。
【００２９】セルレートポリシングは、ユーザセル、Ｏ
ＡＭセル、高優先順位セルまたは低優先順位セルの任意
の組合せを管理する仮想スケジューリングアルゴリズム
にしたがって行われる。仮想スケジューリングアルゴリ
ズムは、理論的到着時間（ＴＡＴ）を更新する。理論的
到着時間は、そのソースがアクチブであるときに等間隔
のセルと仮定して、セルの公称到着時間である。もし、
セルの実際の到着時間がＴＡＴに対して早過ぎない場合
には、特に、もし、実際の到着時間がＴＡＴ−Ｌの後で
ある場合には、そのセルは、準拠したものであり、さも
なければ、そのセルは、準拠したものではない。
ＡＭセル、高優先順位セルまたは低優先順位セルの任意
の組合せを管理する仮想スケジューリングアルゴリズム
にしたがって行われる。仮想スケジューリングアルゴリ
ズムは、理論的到着時間（ＴＡＴ）を更新する。理論的
到着時間は、そのソースがアクチブであるときに等間隔
のセルと仮定して、セルの公称到着時間である。もし、
セルの実際の到着時間がＴＡＴに対して早過ぎない場合
には、特に、もし、実際の到着時間がＴＡＴ−Ｌの後で
ある場合には、そのセルは、準拠したものであり、さも
なければ、そのセルは、準拠したものではない。
【００３０】ＡＴＭ層装置１０は、ＶＣによるベースで
且つ集合セルストリームに亘ってセル計数を維持する。
記憶されるパラメータは、低優先順位セルの数、高優先
順位セルの数、トラヒック契約に反した（準拠していな
い）ＣＬＰ＝１セルの数、およびトラヒック契約に反し
ているＣＬＰ＝０セルの数である。ポリシング機能によ
って廃棄されるセルの数および高優先順位から低優先順
位へとされたセルの数は、前述した計数およびその他の
情報から導き出される。低優先順位および高優先順位セ
ルの計数は、ポリシング前のセルの状態を表している。
違反計数は、ポリシングの後でセル計数を導き出すのに
使用されうる。
且つ集合セルストリームに亘ってセル計数を維持する。
記憶されるパラメータは、低優先順位セルの数、高優先
順位セルの数、トラヒック契約に反した（準拠していな
い）ＣＬＰ＝１セルの数、およびトラヒック契約に反し
ているＣＬＰ＝０セルの数である。ポリシング機能によ
って廃棄されるセルの数および高優先順位から低優先順
位へとされたセルの数は、前述した計数およびその他の
情報から導き出される。低優先順位および高優先順位セ
ルの計数は、ポリシング前のセルの状態を表している。
違反計数は、ポリシングの後でセル計数を導き出すのに
使用されうる。
【００３１】性能モニタリングは、失われたセルの数、
誤挿入セルの数、ＢＩＰ−１６エラー（ＢＩＰ−１６エ
ラー検出コードは、偶数パリティを使用したビットイン
ターリーブパリティ計算である）の数、および誤りのひ
どいセルブロックの数の如き順方向モニタリングおよび
逆方向通知パラメータをＶＣ当りに基づいて記憶するこ
とにより行われる。
誤挿入セルの数、ＢＩＰ−１６エラー（ＢＩＰ−１６エ
ラー検出コードは、偶数パリティを使用したビットイン
ターリーブパリティ計算である）の数、および誤りのひ
どいセルブロックの数の如き順方向モニタリングおよび
逆方向通知パラメータをＶＣ当りに基づいて記憶するこ
とにより行われる。
【００３２】ＡＴＭ層装置１０は、Ｆ４（ＶＰＣ）およ
びＦ５（ＶＣＣ）ＯＡＭフローを終端し監視する。ＯＡ
Ｍセルを受けるとき、ＣＲＣ−１０がチェックされる。
もし、そのチェックサムが正しくない場合には、そのＯ
ＡＭセルは、廃棄され、グローバル誤りＯＡＭセル計数
がインクレメントされる。さもなければ、そのＯＡＭセ
ルタイプフィールドの内容にしたがってさらに処理が行
われる。アクティベート／デアクティベートおよびルー
プバックセルが、外部処理のためマイクロプロセッサセ
ルバッファ６４へ通される。もし、エンドポイントとし
て接続が用意されていない場合には、正しいＣＲＣ−１
０を有した入来ＯＡＭセルのすべては、出力セルインタ
ーフェイスへ通される（ポリシングを受ける）。フロー
エンドポイントで、すべてのＯＡＭセルは終端させられ
る。
びＦ５（ＶＣＣ）ＯＡＭフローを終端し監視する。ＯＡ
Ｍセルを受けるとき、ＣＲＣ−１０がチェックされる。
もし、そのチェックサムが正しくない場合には、そのＯ
ＡＭセルは、廃棄され、グローバル誤りＯＡＭセル計数
がインクレメントされる。さもなければ、そのＯＡＭセ
ルタイプフィールドの内容にしたがってさらに処理が行
われる。アクティベート／デアクティベートおよびルー
プバックセルが、外部処理のためマイクロプロセッサセ
ルバッファ６４へ通される。もし、エンドポイントとし
て接続が用意されていない場合には、正しいＣＲＣ−１
０を有した入来ＯＡＭセルのすべては、出力セルインタ
ーフェイスへ通される（ポリシングを受ける）。フロー
エンドポイントで、すべてのＯＡＭセルは終端させられ
る。
【００３３】入口アプリケーションに使用されるとき、
ＡＴＭ層装置１０は、多重物理層装置１４からセルを受
け取り、それらを処理して、単一ＡＴＭスイッチ１２へ
と通す。したがって、入口モードでは、ＡＴＭ層装置１
０は、その入力側で多重物理層装置マスターとして動作
し、セルの利用性に基づいて物理層装置の間の選択を行
う。
ＡＴＭ層装置１０は、多重物理層装置１４からセルを受
け取り、それらを処理して、単一ＡＴＭスイッチ１２へ
と通す。したがって、入口モードでは、ＡＴＭ層装置１
０は、その入力側で多重物理層装置マスターとして動作
し、セルの利用性に基づいて物理層装置の間の選択を行
う。
【００３４】入口ＡＴＭ層装置１０の出力側では、この
ＡＴＭ層装置は、単一物理層装置スレーブとして動作す
る。その出力側は、それが転送することのできるセルを
有しているかをスイッチコアに通知し、スイッチ１２が
その転送を許可するのを待つ。ＡＴＭ層装置１０の全出
力バッファスペースは、スイッチ１２へのセルの転送を
バッファリングするのに使用される。もし、このバッフ
ァがスイッチ１２の閉塞の結果としてフルになる場合に
は、ＡＴＭ層装置１０は、それがどのように構成されて
いるかにしたがって、そのバッファにおける最も古いセ
ルを廃棄するか、その入力物理層装置１４のすべてにバ
ックプレッシャーをかけるか、することができる。
ＡＴＭ層装置は、単一物理層装置スレーブとして動作す
る。その出力側は、それが転送することのできるセルを
有しているかをスイッチコアに通知し、スイッチ１２が
その転送を許可するのを待つ。ＡＴＭ層装置１０の全出
力バッファスペースは、スイッチ１２へのセルの転送を
バッファリングするのに使用される。もし、このバッフ
ァがスイッチ１２の閉塞の結果としてフルになる場合に
は、ＡＴＭ層装置１０は、それがどのように構成されて
いるかにしたがって、そのバッファにおける最も古いセ
ルを廃棄するか、その入力物理層装置１４のすべてにバ
ックプレッシャーをかけるか、することができる。
【００３５】入口モードにて動作するＡＴＭ層装置によ
って与えられる別の特徴は、論理的多重キャスティング
である。論理的多重キャスティングによれば、ＡＴＭ層
装置１０は、適当なセルを各回ごとに異なるセルヘッダ
を付けて何回もコピーして、それらの各々をスイッチ１
２へと転送する。このようなことを行うときには、セル
が失われるようなことが起きた場合に結果として入力物
理層装置１４がバックアップされうるというような可能
性を考慮している。
って与えられる別の特徴は、論理的多重キャスティング
である。論理的多重キャスティングによれば、ＡＴＭ層
装置１０は、適当なセルを各回ごとに異なるセルヘッダ
を付けて何回もコピーして、それらの各々をスイッチ１
２へと転送する。このようなことを行うときには、セル
が失われるようなことが起きた場合に結果として入力物
理層装置１４がバックアップされうるというような可能
性を考慮している。
【００３６】透過出口モードにて使用されるときには、
ＡＴＭ層装置２８は、物理層装置１４の各々に向けられ
たＡＴＭスイッチ１２から来るセルのための独立のイン
ラインプロセッサの如く動作し、この場合において、装
置２８は、各物理層装置１４に対して別々のＡＴＭ層装
置があるかのように動作する。ＡＴＭ層装置２８は、そ
のスイッチに対して、各物理層装置１４の前に取り付け
られた別のエンティティの如く振る舞う。その出力側で
は、ＡＴＭ層装置２８は、多重物理層装置マスターとし
て動作し、送信バッファースペース利用性の指示に基づ
いて物理層装置１４の間の選択を行う。
ＡＴＭ層装置２８は、物理層装置１４の各々に向けられ
たＡＴＭスイッチ１２から来るセルのための独立のイン
ラインプロセッサの如く動作し、この場合において、装
置２８は、各物理層装置１４に対して別々のＡＴＭ層装
置があるかのように動作する。ＡＴＭ層装置２８は、そ
のスイッチに対して、各物理層装置１４の前に取り付け
られた別のエンティティの如く振る舞う。その出力側で
は、ＡＴＭ層装置２８は、多重物理層装置マスターとし
て動作し、送信バッファースペース利用性の指示に基づ
いて物理層装置１４の間の選択を行う。
【００３７】ＡＴＭ層装置２８の入力側は、多重物理層
装置スレーブの如く動作する。装置２８は、その内部バ
ッファースペースを、それが代表している物理層装置１
４の各々の間に分割し、各物理層装置について利用しう
るスペースがさらにあるかについて判断する。このよう
な判断がなされるとき、それは、スイッチ１２に対し
て、各物理層装置１４が利用しうるバッファースペース
を有しているか否かの指示として、各物理層装置１４に
ついて別々に反映させられる。それから、スイッチ１２
は、各物理層装置１４へのセル転送を許可する。結局、
ＡＴＭ層装置２８のバッファースペースが物理層装置１
４の間に分割され、その取り分を満たした物理層装置１
４にバックプレッシャーが生ずる。
装置スレーブの如く動作する。装置２８は、その内部バ
ッファースペースを、それが代表している物理層装置１
４の各々の間に分割し、各物理層装置について利用しう
るスペースがさらにあるかについて判断する。このよう
な判断がなされるとき、それは、スイッチ１２に対し
て、各物理層装置１４が利用しうるバッファースペース
を有しているか否かの指示として、各物理層装置１４に
ついて別々に反映させられる。それから、スイッチ１２
は、各物理層装置１４へのセル転送を許可する。結局、
ＡＴＭ層装置２８のバッファースペースが物理層装置１
４の間に分割され、その取り分を満たした物理層装置１
４にバックプレッシャーが生ずる。
【００３８】出口ルーティングモードでは、ＡＴＭ層装
置は、ＡＴＭスイッチの拡張の如く動作し、それに取り
付けられた多重物理層装置へのセルの最終的ルーティン
グを行う。セルの仮想チャンネル（ＶＣ）が識別される
とき、対応するＶＣテーブルエントリーは、そのセルが
ルーティングされるべき物理層装置１４を含む。
置は、ＡＴＭスイッチの拡張の如く動作し、それに取り
付けられた多重物理層装置へのセルの最終的ルーティン
グを行う。セルの仮想チャンネル（ＶＣ）が識別される
とき、対応するＶＣテーブルエントリーは、そのセルが
ルーティングされるべき物理層装置１４を含む。
【００３９】ルーティングモードにおいて、ＡＴＭ層装
置２８の入力側は、単一物理層装置スレーブとして動作
する。すなわち、１つのＡＴＭ層装置２８が物理層装置
１４に対するＡＴＭスイッチ出力のすべてを受け入れる
とき、その出力側は、多重物理層装置マスターとして動
作し、それらの指示されたバッファースペース利用性に
基づいて物理層装置１４の間の選択を行う。
置２８の入力側は、単一物理層装置スレーブとして動作
する。すなわち、１つのＡＴＭ層装置２８が物理層装置
１４に対するＡＴＭスイッチ出力のすべてを受け入れる
とき、その出力側は、多重物理層装置マスターとして動
作し、それらの指示されたバッファースペース利用性に
基づいて物理層装置１４の間の選択を行う。
【００４０】例示の実施例について本発明を説明してき
たのであるが、これら説明は、本発明をこれらの実施例
に限定しようとするものではない。このような説明によ
れば、当業者であれば、本発明の例示の実施例の種々な
変形態様、並びに、その他の実施例を考えることができ
よう。したがって、本特許請求の範囲の記載は、本発明
の真の範囲内に入るこのような変形態様または実施例の
すべてをカバーしようとしているものである。
たのであるが、これら説明は、本発明をこれらの実施例
に限定しようとするものではない。このような説明によ
れば、当業者であれば、本発明の例示の実施例の種々な
変形態様、並びに、その他の実施例を考えることができ
よう。したがって、本特許請求の範囲の記載は、本発明
の真の範囲内に入るこのような変形態様または実施例の
すべてをカバーしようとしているものである。
【図１】ＡＴＭ層装置と物理層装置およびスイッチコア
との相互接続を示す概略図である。
との相互接続を示す概略図である。
【図２】物理層装置からのＡＴＭセルのための５オクテ
ットヘッダおよび４８オクテット情報フィールドのセル
構造を示す概略図である。
ットヘッダおよび４８オクテット情報フィールドのセル
構造を示す概略図である。
【図３】プリペンドおよびポストペンドを有するＵＴＯ
ＰＩＡ８ビット幅データ構造を示す概略図である。
ＰＩＡ８ビット幅データ構造を示す概略図である。
【図４】プリペンドおよびポストペンドを有するＵＴＯ
ＰＩＡ１６ビット幅データ構造を示す概略図である。
ＰＩＡ１６ビット幅データ構造を示す概略図である。
【図５】ＡＴＭ層装置の詳細を示す概略図である。
【図６】ルーティングワードを形成するためのサーチキ
ーおよびそれらの連結を示す概略図である。
ーおよびそれらの連結を示す概略図である。
【図７】仮想チャンネルエントリーのテーブルを示す図
である。
である。
１０ ＡＴＭ層装置 １２ ＡＴＭスイッチ １４ 物理層装置 １６ 送信リンク １８ 送信リンク ２２ ＵＴＯＰＩＡバス ２３ エンハンスされたＵＴＯＰＩＡバス ２５ エンハンスされたＵＴＯＰＩＡバス ２８ ＡＴＭ層装置 ３０ ＵＴＯＰＩＡセルバス ３２ バス
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン アール ブラッドショー カナダ ブリティッシュ コロンビア ヴ ィ５シー５ゼット２ バーナビー ハリフ ァックス ストリート 418−4373 (72)発明者 ケニス エム バックランド アメリカ合衆国 カリフォルニア州 94928 ローナート パーク マーセイダ ス ウェイ 7466 (72)発明者 リッカード ジー ドーボロ カナダ ブリティッシュ コロンビア ヴ ィ５ビー２エヌ５ バーナビー ハリファ ックス ストリート 603−5050 (72)発明者 ディヴィッド ダブリュー ウォン カナダ ブリティッシュ コロンビア ヴ ィ６エイチ １ビー４ ヴァンクーヴァー ウェスト セヴンス アベニュー 1132
Claims (14)
- 【請求項１】 物理層装置とＡＴＭスイッチとの間のイ
ンターフェイスを行うためのＡＴＭ層装置において、前
記スイッチに入ってくる予定のセルに対してスイッチル
ーティング情報をプリペンディングおよびポストペンデ
ィングし、且つ前記スイッチを去ったセルからそのよう
な情報を除去するための手段を備えることを特徴とする
ＡＴＭ層装置。 - 【請求項２】 セルを識別する手段と、セルヘッダを翻
訳する手段と、仮想チャンネル仕様をポリシングする手
段と、セルを計数する手段と、性能をモニタリングする
手段と、スイッチのふさがり中に低優先順位セルを廃棄
する手段と含む請求項１記載の装置。 - 【請求項３】 前記プリペンディングおよびポストペン
ディングする手段、前記セルを識別する手段、前記セル
ヘッダを翻訳する手段、前記仮想チャンネル仕様をポリ
シングする手段、前記セルを計数する手段、前記性能を
モニタリングする手段および前記低優先順位セルを廃棄
する手段を、選択的にアクティベートおよびデアクティ
ベートする手段を含む請求項２記載の装置。 - 【請求項４】 補助セルインターフェイスからのオペレ
ーションおよび管理セルのルーティングを行い且つ前記
補助セルインターフェイスによる前記セルの受信を行う
ための手段を含む請求項１記載の装置。 - 【請求項５】 複数の物理層装置に各々結合された入力
セルインターフェイスおよび出力セルインターフェイス
を含む請求項２記載の装置。 - 【請求項６】 前記セルプリペンドおよびポストペンド
された情報における物理層装置識別情報を組み合わせ、
これを、セル識別がなされるときに、ＶＰＩ／ＶＣＩ値
と組み合わせる手段を含む請求項５記載の装置。 - 【請求項７】 前記入力セルインターフェイスは、セル
の利用性に基づいて前記物理層装置の間の選択を行う請
求項５記載の装置。 - 【請求項８】 入口モードにあるときに、転送すること
のできるセルを有しているかをスイッチコアに通知し、
該スイッチが前記セルの転送を許可するのを待つ出力セ
ルインターフェイスを含む請求項５記載の装置。 - 【請求項９】 出口モードにあるときに、スイッチから
のセルは、他の物理層装置へ向けられた他のセルとは独
立的に処理される請求項５記載の装置。 - 【請求項１０】 出口モードにあるときに、前記出力セ
ルインターフェイスは、利用しうる送信バッファースペ
ースに基づいて複数の物理層装置の間の選択を行う請求
項５記載の装置。 - 【請求項１１】 前記セルを識別する手段は、セルヘッ
ダ情報および物理層装置アドレスに基づいてＶＣテーブ
ルのエントリーにアクセスするためのセルプロセッサお
よび外部ラムアドレスルックアップである請求項１記載
の装置。 - 【請求項１２】 前記セルヘッダを翻訳する手段は、Ｖ
ＣテーブルのＶＣテーブルエントリーに含まれたＶＰＩ
／ＶＣＩ翻訳テーブルにアクセスするためのセルプロセ
ッサおよび外部ラムアドレスルックアップを含む請求項
１記載の装置。 - 【請求項１３】 前記仮想チャンネル仕様をポリシング
する手段は、ＶＣテーブルのテーブルエントリーに含ま
れるＶＰＩ／ＶＣＩポリシング情報にアクセスするため
のセルプロセッサおよび外部ラムアドレスルックアップ
を含む請求項１記載の装置。 - 【請求項１４】 前記性能をモニタリングする手段は、
ＶＣテーブルのテーブルエントリーに含まれるＶＰＩ／
ＶＣＩ性能情報にアクセスするためのセルプロセッサお
よび外部ラムアドレスルックアップを含む請求項１記載
の装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US50319895A | 1995-07-17 | 1995-07-17 | |
| US08/503198 | 1995-07-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107369A true JPH09107369A (ja) | 1997-04-22 |
| JP2965907B2 JP2965907B2 (ja) | 1999-10-18 |
Family
ID=24001113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18569996A Expired - Fee Related JP2965907B2 (ja) | 1995-07-17 | 1996-07-16 | Ａｔｍ層装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5889778A (ja) |
| JP (1) | JP2965907B2 (ja) |
| CA (1) | CA2181293C (ja) |
| GB (1) | GB2303521B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO970467L (no) | 1997-02-03 | 1998-08-04 | Ericsson Telefon Ab L M | FremgangsmÕte for Õ regenerere et punkt-til-multipunkt grensesnitt pÕ et punkt-til-punkt grensesnitt |
| JPH10262064A (ja) | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | 複数回線終端装置及び複数回線終端装置のｏａｍ処理方法 |
| JP3204304B2 (ja) * | 1997-12-12 | 2001-09-04 | 日本電気株式会社 | Ａｔｍセル送信システム |
| JP3169070B2 (ja) * | 1998-01-26 | 2001-05-21 | 日本電気株式会社 | Ａｔｍレイヤデバイスの制御方法及びａｔｍレイヤデバイス |
| JP3911655B2 (ja) * | 1998-03-16 | 2007-05-09 | 富士通株式会社 | Ａｔｍ装置 |
| US6275498B1 (en) * | 1998-03-19 | 2001-08-14 | 3Com Corporation | Extended PHY addressing |
| KR100258764B1 (ko) * | 1998-03-24 | 2000-06-15 | 윤종용 | 에이티엠 계층과 물리 계층간의 셀전송 장치및 방법 |
| US6424659B2 (en) * | 1998-07-17 | 2002-07-23 | Network Equipment Technologies, Inc. | Multi-layer switching apparatus and method |
| US6145016A (en) * | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer |
| US6381245B1 (en) * | 1998-09-04 | 2002-04-30 | Cisco Technology, Inc. | Method and apparatus for generating parity for communication between a physical layer device and an ATM layer device |
| KR100279532B1 (ko) * | 1998-10-29 | 2001-02-01 | 김영환 | 무선통신시스템의 v5.2프로토콜이 탑재된 억세스 네트워크내의데이터 패스층과 물리계층의 분리구조와 그 두요소가 각각 탑재된 보드간의 통신방법 |
| US6345052B1 (en) * | 1998-11-05 | 2002-02-05 | Pmc-Sierra, Ltd. | Method and apparatus for the reliable transition of status signals from an interface device when using a localized sampling architecture |
| US6449275B1 (en) * | 1998-12-17 | 2002-09-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Internal routing through multi-staged ATM node |
| US6826187B1 (en) * | 1999-05-07 | 2004-11-30 | Cisco Technology, Inc. | Interfacing between a physical layer and a bus |
| WO2000074317A1 (en) * | 1999-06-02 | 2000-12-07 | Pliant Systems, Inc. | Multi-atm layer, multi-phy layer bus architecture |
| IL130323A (en) * | 1999-06-07 | 2003-07-31 | Eci Telecom | Method for detecting troubles of transmission in sdh and sonet systems |
| US6490283B1 (en) | 1999-07-06 | 2002-12-03 | Motorola, Inc. | Communication system with communication controller and multiple physical interfaces, and method |
| GB2352142B (en) * | 1999-07-12 | 2004-04-14 | Virata Ltd | QOS aware expansion mechanism |
| US6906998B1 (en) * | 1999-08-13 | 2005-06-14 | Nortel Networks Limited | Switching device interfaces |
| EP1216597A1 (en) * | 1999-09-28 | 2002-06-26 | Advanced Micro Devices, Inc. | Method and apparatus for reducing cell or packet traffic over standard pc buses |
| US6804242B1 (en) | 1999-09-28 | 2004-10-12 | Advanced Mircro Devices, Inc. | Method and apparatus for the channelization of cell or packet traffic over standard PC buses |
| KR100680077B1 (ko) * | 2000-03-13 | 2007-02-09 | 유티스타콤코리아 유한회사 | 비동기전송모드 광신호 정합장치 |
| US6965572B1 (en) * | 2000-06-07 | 2005-11-15 | At&T Corp. | Loopback capability for bi-directional multi-protocol label switching traffic engineered trucks |
| CA2313087A1 (en) * | 2000-06-29 | 2001-12-29 | Pmc-Sierra, Inc. | A bus interface for cell and/or packet data transfer |
| US20040202170A1 (en) * | 2001-03-13 | 2004-10-14 | Adc Telecommunications Israel Ltd. | Implementing priority for multiple physical layer devices at a UTOPIA interface |
| US6618376B2 (en) * | 2001-03-14 | 2003-09-09 | Occam Networks | ATM utopia bus snooper switch |
| US7006438B2 (en) * | 2001-05-31 | 2006-02-28 | Turin Networks | Distributed control of data flow in a network switch |
| FR2828046B1 (fr) * | 2001-07-27 | 2003-10-10 | Thales Sa | Procede de gestion de taches pour un automate de routage d'un commutateur de paquets faisant partie d'un reseau securise de transmission a commutation par paquets |
| US7016947B1 (en) * | 2001-12-14 | 2006-03-21 | Cisco Technology, Inc | Convenient configuration of an identifier of a segment of a virtual circuit |
| US20030206550A1 (en) * | 2002-04-30 | 2003-11-06 | Transwitch Corporation | Methods and apparatus for increasing the number of UTOPIA ports in an ATM device |
| JP2008103904A (ja) * | 2006-10-18 | 2008-05-01 | Nec Saitama Ltd | Ａｔｍセル通信システム、ａｔｍレイヤデバイス及びａｔｍセル通信方法 |
| US20120014374A1 (en) * | 2010-07-13 | 2012-01-19 | Yaniro Jr Daniel J | Method, Device, and Computer Program Product for Adaptive Routing of Communications Across One or More Networks |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2880271B2 (ja) * | 1990-08-17 | 1999-04-05 | 株式会社日立製作所 | 帯域制御方法および回路 |
| CA2049428C (en) * | 1990-08-20 | 1996-06-18 | Yasuro Shobatake | Atm communication system |
| US5197064A (en) * | 1990-11-26 | 1993-03-23 | Bell Communications Research, Inc. | Distributed modular packet switch employing recursive partitioning |
| US5418786A (en) * | 1994-06-17 | 1995-05-23 | Motorola, Inc. | Asynchronous transfer mode (ATM) method and apparatus for communicating status bytes in a manner compatible with the utopia protocol |
| US5485456A (en) * | 1994-10-21 | 1996-01-16 | Motorola, Inc. | Asynchronous transfer mode (ATM) system having an ATM device coupled to multiple physical layer devices |
-
1996
- 1996-07-16 JP JP18569996A patent/JP2965907B2/ja not_active Expired - Fee Related
- 1996-07-16 CA CA002181293A patent/CA2181293C/en not_active Expired - Fee Related
- 1996-07-17 GB GB9615000A patent/GB2303521B/en not_active Expired - Fee Related
-
1997
- 1997-05-23 US US08/827,984 patent/US5889778A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB2303521B (en) | 1997-07-23 |
| JP2965907B2 (ja) | 1999-10-18 |
| GB2303521A (en) | 1997-02-19 |
| GB9615000D0 (en) | 1996-09-04 |
| US5889778A (en) | 1999-03-30 |
| CA2181293C (en) | 2000-06-06 |
| CA2181293A1 (en) | 1997-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2965907B2 (ja) | Ａｔｍ層装置 | |
| JP3667337B2 (ja) | Ａｔｍ交換システム | |
| US6229822B1 (en) | Communications system for receiving and transmitting data cells | |
| US5446738A (en) | ATM multiplexing system | |
| CA2315692C (en) | Aal2 processing device and method for atm network | |
| EP1435754A1 (en) | Converter/bridge and method of operation between Ethernet and ATM interfaces | |
| JPH08186579A (ja) | 交換機アダプタ及び計算機及びデータ交換方法 | |
| JPH11205350A (ja) | Ａｔｍ基盤のアクセス網における既存網との連動装置 | |
| KR980013126A (ko) | Atm교환장치 및 atm교환방법 | |
| US6795396B1 (en) | ATM buffer system | |
| US6628659B1 (en) | ATM cell switching system | |
| KR100223298B1 (ko) | 광대역 종합 정보 통신망의 터미널 정합 장치 | |
| US5987007A (en) | Manipulation of header field in ATM cell | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| Cisco | ATM Technology | |
| US7031300B1 (en) | Method for identifying a transfer unit which is part of a connection between a communications terminal and a private branch exchange |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |