JPH09107057A - Semiconductor element mounting plastic package and manufacture thereof - Google Patents

Semiconductor element mounting plastic package and manufacture thereof

Info

Publication number
JPH09107057A
JPH09107057A JP7261607A JP26160795A JPH09107057A JP H09107057 A JPH09107057 A JP H09107057A JP 7261607 A JP7261607 A JP 7261607A JP 26160795 A JP26160795 A JP 26160795A JP H09107057 A JPH09107057 A JP H09107057A
Authority
JP
Japan
Prior art keywords
copper
plastic package
semiconductor element
heat dissipation
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7261607A
Other languages
Japanese (ja)
Other versions
JP3493833B2 (en
Inventor
Junichi Shiraishi
順一 白石
Akira Fukui
彰 福井
Yuugaku Abe
誘岳 安部
Masahiro Omachi
正弘 大町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP26160795A priority Critical patent/JP3493833B2/en
Publication of JPH09107057A publication Critical patent/JPH09107057A/en
Application granted granted Critical
Publication of JP3493833B2 publication Critical patent/JP3493833B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor element mounting plastic package having a heat radiation board in which reliability of junction between the plastic package and the radiation board or between a semiconductor element and the radiation board may be achieved even at the time of mounting a large-scale semiconductor element and which does not require any complex manufacturing processes. SOLUTION: This package includes a radiation board 3, and a plastic package body 1 which surrounds a semiconductor element 9 joined with the radiation board 3 via a junction layer 8 and which is joined with the radiation board 3 via a junction layer 7. The radiation board 3 contains at least one alloy selected from the group of copper-tungsten alloy containing 25-40% by weight of copper, copper-molybdenum alloy containing 25-40% by weight of copper, and copper-molybdenum-tungsten alloy containing 25-40% by weight of copper. The surface of the radiation board 3 which is joined with the semiconductor element 9 and the plastic package body 1 has a centerline average plane roughness (Ra) within a range of 0.2-1.5μm.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体素子を搭載
するプラスチックパッケージに関し、特に、大型半導体
素子の動作時に発生する熱をパッケージ系外に放散する
放熱基板付プラスチックパッケージおよびその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a plastic package on which a semiconductor element is mounted, and more particularly to a plastic package with a heat dissipation board for dissipating heat generated during operation of a large semiconductor element to the outside of the package system and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の半導体素子を搭載する半導体素子
搭載用基板の材質はプラスチックまたはセラミックスで
ある。これらの材料のうち、加工が容易であり比較的安
価であるため、プラスチックが広く使用されている。し
かし、プラスチック材料は熱伝導性がセラミックス材料
に比べ悪いため、発熱量の大きい半導体素子を搭載する
基板としては十分ではなかった。そこで、上記欠点を改
善するため、半導体素子を直接搭載する部分に金属板を
接合した構造からなる半導体素子搭載用プラスチックパ
ッケージが、「VLSIパッケージング技術(下)」、
209頁、発行所日経BP社や特公平7−46710号
公報に開示されており、従来から使用されている。
2. Description of the Related Art A conventional semiconductor element mounting substrate on which a semiconductor element is mounted is made of plastic or ceramics. Of these materials, plastic is widely used because it is easy to process and relatively inexpensive. However, since the plastic material has poorer thermal conductivity than the ceramic material, it is not sufficient as a substrate for mounting a semiconductor element that generates a large amount of heat. Therefore, in order to improve the above-mentioned drawbacks, a plastic package for mounting a semiconductor element, which has a structure in which a metal plate is bonded to a portion on which a semiconductor element is directly mounted, is referred to as “VLSI packaging technology (bottom)”,
Page 209, published by Nikkei BP, Inc. and Japanese Examined Patent Publication No. 7-46710, and has been used conventionally.

【0003】図5は、半導体素子搭載部に銅または銅合
金の放熱基板を使用した従来の半導体素子搭載用プラス
チックパッケージの断面図である。
FIG. 5 is a cross-sectional view of a conventional semiconductor element mounting plastic package using a heat dissipation board made of copper or copper alloy for the semiconductor element mounting portion.

【0004】図5を参照して、プラスチックパッケージ
本体101はBT(ビスマレイミド−トリアジン)レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体101上にシリコー
ン系接着剤107を介在させて、放熱基板103が設け
られている。放熱基板103は銅または銅合金を主成分
とする金属からなる。放熱基板103上には、シリコー
ン系接着剤107を介在させて、放熱フィン102が設
けられている。放熱フィン102はアルミニウムを主成
分とする金属からなる。放熱基板103の下に、エポキ
シ系接着剤108を介在させて、半導体素子109が設
けられている。半導体素子109はエポキシ系接着剤1
08によって固定されている。半導体素子109はボン
ディングワイヤ105からプラスチックパッケージ本体
101の銅配線を通じて金属製ピン104と電気的に接
続されている。半導体素子109を外気に対して気密封
止するため、金属製リッド106がプラスチックパッケ
ージ本体101に接するように設けられている。
Referring to FIG. 5, a plastic package body 101 is a multi-layer plastic substrate composed of BT (bismaleimide-triazine) resin and copper wiring. A heat dissipation board 103 is provided on the plastic package body 101 with a silicone adhesive 107 interposed. The heat dissipation substrate 103 is made of a metal whose main component is copper or a copper alloy. The heat radiation fins 102 are provided on the heat radiation substrate 103 with the silicone adhesive 107 interposed. The heat radiation fin 102 is made of a metal whose main component is aluminum. A semiconductor element 109 is provided below the heat dissipation substrate 103 with an epoxy adhesive 108 interposed. The semiconductor element 109 is an epoxy adhesive 1
It is fixed by 08. The semiconductor element 109 is electrically connected to the metal pin 104 from the bonding wire 105 through the copper wiring of the plastic package body 101. In order to hermetically seal the semiconductor element 109 from the outside air, a metal lid 106 is provided so as to be in contact with the plastic package body 101.

【0005】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子109の
動作時に発生した熱は、エポキシ系接着剤108を経由
して、放熱基板103、シリコーン系接着剤107を経
由して放熱フィン102へと伝わる。放熱フィン102
へ伝わった熱は、放熱フィン102から大気中へ放散さ
れる。このようにして、半導体素子109から発生した
熱は除去される。
In the semiconductor element mounting plastic package having the above structure, the heat generated during the operation of the semiconductor element 109 passes through the epoxy adhesive 108, the heat dissipation substrate 103 and the silicone adhesive 107. Then, it is transmitted to the radiation fin 102. Radiating fin 102
The heat transmitted to the radiator is dissipated from the radiation fin 102 into the atmosphere. In this way, the heat generated from the semiconductor element 109 is removed.

【0006】近年、半導体素子搭載用プラスチックパッ
ケージにおいては、高密度配線技術、信頼性、信
号の応答速度、の3点が向上してきた。また、半導体素
子搭載用プラスチックパッケージは半導体素子搭載用セ
ラミックパッケージに比べ加工が容易であり比較的安価
である。そのため、従来のセラミックパッケージと同様
に、高集積、高密度、高速の大型半導体素子をプラスチ
ックパッケージに搭載することが検討されている。
In recent years, in a plastic package for mounting a semiconductor element, three points, namely, high-density wiring technology, reliability, and signal response speed have been improved. Further, the plastic package for mounting the semiconductor element is easier to process and relatively inexpensive than the ceramic package for mounting the semiconductor element. Therefore, as in the conventional ceramic package, mounting a large-scale semiconductor element with high integration, high density, and high speed in a plastic package is being considered.

【0007】このような、半導体素子の大型化に伴い、
図5で示す従来の半導体素子搭載用プラスチックパッケ
ージではある問題が生じてきた。
With the increase in size of semiconductor elements,
A problem has occurred in the conventional plastic package for mounting semiconductor elements shown in FIG.

【0008】大型半導体素子、特に、平面積が7mm×
7mmより大きい半導体素子を搭載したときには、大型
半導体素子から大量に熱が発生する。ここで、放熱基板
103(たとえば銅)の熱膨張係数が17×10-6/℃
であるのに対し、半導体素子109(たとえばシリコ
ン)の熱膨張係数は4.2×10-6/℃であるので、放
熱基板103と半導体素子109の熱膨張差が大きい。
その結果、半導体素子109と放熱基板103との界面
に熱膨張差による応力がかかり、これらの面の接合の信
頼性が低下する。より具体的には、半導体素子109を
放熱基板103に銀フィラー入りエポキシ接着剤等を介
在させて接合搭載した場合、半導体素子109の動作時
に発生する熱が放熱基板103に繰返し印加される。そ
の結果、半導体素子109と放熱基板103との界面に
繰返し応力がかかる。その応力によって、半導体素子1
09とシリコーン系接着剤108との界面または放熱基
板103とシリコーン系接着剤108との界面に剥離が
生じる。すると、半導体素子109から放熱基板103
へ熱が伝わりにくくなり、パッケージ系外へ熱放散がで
きず、半導体素子109が正常に動作しなくなるという
問題が発生する。
Large-sized semiconductor element, especially 7 mm × planar area
When a semiconductor element larger than 7 mm is mounted, a large amount of heat is generated from the large semiconductor element. Here, the thermal expansion coefficient of the heat dissipation board 103 (eg, copper) is 17 × 10 −6 / ° C.
On the other hand, since the thermal expansion coefficient of the semiconductor element 109 (for example, silicon) is 4.2 × 10 −6 / ° C., the thermal expansion difference between the heat dissipation substrate 103 and the semiconductor element 109 is large.
As a result, stress due to the difference in thermal expansion is applied to the interface between the semiconductor element 109 and the heat dissipation substrate 103, and the reliability of bonding these surfaces is reduced. More specifically, when the semiconductor element 109 is bonded and mounted on the heat dissipation board 103 with an epoxy adhesive containing a silver filler interposed, heat generated during the operation of the semiconductor element 109 is repeatedly applied to the heat dissipation board 103. As a result, repeated stress is applied to the interface between the semiconductor element 109 and the heat dissipation substrate 103. Due to the stress, the semiconductor element 1
09 is peeled off at the interface between the silicone adhesive 108 and the heat dissipation substrate 103 at the interface. Then, from the semiconductor element 109 to the heat dissipation substrate 103.
However, there is a problem in that the heat cannot be easily transmitted to the outside of the package system and the semiconductor element 109 does not operate normally.

【0009】[0009]

【発明が解決しようとする課題】そこで、上記の問題を
解決するために、上記の銅または銅合金を主成分とする
放熱基板を他の合金に代替した半導体素子搭載用プラス
チックパッケージが特開平5−211248号公報に開
示されている。
In order to solve the above problems, a semiconductor element mounting plastic package in which the above-mentioned heat dissipation board containing copper or a copper alloy as a main component is replaced with another alloy is disclosed in Japanese Patent Laid-Open No. Hei 5 (1999) -5. -212148.

【0010】図6は、上記公報によって開示された半導
体素子搭載用プラスチックパッケージの断面図である。
FIG. 6 is a sectional view of the semiconductor element mounting plastic package disclosed in the above publication.

【0011】図6を参照して、プラスチックパッケージ
本体201はBT(ビスマレイミド−トリアジン)レジ
ンと銅配線から構成されている多層プラスチック基板で
ある。プラスチックパッケージ本体201上には、シリ
コーン系接着剤207を介在させて、放熱基板203が
設けられている。放熱基板203は銅−タングステン、
銅−モリブデンおよび銅−タングステン−モリブデンの
いずれかを主成分とする複合金属からなる。放熱基板2
03の下に、エポキシ系接着剤208を介在させて、半
導体素子209が設けられている。半導体素子209は
エポキシ系接着剤208によって固定されている。半導
体素子209はボンディングワイヤ205からプラスチ
ックパッケージ本体201の銅配線を通じて金属製ピン
204と電気的に接続されている。半導体素子209を
外気に対して気密封止するため、金属製リッド206が
プラスチックパッケージ本体201に接するように設け
られている。
Referring to FIG. 6, the plastic package body 201 is a multi-layer plastic substrate composed of BT (bismaleimide-triazine) resin and copper wiring. A heat dissipation substrate 203 is provided on the plastic package body 201 with a silicone adhesive 207 interposed. The heat dissipation substrate 203 is copper-tungsten,
It is made of a composite metal containing copper-molybdenum or copper-tungsten-molybdenum as a main component. Heat dissipation board 2
A semiconductor element 209 is provided below the switch 03 with an epoxy adhesive 208 interposed. The semiconductor element 209 is fixed by an epoxy adhesive 208. The semiconductor element 209 is electrically connected to the metal pin 204 from the bonding wire 205 through the copper wiring of the plastic package body 201. In order to hermetically seal the semiconductor element 209 from the outside air, a metal lid 206 is provided so as to be in contact with the plastic package body 201.

【0012】この半導体素子搭載用プラスチックパッケ
ージと図5で示す半導体素子搭載用プラスチックパッケ
ージとの構成の違いは、図6において、放熱基板203
が第1放熱基板203aと第2放熱基板203bとから
構成されている点である。第1放熱基板203aはプラ
スチックパッケージ本体201と接合される。また、第
2放熱基板203bは半導体素子209と接合される。
第1放熱基板203aは銅を95重量%以上含む銅もし
くは銅合金または溶浸法により作られた、銅を40〜7
0重量%含む銅−タングステン合金もしくは銅−モリブ
デン合金を主成分とする。また、第2放熱基板203b
は溶浸法により作られた、銅を5〜25重量%含む銅−
タングステンまたは銅−モリブデン合金を主成分とす
る。
The difference in configuration between this semiconductor element mounting plastic package and the semiconductor element mounting plastic package shown in FIG. 5 is that in FIG.
Is composed of the first heat dissipation board 203a and the second heat dissipation board 203b. The first heat dissipation board 203a is joined to the plastic package body 201. The second heat dissipation board 203b is joined to the semiconductor element 209.
The first heat dissipation substrate 203a is made of copper or a copper alloy containing 95% by weight or more of copper, or 40 to 7 made of copper by the infiltration method.
The main component is a copper-tungsten alloy or a copper-molybdenum alloy containing 0% by weight. In addition, the second heat dissipation substrate 203b
Is a copper containing 5 to 25% by weight of copper, produced by the infiltration method.
The main component is tungsten or copper-molybdenum alloy.

【0013】このように構成された放熱基板を有する半
導体素子搭載用プラスチックパッケージにおいては、第
2放熱基板203bの熱膨張係数が7.0×10-6/℃
であるのに対して、半導体素子209(たとえばシリコ
ン)の熱膨張係数は4.2×10-6/℃であるので、第
2放熱基板203bと半導体素子209の熱膨張差が小
さい。そのため、熱膨張差の問題は解決される。
In the semiconductor element mounting plastic package having the heat dissipation board thus constructed, the second heat dissipation board 203b has a coefficient of thermal expansion of 7.0 × 10 −6 / ° C.
On the other hand, since the semiconductor element 209 (for example, silicon) has a thermal expansion coefficient of 4.2 × 10 −6 / ° C., the difference in thermal expansion between the second heat dissipation substrate 203b and the semiconductor element 209 is small. Therefore, the problem of thermal expansion difference is solved.

【0014】次に、上記公報に開示された放熱基板20
3の製造方法について説明する。図7、図8は放熱基板
203の製造工程を示す斜視図である。
Next, the heat dissipation board 20 disclosed in the above publication.
The manufacturing method of No. 3 will be described. 7 and 8 are perspective views showing the manufacturing process of the heat dissipation board 203.

【0015】図7を参照して、プラスチックパッケージ
本体との接合箇所に用いる第1放熱基板203aとなる
中空枠体210は銅−モリブデン粉末焼結体であり、銅
溶浸時に40重量%の銅を含有するように焼結された多
孔体である。半導体素子搭載部に、たとえば用いる第2
放熱基板203bとなる平板211はタングステン粉末
焼結体であり、銅溶浸時に、たとえば15重量%の銅を
含有するように焼結された多孔体である。この平板21
1を中空枠体210の中に嵌め込み、両方の多孔体を充
填するに足る重量の銅板を重ね、水素雰囲気中で120
0℃に加熱し、銅を融解して多孔体の孔に溶浸させる。
次に両面を研磨し、外周を所定の形状に加工後ニッケ
ル、金めっきを施す。以上の工程によって、外寸25m
m×25mm×3.0mmで、外周部が銅:モリブデン
=40:60(重量比)の第1放熱基板203aで、内
部が銅:タングステン=15:85(重量比)の第2放
熱基板203bからなる放熱基板203を得ることがで
きる。
Referring to FIG. 7, the hollow frame 210, which is the first heat dissipation substrate 203a used at the joint with the plastic package body, is a copper-molybdenum powder sintered body, and contains 40% by weight of copper when infiltrated with copper. It is a porous body sintered so as to contain. For example, the second used in the semiconductor element mounting portion.
The flat plate 211 serving as the heat dissipation substrate 203b is a tungsten powder sintered body, which is a porous body sintered to contain, for example, 15% by weight of copper during copper infiltration. This flat plate 21
1 is fitted into the hollow frame 210, copper plates of sufficient weight to fill both porous bodies are stacked, and 120 is placed in a hydrogen atmosphere.
Heat to 0 ° C. to melt the copper and infiltrate the pores of the porous body.
Next, both surfaces are polished, the outer periphery is processed into a predetermined shape, and nickel and gold plating are applied. 25m outside dimension by the above process
m × 25 mm × 3.0 mm, the outer peripheral portion is a first heat dissipation board 203a of copper: molybdenum = 40: 60 (weight ratio), and the inside is a second heat dissipation board 203b of copper: tungsten = 15: 85 (weight ratio). It is possible to obtain the heat dissipation substrate 203 made of.

【0016】以上のように、この放熱基板203の製造
工程において、図7、図8で示す接合一体化工程が必要
であり、工程の煩雑化による製造コストの上昇は避けら
れないという問題があった。
As described above, in the manufacturing process of the heat dissipation substrate 203, the joining and unifying process shown in FIGS. 7 and 8 is necessary, and there is a problem that the manufacturing cost is inevitably increased due to the complicated process. It was

【0017】そこで、本発明は、半導体素子の動作時に
発生する熱をパッケージ系外に効率よく放散でき、さら
に、大型半導体素子を搭載時にも大型半導体素子および
プラスチックパッケージ本体と放熱基板との接合の信頼
性を達成し、かつ煩雑な製造工程を必要としない放熱基
板付半導体素子搭載用プラスチックパッケージを提供す
ることを目的とする。
Therefore, according to the present invention, the heat generated during the operation of the semiconductor element can be efficiently dissipated to the outside of the package system, and further, even when the large semiconductor element is mounted, the large semiconductor element and the plastic package body and the heat dissipation board can be joined together. An object of the present invention is to provide a plastic package for mounting a semiconductor element with a heat dissipation substrate, which achieves reliability and does not require a complicated manufacturing process.

【0018】[0018]

【課題を解決するための手段】本発明の半導体素子搭載
用プラスチックパッケージは、放熱基板と、その放熱基
板に接合層を介在して接合される半導体素子を取囲み、
かつ放熱基板に接合層を介在して接合されたプラスチッ
クパッケージ本体とを備え、放熱基板は、銅を25〜4
0重量%含む銅−タングステン合金、銅を25〜40重
量%含む銅−モリブデン合金および銅を25〜40重量
%含む銅−モリブデン−タングステン合金からなる群よ
り選ばれた少なくとも1種の合金を含み、半導体素子と
プラスチックパッケージ本体とに接合される放熱基板の
表面は、0.2〜1.5μmの範囲内の中心線平均面粗
さ(Ra)を有することを特徴とするものである。
A plastic package for mounting a semiconductor element of the present invention surrounds a heat dissipation board and a semiconductor element bonded to the heat dissipation board with a bonding layer interposed therebetween.
And a plastic package body bonded to the heat dissipation board with a bonding layer interposed, and the heat dissipation board is made of copper 25-4.
At least one alloy selected from the group consisting of a copper-tungsten alloy containing 0% by weight, a copper-molybdenum alloy containing 25 to 40% by weight of copper, and a copper-molybdenum-tungsten alloy containing 25 to 40% by weight of copper. The surface of the heat dissipation substrate bonded to the semiconductor element and the plastic package body has a center line average surface roughness (Ra) within the range of 0.2 to 1.5 μm.

【0019】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子の動作時
に発生した熱は、接合層を経由して放熱基板へ伝わり、
放熱基板からパッケージ系外に放散される。また、放熱
基板の熱膨張係数は8.7×10-6〜11.1×10-6
/℃であり、半導体素子(たとえばシリコン)の熱膨張
係数は4.2×10-6/℃である。そのため、放熱基板
と半導体素子との熱膨張係数差および放熱基板とプラス
チックパッケージ本体との熱膨張係数差が小さいので、
半導体素子と放熱基板との接合部およびプラスチックパ
ッケージ本体と放熱基板との接合部の双方で、熱膨張差
による応力を緩和することができる。また、放熱基板の
中心平均面粗さ(Ra)をRa=0.2〜1.5μmの
状態に制御することにより、双方の接合部においてアン
カー効果によって接合性の向上を図ることができる。
In the semiconductor element mounting plastic package having the above structure, the heat generated during the operation of the semiconductor element is transferred to the heat dissipation board through the bonding layer,
It is dissipated outside the package system from the heat dissipation board. Further, the thermal expansion coefficient of the heat dissipation board is 8.7 × 10 −6 to 11.1 × 10 −6.
/ ° C., and the thermal expansion coefficient of the semiconductor element (eg, silicon) is 4.2 × 10 −6 / ° C. Therefore, since the difference in thermal expansion coefficient between the heat dissipation board and the semiconductor element and the difference in thermal expansion coefficient between the heat dissipation board and the plastic package body are small,
The stress due to the difference in thermal expansion can be relieved at both the joint between the semiconductor element and the heat dissipation board and the joint between the plastic package body and the heat dissipation board. Further, by controlling the center average surface roughness (Ra) of the heat dissipation substrate to be in the state of Ra = 0.2 to 1.5 μm, the bondability can be improved by the anchor effect at both joints.

【0020】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、平面積が7mm×7
mmより大きい半導体素子を搭載できる。
In the plastic package for mounting a semiconductor element having the above structure, the plane area is 7 mm × 7.
A semiconductor element larger than mm can be mounted.

【0021】また、半導体素子が接合される放熱基板の
部分の周囲の表面に溝が形成されていてもよい。
A groove may be formed on the surface around the portion of the heat dissipation substrate to which the semiconductor element is joined.

【0022】また、半導体素子が接合される放熱基板の
部分の表面は、プラスチックパッケージ本体が接合され
る放熱基板の部分の表面から突出していてもよい。
The surface of the heat dissipation board to which the semiconductor element is joined may project from the surface of the heat dissipation board to which the plastic package body is joined.

【0023】以上のように構成された半導体素子搭載用
プラスチックパッケージにおいては、放熱基板とプラス
チックパッケージ本体とを接合材により接着するとき、
接合材が半導体素子搭載部に流れ出して付着するのを防
ぐことができる。
In the plastic package for mounting a semiconductor element having the above-mentioned structure, when the heat dissipation board and the plastic package body are bonded by the bonding material,
It is possible to prevent the bonding material from flowing out and adhering to the semiconductor element mounting portion.

【0024】また、本発明の半導体素子搭載用プラスチ
ックパッケージの製造方法においては、放熱基板として
銅を25〜40重量%含む銅−タングステン合金、銅を
25〜40重量%含む銅−モリブデン合金および銅を2
5〜40重量%含む銅−モリブデン−タングステン合金
からなる群より選ばれた少なくとも1種の合金を用い
て、半導体素子とプラスチックパッケージ本体とに接合
される放熱基板の表面を中心平均面粗さ(Ra)で0.
2〜1.5μmの状態にした後、接合材を介在させて放
熱基板をプラスチックパッケージ本体に接合することを
特徴とするものである。
Further, in the method for manufacturing a plastic package for mounting a semiconductor device of the present invention, a copper-tungsten alloy containing 25 to 40% by weight of copper, a copper-molybdenum alloy containing 25 to 40% by weight of copper, and copper are used as a heat dissipation substrate. 2
Using at least one alloy selected from the group consisting of a copper-molybdenum-tungsten alloy containing 5 to 40% by weight, the surface of the heat dissipation substrate bonded to the semiconductor element and the plastic package body has a center average surface roughness ( Ra) is 0.
After the state of 2 to 1.5 μm, the heat dissipation substrate is bonded to the plastic package body with a bonding material interposed.

【0025】また、放熱基板の表面を中心平均面粗さ
(Ra)で0.2〜1.5μmの状態にする工程は、研
削またはブラストのいずれで行なわれてもよい。
The step of bringing the surface of the heat dissipating substrate into a state where the center average surface roughness (Ra) is 0.2 to 1.5 μm may be performed by either grinding or blasting.

【0026】このような半導体素子搭載用プラスチック
パッケージの製造方法においては、放熱基板と半導体素
子との熱膨張差および放熱基板とプラスチックパッケー
ジ本体との熱膨張差を小さくできる。その結果、放熱基
板と半導体素子との接合部およびプラスチックパッケー
ジと放熱基板との接合部の双方で熱膨張差による応力を
緩和する半導体素子搭載用プラスチックパッケージを製
造することができる。また、研削加工法またはブラスト
加工法により中心線平均面粗さ(Ra)でRa=0.2
〜1.5μmの状態に制御することにより、半導体素子
と放熱基板との接合部およびプラスチックパッケージ本
体と放熱基板との接合部の双方の接合部において、アン
カー効果によってより強固に接合された半導体素子搭載
用プラスチックパッケージを製造することができる。ま
た、接合一体化工程という複雑な工程を必要とせず、半
導体素子搭載用プラスチックパッケージを製造すること
ができる。
In such a method of manufacturing a plastic package for mounting a semiconductor element, the thermal expansion difference between the heat dissipation board and the semiconductor element and the thermal expansion difference between the heat dissipation board and the plastic package body can be reduced. As a result, it is possible to manufacture a semiconductor element mounting plastic package that alleviates the stress due to the difference in thermal expansion at both the joint between the heat dissipation board and the semiconductor element and the joint between the plastic package and the heat dissipation board. Further, the center line average surface roughness (Ra) is Ra = 0.2 by the grinding method or the blasting method.
By controlling to a state of up to 1.5 μm, the semiconductor element bonded more firmly by the anchor effect at both the joint between the semiconductor element and the heat dissipation board and the joint between the plastic package body and the heat dissipation board. A plastic package for mounting can be manufactured. In addition, a plastic package for mounting a semiconductor element can be manufactured without requiring a complicated process of joining and unifying.

【0027】[0027]

【発明の実施の形態】以下、本発明について実施の形態
を図面に基づいて説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0028】図1は本発明の1つの実施の形態を示すも
ので、平板タイプの放熱基板が接合された半導体素子搭
載用プラスチックパッケージを示す断面図である。図1
を参照して、プラスチックパッケージ本体1は半導体素
子9を取囲むような形状を有する。また、プラスチック
パッケージ本体1は絶縁体としてガラス・布にエポキシ
等のレジンを含浸させたプラスチックと導体としての銅
配線からなる多層プラスチック基板である。半導体素子
9を囲む部分は大型半導体素子を搭載するために、その
平面積が7mm×7mmより大きくなるように、その内
寸が形成されている。プラスチックパッケージ本体1上
に、接合層7を介在させて放熱基板3が設けられてい
る。接合層7の材料は樹脂でも半田でもよい。放熱基板
3は銅を25〜40重量%含む銅−タングステン合金、
銅を25〜40重量%含む銅−モリブデン合金および銅
を25〜40重量%含む銅−モリブデン−タングステン
合金のいずれかからなる。また、半導体素子9およびプ
ラスチックパッケージ本体1と接合する放熱基板3の面
の中心線平均面粗さ(Ra)はRa=0.2〜1.5μ
mである。半導体素子9は放熱基板3の下に接合層8を
介在させて配置されている。半導体素子9は接合層8に
よって固定されている。金属製ピン4はボンディングワ
イヤ5からプラスチックパッケージ本体1の銅配線を通
じて半導体素子9と電気的に接続されており、半導体素
子9への信号の入出力は金属製ピン4を通じて行なわれ
る。半導体素子9を外気に対して気密封止するため、プ
ラスチックパッケージ本体1と接するように、金属製リ
ッド6が設けられている。
FIG. 1 shows one embodiment of the present invention and is a cross-sectional view showing a semiconductor element mounting plastic package to which a flat plate type heat dissipation substrate is joined. FIG.
Referring to, the plastic package body 1 has a shape surrounding the semiconductor element 9. The plastic package body 1 is a multi-layer plastic substrate made of glass / cloth impregnated with resin such as epoxy as an insulator and copper wiring as a conductor. In order to mount a large-sized semiconductor element, a portion surrounding the semiconductor element 9 is formed to have an inner size such that its plane area is larger than 7 mm × 7 mm. The heat dissipation board 3 is provided on the plastic package body 1 with the bonding layer 7 interposed. The material of the bonding layer 7 may be resin or solder. The heat dissipation substrate 3 is a copper-tungsten alloy containing 25 to 40% by weight of copper,
It consists of either a copper-molybdenum alloy containing 25 to 40% by weight of copper or a copper-molybdenum-tungsten alloy containing 25 to 40% by weight of copper. Further, the center line average surface roughness (Ra) of the surface of the heat dissipation substrate 3 that is bonded to the semiconductor element 9 and the plastic package body 1 is Ra = 0.2 to 1.5 μm.
m. The semiconductor element 9 is arranged below the heat dissipation substrate 3 with the bonding layer 8 interposed. The semiconductor element 9 is fixed by the bonding layer 8. The metal pin 4 is electrically connected to the semiconductor element 9 from the bonding wire 5 through the copper wiring of the plastic package body 1, and signals are input to and output from the semiconductor element 9 through the metal pin 4. In order to hermetically seal the semiconductor element 9 against the outside air, a metal lid 6 is provided so as to be in contact with the plastic package body 1.

【0029】このように構成された半導体素子搭載用プ
ラスチックパッケージにおいては、半導体素子9と放熱
基板3との熱膨張係数差およびプラスチックパッケージ
本体1と放熱基板3との熱膨張係数差が小さい。よっ
て、熱膨張差による応力を緩和することができ、剥離を
防ぐことができる。
In the plastic package for mounting a semiconductor element thus configured, the difference in thermal expansion coefficient between the semiconductor element 9 and the heat dissipation board 3 and the difference in thermal expansion coefficient between the plastic package body 1 and the heat dissipation board 3 are small. Therefore, the stress due to the difference in thermal expansion can be relaxed, and peeling can be prevented.

【0030】図2は、放熱基板3と半導体素子9との接
合界面の拡大断面を模式的に示す図である。図2を参照
して、放熱基板3の中心線平均面粗さ(Ra)はRa=
0.2〜1.5μmの状態に制御されている。よって、
放熱基板3と半導体素子9との接合部において、アンカ
ー効果による接合性の向上が期待できる。また、放熱基
板3とプラスチックパッケージ本体1との接合界面にお
いても同様の効果が期待できる。放熱基板表面の中心線
平均面粗さがRa>1.5μmになると、半導体素子搭
載時等の熱処理により金めっき部分から発泡するなど品
質、信頼性上の問題がある。また、Ra<0.2μmに
なると、この銅組成では、十分なアンカー効果が得られ
ず、接合性に問題が生じる。さらに、放熱基板3の表面
の中心線平均面粗さを0.2〜1.5μmとしても、銅
組成が25重量%未満あるいは40重量%を超えた銅−
タングステン合金、銅−モリブデン合金および銅−モリ
ブデン−タングステン合金では、半導体素子9と放熱基
板3との接合部またはプラスチックパッケージ本体1と
放熱基板3との接合部のどちらかで熱サイクルによる素
子剥離または接合不良という問題が発生する。
FIG. 2 is a diagram schematically showing an enlarged cross section of the bonding interface between the heat dissipation board 3 and the semiconductor element 9. Referring to FIG. 2, the center line average surface roughness (Ra) of heat dissipation board 3 is Ra =
It is controlled to a state of 0.2 to 1.5 μm. Therefore,
At the joint between the heat dissipation substrate 3 and the semiconductor element 9, it is expected that the joint property will be improved by the anchor effect. Further, the same effect can be expected at the bonding interface between the heat dissipation board 3 and the plastic package body 1. If the center line average surface roughness of the surface of the heat dissipation substrate is Ra> 1.5 μm, there is a problem in quality and reliability such as foaming from the gold-plated portion due to heat treatment when mounting a semiconductor element. Further, when Ra <0.2 μm, a sufficient anchor effect cannot be obtained with this copper composition, resulting in a problem in bondability. Further, even if the center line average surface roughness of the surface of the heat dissipation substrate 3 is 0.2 to 1.5 μm, copper having a copper composition of less than 25% by weight or more than 40% by weight is used.
With the tungsten alloy, the copper-molybdenum alloy, and the copper-molybdenum-tungsten alloy, the element peeling due to the heat cycle or the junction between the semiconductor element 9 and the heat dissipation board 3 or the junction between the plastic package body 1 and the heat dissipation board 3 is performed. The problem of poor bonding occurs.

【0031】放熱基板3の形状は図1に示す平板タイプ
に限定されるものではない。図3に示すように溝13a
が、接合される半導体素子19の周りで放熱基板13に
形成されてもよい。また、図4に示すように、半導体素
子29が接合される放熱基板の部分23aがプラスチッ
クパッケージ本体21が接合される部分23bよりも突
出していてもよい。
The shape of the heat dissipation board 3 is not limited to the flat plate type shown in FIG. Groove 13a as shown in FIG.
However, the heat dissipation substrate 13 may be formed around the semiconductor element 19 to be joined. Further, as shown in FIG. 4, the portion 23a of the heat dissipation substrate to which the semiconductor element 29 is joined may be projected more than the portion 23b to which the plastic package body 21 is joined.

【0032】また、プラスチックパッケージ本体1の材
質についても限定されるものではなく、公知の絶縁体で
あるガラス・布−エポキシレジン、ガラス・布−ポリイ
ミドレジン、ガラス・布−フッ素レジン、紙フェノール
レジン、ガラストリアジンレジンなどからなる絶縁体に
銅配線が施されたもの(銅張り積層多層板)でもよい。
また、この銅張り積層板に感光レジン(絶縁層)の塗
布、露光、現像、ビア用穴あけを施し、続けて銅めっ
き、配線パターン形成、層間接続を繰返して行なうビル
ドアップ基板でもよい。
Also, the material of the plastic package body 1 is not limited, and known insulators such as glass / cloth-epoxy resin, glass / cloth-polyimide resin, glass / cloth-fluorine resin, paper phenol resin. Alternatively, an insulator formed of glass triazine resin or the like and provided with copper wiring (copper-clad laminated multilayer board) may be used.
Further, a build-up board may be used in which a photosensitive resin (insulating layer) is applied to the copper-clad laminate, exposure, development, and hole formation for vias are performed, and then copper plating, wiring pattern formation, and interlayer connection are repeated.

【0033】さらに、プラスチックパッケージ構造につ
いても、上記の多層PGAタイプ(Pin Grid
Array Type)に限定されるものではなく、公
知の表面実装可能なBGAタイプ(Ball Grid
Array Type)、TCPタイプ(Tape
Carrier Package Type)等でもよ
いし、複数の半導体素子を1つのパッケージに搭載する
MCM(MultiChip Module)に適用し
てもよい。
Further, regarding the plastic package structure, the above-mentioned multilayer PGA type (Pin Grid) is also used.
It is not limited to the Array Type, but is a known surface mountable BGA type (Ball Grid).
Array Type), TCP type (Tape)
Carrier Package Type) or the like, or may be applied to an MCM (MultiChip Module) in which a plurality of semiconductor elements are mounted in one package.

【0034】次に、図1に示す本発明の1つの実施の形
態の半導体素子搭載用プラスチックパッケージの製造方
法について説明する。
Next, a method of manufacturing the semiconductor element mounting plastic package according to one embodiment of the present invention shown in FIG. 1 will be described.

【0035】まず、焼結法または溶浸法により銅を25
〜40重量%含む銅−タングステン合金、銅−モリブデ
ン合金および銅を25〜40重量%含む銅−モリブデン
−タングステン合金を製造する。ここで、溶浸法とは、
特公平2−31863号公報に示されるタングステンま
たはモリブデンの多孔質焼結体中に銅を溶浸させる方法
をいう。次に、この合金を機械加工により所定の寸法に
加工する。その後、合金の表面を研削加工またはブラス
ト加工により中心線平均面粗さで0.2〜1.5μmの
状態にし、その表面に所定のめっき処理を施し、放熱基
板3が完成する。さらに、公知の製造方法で形成された
多層プラスチック基板のプラスチックパッケージ本体1
に樹脂または半田を用いて放熱基板3を接合する。この
ようにして、図1に示す半導体素子搭載用プラスチック
パッケージが完成する。このような製造工程において
は、図7、図8で示す接合一体化工程などの煩雑な製造
工程を省略でき、その結果、製造コストの低減が可能と
なる。
First of all, copper is removed by a sintering method or an infiltration method.
Copper-tungsten alloys, copper-molybdenum alloys containing -40% by weight and copper-molybdenum-tungsten alloys containing 25-40% by weight of copper are produced. Here, the infiltration method is
It refers to a method of infiltrating copper into a porous sintered body of tungsten or molybdenum disclosed in JP-B-2-31863. Next, this alloy is machined into a predetermined size. Then, the surface of the alloy is ground or blasted to have a center line average surface roughness of 0.2 to 1.5 μm, and the surface is subjected to predetermined plating to complete the heat dissipation substrate 3. Further, a plastic package body 1 of a multilayer plastic substrate formed by a known manufacturing method.
The heat dissipating substrate 3 is joined with resin or solder. In this way, the semiconductor element mounting plastic package shown in FIG. 1 is completed. In such a manufacturing process, complicated manufacturing processes such as the joining integration process shown in FIGS. 7 and 8 can be omitted, and as a result, the manufacturing cost can be reduced.

【0036】[0036]

【実施例】図1に示す平板タイプの放熱基板の接合され
た半導体素子搭載用プラスチックパッケージを作製する
ために、50mm×50mm×2mm厚の寸法で、5層
構造であり、かつダイアタッチ部(半導体素子搭載部)
が15mm×15mmの平面積の開口部を有するプラス
チックパッケージ本体1(多層プラスチック基板)をサ
ブトラクティブ法にて製造した。
EXAMPLE In order to manufacture a plastic package for mounting a semiconductor element in which a flat type heat dissipation board shown in FIG. 1 is joined, a size of 50 mm × 50 mm × 2 mm, a five-layer structure, and a die attach portion ( Semiconductor element mounting part)
Was manufactured by a subtractive method, with a plastic package body 1 (multilayer plastic substrate) having an opening of a flat area of 15 mm × 15 mm.

【0037】一方、平板タイプ放熱基板3の材料とし
て、溶浸法により密度が実質的に100%となるように
各種銅組成にて銅−タングステン合金、銅−モリブデン
合金および銅を25〜40重量%含む銅−モリブデン−
タングステン合金を製造した。この合金を25mm×2
5mm×1mm厚の基板形状に加工した。表1に各種銅
組成にて銅−タングステン合金、銅−モリブデン合金お
よび銅−モリブデン−タングステン合金の材料特性を示
す。
On the other hand, as the material of the flat plate type heat dissipation substrate 3, 25 to 40 weight parts of copper-tungsten alloy, copper-molybdenum alloy and copper are used with various copper compositions so that the density becomes substantially 100% by the infiltration method. % Copper-Molybdenum-
A tungsten alloy was produced. This alloy is 25mm x 2
It was processed into a substrate shape having a thickness of 5 mm × 1 mm. Table 1 shows material properties of copper-tungsten alloy, copper-molybdenum alloy and copper-molybdenum-tungsten alloy with various copper compositions.

【0038】[0038]

【表1】 [Table 1]

【0039】その後、上述のようにして製造された放熱
基板の表面を研削加工またはブラスト加工により中心線
平均面粗さ(Ra)で0.2〜1.5μmの状態に加工
した。ここで、中心線平均面粗さRaは、接触式表面粗
さ計にて放熱基板の対角線上をトレースすることにより
計測した。
Thereafter, the surface of the heat dissipation substrate manufactured as described above was processed by grinding or blasting to have a center line average surface roughness (Ra) of 0.2 to 1.5 μm. Here, the centerline average surface roughness Ra was measured by tracing on the diagonal line of the heat dissipation substrate with a contact type surface roughness meter.

【0040】次に、放熱基板3を樹脂または半田でプラ
スチックパッケージ本体1の底部に接合した。最後に、
最終仕上げめっきとして半導体素子搭載用プラスチック
パッケージの金属部分の表面にニッケルめっき、および
金めっきを施し、プラスチックパッケージを得た。
Next, the heat dissipation board 3 was bonded to the bottom of the plastic package body 1 with resin or solder. Finally,
As final finishing plating, nickel plating and gold plating were applied to the surface of the metal part of the semiconductor element mounting plastic package to obtain a plastic package.

【0041】上述のようにして得られたプラスチックパ
ッケージの複数個のサンプルについて、めっき耐熱試
験、を実施した後、プラスチックパッケージ本体に各種
サイズの正方形の面を有するシリコン半導体素子(厚み
0.4mm)を銀フィラー入りエポキシ接着剤を介して
搭載し、各パッケージの気密性、接合性、を観察し
た。さらに、信頼性評価試験として温度サイクル(−6
5℃〜+150℃、1000サイクル)を実施し、再度
気密性、接合性を確認した。
A plurality of samples of the plastic package obtained as described above were subjected to a plating heat resistance test, and then a silicon semiconductor device having a square surface of various sizes on the plastic package body (thickness 0.4 mm). Was mounted via an epoxy adhesive containing a silver filler, and the airtightness and bondability of each package were observed. Furthermore, as a reliability evaluation test, a temperature cycle (-6
5 ° C. to + 150 ° C., 1000 cycles), and airtightness and bondability were confirmed again.

【0042】めっき耐熱性は大気中ヒートブロックで
300℃×1min.加熱し、光学顕微鏡観察により放
熱基板のめっき発泡の有無で判定し、無の場合を良好と
した。気密性については、Heガスによるスニーファ
ー方式でリーク速度を調べ、1×10-8atm・cc/
sec以下を良好と判断した。接合性は接合部をSE
M(Scanning Electron Microscope)、光学顕微鏡で観
察し、剥離の有無で判定した。また、比較のため、従来
の銅放熱基板付プラスチックパッケージについても同様
に調べた。サンプル1〜36の結果について、表2に示
す。また、サンプル37〜59の結果について表3に示
す。
The heat resistance of plating was 300 ° C. × 1 min. It was heated and observed by an optical microscope for the presence or absence of plating foaming on the heat dissipation substrate. Regarding the airtightness, the leak rate was examined by a sneifer method using He gas, and 1 × 10 −8 atm · cc /
A value of sec or less was judged to be good. As for the bondability, SE
M (Scanning Electron Microscope) and an optical microscope were used for observation, and the presence or absence of peeling was evaluated. For comparison, a conventional plastic package with a copper heat dissipation board was also examined in the same manner. The results of Samples 1 to 36 are shown in Table 2. Table 3 shows the results of Samples 37 to 59.

【0043】[0043]

【表2】 [Table 2]

【0044】[0044]

【表3】 [Table 3]

【0045】表2、表3中で、「プラ部」とはプラスチ
ックパッケージ本体と放熱基板との接続部、「素子部」
とは半導体素子と放熱基板との接続部を示す。また、表
2、表3中で「試験前」と「試験後」は信頼性評価試験
の前と後の結果を示す。なお、表2、表3中「○」は良
好であることを示し、「×」は不良であることを示す。
さらに、表2、表3中で、「シリコン半導体素子の長さ
または幅」とは、シリコン半導体素子の正方形の面の一
辺の長さを示す。
In Tables 2 and 3, "plastic part" means a connecting part between the plastic package body and the heat dissipation board, and "element part".
Indicates a connecting portion between the semiconductor element and the heat dissipation board. In Tables 2 and 3, "before test" and "after test" show the results before and after the reliability evaluation test. In Tables 2 and 3, “◯” means good, and “x” means bad.
Further, in Tables 2 and 3, "length or width of silicon semiconductor element" indicates the length of one side of the square surface of the silicon semiconductor element.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の1つの実施の形態に従った半導体素子
搭載用プラスチックパッケージの断面図である。
FIG. 1 is a cross-sectional view of a semiconductor element mounting plastic package according to an embodiment of the present invention.

【図2】図1のII部分の拡大断面図である。FIG. 2 is an enlarged sectional view of a portion II in FIG.

【図3】本発明の別の局面に従った半導体素子搭載用プ
ラスチックパッケージの断面図である。
FIG. 3 is a sectional view of a semiconductor element mounting plastic package according to another aspect of the present invention.

【図4】本発明のさらに別の局面に従った半導体素子搭
載用プラスチックパッケージの断面図である。
FIG. 4 is a sectional view of a semiconductor element mounting plastic package according to still another aspect of the present invention.

【図5】従来の半導体素子搭載用プラスチックパッケー
ジの断面図である。
FIG. 5 is a sectional view of a conventional semiconductor element mounting plastic package.

【図6】従来の改善された半導体素子搭載用プラスチッ
クパッケージの断面図である。
FIG. 6 is a cross-sectional view of a conventional improved plastic package for mounting a semiconductor device.

【図7】図6に示す従来の半導体素子搭載用プラスチッ
クパッケージの放熱基板の製造方法の第1工程を示す斜
視図である。
FIG. 7 is a perspective view showing a first step of a method of manufacturing the heat dissipation board of the conventional semiconductor element mounting plastic package shown in FIG. 6.

【図8】図6に示す従来の半導体素子搭載用プラスチッ
クパッケージの放熱基板の製造方法の第2工程を示す斜
視図である。
FIG. 8 is a perspective view showing a second step of the method for manufacturing the heat dissipation board of the conventional semiconductor element mounting plastic package shown in FIG. 6;

【符号の説明】[Explanation of symbols]

1,11,21 プラスチックパッケージ本体 3,13,23 放熱基板 7,17,27 接合層 8,18,28 接合層 9,19,29 半導体素子 1,11,21 Plastic package body 3,13,23 Heat dissipation board 7,17,27 Bonding layer 8,18,28 Bonding layer 9,19,29 Semiconductor element

フロントページの続き (72)発明者 大町 正弘 兵庫県伊丹市昆陽北一丁目1番1号 住友 電気工業株式会社伊丹製作所内Front page continued (72) Inventor Masahiro Omachi 1-1-1 Kunyokita, Itami City, Hyogo Prefecture Sumitomo Electric Industries, Ltd. Itami Works

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 放熱基板と、その放熱基板に接合層を介
在して接合される半導体素子を取囲み、かつ前記放熱基
板に接合層を介在して接合されたプラスチックパッケー
ジ本体とを備えた半導体素子搭載用プラスチックパッケ
ージにおいて、 前記放熱基板は、銅を25〜40重量%含む銅−タング
ステン合金、銅を25〜40重量%含む銅−モリブデン
合金および銅を25〜40重量%含む銅−モリブデン−
タングステン合金からなる群より選ばれた少なくとも1
種の合金を含み、 前記半導体素子と前記プラスチックパッケージ本体とに
接合される前記放熱基板の表面は、0.2〜1.5μm
の範囲内の中心線平均面粗さ(Ra)を有することを特
徴とする、半導体素子搭載用プラスチックパッケージ。
1. A semiconductor comprising: a heat dissipation substrate; and a plastic package body surrounding a semiconductor element bonded to the heat dissipation substrate with a bonding layer interposed therebetween and bonded to the heat dissipation substrate with a bonding layer interposed. In the device mounting plastic package, the heat dissipation substrate may include a copper-tungsten alloy containing 25 to 40% by weight of copper, a copper-molybdenum alloy containing 25 to 40% by weight of copper, and a copper-molybdenum alloy containing 25 to 40% by weight of copper.
At least one selected from the group consisting of tungsten alloys
And a surface of the heat dissipation substrate, which is bonded to the semiconductor element and the plastic package body, has a thickness of 0.2 to 1.5 μm.
A plastic package for mounting a semiconductor element, which has a center line average surface roughness (Ra) within the range.
【請求項2】 前記半導体素子の平面積は、7mm×7
mmより大きいことを特徴とする、請求項1に記載の半
導体素子搭載用プラスチックパッケージ。
2. The plane area of the semiconductor element is 7 mm × 7
The plastic package for mounting a semiconductor device according to claim 1, wherein the plastic package is larger than mm.
【請求項3】 前記半導体素子が接合される前記放熱基
板の部分の周囲の表面に溝が形成されていることを特徴
とする、請求項1または2に記載の半導体素子搭載用プ
ラスチックパッケージ。
3. The plastic package for mounting a semiconductor device according to claim 1, wherein a groove is formed on a surface around a portion of the heat dissipation substrate to which the semiconductor device is joined.
【請求項4】 前記半導体素子が接合される前記放熱基
板の部分の表面は、前記プラスチックパッケージ本体が
接合される前記放熱基板の部分の表面から突出している
ことを特徴とする、請求項1または2に記載の半導体素
子搭載用プラスチックパッケージ。
4. The surface of the part of the heat dissipation board to which the semiconductor element is joined protrudes from the surface of the part of the heat dissipation board to which the plastic package body is joined. 2. A plastic package for mounting a semiconductor element according to 2.
【請求項5】 放熱基板に接合される半導体素子の周囲
をプラスチックパッケージ本体で取囲む半導体素子搭載
用プラスチックパッケージの製造方法において、 前記放熱基板として銅を25〜40重量%含む銅−タン
グステン合金、銅を25〜40重量%含む銅−モリブデ
ン合金および銅を25〜40重量%含む銅−モリブデン
−タングステン合金からなる群より選ばれた少なくとも
1種の合金を用いて、前記半導体素子と前記プラスチッ
クパッケージ本体とに接合される前記放熱基板の表面を
中心線平均面粗さ(Ra)で0.2〜1.5μmの状態
にした後、接合材を介在させて前記放熱基板を前記プラ
スチックパッケージ本体に接合することを特徴とする、
半導体素子搭載用プラスチックパッケージの製造方法。
5. A method of manufacturing a plastic package for mounting a semiconductor device, in which a semiconductor package bonded to a heat dissipation substrate is surrounded by a plastic package body, wherein the heat dissipation substrate is a copper-tungsten alloy containing 25 to 40% by weight of copper. Using at least one alloy selected from the group consisting of a copper-molybdenum alloy containing 25 to 40% by weight of copper and a copper-molybdenum-tungsten alloy containing 25 to 40% by weight of copper, the semiconductor element and the plastic package After the surface of the heat dissipation board to be joined to the main body has a center line average surface roughness (Ra) of 0.2 to 1.5 μm, the heat dissipation board is attached to the plastic package body with a bonding material interposed. Characterized by joining,
Manufacturing method of plastic package for mounting semiconductor device.
【請求項6】 前記放熱基板の表面を前記中心線平均面
粗さ(Ra)で0.2〜1.5μmの状態にする工程
は、研削またはブラストのいずれかで行なわれる、請求
項5に記載の半導体素子搭載用プラスチックパッケージ
の製造方法。
6. The method according to claim 5, wherein the step of bringing the surface of the heat dissipation substrate into a state where the center line average surface roughness (Ra) is 0.2 to 1.5 μm is performed by either grinding or blasting. A method for manufacturing a plastic package for mounting a semiconductor device as described above.
JP26160795A 1995-10-09 1995-10-09 Plastic package for mounting semiconductor element and method of manufacturing the same Expired - Fee Related JP3493833B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26160795A JP3493833B2 (en) 1995-10-09 1995-10-09 Plastic package for mounting semiconductor element and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26160795A JP3493833B2 (en) 1995-10-09 1995-10-09 Plastic package for mounting semiconductor element and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH09107057A true JPH09107057A (en) 1997-04-22
JP3493833B2 JP3493833B2 (en) 2004-02-03

Family

ID=17364259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26160795A Expired - Fee Related JP3493833B2 (en) 1995-10-09 1995-10-09 Plastic package for mounting semiconductor element and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3493833B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284643A (en) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd Substrate for semiconductor device
WO1999005722A1 (en) * 1997-07-28 1999-02-04 Parker-Hannifin Corporation Double-side, thermally conductive adhesive tape for plastic-packaged electronic components
US6917638B2 (en) 2000-10-16 2005-07-12 Yamaha Corporation Heat radiator for electronic device and method of making it
WO2005091360A1 (en) * 2004-03-24 2005-09-29 A.L.M.T.Corp. Substrate for semiconductor device and semiconductor device
JPWO2019039258A1 (en) * 2017-08-25 2020-09-17 京セラ株式会社 Package and electronic device for mounting electronic components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418457U (en) * 1990-06-05 1992-02-17
JPH053265A (en) * 1990-10-26 1993-01-08 Sumitomo Electric Ind Ltd Complex heatsing for semiconductor loading and its manufacture
JPH05121587A (en) * 1991-10-24 1993-05-18 Matsushita Electric Works Ltd Semiconductor device
JPH05211248A (en) * 1991-10-28 1993-08-20 Sumitomo Electric Ind Ltd Semiconductor mount composite heat radiation board and its manufacture
JPH07106458A (en) * 1993-10-01 1995-04-21 Fuji Electric Co Ltd Airtight semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0418457U (en) * 1990-06-05 1992-02-17
JPH053265A (en) * 1990-10-26 1993-01-08 Sumitomo Electric Ind Ltd Complex heatsing for semiconductor loading and its manufacture
JPH05121587A (en) * 1991-10-24 1993-05-18 Matsushita Electric Works Ltd Semiconductor device
JPH05211248A (en) * 1991-10-28 1993-08-20 Sumitomo Electric Ind Ltd Semiconductor mount composite heat radiation board and its manufacture
JPH07106458A (en) * 1993-10-01 1995-04-21 Fuji Electric Co Ltd Airtight semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284643A (en) * 1997-04-03 1998-10-23 Sumitomo Electric Ind Ltd Substrate for semiconductor device
WO1999005722A1 (en) * 1997-07-28 1999-02-04 Parker-Hannifin Corporation Double-side, thermally conductive adhesive tape for plastic-packaged electronic components
US6432497B2 (en) 1997-07-28 2002-08-13 Parker-Hannifin Corporation Double-side thermally conductive adhesive tape for plastic-packaged electronic components
US6917638B2 (en) 2000-10-16 2005-07-12 Yamaha Corporation Heat radiator for electronic device and method of making it
WO2005091360A1 (en) * 2004-03-24 2005-09-29 A.L.M.T.Corp. Substrate for semiconductor device and semiconductor device
US7470982B2 (en) 2004-03-24 2008-12-30 A.L.M.T. Corp. Substrate for semiconductor device and semiconductor device
JPWO2019039258A1 (en) * 2017-08-25 2020-09-17 京セラ株式会社 Package and electronic device for mounting electronic components

Also Published As

Publication number Publication date
JP3493833B2 (en) 2004-02-03

Similar Documents

Publication Publication Date Title
US8362607B2 (en) Integrated circuit package including a thermally and electrically conductive package lid
JPH0817957A (en) Semiconductor element and its formation
JP2000114436A (en) Cavity down ic package structure provided with thermal via
JP2004507073A (en) High rigidity, multi-layer semiconductor package and manufacturing method thereof
JP3493833B2 (en) Plastic package for mounting semiconductor element and method of manufacturing the same
JP2002231850A (en) Semiconductor device storing wiring board
JP2001168443A (en) Package for housing optical semiconductor element
JP2006060247A (en) Heat dissipation substrate and its manufacturing method
JP7067114B2 (en) Insulated circuit board and its manufacturing method
JP3432330B2 (en) Joint structure
JP2517024B2 (en) Ceramic package and its manufacturing method
JP2000183253A (en) Package for housing semiconductor element
JP2004296726A (en) Heat dissipating member, package for containing semiconductor element, and semiconductor device
JP3022738B2 (en) Multi-chip module
JP2761995B2 (en) High heat dissipation integrated circuit package
JP2003068954A (en) Package for housing semiconductor element
JPH0574985A (en) Semiconductor element mounting structure
JP3850312B2 (en) Semiconductor element storage package and semiconductor device
JP2521624Y2 (en) Semiconductor device
JP3285763B2 (en) Semiconductor device
JPH08255868A (en) Semiconductor device and manufacture thereof
JPH06105722B2 (en) Ceramic bonding method, ceramic package manufacturing method, and ceramic package
JP2001210769A (en) Semiconductor device
JP2004221328A (en) Semiconductor element housing package and semiconductor device
JPH05152462A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031021

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071121

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081121

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091121

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101121

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111121

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees