JPH09101765A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH09101765A
JPH09101765A JP8138339A JP13833996A JPH09101765A JP H09101765 A JPH09101765 A JP H09101765A JP 8138339 A JP8138339 A JP 8138339A JP 13833996 A JP13833996 A JP 13833996A JP H09101765 A JPH09101765 A JP H09101765A
Authority
JP
Japan
Prior art keywords
image signal
processing apparatus
image processing
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8138339A
Other languages
Japanese (ja)
Inventor
Toshiaki Nobumiya
利昭 信宮
Akiyoshi Hamanaka
章佳 浜中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP8138339A priority Critical patent/JPH09101765A/en
Priority to US08/690,389 priority patent/US6008790A/en
Publication of JPH09101765A publication Critical patent/JPH09101765A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device ; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent unnaturalness such that an animation image looks like frame feed when an input picture signal is displayed by a liquid crystal display device having a frame frequency lower than its transfer rate. SOLUTION: A picture signal of one frame read out from a frame buffer 202 is multiplied by (1-α) (0<=α<1) in a multiplier 203, and sent to an adder 204. A picture signal of a preceding frame read out from a frame buffer 206 is multiplied by α in a multiplier 205, added to the present picture signal as a residual image component in an adder 204, and sent to the frame buffer 206. This processing is repeated, an animation image is smoothly displayed by sending an output of the frame buffer 206 to a display.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は入力画像信号と異な
る転送レートを有する出力画像信号を得るための画像処
理装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus for obtaining an output image signal having a transfer rate different from that of an input image signal.

【0002】[0002]

【従来の技術】従来、コンピュータ等から所定の転送レ
ート(周波数)で送られて来る画像信号を、液晶表示装
置のようなフレーム表示周波数の上限が上記転送レート
より低い周波数の表示装置(例えば、強誘電性液晶装置
(FLCD))で表示させる場合は、図9に示すような
画像処理装置が用いられていた。図9において、101
はワークステーション(EWS)又はパーソナルコンピ
ュータ(PC)(以下、PC101とする)、102は
PC101の画像出力に適合するグラフイックアクセラ
レータ、103は画像処理部、104は液晶表示装置
(例えば、FLCD)等の表示装置である。
2. Description of the Related Art Conventionally, an image signal sent from a computer or the like at a predetermined transfer rate (frequency) is displayed on a display device (eg, a liquid crystal display device) whose upper limit of frame display frequency is lower than the transfer rate (for example, When displaying with a ferroelectric liquid crystal device (FLCD), an image processing device as shown in FIG. 9 has been used. In FIG. 9, 101
Is a workstation (EWS) or personal computer (PC) (hereinafter referred to as PC 101), 102 is a graphic accelerator suitable for image output of the PC 101, 103 is an image processing unit, 104 is a liquid crystal display device (for example, FLCD), etc. It is a display device.

【0003】画像処理部103において、105はグラ
フイックアクセラレータ102からの画像信号に中間調
処理を施す中間調処理部、106は中間調処理された画
像信号の動きを検出する動き検出部、107は中間調処
理部105及び動き検出部106の処理に用いられるバ
ッファ、108は動き検出部106の動き検出情報に応
じて中間調処理された画像信号を表示装置104のフレ
ーム表示周波数に合わせて出力するデータフロー制御部
である。
In the image processing unit 103, 105 is a halftone processing unit for performing halftone processing on the image signal from the graphic accelerator 102, 106 is a motion detection unit for detecting the motion of the halftone processed image signal, and 107 is an intermediate unit. A buffer used for the processing of the tone processing unit 105 and the motion detection unit 106, and 108 is data for outputting an image signal that has undergone halftone processing according to the motion detection information of the motion detection unit 106 in accordance with the frame display frequency of the display device 104. It is a flow control unit.

【0004】次に動作について説明する。PC101か
ら時刻t=tに入力されたディジタル画像信号u(t)
は、グラフイックアクセラレータ102を介して画像処
理部103に入力される。画像処理部103において
は、まず中間調処理部105でバッファ107を用いて
中間調表現のための処理が施された後、データフロー制
御部108に入力されると共に動き検出部106に入力
される。動き検出部106はバッファ107の前フレー
ムの画像信号を用いて画像の動きを検出し、動き検出情
報を得る。
Next, the operation will be described. Digital image signal u (t) input from PC 101 at time t = t
Is input to the image processing unit 103 via the graphic accelerator 102. In the image processing unit 103, first, the halftone processing unit 105 performs processing for halftone expression using the buffer 107, and then the data is input to the data flow control unit 108 and the motion detection unit 106. . The motion detection unit 106 detects the motion of the image using the image signal of the previous frame of the buffer 107 and obtains the motion detection information.

【0005】データフロー制御部108は、入力される
画像信号を上記動き検出情報に従って表示装置104に
送る。このとき、データフロー制御部108から表示装
置104に入力される画像信号(書き換えデータ)は、
1画面内で動き検出部106で動き有りと判定された部
分の画像データに限られる。しかし、入力される画像デ
ータの周波数が表示装置104の表示周波数の上限より
高い場合、動き検出部106で動き有りと判定され、書
き換えが必要な画像信号の量が、表示装置104が一定
時間に書き換え可能なデータ量を上回る可能性がある。
この場合、データフロー制御部108は、現在書き換え
を行っている画面の書き換えに支障が無くなるまで、そ
れ以降入力される画面を間引くことによって表示装置1
04の表示画像が破綻することを回避するようにしてい
る。
The data flow controller 108 sends the input image signal to the display device 104 according to the motion detection information. At this time, the image signal (rewriting data) input from the data flow control unit 108 to the display device 104 is
It is limited to the image data of the part which is determined by the motion detection unit 106 to be in motion within one screen. However, when the frequency of the input image data is higher than the upper limit of the display frequency of the display device 104, the motion detection unit 106 determines that there is motion, and the amount of the image signal that needs to be rewritten is determined by the display device 104 within a certain time. It may exceed the amount of rewritable data.
In this case, the data flow control unit 108 thins out the screens that are subsequently input until there is no problem in rewriting the screen that is currently being rewritten.
The display image of 04 is prevented from collapsing.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、従来の
上記方法では、コンピュータから送られてきた画像信号
の周波数が表示装置の表示周波数より高い場合、不規則
な周期で画面の間引きが行われることになるため、入力
画像信号の周波数と表示周波数とが異なる表示装置で
は、動画像信号を表示させようとした場合、動画の動き
がコマ送りのようになって滑らかさを欠くことがあると
いう欠点があった。
However, in the above-mentioned conventional method, when the frequency of the image signal sent from the computer is higher than the display frequency of the display device, the screen is thinned at irregular intervals. Therefore, in a display device in which the frequency of the input image signal and the display frequency are different, when the moving image signal is displayed, there is a drawback that the motion of the moving image is frame-by-frame and lacks smoothness. there were.

【0007】本発明は、入力画像データと表示周波数
(レート)が異なる表示装置でも、動画像を滑らかに表
示させることのできる画像処理装置を得ることを目的と
する。
It is an object of the present invention to provide an image processing device capable of smoothly displaying a moving image even on a display device having a display frequency (rate) different from that of input image data.

【0008】[0008]

【課題を解決するための手段】請求項1の発明において
は、所定の転送レートを有する入力画像信号とこの入力
画像信号より時間的に少なくとも1画面分以上前の入力
画像信号とを用いて演算処理を行うことにより、上記転
送レートと異なる転送レートを有する出力画像信号を生
成する演算処理手段を設けている。
According to a first aspect of the present invention, calculation is performed using an input image signal having a predetermined transfer rate and an input image signal that is at least one screen before the input image signal in terms of time. Arithmetic processing means is provided for generating an output image signal having a transfer rate different from the above transfer rate by performing processing.

【0009】請求項9の発明においては、入力画像信号
を蓄積する第1の蓄積手段と、上記第1の蓄積手段の出
力に第1の係数を乗算する第1の乗算手段と、画像信号
を蓄積する第2の蓄積手段と、上記第2の蓄積手段の出
力に第2の係数を乗算する第2の乗算手段と、上記第
1、第2の乗算手段の出力を加算しその加算出力を上記
第2の蓄積手段に入力する加算手段とを設けている。
According to a ninth aspect of the present invention, first storage means for storing an input image signal, first multiplication means for multiplying an output of the first storage means by a first coefficient, and an image signal The second accumulating means for accumulating, the second multiplying means for multiplying the output of the second accumulating means by the second coefficient, and the outputs of the first and second multiplying means are added, and the added output is obtained. An adding means for inputting to the second storage means is provided.

【0010】請求項14の発明においては、入力画像信
号を順次転送する複数の蓄積手段と、上記各蓄積手段の
出力に対してそれぞれ所定の係数を乗算する複数の乗算
手段と、上記各乗算手段の出力を加算する加算手段とを
設けている。
According to a fourteenth aspect of the present invention, a plurality of accumulating means for sequentially transferring the input image signal, a plurality of multiplying means for multiplying the outputs of the accumulating means by a predetermined coefficient, and the multiplying means. And an adding means for adding the outputs of the.

【0011】[0011]

【作用】請求項1の発明によれば、演算処理手段は、入
力画像信号と、これにより1画面以上前の入力画像信号
とを用いて所定の演算処理を行うことにより、入力画像
信号と異なる転送レートの出力画像信号が得られる。従
って、出力画像信号の転送レートを表示装置の表示周波
数と同期させることにより、自然な動きの動画像を表示
することができる。
According to the first aspect of the present invention, the arithmetic processing means performs the predetermined arithmetic processing using the input image signal and the input image signal of one or more screens before, so that the input image signal is different from the input image signal. An output image signal at the transfer rate can be obtained. Therefore, by synchronizing the transfer rate of the output image signal with the display frequency of the display device, a moving image with natural movement can be displayed.

【0012】また、請求項9の発明によれば、第1の蓄
積手段の入力画像信号と第2の蓄積手段の出力とにそれ
ぞれ第1、第2の係数を乗算し、各乗算出力を加算する
処理を一定時間毎に繰り返すことにより、第2の蓄積手
段に時間応答特性を持たせることができる。従って、第
2の蓄積手段の出力を表示装置のフレーム周波数に同期
させて読み出すことによって、自然な動きの動画像を表
示することができる。
According to the invention of claim 9, the input image signal of the first accumulating means and the output of the second accumulating means are respectively multiplied by the first and second coefficients, and the respective multiplication outputs are added. By repeating the processing described above at regular time intervals, it is possible to give the second storage means a time response characteristic. Therefore, by reading the output of the second storage means in synchronization with the frame frequency of the display device, it is possible to display a moving image with natural movement.

【0013】また、請求項14の発明によれば、蓄積手
段を複数個直列に接続して、一定時間毎に画像信号を順
次転送するように成し、各蓄積手段の出力にそれぞれ所
定の係数を乗算し、各乗算出力を加算することにより、
時間応答性を持たせることができる。従って、上記加算
出力を表示装置のフレーム周波数に同期させて表示させ
ることにより、自然な動画像を表示することができる。
According to the fourteenth aspect of the present invention, a plurality of accumulating means are connected in series so that image signals are sequentially transferred at regular time intervals, and the output of each accumulating means has a predetermined coefficient. By multiplying and adding each multiplication output,
It can be time-responsive. Therefore, a natural moving image can be displayed by displaying the added output in synchronization with the frame frequency of the display device.

【0014】[0014]

【発明の実施の形態】本発明の実施の形態においては、
入力画像信号の転送レートと異なる表示周波数を持つ表
示装置で動画像信号を表示させる場合において、動画像
信号を滑らかに表示させるために、フレームバッファと
このフレームバッファに時間応答特性を持たせること、
即ち、残像効果を付加することが可能な手段を設けてい
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS In an embodiment of the present invention,
When displaying a moving image signal on a display device having a display frequency different from the transfer rate of the input image signal, in order to display the moving image signal smoothly, the frame buffer and this frame buffer have time response characteristics,
That is, means for adding an afterimage effect is provided.

【0015】フレームバッファに時間応答特性を持たせ
るための、第1の方法は、フレームバッファの出力に第
1の係数を乗じたものと、入力画像データに第2の係数
を乗じたものとの和をフレームバッファの入力とし、こ
れを一定時間毎に繰り返す。そしてフレームバッファの
出力を表示装置の表示周波数に同期させて、画像処理ブ
ロックへ転送する方法である。ここで、第1の係数と第
2の係数との和は1であり、本方法では、第1の係数は
時定数に対応する。
A first method for giving the frame buffer a time response characteristic is to output the frame buffer by a first coefficient and input image data by a second coefficient. The sum is used as the input to the frame buffer, and this is repeated at regular intervals. Then, the output of the frame buffer is synchronized with the display frequency of the display device and transferred to the image processing block. Here, the sum of the first coefficient and the second coefficient is 1, and in the method, the first coefficient corresponds to the time constant.

【0016】フレームバッファに時間応答特性を持たせ
るための、第2の方法は、画像処理部の前にフレームバ
ッファを複数設け、第1のフレームバッファの出力を一
定時間毎に第2のフレームバッファに転送し、第1、第
2のフレームバッファ出力に各々係数を乗じて加算した
ものを表示用信号として、表示装置の表示周波数に同期
させて、画像処理部へ転送する方法である。ここで、全
ての係数の和は1とし、本方法では、係数のZ変換が時
定数に対応する。
A second method for providing the frame buffer with a time response characteristic is to provide a plurality of frame buffers in front of the image processing section, and output the first frame buffer to the second frame buffer at regular time intervals. To the image processing section in synchronism with the display frequency of the display device as a display signal obtained by multiplying the first and second frame buffer outputs by respective coefficients and adding them. Here, the sum of all the coefficients is 1, and in this method, the Z conversion of the coefficients corresponds to the time constant.

【0017】図1は本発明の実施の形態を示す。図1に
おいて、101〜108は図9の同一符号部分と実質的
に同一であり、重複する説明を省略する。109は本発
明による画像処理装置としての周波数変換装置であり、
グラフイックアクセラレータ102と画像処理部103
との間に設けられている。
FIG. 1 shows an embodiment of the present invention. In FIG. 1, reference numerals 101 to 108 are substantially the same as the same reference numerals in FIG. 9, and duplicate description will be omitted. 109 is a frequency conversion device as an image processing device according to the present invention,
Graphic accelerator 102 and image processing unit 103
It is provided between and.

【0018】図2は周波数変換装置109の第1の実施
の形態を示す。図2において、201はディジタル画像
信号u(t)の入力端子、202、206はフレームバ
ッファ、203、205は係数(1−α)、αとの乗算
器(α≦1)、204は加算器である。
FIG. 2 shows a first embodiment of the frequency converter 109. In FIG. 2, 201 is an input terminal of the digital image signal u (t), 202 and 206 are frame buffers, 203 and 205 are coefficients (1-α), a multiplier with α (α ≦ 1), and 204 is an adder. Is.

【0019】次に動作について説明する。PC101か
ら時刻t=tに入力されたディジタル画像信号u(t)
(画素)は、グラフィックアクセラレータ102を介し
て周波数変換装置109のフレームバッファ202に蓄
積される。このフレームバッファ202に蓄積された画
素u(t)は、順次読み出されて乗算器203で係数
(1−α)を乗算される(但し、0≦α<1)。この乗
算器203の出力(1−α)u(t)は加算器204に
入力され、時刻t=t−1の入力画像信号に対応する表
示出力(残像信号)と加算され、最新の表示出力として
フレームバッファ206に蓄積される。
Next, the operation will be described. Digital image signal u (t) input from PC 101 at time t = t
The (pixel) is accumulated in the frame buffer 202 of the frequency conversion device 109 via the graphic accelerator 102. The pixels u (t) accumulated in the frame buffer 202 are sequentially read out and multiplied by a coefficient (1-α) in the multiplier 203 (where 0 ≦ α <1). The output (1-α) u (t) of the multiplier 203 is input to the adder 204, is added to the display output (afterimage signal) corresponding to the input image signal at time t = t−1, and is the latest display output. Is stored in the frame buffer 206.

【0020】フレームバッファ206に蓄積された画素
は、時刻t=tの入力信号に対応する表示出力として、
表示装置104のフレームレート(表示周波数)に応じ
た速度で読み出され、画像処理部103と乗算器205
とに入力される。乗算器205に入力された時刻t=t
の入力信号に対応する表示出力は、係数αを乗算され、
再び加算器204に入力され、時刻t=t+1の入力画
像信号に対応する処理信号(1−α)u(t+1)に残
像信号として加算される。これによって図3に示すよう
に表示しようとする画像信号u(t)に残像を付け加え
ることができる。
The pixels accumulated in the frame buffer 206 are displayed as a display output corresponding to the input signal at time t = t.
The image is read at a speed according to the frame rate (display frequency) of the display device 104, and the image processing unit 103 and the multiplier 205 are read.
Entered as Time t = t input to the multiplier 205
The display output corresponding to the input signal of is multiplied by the coefficient α,
It is input to the adder 204 again and added as an afterimage signal to the processed signal (1-α) u (t + 1) corresponding to the input image signal at time t = t + 1. As a result, afterimages can be added to the image signal u (t) to be displayed as shown in FIG.

【0021】図3において、上記αの値を増加(1に近
く)すると、付加される残像が増加するので、図3
(a)に示す入力画像信号に対する出力(図3(b))
は、立ち上がり、立ち下がり共に鈍くなり、動画像が滑
らかになるという効果がある。一方、付加される残像が
増加すると、、画像信号の動き成分等の空間的高周波成
分が相殺され、画像がボケるという性質がある。
In FIG. 3, when the value of α is increased (close to 1), the afterimage added is increased.
Output for the input image signal shown in (a) (FIG. 3 (b))
Has an effect that the rising edge and the falling edge become dull and the moving image becomes smooth. On the other hand, if the afterimage added increases, spatial high-frequency components such as motion components of the image signal are canceled out, and the image has a characteristic of being blurred.

【0022】従って、入力(表示しようとする)画像信
号の周波数より出力(表示する)画像信号の周波数が低
い液晶表示装置(例えば、FLCD)等の表示装置10
4に適用した場合、動画像の書き換えが間に合わず、画
面の間引きが行われることによって視覚的な動画像の滑
らかさが不足する現象を、画像の動きの視覚的な滑らか
さと画像のボケ具合とがバランスするように、周波数変
換装置109の残像量、即ち、α(0<α<1)の値を
適当に設定すれば、上記残像を付加(u(t)→F
(t))することによって、視覚的により滑らかな動画
像を実現することができる。
Accordingly, the display device 10 such as a liquid crystal display device (for example, FLCD) in which the frequency of the output (display) image signal is lower than the frequency of the input (displayed) image signal.
When applied to 4, the phenomenon that the smoothness of the visual moving image is insufficient due to the thinning of the screen because the moving image cannot be rewritten in time is referred to as the visual smoothness of the moving image and the blurring degree of the image. If the afterimage amount of the frequency conversion device 109, that is, the value of α (0 <α <1) is appropriately set so that the above-mentioned afterimage is added (u (t) → F
By performing (t)), a moving image that is visually smoother can be realized.

【0023】ここで、 F(t)=αF(t−1)+(1−α)u(t) ………(1) となる。また、α1 <α<α2 とF(t)の時間レベル
特性を比較すると、α=α1 の時は、立ち上がり、立ち
下がり共にα=α2 の時より早くなり、従って、付加さ
れる残像の量は少なくなり、画像のボケは少ないが、視
覚的な画像の滑らかさの改善も少ない。
Here, F (t) = αF (t-1) + (1-α) u (t) (1) Also, comparing α 1 <α <α 2 and the time level characteristics of F (t), when α = α 1 , both rising and falling are faster than when α = α 2 , and therefore, are added. The amount of afterimage is small and the image is less blurred, but the improvement in visual smoothness is also small.

【0024】図4は周波数変換装置の第2の実施の形態
を示すブロック図である。図4において、401はディ
ジタル画像信号u(t)の入力端子、402、403、
404はフレームバッファ、405、406、407は
係数K0、K1、K2との乗算器、408は加算器であ
る。
FIG. 4 is a block diagram showing a second embodiment of the frequency converter. In FIG. 4, 401 is an input terminal for the digital image signal u (t), 402, 403,
Reference numeral 404 is a frame buffer, 405, 406 and 407 are multipliers with coefficients K0, K1 and K2, and 408 is an adder.

【0025】次に動作について説明する。一定の周期で
入力端子401から時刻t=tに入力されたディジタル
画像信号u(t)(画素)は、フレームバッファ402
に蓄積される。また、入力端子401からフレームバッ
ファ402にデータが入れられる以前に、フレームバッ
ファ402に蓄積されていたデータは、フレームバッフ
ァ403に転送される。同様にフレームバッファ403
に蓄積されていたデータは、フレームバッファ404に
転送される。フレームバッファ402、403、404
に蓄積された画素は表示装置104のフレームレートに
応じた速度で読み出され、それぞれ乗算器405、40
6、407に入力されて係数K0、K1、K2を乗算さ
れた後、加算器408で加算される。この加算器408
からの次式で示される出力は画像処理部103に入力さ
れる。
Next, the operation will be described. The digital image signal u (t) (pixels) input from the input terminal 401 at time t = t in a constant cycle is stored in the frame buffer 402.
Is accumulated in Also, the data accumulated in the frame buffer 402 before the data is input from the input terminal 401 to the frame buffer 402 is transferred to the frame buffer 403. Similarly, the frame buffer 403
The data stored in the frame buffer 404 is transferred to the frame buffer 404. Frame buffers 402, 403, 404
The pixels accumulated in the memory are read out at a speed corresponding to the frame rate of the display device 104, and are respectively multiplied by multipliers 405 and 40.
6 and 407, the signals are multiplied by the coefficients K0, K1 and K2, and then added by the adder 408. This adder 408
The output expressed by the following equation is input to the image processing unit 103.

【0026】[0026]

【数1】 (Equation 1)

【0027】本実施の形態の場合、表示される画像の時
間減衰特性は、係数K0、K1、K2のZ変換(離散的
ラプラス変換)として設定することができる。上記係数
K0、K1、K2の値を増加すると、残像成分が増加
し、表示される動画像を滑らかにする効果がある一方
で、入力される画像信号をボケさせる効果がある。ま
た、現在の入力画像信号と係数K0、K1、K2を乗算
された空間的に同位値にある画像信号(画素)との相関
関係は、一般的にフレームバッファの出力U0よりU
1、U1よりU2の順で低くなるので、係数K0、K
1、K2が同値である場合、その残像効果は、K0<K
1<K2の順で大きくなる一方で、画像のボケに対して
は係数K2が最も大きく影響する。
In the case of the present embodiment, the time attenuation characteristic of the displayed image can be set as the Z transform (discrete Laplace transform) of the coefficients K0, K1 and K2. Increasing the values of the coefficients K0, K1 and K2 has the effect of increasing the afterimage component and smoothing the displayed moving image, while having the effect of blurring the input image signal. In addition, the correlation between the current input image signal and the image signal (pixel) that is a spatially equal value obtained by multiplying the coefficients K0, K1, and K2 is generally U than the output U0 of the frame buffer.
Since it becomes lower in the order of U2 than 1 and U1, the coefficients K0 and K
When 1 and K2 are the same value, the afterimage effect is K0 <K
While increasing in the order of 1 <K2, the coefficient K2 has the greatest influence on the blur of the image.

【0028】画像の鮮明度を保つ(ボケを最小限に止め
る)には、現在の画像と相関の低い過去の画像信号U
2、U1の成分の割合を小さくする必要があるから、K
0≧K1≧K2のように各係数を設定すれば、動画像の
滑らかさと動画像の滑らかさとボケのバランスのとれた
動画像を実現することがてきる。また、必要条件によっ
て動きの滑らかさ重視の場合と、画像の鮮明度(ボケ)
重視の場合とで、任意に係数K0、K1、K2を独立に
変化させることも可能である。
In order to maintain the sharpness of the image (to minimize blurring), the past image signal U having a low correlation with the current image is used.
2, it is necessary to reduce the ratio of U1 components, so K
By setting each coefficient as 0 ≧ K1 ≧ K2, it is possible to realize a moving image in which the smoothness of the moving image and the smoothness of the moving image and the blur are balanced. Also, depending on the requirements, the case where the smoothness of the movement is emphasized and the sharpness of the image (blur)
It is also possible to arbitrarily change the coefficients K0, K1, and K2 independently in the case of emphasis.

【0029】次に、本実施の形態において、画像の鮮明
度を重視する場合の係数K0、K1、K2の設定方法の
一例について説明する。現在の画像と相関の低い過去の
画像信号U2、U1の成分の割合を小さくする必要があ
るので、ある程度画像の動きが滑らかになるよう係数K
0を調整し、その後、係数K1、2を微調整するという
手順により、許容可能な画像のボケの上限以下の範囲
で、画像の滑らかさ(付加する残像の量)を調整(選
択)することができる。
Next, an example of a method of setting the coefficients K0, K1 and K2 in the case where the sharpness of the image is emphasized in the present embodiment will be described. Since it is necessary to reduce the ratio of the components of the past image signals U2 and U1 that have a low correlation with the current image, the coefficient K is set so that the motion of the image is smoothed to some extent.
Adjusting (selecting) the smoothness of the image (the amount of afterimage to be added) within a range not more than the upper limit of the allowable image blur by adjusting 0 and then finely adjusting the coefficients K1 and K2. You can

【0030】従って、液晶表示装置(例えば、FLC
D)のように、入力(表示しようとする)画像信号の周
波数に対して、出力(表示する)画像信号の周波数が低
い表示装置を使用する場合、表示装置の画面書き換えが
間に合わず、画面信号の間引きが行われるため、画像の
動きに滑らかさが不足するという問題に対して、図4に
おいて、係数K0、K1、K2の値を独立に適当に調整
し、付加される残像成分を増減することによって、表示
装置に表示される画像の動きに必要な滑らかさを与える
と同時に、上記残像を付加することによって生じる画像
のボケとのバランスを任意に制御することができる。
Therefore, a liquid crystal display device (for example, FLC
When a display device in which the frequency of the output (displayed) image signal is lower than the frequency of the input (displayed) image signal as in D) is used, the screen rewriting of the display device cannot be done in time and the screen signal In order to solve the problem that the smoothness of the motion of the image is insufficient because the thinning is performed, the values of the coefficients K0, K1, and K2 are independently adjusted appropriately in FIG. 4 to increase or decrease the afterimage component to be added. Thus, it is possible to provide the image displayed on the display device with a smoothness required for the movement, and at the same time, it is possible to arbitrarily control the balance with the blur of the image generated by adding the afterimage.

【0031】図5は周波数変換装置109の第3の実施
の形態を示すブロック図である。図5において、501
はディジタル画像信号u(t)の入力端子。502、5
06、512はフレームバッファ、503、505、5
07、509、511、513は係数(1−α1 )、
(α1 )、A1 、(1−α2 )、(α2 )、A2 との乗
算器、504、508、510は加算器である。
FIG. 5 is a block diagram showing a third embodiment of the frequency converter 109. In FIG.
Is an input terminal for the digital image signal u (t). 502, 5
06 and 512 are frame buffers, 503, 505, and 5
07, 509, 511 and 513 are coefficients (1-α 1 ),
Multipliers with (α 1 ), A 1 , (1-α 2 ), (α 2 ), and A 2, and adders 504, 508, and 510.

【0032】次に動作について説明する。一定の周期で
入力端子501から時刻t=tに入力されたディジタル
画像信号u(t)(画素)は、フレームバッファ502
に蓄積される。次に表示装置104のフレーム周波数に
応じた速度で読み出され、乗算器503、509で係数
(1−α1 )、(1−α2 )を乗算される。乗算器50
3、509の出力は加算器504、510に入力され
る。一方、時刻t=t−1の入力信号に対応する画素デ
ータがフレームバッファ511、512から読み出さ
れ、乗算器505、511に入力で係数α1 、α2 を乗
算され、乗算器503、509の出力(時刻t=tの画
素に対応)と加算器504、511で加算される。この
加算器504、510の出力がt=tでのフレームバッ
ファ506、512の値になる。
Next, the operation will be described. The digital image signal u (t) (pixels) input from the input terminal 501 at time t = t in a constant cycle is stored in the frame buffer 502.
Is accumulated in Next, the data is read at a speed corresponding to the frame frequency of the display device 104, and is multiplied by the coefficients (1-α 1 ) and (1-α 2 ) in the multipliers 503 and 509. Multiplier 50
The outputs of 3, 509 are input to the adders 504, 510. On the other hand, pixel data corresponding to the input signal at time t = t−1 is read from the frame buffers 511 and 512, multiplied by the coefficients α 1 and α 2 at the inputs to the multipliers 505 and 511, and the multipliers 503 and 509 are provided. Output (corresponding to the pixel at time t = t) is added by adders 504 and 511. The outputs of the adders 504 and 510 become the values of the frame buffers 506 and 512 at t = t.

【0033】フレームバッファ506、512から読み
出された画素は、表示装置104のフレームレートで読
み出され、乗算器507、513で重み付け係数A1
2を乗算された後、加算器508で図2と同一構成を
持つ他の周波数変換装置の出力と加算される。ここで、
図5の503〜506、509〜512は、図2の20
3〜206と同様の機能と効果を持つ回路で、係数αの
みが異なるものである。加算器508の出力は、画像処
理部103に入力され、中間調処理を施された後、図1
の表示装置104で表示される。
The pixels read out from the frame buffers 506 and 512 are read out at the frame rate of the display device 104, and the weighting factors A 1 and
After being multiplied by A 2 , it is added by an adder 508 with the output of another frequency converter having the same configuration as in FIG. here,
Reference numerals 503 to 506 and 509 to 512 in FIG.
The circuits have the same functions and effects as those of Nos. 3 to 206, but differ only in the coefficient α. The output of the adder 508 is input to the image processing unit 103, is subjected to halftone processing, and then is output from FIG.
Is displayed on the display device 104.

【0034】ここで、加算器507、513の出力Fi
(t)及び表示出力Fは次式で示される。
Here, the output Fi of the adders 507 and 513 is Fi.
(T) and the display output F are shown by the following equations.

【0035】[0035]

【数2】 (Equation 2)

【0036】本実施の形態は、表示される各画素の時間
減衰特性は、α1 ,α2 によって決められる時定数と重
み付け係数A1 、A2 によって、それぞれ信号の立ち上
がり、立ち下がり、及び図2と同様な構成の各周波数変
換装置の出力の重み付け係数(減衰成分)を任意に設定
可能とし、図5の回路全体で時間レベル特性を自由に設
定することを可能にしたものである。
In the present embodiment, the time decay characteristics of each pixel to be displayed are determined by the time constant determined by α 1 and α 2 and the weighting factors A 1 and A 2 , respectively. The weighting coefficient (attenuation component) of the output of each frequency converter having the same configuration as that in 2 can be set arbitrarily, and the time level characteristic can be set freely in the entire circuit of FIG.

【0037】図6は図5の実施の形態による減衰特性の
一例を示すものである。図5のフレームバッファ502
内のある画素の値が、図6(a)に示す時間変化をした
時、フレームバッファ506の上記画素の値が図6
(b)のf1のような時間変化を示すように係数α1
値が設定され、フレームバッファ512の上記画素の値
が図6(b)のf2のような時間変化をするように、係
数α2 の値が設定されている場合、フレームバッファ5
06、512から読み出された画像信号(f1,f2)
は、乗算器507、513で係数A1 、A2 を乗算され
た後、加算器508で加算され、上記画素は、図6
(c)(F1+F2)で示されるような残像特性を持っ
た信号となる。
FIG. 6 shows an example of attenuation characteristics according to the embodiment of FIG. Frame buffer 502 of FIG.
When the value of a certain pixel in the pixel changes with time as shown in FIG. 6A, the value of the pixel in the frame buffer 506 becomes as shown in FIG.
The value of the coefficient α 1 is set so as to show a time change like f1 of (b), and the coefficient of the coefficient of the pixel of the frame buffer 512 changes so as to change like f2 of FIG. 6 (b). If the value of α 2 is set, the frame buffer 5
Image signals (f1, f2) read from 06 and 512
Are multiplied by the coefficients A 1 and A 2 in the multipliers 507 and 513, and then added in the adder 508.
(C) The signal has an afterimage characteristic as shown by (F1 + F2).

【0038】本実施の形態では、図2と同様な図5の5
03〜506、509〜512で示される周波数変換装
置を複数設定し、それぞれ独立した残像特性となるよう
に係数αn (n:整数)を設定し、図2と同様な構成を
持つ各周波数変換装置の出力に図5の507、513で
示されるような係数乗算器と乗算係数An (0≦An
1、n:整数)とを設定して、各周波数変換装置の出力
を任意の重み付けで加算可能とし、残像特性のバリエー
ションの拡大を実現するものである。
In the present embodiment, 5 of FIG. 5 similar to FIG.
03 to 506 and 509 to 512, a plurality of frequency converters are set, the coefficient α n (n: integer) is set so as to have independent afterimage characteristics, and each frequency converter having the same configuration as in FIG. At the output of the device, a coefficient multiplier and a multiplication coefficient A n (0 ≦ A n ≦ 0 as shown by 507 and 513 in FIG.
1 and n: integers), the outputs of the respective frequency conversion devices can be added with arbitrary weighting, and the variation of the afterimage characteristics is expanded.

【0039】従って、図5の周波数変換装置を図1の画
像処理部103の前に付加することによって、複数の残
像付加特性を任意の割合で加算して残像特性を形成する
ことができるので、付加する残像の量(図6に示す時間
レベル特性)のように精密に調整することができる。こ
のため入力(表示しようとする)画像信号の周波数より
出力(表示する)画像信号の周波数が低い表示装置(例
えば、FLCD)を使用する場合、表示装置の画面書き
替えが間に合わないことに起因して、画像信号の間引き
が行われるために、視覚的な動画像の滑らかさの不足す
るという現象に対して上記方式によって残像を付加する
ことにより、画像の視覚的な滑らかさを実現すると共
に、残像を付加したことにより生じる画像のボケを最小
限にする残像付加(残像の時間レベル)特性を実現する
ことが可能である。
Therefore, by adding the frequency conversion device of FIG. 5 in front of the image processing unit 103 of FIG. 1, a plurality of afterimage addition characteristics can be added at an arbitrary ratio to form an afterimage characteristic. The amount of afterimage to be added (time level characteristic shown in FIG. 6) can be precisely adjusted. Therefore, when a display device (for example, FLCD) in which the frequency of the output (displayed) image signal is lower than the frequency of the input (displayed) image signal is used, the screen rewriting of the display device cannot be rewritten in time. Then, since the afterimage is added by the above method to the phenomenon that the smoothness of the visual moving image is insufficient because the thinning of the image signal is performed, the visual smoothness of the image is realized, and It is possible to realize an afterimage addition (afterimage time level) characteristic that minimizes blurring of an image caused by adding an afterimage.

【0040】図7は周波数変換装置の第4の実施の形態
を示すブロック図である。図7において、701はディ
ジタル画像信号u(t)の入力端子、702、706は
フレームバッファ、703、705は係数(1−
αn )、αn との乗算器(αn ≦1)、704は加算
器、707は入力信号u(t)と表示出力F(t)の輝
度信号成分を比較することにより、係数αn の値を制御
するマイコンである。
FIG. 7 is a block diagram showing a fourth embodiment of the frequency converter. In FIG. 7, 701 is an input terminal for the digital image signal u (t), 702 and 706 are frame buffers, and 703 and 705 are coefficients (1-
α n ), α n with a multiplier (α n ≦ 1), 704 with an adder, 707 with a coefficient α n by comparing the input signal u (t) with the luminance signal component of the display output F (t). Is a microcomputer that controls the value of.

【0041】次に動作について説明する。入力端子70
1から時刻t=tに入力されたディジタル画像信号u
(t)(画素)は、一旦フレームバッファ702に蓄積
される。このフレームバッファ702に蓄積された画素
u(t)は、順次読み出されて乗算器703で係数、
(1−αn )を乗算される(但し、0≦αn <1)。こ
の乗算器703の出力(1−α n )u(t)は加算器7
04に入力され、時刻t=t−1の入力画像信号に対応
する表示出力(残像)と加算され、最新の表示出力とし
てフレームバッファ706に蓄積される。フレームバッ
ファ706に蓄積された画素は時刻t=tの入力信号に
対応する表示出力として、図1の表示装置104のフレ
ームレートに応じた速度で読み出され、画像処理部10
3と乗算器705に入力される。乗算器705に入力さ
れた時刻t=tの入力信号に対応する表示出力は、係数
αn を乗算され、再び加算器704に入力され、時刻t
=t+1の入力画像信号に対応する処理信号(1−
αn )u(t+1)に加算(残像が付加)される。
Next, the operation will be described. Input terminal 70
The digital image signal u input from 1 at time t = t
(T) (pixels) are temporarily stored in the frame buffer 702.
Is done. Pixels accumulated in this frame buffer 702
u (t) is sequentially read out and the coefficient is calculated by the multiplier 703.
(1-αn) Is multiplied (where 0 ≦ αn<1). This
Output of the multiplier 703 of (1-α n) U (t) is the adder 7
04, corresponding to the input image signal at time t = t-1
Display output (afterimage)
And stored in the frame buffer 706. Frame bag
The pixels accumulated in the output 706 are input signals at time t = t.
The corresponding display output is the frame of the display device 104 of FIG.
The image processing unit 10 reads out at a speed according to the frame rate.
3 and the multiplier 705. Input to multiplier 705
The display output corresponding to the input signal at time t = t
αnIs multiplied by and input to the adder 704 again at time t
= T + 1 processed image signal corresponding to the input image signal (1-
αn) U (t + 1) is added (an afterimage is added).

【0042】入力ディジタル画像信号u(t)に対して
上記処理を行い、かつマイコン707に式(6)、
(7)に示すような条件で入出力信号u(t)、F
(t)の輝度信号レベルを判定させ、その結果に対応し
て係数αn の値を変化させれば、表示しようとする画像
信号u(t)に付加する残像の量を入力画像に応じて変
化させることが可能となる。
The above processing is performed on the input digital image signal u (t), and the microcomputer 707 uses the equation (6),
Input / output signals u (t), F under the conditions shown in (7)
If the luminance signal level of (t) is determined and the value of the coefficient α n is changed according to the result, the amount of afterimage added to the image signal u (t) to be displayed is changed according to the input image. It can be changed.

【0043】[0043]

【数3】 (Equation 3)

【0044】即ち、表示しようとする画像のエッジの立
ち上がりと立ち下がりのカーブを入力画像信号に応じて
変化させることが可能になるので、表示しようとする画
像のエッジの立ち上がりと立ち下がりのカーブを画像信
号に応じて変化させることが可能になる。例えば、α1
<α2 として上記(6)(7)式に示した条件でαn
値を選択することによって、図8に示すように、画像の
エッジの立ち上がりは早く立ち上がり、エッジの立ち下
がりは遅く立ち下がるように入力ディジタル画像信号を
周波数変換することも可能である。図8(b)におい
て、は図7において、係数αn が、α1 <α2 である
場合の出力時間波形を示し、は係数αn が、α1 >α
2 である場合の出力時間波形を示している。
That is, since it is possible to change the rising and falling curves of the edge of the image to be displayed in accordance with the input image signal, the rising and falling curves of the edge of the image to be displayed can be changed. It can be changed according to the image signal. For example, α 1
By selecting the value of α n under the conditions shown in the above equations (6) and (7) as <α 2, as shown in FIG. 8, the edge of the image rises early and the edge falls late. It is also possible to frequency-convert the input digital image signal so as to decrease. In FIG. 8 (b), 7, the coefficient alpha n is, alpha 1 <shows the output time waveform when an alpha 2, is the coefficient α n, α 1> α
The output time waveform when it is 2 is shown.

【0045】尚、図7の周波数変換装置のαn の値に対
するF(t)の時間レベル(残像付加)特性は、第1の
実施の形態の周波数変換装置(図2)におけるαの値に
対するF(t)の時間レベル(残像付加)特性と同様で
ある。
The time level (afterimage addition) characteristic of F (t) with respect to the value of α n of the frequency converter of FIG. 7 corresponds to the value of α in the frequency converter (FIG. 2) of the first embodiment. This is similar to the time level (afterimage addition) characteristic of F (t).

【0046】従って、入力される画像のレベルu(t)
と周波数変換装置の出力レベルF(t−1)に応じてα
の値を最高で1画素単位で任意に変化させることが可能
であるため、入力(表示しようとする)画像信号の周波
数より出力(表示する)画像信号の周波数が低い表示装
置(例えば、FLCD)に動画像信号を表示する場合、
表示装置の画面書き替えが間に合わないことに起因し
て、画像信号の間引きが行われるために、視覚的な動画
像の滑らかさの不足するという現象に対して、残像を付
加することによって画像の視覚的な滑らかさを実現する
と共に、残像を付加したことによって生じる画像のボケ
を最小限にする残像付加(残像の時間レベル)特性を実
現することが可能である。
Therefore, the level u (t) of the input image
And α according to the output level F (t-1) of the frequency converter
Since the value of can be arbitrarily changed in units of one pixel at the maximum, a display device (for example, FLCD) in which the frequency of the output (displayed) image signal is lower than the frequency of the input (displayed) image signal When displaying a moving image signal on
The phenomenon that the smoothness of the visual moving image is insufficient due to the thinning of the image signal due to the screen rewriting of the display device not being in time, It is possible to realize visual smoothness and also to realize an afterimage addition (afterimage time level) characteristic that minimizes image blur caused by adding an afterimage.

【0047】[0047]

【発明の効果】本発明によれば、入力画像信号と表示周
波数とが異なる表示装置(例えば、強誘電性液晶表示装
置(FLCD))でも、表示装置の表示周波数以上の入
力周波数の動画像信号を自然に表示(再現)することが
できる。
According to the present invention, even in a display device (for example, a ferroelectric liquid crystal display device (FLCD)) having a display frequency different from that of the input image signal, a moving image signal having an input frequency higher than the display frequency of the display device is provided. Can be displayed (reproduced) naturally.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を示すブロック図である。FIG. 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の周波数変換装置の第1の実施の形態を示
すブロック図である。
FIG. 2 is a block diagram showing a first embodiment of the frequency conversion device of FIG.

【図3】第1の実施の形態による周波数変換装置の入出
力信号の時間波形の一例を示す波形図である。
FIG. 3 is a waveform diagram showing an example of a time waveform of an input / output signal of the frequency conversion device according to the first embodiment.

【図4】周波数変換装置の第2の実施の形態を示すブロ
ック図である。
FIG. 4 is a block diagram showing a second embodiment of the frequency conversion device.

【図5】周波数変換装置の第3の実施の形態を示すブロ
ック図である。
FIG. 5 is a block diagram showing a third embodiment of a frequency conversion device.

【図6】第3の実施の形態による周波数変換装置の入出
力信号の時間波形の一例を示す波形図である。
FIG. 6 is a waveform diagram showing an example of a time waveform of an input / output signal of the frequency conversion device according to the third embodiment.

【図7】周波数変換装置の第4の実施の形態を示すブロ
ック図である。
FIG. 7 is a block diagram showing a fourth embodiment of a frequency conversion device.

【図8】第4の実施の形態による周波数変換装置の入力
信号と出力信号の時間波形の一例を示す波形図である。
FIG. 8 is a waveform diagram showing an example of time waveforms of an input signal and an output signal of the frequency conversion device according to the fourth embodiment.

【図9】従来の表示装置を示すブロック図である。FIG. 9 is a block diagram showing a conventional display device.

【符号の説明】[Explanation of symbols]

104 表示装置 109 周波数変換装置 202、206、702、706 フレームバッファ 203、205、703、705 乗算器 204、704 加算器 402、403、404 フレームバッファ 405、406、407 乗算器 408 加算器 502、506、512 フレームバッファ 503、505、507、509、513 乗算器 504、508、510 加算器 104 display device 109 frequency conversion device 202, 206, 702, 706 frame buffer 203, 205, 703, 705 multiplier 204, 704 adder 402, 403, 404 frame buffer 405, 406, 407 multiplier 408 adder 502, 506 512 frame buffer 503, 505, 507, 509, 513 multiplier 504, 508, 510 adder

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/36 520 9377−5H G09G 5/36 520C H04N 5/937 H04N 5/93 C Continuation of the front page (51) Int.Cl. 6 Identification number Office reference number FI Technical display location G09G 5/36 520 9377-5H G09G 5/36 520C H04N 5/937 H04N 5/93 C

Claims (17)

【特許請求の範囲】[Claims] 【請求項1】 所定の転送レートを有する入力画像信号
とこの入力画像信号より時間的に少なくとも1画面分以
上前の入力画像信号とを用いて演算処理を行うことによ
り、上記転送レートと異なる転送レートを有する出力画
像信号を生成する演算処理手段を備えた画像処理装置。
1. A transfer different from the above transfer rate by performing an arithmetic process using an input image signal having a predetermined transfer rate and an input image signal which is at least one screen earlier in time than the input image signal. An image processing apparatus comprising arithmetic processing means for generating an output image signal having a rate.
【請求項2】 上記入力画像信号と上記少くとも1画面
分以上前の入力画像信号に対してそれぞれ独立に係数を
乗算する乗算手段を上記演算処理手段に設けたことを特
徴とする請求項1記載の画像処理装置。
2. The arithmetic processing means is provided with multiplying means for independently multiplying the input image signal and the input image signal at least one screen before by at least one screen by a coefficient. The image processing device described.
【請求項3】 上記乗算手段の係数を選択する選択手段
を設けたことを特徴とする請求項2記載の画像処理装
置。
3. The image processing apparatus according to claim 2, further comprising selection means for selecting a coefficient of the multiplication means.
【請求項4】 上記出力画像信号の転送レートが上記入
力画像信号の転送レートより低いことを特徴とする請求
項1記載の画像処理装置。
4. The image processing apparatus according to claim 1, wherein the transfer rate of the output image signal is lower than the transfer rate of the input image signal.
【請求項5】 上記出力画像信号を表示する表示手段を
設けたことを特徴とする請求項1記載の画像処理装置。
5. The image processing apparatus according to claim 1, further comprising display means for displaying the output image signal.
【請求項6】 上記表示手段は画像を表示した後、一定
時間その表示画像を保持するメモリ機能を有することを
特徴とする請求項5記載の画像処理装置。
6. The image processing apparatus according to claim 5, wherein the display means has a memory function of holding the displayed image for a certain period of time after displaying the image.
【請求項7】 上記表示手段は強誘電性液晶表示素子を
含むことを特徴とする請求項5記載の画像処理装置。
7. The image processing apparatus according to claim 5, wherein the display means includes a ferroelectric liquid crystal display element.
【請求項8】 上記演算処理手段は、上記入力画像信号
の残像信号を生成して上記入力画像信号に付加する処理
を行うことを特徴とする請求項1記載の画像処理装置。
8. The image processing apparatus according to claim 1, wherein the arithmetic processing means performs a process of generating an afterimage signal of the input image signal and adding it to the input image signal.
【請求項9】 入力画像信号を蓄積する第1の蓄積手段
と、 上記第1の蓄積手段の出力に第1の係数を乗算する第1
の乗算手段と、 画像信号を蓄積する第2の蓄積手段と、 上記第2の蓄積手段の出力に第2の係数を乗算する第2
の乗算手段と、 上記第1、第2の乗算手段の出力を加算しその加算出力
を上記第2の蓄積手段に入力する加算手段とを備えたこ
とを特徴とする画像処理装置。
9. A first accumulation means for accumulating an input image signal, and a first multiplication means for multiplying an output of the first accumulation means by a first coefficient.
And a second accumulating means for accumulating an image signal, and a second accumulating means for multiplying an output of the second accumulating means by a second coefficient.
And an adding means for adding the outputs of the first and second multiplying means and inputting the added output to the second accumulating means.
【請求項10】 上記第1、第2の乗算手段で用いられ
る上記第1、第2の係数を各々上記第1、第2の蓄積手
段の出力に応じて設定する制御手段を備えたことを特徴
とする請求項9記載の画像処理装置。
10. A control means for setting the first and second coefficients used in the first and second multiplication means in accordance with the outputs of the first and second storage means, respectively. The image processing apparatus according to claim 9, which is characterized in that.
【請求項11】 上記第2の蓄積手段の出力画像信号を
表示する表示手段を備えたことを特徴とする請求項9記
載の画像処理装置。
11. The image processing apparatus according to claim 9, further comprising display means for displaying an output image signal of the second storage means.
【請求項12】 上記表示手段は強誘電性液晶表示素子
を含むことを特徴とする請求項11記載の画像処理装
置。
12. The image processing apparatus according to claim 11, wherein the display means includes a ferroelectric liquid crystal display element.
【請求項13】 上記第2の蓄積手段は、上記入力画像
信号の転送レートより低い転送レートで読み出されるこ
とを特徴とする請求項9記載の画像処理装置。
13. The image processing apparatus according to claim 9, wherein the second storage means reads out at a transfer rate lower than the transfer rate of the input image signal.
【請求項14】 入力画像信号を順次転送する複数の蓄
積手段と、 上記各蓄積手段の出力に対してそれぞれ所定の係数を乗
算する複数の乗算手段と、 上記各乗算手段の出力を加算する加算手段とを備えたこ
とを特徴とする画像処理装置。
14. A plurality of accumulating means for sequentially transferring an input image signal, a plurality of multiplying means for multiplying outputs of the respective accumulating means by a predetermined coefficient, respectively, and an addition for adding outputs of the respective multiplying means. And an image processing apparatus.
【請求項15】 上記加算手段の出力画像信号を表示す
る表示手段を備えたことを特徴とする請求項14記載の
画像処理装置。
15. The image processing apparatus according to claim 14, further comprising display means for displaying the output image signal of the adding means.
【請求項16】 上記表示手段は強誘電性液晶表示素子
を含むことを特徴とする請求項15記載の画像処理装
置。
16. The image processing apparatus according to claim 15, wherein the display means includes a ferroelectric liquid crystal display element.
【請求項17】 上記複数の蓄積手段から上記入力画像
信号の転送レートより低い転送レートを有する出力画像
信号を読み出すようにしたことを特徴とする請求項14
記載の画像処理装置。
17. The output image signal having a transfer rate lower than the transfer rate of the input image signal is read out from the plurality of accumulating means.
The image processing apparatus according to any one of the preceding claims.
JP8138339A 1995-07-31 1996-05-31 Picture processor Pending JPH09101765A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8138339A JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor
US08/690,389 US6008790A (en) 1995-07-31 1996-07-26 Image processing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-194942 1995-07-31
JP19494295 1995-07-31
JP8138339A JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor

Publications (1)

Publication Number Publication Date
JPH09101765A true JPH09101765A (en) 1997-04-15

Family

ID=26471396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8138339A Pending JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor

Country Status (2)

Country Link
US (1) US6008790A (en)
JP (1) JPH09101765A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014647A (en) * 2000-06-28 2002-01-18 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device for display panel
JP2006039333A (en) * 2004-07-29 2006-02-09 Nippon Telegr & Teleph Corp <Ntt> Method, device, and program for telop character image processing, and recording medium where same program is recorded
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218318B1 (en) * 1996-10-01 1999-09-01 문정환 Frequency converting apparatus
US6549209B1 (en) * 1997-05-22 2003-04-15 Kabushiki Kaisha Sega Enterprises Image processing device and image processing method
KR100601743B1 (en) * 1997-06-16 2006-07-19 소니 가부시끼 가이샤 Image processing device and method, and transmission medium, transmission method and image format
JP3487259B2 (en) 2000-05-22 2004-01-13 日本電気株式会社 Video display device and display method thereof
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
US7184001B2 (en) * 2002-08-02 2007-02-27 Chi Mei Optoelectronics Corp. Method and apparatus for frame processing in a liquid crystal display
JP2005241787A (en) * 2004-02-25 2005-09-08 Victor Co Of Japan Ltd Picture display apparatus
US7495647B2 (en) * 2004-06-14 2009-02-24 Genesis Microchip Inc. LCD blur reduction through frame rate control
KR101136900B1 (en) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 Device and Method for Over Driving
US8130226B2 (en) * 2006-08-04 2012-03-06 Apple Inc. Framework for graphics animation and compositing operations
US9019300B2 (en) * 2006-08-04 2015-04-28 Apple Inc. Framework for graphics animation and compositing operations
US8234392B2 (en) 2006-11-17 2012-07-31 Apple Inc. Methods and apparatuses for providing a hardware accelerated web engine

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
GB2140644B (en) * 1983-05-17 1986-09-17 Sony Corp Television standards converters
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
GB8822415D0 (en) * 1988-09-23 1988-10-26 Snell & Wilcox Electronic Cons Video signal processing & video stores
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
US4987485A (en) * 1988-12-22 1991-01-22 Minolta Camera Kabushiki Kaisha Image reading apparatus with improved output correction of image signal
US5268758A (en) * 1990-09-26 1993-12-07 Matsushita Electric Industrial Co., Ltd. Horizontal line interpolation circuit and image pickup apparatus including it
US5191416A (en) * 1991-01-04 1993-03-02 The Post Group Inc. Video signal processing system
GB2259212B (en) * 1991-08-27 1995-03-29 Sony Broadcast & Communication Standards conversion of digital video signals
JP3042062B2 (en) * 1991-08-28 2000-05-15 ソニー株式会社 Image processing device
JP2959249B2 (en) * 1991-11-15 1999-10-06 ソニー株式会社 Video effect device
GB2268354B (en) * 1992-06-25 1995-10-25 Sony Broadcast & Communication Time base conversion
GB2287845B (en) * 1994-03-18 1998-03-25 Sony Uk Ltd Multichannel video data storage
US5446496A (en) * 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014647A (en) * 2000-06-28 2002-01-18 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device for display panel
JP2006039333A (en) * 2004-07-29 2006-02-09 Nippon Telegr & Teleph Corp <Ntt> Method, device, and program for telop character image processing, and recording medium where same program is recorded
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof
US8049687B2 (en) 2004-12-30 2011-11-01 Lg Display Co., Ltd. Organic electroluminescent display device including upper and lower display areas and driving method thereof

Also Published As

Publication number Publication date
US6008790A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
EP1457925B1 (en) Image processing device, image processing method and image processing program
JPH09101765A (en) Picture processor
EP0685829B1 (en) Vertical filtering method for raster scanner display
CN101902561B (en) Image processing apparatus and image processing method
US5400051A (en) Method and system for generating variably scaled digital images
JP3449142B2 (en) Image reduction apparatus and control method thereof
JPH08147493A (en) Animation picture generating method
JP5676874B2 (en) Image processing apparatus, control method therefor, and program
JP3216907B2 (en) Electronic zoom device and imaging device
WO2006025121A1 (en) Image processing apparatus, image processing method and image displaying apparatus
US6219104B1 (en) Picture processing apparatus and processing method
JP4419441B2 (en) Image processing apparatus, image processing method, and program
JP2003316331A (en) Display device
EP0726557A1 (en) Display control method with partial rewriting and display controller and display apparartus using the same
JP4316217B2 (en) Image processing device
US6414682B1 (en) System and method for transitioning between two filters, allowing for the use of higher order interpolation
JP3331626B2 (en) Cyclic noise reduction device
JP2760714B2 (en) Image information processing method and image information processing apparatus
KR100242976B1 (en) Resolution converting device of display apparatus
US5959618A (en) Image display apparatus
JP2003022068A (en) Device and method for image processing
JPS59153379A (en) Digital profile compensating circuit
JPH11203467A (en) Display and its method
JP2002077724A (en) Method for reducion of display image and device for the same
JP3225884B2 (en) Image processing device, image processing method, image reading device, copying machine, and recording medium