JPH09101765A - Picture processor - Google Patents

Picture processor

Info

Publication number
JPH09101765A
JPH09101765A JP8138339A JP13833996A JPH09101765A JP H09101765 A JPH09101765 A JP H09101765A JP 8138339 A JP8138339 A JP 8138339A JP 13833996 A JP13833996 A JP 13833996A JP H09101765 A JPH09101765 A JP H09101765A
Authority
JP
Japan
Prior art keywords
means
image signal
output
processing apparatus
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8138339A
Other languages
Japanese (ja)
Inventor
Akiyoshi Hamanaka
Toshiaki Nobumiya
利昭 信宮
章佳 浜中
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP7-194942 priority Critical
Priority to JP19494295 priority
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP8138339A priority patent/JPH09101765A/en
Publication of JPH09101765A publication Critical patent/JPH09101765A/en
Application status is Pending legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0135Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
    • H04N7/0137Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes dependent on presence/absence of motion, e.g. of motion zones
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14Digital output to display device; Cooperation and interconnection of the display device with other functional units
    • G06F3/147Digital output to display device; Cooperation and interconnection of the display device with other functional units using display panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3622Control of matrices with row and column drivers using a passive matrix
    • G09G3/3629Control of matrices with row and column drivers using a passive matrix using liquid crystals having memory effects, e.g. ferroelectric liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/04Partial updating of the display screen
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39Control of the bit-mapped memory

Abstract

PROBLEM TO BE SOLVED: To prevent unnaturalness such that an animation image looks like frame feed when an input picture signal is displayed by a liquid crystal display device having a frame frequency lower than its transfer rate. SOLUTION: A picture signal of one frame read out from a frame buffer 202 is multiplied by (1-α) (0<=α<1) in a multiplier 203, and sent to an adder 204. A picture signal of a preceding frame read out from a frame buffer 206 is multiplied by α in a multiplier 205, added to the present picture signal as a residual image component in an adder 204, and sent to the frame buffer 206. This processing is repeated, an animation image is smoothly displayed by sending an output of the frame buffer 206 to a display.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は入力画像信号と異なる転送レートを有する出力画像信号を得るための画像処理装置に関するものである。 The present invention relates to relates to an image processing apparatus for obtaining an output image signal having a transfer rate different from the input image signal.

【0002】 [0002]

【従来の技術】従来、コンピュータ等から所定の転送レート(周波数)で送られて来る画像信号を、液晶表示装置のようなフレーム表示周波数の上限が上記転送レートより低い周波数の表示装置(例えば、強誘電性液晶装置(FLCD))で表示させる場合は、図9に示すような画像処理装置が用いられていた。 Conventionally, an image signal from a computer or the like is sent at a predetermined transfer rate (frequency), the frame display frequency upper limit display frequency lower than the transfer rate such as a liquid crystal display device (e.g., when displaying in the ferroelectric liquid crystal device (FLCD)), the image processing apparatus shown in FIG. 9 was used. 図9において、101 9, 101
はワークステーション(EWS)又はパーソナルコンピュータ(PC)(以下、PC101とする)、102はPC101の画像出力に適合するグラフイックアクセラレータ、103は画像処理部、104は液晶表示装置(例えば、FLCD)等の表示装置である。 Workstation (EWS) or a personal computer (PC) (hereinafter referred to as PC 101), 102 are graphic accelerator compatible with the image output PC 101, 103 is an image processing section, 104 is a liquid crystal display device (e.g., FLCD) such a display device.

【0003】画像処理部103において、105はグラフイックアクセラレータ102からの画像信号に中間調処理を施す中間調処理部、106は中間調処理された画像信号の動きを検出する動き検出部、107は中間調処理部105及び動き検出部106の処理に用いられるバッファ、108は動き検出部106の動き検出情報に応じて中間調処理された画像信号を表示装置104のフレーム表示周波数に合わせて出力するデータフロー制御部である。 [0003] In the image processing unit 103, 105 halftone processing section which halftone processing performed on the image signal from the graphic accelerator 102, 106 motion detector for detecting motion of the halftone processed image signal, 107 is an intermediate tone processing unit 105 and the buffer used in the process of the motion detection unit 106, 108 the data to be output according to the frame display frequency halftone processed image signal display device 104 in accordance with the motion detection information of the motion detection unit 106 a flow control unit.

【0004】次に動作について説明する。 [0004] Next, the operation will be described. PC101から時刻t=tに入力されたディジタル画像信号u(t) Input from PC101 at time t = t digital image signal u (t)
は、グラフイックアクセラレータ102を介して画像処理部103に入力される。 Is input to the image processing unit 103 via a graphic accelerator 102. 画像処理部103においては、まず中間調処理部105でバッファ107を用いて中間調表現のための処理が施された後、データフロー制御部108に入力されると共に動き検出部106に入力される。 In the image processing section 103 is input first after the processing for halftone representation using a buffer 107 is applied by halftone processing unit 105, the motion detection unit 106 is input to the data flow control section 108 . 動き検出部106はバッファ107の前フレームの画像信号を用いて画像の動きを検出し、動き検出情報を得る。 The motion detection unit 106 detects a motion of an image using an image signal of the previous frame buffer 107 to obtain motion detection information.

【0005】データフロー制御部108は、入力される画像信号を上記動き検出情報に従って表示装置104に送る。 [0005] Data flow control unit 108 sends an image signal input to the display device 104 in accordance with the motion detection information. このとき、データフロー制御部108から表示装置104に入力される画像信号(書き換えデータ)は、 At this time, the image signal input from the data flow control section 108 to the display device 104 (rewrite data)
1画面内で動き検出部106で動き有りと判定された部分の画像データに限られる。 Limited to the image data of the determined portion there motion by the motion detection unit 106 in one screen. しかし、入力される画像データの周波数が表示装置104の表示周波数の上限より高い場合、動き検出部106で動き有りと判定され、書き換えが必要な画像信号の量が、表示装置104が一定時間に書き換え可能なデータ量を上回る可能性がある。 However, when the frequency of the image data input higher than the upper limit of the display frequency of the display device 104, it is determined that there is motion in the motion detection unit 106, the amount of rewriting required image signal, the display device 104 is a predetermined time it may exceed the rewritable data amount.
この場合、データフロー制御部108は、現在書き換えを行っている画面の書き換えに支障が無くなるまで、それ以降入力される画面を間引くことによって表示装置1 In this case, the data flow control section 108, until the trouble is eliminated in the rewriting of the screen being currently rewriting, the display device by thinning out the picture inputted subsequently 1
04の表示画像が破綻することを回避するようにしている。 04 of the display image is so as to avoid having to collapse.

【0006】 [0006]

【発明が解決しようとする課題】しかしながら、従来の上記方法では、コンピュータから送られてきた画像信号の周波数が表示装置の表示周波数より高い場合、不規則な周期で画面の間引きが行われることになるため、入力画像信号の周波数と表示周波数とが異なる表示装置では、動画像信号を表示させようとした場合、動画の動きがコマ送りのようになって滑らかさを欠くことがあるという欠点があった。 [SUMMARY OF THE INVENTION However, in the above-mentioned conventional method, in case the frequency of the image signal sent from the computer is higher than the display frequency of the display device, the screen decimation in irregular cycles performed becomes therefore, the frequency and the display frequency is different display device of the input image signal, when it is attempted to display a moving picture signal, the disadvantage is that the moving motion lacks smoothness so the frame feed there were.

【0007】本発明は、入力画像データと表示周波数(レート)が異なる表示装置でも、動画像を滑らかに表示させることのできる画像処理装置を得ることを目的とする。 The present invention is also a display frequency (rate) is different from the display device and the input image data, and to obtain an image processing device capable of smoothly displaying a moving image.

【0008】 [0008]

【課題を解決するための手段】請求項1の発明においては、所定の転送レートを有する入力画像信号とこの入力画像信号より時間的に少なくとも1画面分以上前の入力画像信号とを用いて演算処理を行うことにより、上記転送レートと異なる転送レートを有する出力画像信号を生成する演算処理手段を設けている。 In [Summary of invention of claim 1, by using the input image signal of the previous input image signal and the temporally least one or more screen than the input image signal having a predetermined transfer rate calculation by performing the process, it is provided with a processing means for generating an output image signal having a transfer rate different from the transfer rate.

【0009】請求項9の発明においては、入力画像信号を蓄積する第1の蓄積手段と、上記第1の蓄積手段の出力に第1の係数を乗算する第1の乗算手段と、画像信号を蓄積する第2の蓄積手段と、上記第2の蓄積手段の出力に第2の係数を乗算する第2の乗算手段と、上記第1、第2の乗算手段の出力を加算しその加算出力を上記第2の蓄積手段に入力する加算手段とを設けている。 [0009] In the invention of claim 9 includes a first storage means for storing an input image signal, a first multiplication means for multiplying the first coefficient to an output of said first storage means, an image signal a second storage means for storing a second multiplying means for multiplying a second coefficient to the output of the second storage means, the first, the output of the second multiplying means adds the addition output are provided addition means for input to said second storage means.

【0010】請求項14の発明においては、入力画像信号を順次転送する複数の蓄積手段と、上記各蓄積手段の出力に対してそれぞれ所定の係数を乗算する複数の乗算手段と、上記各乗算手段の出力を加算する加算手段とを設けている。 [0010] In the invention of claim 14, and a plurality of storage means for sequentially transferring the input image signal, a plurality of multiplying means for multiplying the predetermined coefficients, respectively to the output of the respective storage means, said each multiplication means It is provided and adding means for adding the output of.

【0011】 [0011]

【作用】請求項1の発明によれば、演算処理手段は、入力画像信号と、これにより1画面以上前の入力画像信号とを用いて所定の演算処理を行うことにより、入力画像信号と異なる転送レートの出力画像信号が得られる。 SUMMARY OF] According to the present invention, processing means, an input image signal, thereby by performing predetermined arithmetic processing by using the input image signal before one frame or more, different from the input image signal output image signal of the transfer rate is obtained. 従って、出力画像信号の転送レートを表示装置の表示周波数と同期させることにより、自然な動きの動画像を表示することができる。 Thus, by synchronizing with the display frequency of the display device the transfer rate of the output image signal, it is possible to display a moving image of natural movement.

【0012】また、請求項9の発明によれば、第1の蓄積手段の入力画像信号と第2の蓄積手段の出力とにそれぞれ第1、第2の係数を乗算し、各乗算出力を加算する処理を一定時間毎に繰り返すことにより、第2の蓄積手段に時間応答特性を持たせることができる。 [0012] According to the invention of claim 9, the first respectively to the output of the input image signal and the second storage means in the first storage means, by multiplying the second coefficient, adds the multiplication outputs by repeating the process of the predetermined time intervals, it is possible to have a time response characteristic to the second storage means. 従って、第2の蓄積手段の出力を表示装置のフレーム周波数に同期させて読み出すことによって、自然な動きの動画像を表示することができる。 Therefore, by reading in synchronism with the frame frequency of the display device outputs the second storage means, it is possible to display a moving image of natural movement.

【0013】また、請求項14の発明によれば、蓄積手段を複数個直列に接続して、一定時間毎に画像信号を順次転送するように成し、各蓄積手段の出力にそれぞれ所定の係数を乗算し、各乗算出力を加算することにより、 [0013] Also, according to the invention of claim 14, by connecting the storage means to each other in series, form to sequentially transfer the image signal at predetermined time intervals, predetermined coefficients, respectively to the output of the accumulating means by multiplying the, adds the multiplication output,
時間応答性を持たせることができる。 You can have the time response. 従って、上記加算出力を表示装置のフレーム周波数に同期させて表示させることにより、自然な動画像を表示することができる。 Thus, by displaying in synchronism with the frame frequency of the display device the added output, it is possible to display a natural moving image.

【0014】 [0014]

【発明の実施の形態】本発明の実施の形態においては、 In the embodiment of the present invention DETAILED DESCRIPTION OF THE INVENTION,
入力画像信号の転送レートと異なる表示周波数を持つ表示装置で動画像信号を表示させる場合において、動画像信号を滑らかに表示させるために、フレームバッファとこのフレームバッファに時間応答特性を持たせること、 In case of displaying a moving image signal in a display device having a transfer rate different from the display frequency of the input image signal, in order to smoothly display the moving picture signal, be provided with a time response characteristic in the frame buffer and the frame buffer,
即ち、残像効果を付加することが可能な手段を設けている。 That is, a means capable of adding an afterimage effect.

【0015】フレームバッファに時間応答特性を持たせるための、第1の方法は、フレームバッファの出力に第1の係数を乗じたものと、入力画像データに第2の係数を乗じたものとの和をフレームバッファの入力とし、これを一定時間毎に繰り返す。 [0015] in order to give the time response characteristic in the frame buffer, the first method is, as multiplied by the first coefficient to the output of the frame buffer, and multiplied by the second coefficient to the input image data the sum is inputted to the frame buffer, repeating this every predetermined time. そしてフレームバッファの出力を表示装置の表示周波数に同期させて、画像処理ブロックへ転送する方法である。 And synchronizes the output of the frame buffer to the display frequency of the display device, a method for transferring to the image processing block. ここで、第1の係数と第2の係数との和は1であり、本方法では、第1の係数は時定数に対応する。 Here, the sum of the first coefficient and the second coefficient is 1, in the method, the first factor corresponding to the time constant.

【0016】フレームバッファに時間応答特性を持たせるための、第2の方法は、画像処理部の前にフレームバッファを複数設け、第1のフレームバッファの出力を一定時間毎に第2のフレームバッファに転送し、第1、第2のフレームバッファ出力に各々係数を乗じて加算したものを表示用信号として、表示装置の表示周波数に同期させて、画像処理部へ転送する方法である。 [0016] in order to give the time response characteristic in the frame buffer, the second method, a plurality of frame buffers in front of the image processing section, a second frame buffer the output of the first frame buffer at regular intervals transferred to, first, as the display signal each obtained by adding by multiplying coefficients to the second frame buffer output, in synchronization with the display frequency of the display device, a method for transferring to the image processing unit. ここで、全ての係数の和は1とし、本方法では、係数のZ変換が時定数に対応する。 Here, the sum of all the coefficients are set to 1, the method, Z transform coefficients corresponding to the time constant.

【0017】図1は本発明の実施の形態を示す。 [0017] Figure 1 shows an embodiment of the present invention. 図1において、101〜108は図9の同一符号部分と実質的に同一であり、重複する説明を省略する。 In Figure 1, 101-108 is substantially identical to the same code portion in FIG. 9, and overlapping description will be omitted. 109は本発明による画像処理装置としての周波数変換装置であり、 109 is a frequency converter apparatus as an image processing apparatus according to the present invention,
グラフイックアクセラレータ102と画像処理部103 Graphic accelerator 102 and the image processing unit 103
との間に設けられている。 It is provided between the.

【0018】図2は周波数変換装置109の第1の実施の形態を示す。 [0018] Figure 2 shows a first embodiment of the frequency converter 109. 図2において、201はディジタル画像信号u(t)の入力端子、202、206はフレームバッファ、203、205は係数(1−α)、αとの乗算器(α≦1)、204は加算器である。 2, the input terminal of the digital image signal u (t) 201, 202,206 are frame buffers, 203 and 205 the coefficient (1-α), α and multiplier (α ≦ 1), 204 is an adder it is.

【0019】次に動作について説明する。 [0019] Next, the operation will be described. PC101から時刻t=tに入力されたディジタル画像信号u(t) Input from PC101 at time t = t digital image signal u (t)
(画素)は、グラフィックアクセラレータ102を介して周波数変換装置109のフレームバッファ202に蓄積される。 (Pixel) is stored via a graphic accelerator 102 to the frame buffer 202 of the frequency converter 109. このフレームバッファ202に蓄積された画素u(t)は、順次読み出されて乗算器203で係数(1−α)を乗算される(但し、0≦α<1)。 The frame buffer 202 to the stored pixel u (t) is multiplied by a coefficient (1-alpha) by the multiplier 203 is sequentially read (where, 0 ≦ α <1). この乗算器203の出力(1−α)u(t)は加算器204に入力され、時刻t=t−1の入力画像信号に対応する表示出力(残像信号)と加算され、最新の表示出力としてフレームバッファ206に蓄積される。 The output of the multiplier 203 (1-α) u (t) is input to the adder 204, summed displayed output corresponding to the input image signal at time t = t-1 and (residual image signal), the latest display output It is stored in the frame buffer 206 as.

【0020】フレームバッファ206に蓄積された画素は、時刻t=tの入力信号に対応する表示出力として、 The pixels stored in the frame buffer 206, a display output corresponding to the input signal at time t = t,
表示装置104のフレームレート(表示周波数)に応じた速度で読み出され、画像処理部103と乗算器205 Read at a speed corresponding to the frame rate (display frequency) of the display device 104, the image processing unit 103 and the multiplier 205
とに入力される。 Is input to the door. 乗算器205に入力された時刻t=t Input to the multiplier 205 the time t = t
の入力信号に対応する表示出力は、係数αを乗算され、 Display output corresponding to the input signal is multiplied by a coefficient alpha,
再び加算器204に入力され、時刻t=t+1の入力画像信号に対応する処理信号(1−α)u(t+1)に残像信号として加算される。 Again is input to the adder 204, the time t = t + 1 of the processed signal corresponding to the input image signal (1-alpha) is added as an afterimage signal u (t + 1). これによって図3に示すように表示しようとする画像信号u(t)に残像を付け加えることができる。 This makes it possible to add an afterimage on the image signal u (t) to be displayed as shown in FIG.

【0021】図3において、上記αの値を増加(1に近く)すると、付加される残像が増加するので、図3 [0021] In FIG. 3, increase the value of the alpha (close to 1), since the residual image to be added is increased, FIG. 3
(a)に示す入力画像信号に対する出力(図3(b)) Output to input image signal shown in (a) (FIG. 3 (b))
は、立ち上がり、立ち下がり共に鈍くなり、動画像が滑らかになるという効果がある。 Rises, falling both dull, there is an effect that the moving image is smooth. 一方、付加される残像が増加すると、、画像信号の動き成分等の空間的高周波成分が相殺され、画像がボケるという性質がある。 On the other hand, spatial high-frequency component of the motion components such as the ,, image signal afterimage is increased to be added is canceled, the image has a property that blurs.

【0022】従って、入力(表示しようとする)画像信号の周波数より出力(表示する)画像信号の周波数が低い液晶表示装置(例えば、FLCD)等の表示装置10 [0022] Thus, the input (to be displayed) output from the frequency of the image signal (displaying) the frequency of the image signal is lower liquid crystal display device (e.g., FLCD) display such as device 10
4に適用した場合、動画像の書き換えが間に合わず、画面の間引きが行われることによって視覚的な動画像の滑らかさが不足する現象を、画像の動きの視覚的な滑らかさと画像のボケ具合とがバランスするように、周波数変換装置109の残像量、即ち、α(0<α<1)の値を適当に設定すれば、上記残像を付加(u(t)→F When applied to 4, too late to rewrite the moving image, the phenomenon of lack of smoothness of the visual moving image by thinning out of the screen is performed, the blurriness of visual smoothness and image motion in the image so they balance, afterimage of the frequency converter 109, i.e., if α (0 <α <1) appropriately setting the value of adding the residual image (u (t) → F
(t))することによって、視覚的により滑らかな動画像を実現することができる。 (T)) by, it is possible to realize a smooth moving picture by visual.

【0023】ここで、 F(t)=αF(t−1)+(1−α)u(t) ………(1) となる。 [0023] In this case, the F (t) = αF (t-1) + (1-α) u (t) ......... (1). また、α 1 <α<α 2とF(t)の時間レベル特性を比較すると、α=α 1の時は、立ち上がり、立ち下がり共にα=α 2の時より早くなり、従って、付加される残像の量は少なくなり、画像のボケは少ないが、視覚的な画像の滑らかさの改善も少ない。 Furthermore, when comparing the time level characteristics of α 1 <α <α 2 and F (t), when alpha = alpha 1 rises, faster than when falling both alpha = alpha 2, therefore, is added the amount of afterimage less, although image blur is small, less improvement of visual smoothness of the image.

【0024】図4は周波数変換装置の第2の実施の形態を示すブロック図である。 [0024] FIG. 4 is a block diagram showing a second embodiment of the frequency converter. 図4において、401はディジタル画像信号u(t)の入力端子、402、403、 4, the input terminal of the digital image signal u (t) 401, 402,403,
404はフレームバッファ、405、406、407は係数K0、K1、K2との乗算器、408は加算器である。 404 frame buffer, 405, 406 and 407 are multipliers with coefficients K0, K1, K2, 408 denotes an adder.

【0025】次に動作について説明する。 [0025] Next, the operation will be described. 一定の周期で入力端子401から時刻t=tに入力されたディジタル画像信号u(t)(画素)は、フレームバッファ402 Digital image signal input from the input terminal 401 at time t = t at a constant period u (t) (pixels), frame buffer 402
に蓄積される。 It is stored in. また、入力端子401からフレームバッファ402にデータが入れられる以前に、フレームバッファ402に蓄積されていたデータは、フレームバッファ403に転送される。 Moreover, before the data is entered from an input terminal 401 into the frame buffer 402, accumulated in the frame buffer 402 data is transferred to the frame buffer 403. 同様にフレームバッファ403 Similarly the frame buffer 403
に蓄積されていたデータは、フレームバッファ404に転送される。 Data accumulated in the are transferred to the frame buffer 404. フレームバッファ402、403、404 Frame buffer 402, 403, and 404
に蓄積された画素は表示装置104のフレームレートに応じた速度で読み出され、それぞれ乗算器405、40 Pixels stored is read at a speed corresponding to the frame rate of the display device 104, multipliers 405,40
6、407に入力されて係数K0、K1、K2を乗算された後、加算器408で加算される。 After being inputted is multiplied by a coefficient K0, K1, K2 to 6,407, are added by the adder 408. この加算器408 The adder 408
からの次式で示される出力は画像処理部103に入力される。 Output represented by the following formula from the input to the image processing unit 103.

【0026】 [0026]

【数1】 [Number 1]

【0027】本実施の形態の場合、表示される画像の時間減衰特性は、係数K0、K1、K2のZ変換(離散的ラプラス変換)として設定することができる。 In the case of this embodiment, time decay characteristics of the image to be displayed can be set as a Z-transform of the coefficients K0, K1, K2 (discrete Laplace transformation). 上記係数K0、K1、K2の値を増加すると、残像成分が増加し、表示される動画像を滑らかにする効果がある一方で、入力される画像信号をボケさせる効果がある。 Increasing the value of the coefficients K0, K1, K2, residual image component increases, while the effect of smoothing the moving image displayed, an effect of blurring the image signal input. また、現在の入力画像信号と係数K0、K1、K2を乗算された空間的に同位値にある画像信号(画素)との相関関係は、一般的にフレームバッファの出力U0よりU Further, the current input image signal and the coefficient K0, K1, correlation between the image signals (pixels) in K2 spatially isotopic values ​​multiplied by the, U the output U0 generally frame buffer
1、U1よりU2の順で低くなるので、係数K0、K Becomes lower at 1, U1 from the order of U2, the coefficient K0, K
1、K2が同値である場合、その残像効果は、K0<K 1, if K2 are equivalent, the residual image effect, K0 <K
1<K2の順で大きくなる一方で、画像のボケに対しては係数K2が最も大きく影響する。 1 <while increases in the order of K2, the coefficient K2 to greatest effect on the blurred image.

【0028】画像の鮮明度を保つ(ボケを最小限に止める)には、現在の画像と相関の低い過去の画像信号U [0028] maintain the sharpness of the image in the (minimized blur), the low correlation between the current image previous image signal U
2、U1の成分の割合を小さくする必要があるから、K 2, since U1 of the proportions of the components it is necessary to reduce, K
0≧K1≧K2のように各係数を設定すれば、動画像の滑らかさと動画像の滑らかさとボケのバランスのとれた動画像を実現することがてきる。 0 by setting the coefficients as ≧ K1 ≧ K2, is possible to realize a balanced moving picture balance smoothness and blur of smoothness and moving image of the moving image Tekiru. また、必要条件によって動きの滑らかさ重視の場合と、画像の鮮明度(ボケ) Further, in the case of smoothness oriented motion by the requirement, the sharpness of the image (blur)
重視の場合とで、任意に係数K0、K1、K2を独立に変化させることも可能である。 In the case of emphasis, it is also possible to vary independently the coefficients K0, K1, K2 arbitrarily.

【0029】次に、本実施の形態において、画像の鮮明度を重視する場合の係数K0、K1、K2の設定方法の一例について説明する。 Next, in the present embodiment, an example of coefficients K0, K1, K2 setting method in the case of emphasizing the sharpness of the image will be described. 現在の画像と相関の低い過去の画像信号U2、U1の成分の割合を小さくする必要があるので、ある程度画像の動きが滑らかになるよう係数K Since it is necessary to reduce the proportion of the current image with low past component of the image signal U2, U1 correlation coefficient K so as to be smooth movement of a certain degree image
0を調整し、その後、係数K1、2を微調整するという手順により、許容可能な画像のボケの上限以下の範囲で、画像の滑らかさ(付加する残像の量)を調整(選択)することができる。 0 Adjust, then the procedure of fine adjustment of the coefficient K1,2, at more than the upper limit of the range of blur of acceptable image, adjust the smoothness of the image (the amount of additional to afterimage) (selected) to can.

【0030】従って、液晶表示装置(例えば、FLC [0030] Thus, the liquid crystal display device (e.g., FLC
D)のように、入力(表示しようとする)画像信号の周波数に対して、出力(表示する)画像信号の周波数が低い表示装置を使用する場合、表示装置の画面書き換えが間に合わず、画面信号の間引きが行われるため、画像の動きに滑らかさが不足するという問題に対して、図4において、係数K0、K1、K2の値を独立に適当に調整し、付加される残像成分を増減することによって、表示装置に表示される画像の動きに必要な滑らかさを与えると同時に、上記残像を付加することによって生じる画像のボケとのバランスを任意に制御することができる。 Like the D), you try to enter (display) with respect to the frequency of the image signals, output (when the frequency of the display to) the image signal using a low display device, too late screen rewriting of the display device, the screen signal because thinning of is made, to the problem of smoothness in the motion of the image is insufficient, in FIG. 4, suitably adjusting the values ​​of the coefficients K0, K1, K2 independently increase or decrease the residual image component added it makes it possible to arbitrarily control the balance between the image blur caused by simultaneously giving the smoothness necessary for motion of the image displayed on the display device, adds the residual image.

【0031】図5は周波数変換装置109の第3の実施の形態を示すブロック図である。 [0031] FIG. 5 is a block diagram showing a third embodiment of the frequency converter 109. 図5において、501 5, 501
はディジタル画像信号u(t)の入力端子。 Input terminal of the digital image signal u (t). 502、5 502,5
06、512はフレームバッファ、503、505、5 06,512 frame buffer, 503,505,5
07、509、511、513は係数(1−α 1 )、 07,509,511,513 is a coefficient (1-α 1),
(α 1 )、A 1 、(1−α 2 )、(α 2 )、A 2との乗算器、504、508、510は加算器である。 (Α 1), A 1, (1-α 2), (α 2), multiplier and A 2, 504,508,510 denotes an adder.

【0032】次に動作について説明する。 [0032] Next, the operation will be described. 一定の周期で入力端子501から時刻t=tに入力されたディジタル画像信号u(t)(画素)は、フレームバッファ502 Time from the input terminal 501 at a predetermined period t = t digital image signal is input to the u (t) (pixels), frame buffer 502
に蓄積される。 It is stored in. 次に表示装置104のフレーム周波数に応じた速度で読み出され、乗算器503、509で係数(1−α 1 )、(1−α 2 )を乗算される。 Then read out at a speed corresponding to the frame frequency of the display device 104, coefficient multipliers 503,509 (1-α 1), is multiplied by (1-α 2). 乗算器50 Multiplier 50
3、509の出力は加算器504、510に入力される。 The output of 3,509 are input to the adder 504,510. 一方、時刻t=t−1の入力信号に対応する画素データがフレームバッファ511、512から読み出され、乗算器505、511に入力で係数α 1 、α 2を乗算され、乗算器503、509の出力(時刻t=tの画素に対応)と加算器504、511で加算される。 On the other hand, pixel data corresponding to the time t = t-1 of the input signal is read from the frame buffer 511 and 512, the coefficient alpha 1 at the input to the multiplier 505,511, multiplied by the alpha 2, multipliers 503, 509 output (corresponding to the pixels of the time t = t) to be added by the adder 504,511. この加算器504、510の出力がt=tでのフレームバッファ506、512の値になる。 The output of the adder 504,510 becomes a value of the frame buffer 506 and 512 at t = t.

【0033】フレームバッファ506、512から読み出された画素は、表示装置104のフレームレートで読み出され、乗算器507、513で重み付け係数A 1 [0033] The pixels read from the frame buffer 506 and 512, is read at a frame rate of the display device 104, the weighting factor A 1 in the multiplier 507,513,
2を乗算された後、加算器508で図2と同一構成を持つ他の周波数変換装置の出力と加算される。 After being multiplied by A 2, it is added to the output of the other frequency converter having the same configuration as FIG. 2 in the adder 508. ここで、 here,
図5の503〜506、509〜512は、図2の20 503~506,509~512 of 5, 20 in FIG. 2
3〜206と同様の機能と効果を持つ回路で、係数αのみが異なるものである。 In the circuit having the same function and effects as 3-206, in which only the coefficients α are different. 加算器508の出力は、画像処理部103に入力され、中間調処理を施された後、図1 The output of the adder 508 is input to the image processing unit 103 is subjected to the halftone processing, FIG. 1
の表示装置104で表示される。 It is displayed in the display device 104.

【0034】ここで、加算器507、513の出力Fi [0034] In this case, the output of the adder 507,513 Fi
(t)及び表示出力Fは次式で示される。 (T) and display output F is expressed by the following equation.

【0035】 [0035]

【数2】 [Number 2]

【0036】本実施の形態は、表示される各画素の時間減衰特性は、α 1 ,α 2によって決められる時定数と重み付け係数A 1 、A 2によって、それぞれ信号の立ち上がり、立ち下がり、及び図2と同様な構成の各周波数変換装置の出力の重み付け係数(減衰成分)を任意に設定可能とし、図5の回路全体で時間レベル特性を自由に設定することを可能にしたものである。 The present embodiment, time decay characteristics of each pixel to be displayed, alpha 1, by a time constant determined weighting factors A 1, A 2 by alpha 2, the rise of the respective signals, falling, and FIG. 2 and the weighting coefficient of the output of each frequency converter of similar structure to (attenuation component) and arbitrarily set, in which made it possible to freely set the time level characteristics in the entire circuit of FIG.

【0037】図6は図5の実施の形態による減衰特性の一例を示すものである。 [0037] FIG. 6 shows an example of attenuation characteristics according to the embodiment of FIG. 図5のフレームバッファ502 Figure 5 of the frame buffer 502
内のある画素の値が、図6(a)に示す時間変化をした時、フレームバッファ506の上記画素の値が図6 Value of the pixel having the inner is, when the time change shown in FIG. 6 (a), the value of the pixel of the frame buffer 506 6
(b)のf1のような時間変化を示すように係数α 1の値が設定され、フレームバッファ512の上記画素の値が図6(b)のf2のような時間変化をするように、係数α 2の値が設定されている場合、フレームバッファ5 The value of the coefficient alpha 1 to indicate such time variation of f1 in (b) is set as the value of the pixel of the frame buffer 512 to a such time variation as f2 in FIG. 6 (b), the coefficient If the value of alpha 2 is set, a frame buffer 5
06、512から読み出された画像信号(f1,f2) Image signal read from 06,512 (f1, f2)
は、乗算器507、513で係数A 1 、A 2を乗算された後、加算器508で加算され、上記画素は、図6 , After being multiplied by the coefficients A 1, A 2 in a multiplier 507,513, are added by the adder 508, the pixel is 6
(c)(F1+F2)で示されるような残像特性を持った信号となる。 (C) a signal having a residual image characteristic such as shown by (F1 + F2).

【0038】本実施の形態では、図2と同様な図5の5 [0038] In this embodiment, 5 of Figure 5 similar to FIG. 2
03〜506、509〜512で示される周波数変換装置を複数設定し、それぞれ独立した残像特性となるように係数α n (n:整数)を設定し、図2と同様な構成を持つ各周波数変換装置の出力に図5の507、513で示されるような係数乗算器と乗算係数A n (0≦A n Frequency conversion device shown in 03~506,509~512 set multiple, independent coefficients such that the afterimage characteristics alpha n: Sets the (n an integer), each frequency converter having the same configuration as FIG. 2 coefficient multipliers as shown in 507,513 of Figure 5 the output of the device with the multiplication coefficient a n (0 ≦ a n
1、n:整数)とを設定して、各周波数変換装置の出力を任意の重み付けで加算可能とし、残像特性のバリエーションの拡大を実現するものである。 1, n: integer) by setting the output of the frequency converter to allow the addition of any weighting, realizes the expanded variation of afterimage characteristics.

【0039】従って、図5の周波数変換装置を図1の画像処理部103の前に付加することによって、複数の残像付加特性を任意の割合で加算して残像特性を形成することができるので、付加する残像の量(図6に示す時間レベル特性)のように精密に調整することができる。 [0039] Thus, by adding in front of the image processing unit 103 in FIG. 1 the frequency converter of FIG. 5, it is possible to form a residual image characteristic by adding a plurality of residual image acquisition characteristic in any proportion, can be precisely adjusted so that an amount of addition to the residual image (temporal level characteristics shown in FIG. 6). このため入力(表示しようとする)画像信号の周波数より出力(表示する)画像信号の周波数が低い表示装置(例えば、FLCD)を使用する場合、表示装置の画面書き替えが間に合わないことに起因して、画像信号の間引きが行われるために、視覚的な動画像の滑らかさの不足するという現象に対して上記方式によって残像を付加することにより、画像の視覚的な滑らかさを実現すると共に、残像を付加したことにより生じる画像のボケを最小限にする残像付加(残像の時間レベル)特性を実現することが可能である。 Thus input (to be displayed) output from the frequency of the image signal (displaying) the lower frequency display of the image signals (e.g., FLCD) When using, due to the screen rewriting of the display device is not in time Te, to thinned image signal is performed by adding the residual image by the method with respect to the phenomenon of lack of smoothness of the visual motion image, thereby realizing a visual smoothness of the image, it is possible to realize a residual image acquisition characteristic (time level of residual image) that minimizes the image blur caused by the addition of the residual image.

【0040】図7は周波数変換装置の第4の実施の形態を示すブロック図である。 [0040] FIG. 7 is a block diagram showing a fourth embodiment of the frequency converter. 図7において、701はディジタル画像信号u(t)の入力端子、702、706はフレームバッファ、703、705は係数(1− 7, the input terminal of the digital image signal u (t) 701, 702, 706 is a frame buffer, 703 and 705 coefficients (1-
α n )、α nとの乗算器(α n ≦1)、704は加算器、707は入力信号u(t)と表示出力F(t)の輝度信号成分を比較することにより、係数α nの値を制御するマイコンである。 alpha n), alpha n and multipliers (α n ≦ 1), 704 is an adder, 707 by comparing the luminance signal components of the input signal u (t) and display output F (t), the coefficient alpha n a microcomputer for controlling the value.

【0041】次に動作について説明する。 [0041] Next, the operation will be described. 入力端子70 Input terminal 70
1から時刻t=tに入力されたディジタル画像信号u Digital image signal u inputted from 1 at time t = t
(t)(画素)は、一旦フレームバッファ702に蓄積される。 (T) (pixel) is temporarily stored in the frame buffer 702. このフレームバッファ702に蓄積された画素u(t)は、順次読み出されて乗算器703で係数、 The frame buffer 702 to the stored pixel u (t) is the coefficient in the multiplier 703 is sequentially read out,
(1−α n )を乗算される(但し、0≦α n <1)。 (1-α n) are multiplied by (where, 0 ≦ α n <1) . この乗算器703の出力(1−α The output of the multiplier 703 (1-alpha n )u(t)は加算器7 n) u (t) is adder 7
04に入力され、時刻t=t−1の入力画像信号に対応する表示出力(残像)と加算され、最新の表示出力としてフレームバッファ706に蓄積される。 Is input to 04, is added displayed output corresponding to the input image signal at time t = t-1 and (residual image) is stored in the frame buffer 706 as the latest display output. フレームバッファ706に蓄積された画素は時刻t=tの入力信号に対応する表示出力として、図1の表示装置104のフレームレートに応じた速度で読み出され、画像処理部10 The pixels stored in the frame buffer 706 as a display output corresponding to the input signal at time t = t, is read at a speed corresponding to the frame rate of the display device 104 of FIG. 1, the image processing unit 10
3と乗算器705に入力される。 Is input to the 3 multipliers 705. 乗算器705に入力された時刻t=tの入力信号に対応する表示出力は、係数α nを乗算され、再び加算器704に入力され、時刻t Display output corresponding to the input signal at time t = t which is input to the multiplier 705 is multiplied by a coefficient alpha n, is input to the adder 704 again, the time t
=t+1の入力画像信号に対応する処理信号(1− = T + 1 of the input image signal to the corresponding processing signals (1-
α n )u(t+1)に加算(残像が付加)される。 alpha n) is added to u (t + 1) (afterimage added).

【0042】入力ディジタル画像信号u(t)に対して上記処理を行い、かつマイコン707に式(6)、 [0042] performs the processing on the input digital image signal u (t), and the microcomputer 707 (6),
(7)に示すような条件で入出力信号u(t)、F Input and output signals u (t) under the conditions shown in (7), F
(t)の輝度信号レベルを判定させ、その結果に対応して係数α nの値を変化させれば、表示しようとする画像信号u(t)に付加する残像の量を入力画像に応じて変化させることが可能となる。 To determine the luminance signal level of the (t), the if ask result in corresponding changes the value of the coefficient alpha n, according to the input image the amount of residual image to be added to the image signal u (t) to be displayed it is possible to change.

【0043】 [0043]

【数3】 [Number 3]

【0044】即ち、表示しようとする画像のエッジの立ち上がりと立ち下がりのカーブを入力画像信号に応じて変化させることが可能になるので、表示しようとする画像のエッジの立ち上がりと立ち下がりのカーブを画像信号に応じて変化させることが可能になる。 [0044] That is, it becomes possible to vary according to the input image signal a curve of rising and falling edges of an image to be displayed, the curve of the rising and falling edges of an image to be displayed it is possible to vary in accordance with the image signal. 例えば、α 1 For example, α 1
<α 2として上記(6)(7)式に示した条件でα nの値を選択することによって、図8に示すように、画像のエッジの立ち上がりは早く立ち上がり、エッジの立ち下がりは遅く立ち下がるように入力ディジタル画像信号を周波数変換することも可能である。 <By selecting the value of alpha n under the conditions shown in the above (6) (7) as alpha 2, as shown in FIG. 8, the rise of the image edges rising early, edge Falling of stands slow it is also possible to frequency convert the input digital image signal as down. 図8(b)において、は図7において、係数α nが、α 1 <α 2である場合の出力時間波形を示し、は係数α nが、α 1 >α In FIG. 8 (b), 7, the coefficient alpha n is, alpha 1 <shows the output time waveform when an alpha 2, is the coefficient α n, α 1> α
2である場合の出力時間波形を示している。 It shows the output time waveform when it is 2.

【0045】尚、図7の周波数変換装置のα nの値に対するF(t)の時間レベル(残像付加)特性は、第1の実施の形態の周波数変換装置(図2)におけるαの値に対するF(t)の時間レベル(残像付加)特性と同様である。 [0045] The time level (residual image addition) characteristics of F (t) for values of alpha n frequency converter of FIG. 7, to the value of alpha in the frequency converter (Figure 2) of the first embodiment time level (residual image addition) of F (t) is the same as property.

【0046】従って、入力される画像のレベルu(t) [0046] Thus, the level of the image input u (t)
と周波数変換装置の出力レベルF(t−1)に応じてα In accordance with the output level F of the frequency converter (t-1) and α
の値を最高で1画素単位で任意に変化させることが可能であるため、入力(表示しようとする)画像信号の周波数より出力(表示する)画像信号の周波数が低い表示装置(例えば、FLCD)に動画像信号を表示する場合、 For values ​​that can be changed arbitrarily in one pixel at the maximum the input (to be displayed) output from the frequency of the image signal (displaying) the lower frequency display of the image signals (e.g., FLCD) when displaying a moving image signal,
表示装置の画面書き替えが間に合わないことに起因して、画像信号の間引きが行われるために、視覚的な動画像の滑らかさの不足するという現象に対して、残像を付加することによって画像の視覚的な滑らかさを実現すると共に、残像を付加したことによって生じる画像のボケを最小限にする残像付加(残像の時間レベル)特性を実現することが可能である。 Due to the screen rewriting of the display device is not in time, to the thinning of the image signal is performed, with respect to the phenomenon that the lack of smoothness of the visual moving image, the image by adding the residual image it is possible to realize a visual smoothness, it is possible to realize the characteristic (time level of residual image) afterimage added to minimize the blur of the image caused by the addition of afterimage.

【0047】 [0047]

【発明の効果】本発明によれば、入力画像信号と表示周波数とが異なる表示装置(例えば、強誘電性液晶表示装置(FLCD))でも、表示装置の表示周波数以上の入力周波数の動画像信号を自然に表示(再現)することができる。 According to the present invention, the input image signal and the display frequency and the different display device (e.g., a ferroelectric liquid crystal display device (FLCD)) But display frequency than the input frequency moving image signal of the display device it is possible to naturally display (reproduction).

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態を示すブロック図である。 1 is a block diagram showing an embodiment of the present invention.

【図2】図1の周波数変換装置の第1の実施の形態を示すブロック図である。 2 is a block diagram showing a first embodiment of the frequency converter of FIG.

【図3】第1の実施の形態による周波数変換装置の入出力信号の時間波形の一例を示す波形図である。 3 is a waveform diagram showing an example of a time waveform of the input and output signals of the frequency conversion device according to the first embodiment.

【図4】周波数変換装置の第2の実施の形態を示すブロック図である。 4 is a block diagram showing a second embodiment of the frequency converter.

【図5】周波数変換装置の第3の実施の形態を示すブロック図である。 5 is a block diagram showing a third embodiment of the frequency converter.

【図6】第3の実施の形態による周波数変換装置の入出力信号の時間波形の一例を示す波形図である。 6 is a waveform diagram showing an example of a time waveform of the input and output signals of the frequency conversion device according to a third embodiment.

【図7】周波数変換装置の第4の実施の形態を示すブロック図である。 7 is a block diagram showing a fourth embodiment of the frequency converter.

【図8】第4の実施の形態による周波数変換装置の入力信号と出力信号の時間波形の一例を示す波形図である。 8 is a waveform diagram showing an example of a time waveform of the input signal and the output signal of the frequency converter according to the fourth embodiment.

【図9】従来の表示装置を示すブロック図である。 9 is a block diagram showing a conventional display device.

【符号の説明】 DESCRIPTION OF SYMBOLS

104 表示装置 109 周波数変換装置 202、206、702、706 フレームバッファ 203、205、703、705 乗算器 204、704 加算器 402、403、404 フレームバッファ 405、406、407 乗算器 408 加算器 502、506、512 フレームバッファ 503、505、507、509、513 乗算器 504、508、510 加算器 104 display device 109 frequency converter 202,206,702,706 frame buffer 203,205,703,705 multipliers 204,704 adder 402, 403, 404 frame buffer 405, 406, 407 multiplier 408 adder 502 and 506 , 512 frame buffer 503,505,507,509,513 multipliers 504,508,510 adder

フロントページの続き (51)Int.Cl. 6識別記号 庁内整理番号 FI 技術表示箇所 G09G 5/36 520 9377−5H G09G 5/36 520C H04N 5/937 H04N 5/93 C Front page continued (51) Int.Cl. 6 identification symbol Agency in Docket No. FI art display portion G09G 5/36 520 9377-5H G09G 5/36 520C H04N 5/937 H04N 5/93 C

Claims (17)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 所定の転送レートを有する入力画像信号とこの入力画像信号より時間的に少なくとも1画面分以上前の入力画像信号とを用いて演算処理を行うことにより、上記転送レートと異なる転送レートを有する出力画像信号を生成する演算処理手段を備えた画像処理装置。 The method according to claim 1] by performing calculation processing using a predetermined input image signal before the input image signal and the temporally least one or more screen than the input image signal having a transfer rate, transfer different from the transfer rate the image processing device having an arithmetic processing means for generating an output image signal having a rate.
  2. 【請求項2】 上記入力画像信号と上記少くとも1画面分以上前の入力画像信号に対してそれぞれ独立に係数を乗算する乗算手段を上記演算処理手段に設けたことを特徴とする請求項1記載の画像処理装置。 2. A method according to claim 1, characterized in that the multiplying means for multiplying the coefficients independently to the input image signal and the at least before or one screen input image signal is provided to said processing means the image processing apparatus according.
  3. 【請求項3】 上記乗算手段の係数を選択する選択手段を設けたことを特徴とする請求項2記載の画像処理装置。 3. An image processing apparatus according to claim 2, characterized in that a selection means for selecting the coefficient of the multiplier means.
  4. 【請求項4】 上記出力画像信号の転送レートが上記入力画像信号の転送レートより低いことを特徴とする請求項1記載の画像処理装置。 4. The image processing apparatus according to claim 1, wherein the transfer rate of the output image signal is equal to or lower than the transfer rate of the input image signal.
  5. 【請求項5】 上記出力画像信号を表示する表示手段を設けたことを特徴とする請求項1記載の画像処理装置。 5. The image processing apparatus according to claim 1, characterized in that a display means for displaying the output image signal.
  6. 【請求項6】 上記表示手段は画像を表示した後、一定時間その表示画像を保持するメモリ機能を有することを特徴とする請求項5記載の画像処理装置。 6. After the display means for displaying the image, the image processing apparatus according to claim 5, characterized in that it has a memory function of holding the display image fixed time.
  7. 【請求項7】 上記表示手段は強誘電性液晶表示素子を含むことを特徴とする請求項5記載の画像処理装置。 7. The image processing apparatus according to claim 5, wherein said display means including a ferroelectric liquid crystal display device.
  8. 【請求項8】 上記演算処理手段は、上記入力画像信号の残像信号を生成して上記入力画像信号に付加する処理を行うことを特徴とする請求項1記載の画像処理装置。 8. The processing means, the image processing apparatus according to claim 1, wherein to generate a residual image signal of the input image signal and performing processing for adding to the input image signal.
  9. 【請求項9】 入力画像信号を蓄積する第1の蓄積手段と、 上記第1の蓄積手段の出力に第1の係数を乗算する第1 9. A first storage means for storing an input image signal, a first multiplying the first coefficient to an output of said first storage means
    の乗算手段と、 画像信号を蓄積する第2の蓄積手段と、 上記第2の蓄積手段の出力に第2の係数を乗算する第2 A multiplication means, a second storing means for storing the image signal, a second multiplying the second coefficient to the output of the second storage means
    の乗算手段と、 上記第1、第2の乗算手段の出力を加算しその加算出力を上記第2の蓄積手段に入力する加算手段とを備えたことを特徴とする画像処理装置。 And multiplication means, the first, the image processing apparatus outputs the sum of the addition output of the second multiplier means, characterized in that an adding means for inputting to the second storage means.
  10. 【請求項10】 上記第1、第2の乗算手段で用いられる上記第1、第2の係数を各々上記第1、第2の蓄積手段の出力に応じて設定する制御手段を備えたことを特徴とする請求項9記載の画像処理装置。 10. The first, the first used in the second multiplying means, said first, respectively the second coefficient, further comprising a control means for setting in accordance with the output of the second storage means the image processing apparatus according to claim 9, wherein.
  11. 【請求項11】 上記第2の蓄積手段の出力画像信号を表示する表示手段を備えたことを特徴とする請求項9記載の画像処理装置。 11. The image processing apparatus according to claim 9, wherein further comprising a display means for displaying an output image signal of said second storage means.
  12. 【請求項12】 上記表示手段は強誘電性液晶表示素子を含むことを特徴とする請求項11記載の画像処理装置。 12. An image processing apparatus according to claim 11, wherein said display means including a ferroelectric liquid crystal display device.
  13. 【請求項13】 上記第2の蓄積手段は、上記入力画像信号の転送レートより低い転送レートで読み出されることを特徴とする請求項9記載の画像処理装置。 13. The second storage means, the image processing apparatus according to claim 9, wherein the read in lower transfer rate than the transfer rate of the input image signal.
  14. 【請求項14】 入力画像信号を順次転送する複数の蓄積手段と、 上記各蓄積手段の出力に対してそれぞれ所定の係数を乗算する複数の乗算手段と、 上記各乗算手段の出力を加算する加算手段とを備えたことを特徴とする画像処理装置。 14. A plurality of storage means for sequentially transferring the input image signal, the addition for adding a plurality of multiplication means for multiplying a predetermined coefficient, respectively, the output of each multiplier means to the output of each storage means the image processing apparatus characterized by comprising a means.
  15. 【請求項15】 上記加算手段の出力画像信号を表示する表示手段を備えたことを特徴とする請求項14記載の画像処理装置。 15. An image processing apparatus according to claim 14, wherein further comprising a display means for displaying an output image signal of said adding means.
  16. 【請求項16】 上記表示手段は強誘電性液晶表示素子を含むことを特徴とする請求項15記載の画像処理装置。 16. An image processing apparatus according to claim 15, wherein said display means including a ferroelectric liquid crystal display device.
  17. 【請求項17】 上記複数の蓄積手段から上記入力画像信号の転送レートより低い転送レートを有する出力画像信号を読み出すようにしたことを特徴とする請求項14 17. Claim, characterized in that the read out output image signal having a lower transfer rate than the transfer rate of the input image signals from said plurality of storage means 14
    記載の画像処理装置。 The image processing apparatus according.
JP8138339A 1995-07-31 1996-05-31 Picture processor Pending JPH09101765A (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7-194942 1995-07-31
JP19494295 1995-07-31
JP8138339A JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8138339A JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor
US08/690,389 US6008790A (en) 1995-07-31 1996-07-26 Image processing apparatus

Publications (1)

Publication Number Publication Date
JPH09101765A true JPH09101765A (en) 1997-04-15

Family

ID=26471396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8138339A Pending JPH09101765A (en) 1995-07-31 1996-05-31 Picture processor

Country Status (2)

Country Link
US (1) US6008790A (en)
JP (1) JPH09101765A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014647A (en) * 2000-06-28 2002-01-18 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device for display panel
JP2006039333A (en) * 2004-07-29 2006-02-09 Nippon Telegr & Teleph Corp <Ntt> Method, device, and program for telop character image processing, and recording medium where same program is recorded
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100218318B1 (en) * 1996-10-01 1999-09-01 문정환 Frequency converting apparatus
US6549209B1 (en) * 1997-05-22 2003-04-15 Kabushiki Kaisha Sega Enterprises Image processing device and image processing method
EP0920215A4 (en) * 1997-06-16 2005-09-21 Sony Corp Image processing device and method, and transmission medium, transmission method and image format
JP3487259B2 (en) 2000-05-22 2004-01-13 日本電気株式会社 Video display device and display method thereof
US7106380B2 (en) * 2001-03-12 2006-09-12 Thomson Licensing Frame rate multiplier for liquid crystal display
US7184001B2 (en) * 2002-08-02 2007-02-27 Chi Mei Optoelectronics Corp. Method and apparatus for frame processing in a liquid crystal display
US7495647B2 (en) * 2004-06-14 2009-02-24 Genesis Microchip Inc. LCD blur reduction through frame rate control
KR101136900B1 (en) * 2005-06-28 2012-04-20 엘지디스플레이 주식회사 Device and Method for Over Driving
US8130226B2 (en) * 2006-08-04 2012-03-06 Apple Inc. Framework for graphics animation and compositing operations
US9019300B2 (en) * 2006-08-04 2015-04-28 Apple Inc. Framework for graphics animation and compositing operations
US8234392B2 (en) 2006-11-17 2012-07-31 Apple Inc. Methods and apparatuses for providing a hardware accelerated web engine

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
GB2140644B (en) * 1983-05-17 1986-09-17 Sony Corp Television standards converters
US4872054A (en) * 1988-06-30 1989-10-03 Adaptive Video, Inc. Video interface for capturing an incoming video signal and reformatting the video signal
GB8822415D0 (en) * 1988-09-23 1988-10-26 Snell & Wilcox Electronic Cons Video signal processing & video stores
AU617006B2 (en) * 1988-09-29 1991-11-14 Canon Kabushiki Kaisha Data processing system and apparatus
US4987485A (en) * 1988-12-22 1991-01-22 Minolta Camera Kabushiki Kaisha Image reading apparatus with improved output correction of image signal
US5268758A (en) * 1990-09-26 1993-12-07 Matsushita Electric Industrial Co., Ltd. Horizontal line interpolation circuit and image pickup apparatus including it
US5191416A (en) * 1991-01-04 1993-03-02 The Post Group Inc. Video signal processing system
GB2259212B (en) * 1991-08-27 1995-03-29 Sony Broadcast & Communication Standards conversion of digital video signals
JP3042062B2 (en) * 1991-08-28 2000-05-15 ソニー株式会社 Image processing apparatus
JP2959249B2 (en) * 1991-11-15 1999-10-06 ソニー株式会社 Video effects device
GB2268354B (en) * 1992-06-25 1995-10-25 Sony Broadcast & Communication Time base conversion
GB2287845B (en) * 1994-03-18 1998-03-25 Sony Uk Ltd Multichannel video data storage
US5446496A (en) * 1994-03-31 1995-08-29 Hewlett-Packard Company Frame rate conversion with asynchronous pixel clocks

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002014647A (en) * 2000-06-28 2002-01-18 Fujitsu Hitachi Plasma Display Ltd Driving method and driving device for display panel
JP2006039333A (en) * 2004-07-29 2006-02-09 Nippon Telegr & Teleph Corp <Ntt> Method, device, and program for telop character image processing, and recording medium where same program is recorded
JP2006189840A (en) * 2004-12-30 2006-07-20 Lg Phillips Lcd Co Ltd Display device and driving method thereof
US8049687B2 (en) 2004-12-30 2011-11-01 Lg Display Co., Ltd. Organic electroluminescent display device including upper and lower display areas and driving method thereof

Also Published As

Publication number Publication date
US6008790A (en) 1999-12-28

Similar Documents

Publication Publication Date Title
KR100369909B1 (en) Apparatus and method for modifying the original image
EP0641508B1 (en) Method and apparatus for enhancing sharpness of a sequence of images subject to continuous zoom
JP3187348B2 (en) Image quality improvement circuit and method thereof
US4365304A (en) Method and apparatus for on-line data enhancement
JP2656737B2 (en) Data processing apparatus for processing video information
EP0639029A2 (en) Apparatus for converting frame format of television signal
US7164415B2 (en) Display controller and display device provided therewith
US6784942B2 (en) Motion adaptive de-interlacing method and apparatus
KR100207660B1 (en) Picture quality improving method and circuit using quantized histogram equalization
CA1331229C (en) Method and apparatus for generating animated images
US4709393A (en) Video processing systems
JP3406934B2 (en) Parallel error diffusion method
US20070071342A1 (en) Video acquisition with integrated GPU processing
US8531601B2 (en) Image processing apparatus and control method
US4672442A (en) Frame rate conversion system in television signal
DE602004007312T2 (en) Image processing apparatus, image processing method and image processing program
EP0240970A2 (en) Digital video generator
US5594676A (en) Digital image warping system
US20060072664A1 (en) Display apparatus
JP2694108B2 (en) System and method for access to direct non data
EP0404911B1 (en) Vertical filtering apparatus for raster scanned display
US5253064A (en) Video camera apparatus with electronic zoom control and method therefor
US5633687A (en) Method and system for providing an interlaced image on an display
CN1169350C (en) Method and device for decreasing motion skewness and noise during video frequency image treatment
CN1112027C (en) Picture element number conversion device