JPH0897220A - Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer - Google Patents

Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer

Info

Publication number
JPH0897220A
JPH0897220A JP22913694A JP22913694A JPH0897220A JP H0897220 A JPH0897220 A JP H0897220A JP 22913694 A JP22913694 A JP 22913694A JP 22913694 A JP22913694 A JP 22913694A JP H0897220 A JPH0897220 A JP H0897220A
Authority
JP
Japan
Prior art keywords
bmd
temperature
wafer
epitaxial wafer
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22913694A
Other languages
Japanese (ja)
Inventor
Kouji Sensai
宏治 泉妻
Tateo Hayashi
健郎 林
Katsuhiro Chagi
勝弘 茶木
Kazuhiko Kashima
一日児 鹿島
Yasuhiro Okamura
康宏 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Coorstek KK
Original Assignee
TOKUYAMA CERAMICS CO Ltd
TOKUYAMA CERAMICS KK
Toshiba Ceramics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TOKUYAMA CERAMICS CO Ltd, TOKUYAMA CERAMICS KK, Toshiba Ceramics Co Ltd filed Critical TOKUYAMA CERAMICS CO Ltd
Priority to JP22913694A priority Critical patent/JPH0897220A/en
Publication of JPH0897220A publication Critical patent/JPH0897220A/en
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

PURPOSE: To obtain a device active layer free from defect, realize high density BMD in a substrate part without IG treatment, and exhibit sufficient gettering effect, by setting the rate of temperature rise to be lower than or equal to a specified value, or maintaining the layer at an arbitrary temperature for a specified length of time, in a specified temperature range before growth. CONSTITUTION: An epitaxial wafer wherein Si single crystal is grown on an Si wafer, without giving thermal hysteresis at 800 deg.C or higher, at a growth temperature of 1050-1250 deg.C is manufactured. The Si wafer is manufactured from single crystal ingot manufactured by the Czochralski method, and the interstitial oxygen concentration [Oi] is lower than 1.80×10<18> atoms/cm<3> . In the temperature range of 800-1000 deg.C before growth, (1) the rate of temperature rise is set at 15 deg.C/min, or (2) an arbitrary temperature is maintained for 5-100min. Thereby the oxygen deposition density [BMD] in a substrate wafer is set as follows; [BMD] <=1×10<10> atoms/cm<3> and [BMD] >=exp 1,151×10<-17> ×[Oi]+1.151}atoms/cm<3> .

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、超LSIなどの半導体
のデバイス用のシリコンウェーハおよびその製造方法に
関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a silicon wafer for semiconductor devices such as VLSI and a method for manufacturing the same.

【0002】[0002]

【従来の技術】超LSI用半導体デバイスの製造プロセ
スにおいて、ウェーハに混入している微量金属不純物お
よびウェーハのデバイス活性領域(ウェーハ表面から深
さ10μm程度)内に存在する微小欠陥が製造される半
導体デバイスの特性および信頼性劣化の原因となること
がある。そのため、従来よりこれらの金属不純物および
微小欠陥を極力低減するためにさまざまな対策がなされ
ている。
2. Description of the Related Art In a manufacturing process of a semiconductor device for VLSI, a semiconductor in which a minute amount of metal impurities mixed in a wafer and a minute defect existing in a device active region (about 10 μm in depth from the wafer surface) of the wafer are manufactured. This may cause deterioration of device characteristics and reliability. Therefore, various measures have been conventionally taken to reduce these metal impurities and minute defects as much as possible.

【0003】金属不純物を低減させる方法としては、金
属不純物を捕獲(ゲッタリング)するためにサンドブラ
ストなどにより、ウェーハ裏面に微小な歪みを設けるバ
ックサイドダメージ法(BSD法)がある。また、ウェ
ーハ裏面に多結晶シリコンを堆積する方法も用いられて
いる。
As a method of reducing metal impurities, there is a backside damage method (BSD method) in which a minute strain is provided on the back surface of a wafer by sandblasting or the like for capturing (gettering) metal impurities. A method of depositing polycrystalline silicon on the back surface of the wafer is also used.

【0004】また、後者の対策としては、デバイス活性
領域に微小欠陥を有さない、気相成長させた単結晶シリ
コン層をもつエピタキシャルウェーハが用いられてい
る。さらに、両者の対策を同時に行うためにイントリン
シックゲッタリング法(IG法)が開発された。IG法
はウェーハを高温熱処理することにより、ウェーハ表面
の酸素を外方に拡散させて微小欠陥の核となる格子間酸
素を減少させ、デバイス活性領域に微小欠陥のないde
nuded zone(DZ層)を形成させる。さらに
DZ層以下の深い領域(バルク部)では含まれている過
剰な格子間酸素が高温熱処理によって析出し、微小なS
iO2 析出物に代表されるBMDを生成する。これらの
BMDがバルク部のシリコンマトリックスに歪みを及ぼ
して二次的な転位や積層欠陥を誘起し、金属不純物をゲ
ッタリングする。
As a measure against the latter, an epitaxial wafer having a vapor-grown single crystal silicon layer having no minute defects in the device active region is used. Furthermore, an intrinsic gettering method (IG method) has been developed to take measures against both. The IG method heat-treats a wafer at a high temperature to diffuse oxygen on the surface of the wafer outward to reduce interstitial oxygen, which serves as a nucleus for microdefects, and to reduce de defects that do not have microdefects in the device active region.
A nude zone (DZ layer) is formed. Further, the excessive interstitial oxygen contained in the deep region (bulk part) below the DZ layer is precipitated by the high temperature heat treatment, and a small amount of S
BMD represented by iO 2 precipitate is generated. These BMDs exert strain on the silicon matrix in the bulk portion to induce secondary dislocations and stacking faults, and getter metal impurities.

【0005】IG法においては、引き上げられた単結晶
シリコンインゴットの熱履歴に影響を受けないこと、お
よびより広い含有酸素濃度範囲のウェーハを利用するこ
とを目的として、複数段の熱処理を施している。まず、
前熱処理においては、酸素含有の不活性ガス雰囲気中で
高温(800〜1200℃)で熱処理を施してウェーハ
表面から酸素を外方に拡散させ、もともと存在していた
酸素に起因するBMD核を縮小・消滅させる。次に酸素
雰囲気中の中段の低温(500〜900℃)の熱処理を
施してバルク部にBMD核を生成させる。そして最終的
に酸素雰囲気中の中温(〜1000℃)熱処理により、
BMD核を成長させてBMDを生成・成長させている。
中段の熱処理には種々の工夫がなされており、例えば等
温アニール、低温からの多段階アニールおよび低温から
のランピングアニールなどが代表的である。
In the IG method, a plurality of steps of heat treatment are carried out for the purpose of not being affected by the thermal history of the pulled single crystal silicon ingot and of utilizing a wafer having a wider oxygen concentration range. . First,
In the pre-heat treatment, heat treatment is performed at a high temperature (800 to 1200 ° C.) in an oxygen-containing inert gas atmosphere to diffuse oxygen outward from the wafer surface to reduce BMD nuclei that originally existed due to oxygen. ·Extinguish. Next, heat treatment at a low temperature (500 to 900 ° C.) in the middle stage in an oxygen atmosphere is performed to generate BMD nuclei in the bulk part. Finally, by heat treatment at medium temperature (up to 1000 ° C) in an oxygen atmosphere,
BMD nuclei are grown to generate and grow BMD.
Various ideas have been made for the heat treatment in the middle stage, and for example, isothermal annealing, multi-stage annealing from low temperature, ramping annealing from low temperature, etc. are typical.

【0006】上記IG法においては、実際には前段の熱
処理による酸素の外方拡散が十分でなくデバイス活性領
域に微小な酸素析出物(BMDなど)が残ってしまうこ
とがある。また、複数の熱処理工程が必要なため、作業
性の問題およびコストの問題などにより実用化があまり
進んでいない。
In the above-mentioned IG method, the outward diffusion of oxygen due to the heat treatment in the preceding stage is not sufficient in practice, and minute oxygen precipitates (BMD etc.) may remain in the device active region. Further, since a plurality of heat treatment steps are required, practical application has not progressed so much due to workability problems and cost problems.

【0007】最近、このような多段階の熱処理を必要と
する方法に代わり、100%還元性ガスまたは100%
不活性ガスあるいは還元性ガスと不活性ガスの混合ガス
雰囲気中で高温の熱処理を施すことにより、ウェーハ表
面にDZ層、バルク部にBMDを形成し、イントリンシ
ックゲッタリング効果(IG効果)をもたせるウェーハ
の製造方法も行われている。これらの製造方法に関して
本出願人は特開昭60−247935号、特開昭61−
193458号、特開昭61−193459号、特開昭
61−193456号、特開昭62−123098号、
特開平2−177541号などの出願を行っている。
Recently, instead of the method requiring such multi-step heat treatment, 100% reducing gas or 100%
By performing high temperature heat treatment in an inert gas or a mixed gas atmosphere of a reducing gas and an inert gas, a DZ layer is formed on the wafer surface and a BMD is formed on the bulk portion, and an intrinsic gettering effect (IG effect) is provided. Wafer manufacturing methods are also used. The applicant of the present invention relates to the production methods thereof in JP-A-60-247935 and 61-61.
193458, JP-A-61-193459, JP-A-61-193456, JP-A-62-123098,
Patent applications such as JP-A-2-177541 are filed.

【0008】上記熱処理過程によるウェーハ構造の形成
のメカニズムについて以下のように推測できる。昇温プ
ロセス中では昇温速度が遅いため、バルク部ではBMD
の成長が起こるとともに同時に表層部では酸素の外方拡
散が起こり、表層部の酸素濃度は低下する。熱処理温度
に到達後は、表層部の酸素の外方拡散がより行われ表層
部のBMD核となる格子間酸素が減少し表層部のBMD
の消滅が加速される。バルク部では高温熱処理のため酸
素がウェーハ内を拡散しBMDの収縮が生じる。しかし
酸素減少量が少ないためBMDの消滅は生じない。降温
プロセス中では、昇温速度が遅いため、理論上はウェー
ハ表層部でもBMDの成長が生じるが表層部の酸素は外
方拡散により減少しているためBMDは形成されずにD
Z層となる。これに対し、バルク部では再びBMDの成
長・析出が生じる。
The mechanism of forming the wafer structure by the above heat treatment process can be estimated as follows. During the temperature raising process, the temperature rising rate is slow, so BMD in the bulk part
Growth of oxygen occurs simultaneously with the outward diffusion of oxygen in the surface layer, and the oxygen concentration in the surface layer decreases. After reaching the heat treatment temperature, outward diffusion of oxygen in the surface layer portion is further performed, and interstitial oxygen, which becomes BMD nuclei in the surface layer portion, decreases and BMD in the surface layer portion decreases.
Disappearance is accelerated. In the bulk portion, oxygen is diffused in the wafer due to the high temperature heat treatment, and BMD shrinkage occurs. However, since the amount of oxygen decrease is small, BMD disappears. During the temperature lowering process, since the temperature rising rate is slow, theoretically BMD growth also occurs in the wafer surface layer portion, but oxygen in the surface layer portion is reduced by outward diffusion, so BMD is not formed.
It becomes the Z layer. On the other hand, BMD growth / precipitation occurs again in the bulk portion.

【0009】熱処理後のバルク部のBMD密度はウェー
ハの初期酸素濃度に依存し、初期酸素濃度が高くなるに
つれバルク部のBMD密度が大きくなることが理解され
る。特に、[Oi]が1.6×1018atoms/cm
3 以上であれば、BMD密度は109 個/cm3 以上で
ある。
It is understood that the BMD density of the bulk portion after the heat treatment depends on the initial oxygen concentration of the wafer, and that the BMD density of the bulk portion increases as the initial oxygen concentration increases. In particular, [Oi] is 1.6 × 10 18 atoms / cm
If it is 3 or more, the BMD density is 10 9 pieces / cm 3 or more.

【0010】さらに、[Oi]が1.55×10ato
ms/cm3 未満のシリコンウェーハを、水素雰囲気中
で、1100℃から1300℃の範囲で熱処理すると
き、1000℃から1300℃の温度範囲内における昇
温速度を5〜10℃/minにすることによって、ウェ
ーハ内部バルク部のBMD密度が、[BMD]≦1×1
10個/cm3 、かつ[BMD]≧exp{1.151
×10-17 ×[Oi]+1.151}個/cm3 である
ウェーハを製造することができる。
Further, [Oi] is 1.55 × 10ato.
When heat-treating a silicon wafer of less than ms / cm 3 in a hydrogen atmosphere in the range of 1100 ° C. to 1300 ° C., the heating rate in the temperature range of 1000 ° C. to 1300 ° C. should be 5 to 10 ° C./min. The BMD density of the bulk part inside the wafer is [BMD] ≦ 1 × 1
0 10 pieces / cm 3 , and [BMD] ≧ exp {1.151
Wafers of × 10 -17 × [Oi] +1.151} / cm 3 can be manufactured.

【0011】近年、高集積化の進むメモリーデバイスな
どではその特性向上のため、出発原料としてのシリコン
ウェーハには表面のデバイス活性層をより完全に近い無
欠陥にすることが要求され、かつ、複雑化するデバイス
製造プロセス中に混入する金属不純物をゲッタリングす
るとができる構造を有することが必要かつ重要となって
いる。
In recent years, in order to improve the characteristics of a highly integrated memory device or the like, a silicon wafer as a starting material is required to have a device active layer on the surface closer to a perfect defect-free and complicated. It is necessary and important to have a structure capable of gettering metal impurities that are mixed in during the device manufacturing process.

【0012】代表的なエピ成長プロセスは常圧水素雰囲
気で昇温、塩酸エッチング、Siエピ成長および降温と
連続したシーケンスからなる。昇温ではスループットを
上げて、かつウェーハのスリップおよび面アレを低減す
るために、900℃以上の温度範囲では昇温速度を30
℃/min程度にしている。しかしながら、このときに
は前記のようにBMDを縮小、消滅させていることにな
る。
A typical epi-growth process consists of a sequence of temperature increase, hydrochloric acid etching, Si epi-growth and temperature decrease in a hydrogen atmosphere at atmospheric pressure. In order to increase the throughput and to reduce the slip and surface deviation of the wafer at the temperature increase, the temperature increase rate is set to 30 in the temperature range of 900 ° C. or higher.
C / min. However, at this time, the BMD is reduced and eliminated as described above.

【0013】したがって、エピタキシャルウェーハでは
基板ウェーハに前記のようなBSDまたはIG処理を施
さない限り、ゲッタリング効果が期待できない。本発明
は、以上のような問題を解決するためになされたもので
あり、エピタキシャルウェーハにおいて、デバイス活性
層はより無欠陥に、かつ基板部はIG処理することなし
にBMDを高い密度で形成し十分なゲッタリング効果を
奏することができるシリコンエピタキシャルウェーハの
製造方法およびそのようなシリコンエピタキシャルウェ
ーハを提供することを目的とする。
Therefore, in the epitaxial wafer, the gettering effect cannot be expected unless the substrate wafer is subjected to the BSD or IG treatment as described above. The present invention has been made to solve the above problems. In an epitaxial wafer, a device active layer is formed more defect-free, and a substrate portion is formed with a high density of BMD without IG treatment. An object of the present invention is to provide a method for manufacturing a silicon epitaxial wafer capable of exhibiting a sufficient gettering effect, and such a silicon epitaxial wafer.

【0014】[0014]

【課題を解決するための手段と作用】本願の第1の発明
は、チョクラルスキー法により製造された単結晶シリコ
ンインゴットから製造された格子間酸素濃度[Oi]が
1.80×1018atoms/cm3 未満のシリコンウ
ェーハに800℃以上の熱履歴を与えずに、その上に成
長温度1050〜1250℃でSi単結晶を成長したエ
ピタキシャルウェーハを製造するにあたり、成長前の8
00〜1000℃の温度範囲において、(1)昇温速度
を15℃/min以下にするか、または(2)任意の温
度で5〜100min保持することによって、基板ウェ
ーハ内部の酸素析出密度[BMD]が、[BMD]≦1
×1010個/cm3 、かつ[BMD]≧exp{1.1
51×10-17 ×[Oi]+1.151}個/cm3
あるエピタキシャルウェーハを製造することを特徴とす
るシリコンエピタキシャルウェーハの製造方法を要旨と
する。
The first invention of the present application is that the interstitial oxygen concentration [Oi] produced from a single crystal silicon ingot produced by the Czochralski method is 1.80 × 10 18 atoms. In producing an epitaxial wafer in which a Si single crystal is grown at a growth temperature of 1050 to 1250 ° C. on a silicon wafer of less than 1 cm 3 / cm 3 without giving a thermal history of 800 ° C. or higher,
In the temperature range of 00 to 1000 ° C., (1) the temperature rising rate is set to 15 ° C./min or less, or (2) the temperature is kept at an arbitrary temperature for 5 to 100 min to obtain the oxygen precipitation density [BMD] inside the substrate wafer. ] Is [BMD] ≦ 1
× 10 10 pieces / cm 3 , and [BMD] ≧ exp {1.1
The gist is a method for producing a silicon epitaxial wafer, which comprises producing an epitaxial wafer of 51 × 10 −17 × [Oi] +1.151} / cm 3 .

【0015】また、本願の第2の発明は、チョクラルス
キー法により製造された単結晶シリコンインゴットから
製造された格子間酸素濃度[Oi]が1.80×1018
atoms/cm3 未満のシリコンウェーハに800℃
以上の熱履歴を与えずに、成長前の800〜1000℃
の温度範囲において、(1)昇温速度を15℃/min
以下にするか、または(2)任意の温度で5〜100m
in保持し、その上に成長温度1050〜1250℃で
Si単結晶を成長することにより製造された、基板ウェ
ーハ内部の酸素析出密度[BMD]が、[BMD]≦1
×1010個/cm3 、かつ[BMD]≧exp{1.1
51×10-17 ×[Oi]+1.151}個/cm3
あるシリコンエピタキシャルウェーハを要旨とする。
The second invention of the present application is that the interstitial oxygen concentration [Oi] produced from a single crystal silicon ingot produced by the Czochralski method is 1.80 × 10 18.
800 ° C for silicon wafers less than atoms / cm 3
800-1000 ° C before growth without giving the above heat history
In the temperature range of (1), the heating rate is 15 ° C / min.
Or below (2) 5-100m at any temperature
The oxygen precipitation density [BMD] inside the substrate wafer, which is manufactured by holding in and growing a Si single crystal thereon at a growth temperature of 1050 to 1250 ° C., is [BMD] ≦ 1.
× 10 10 pieces / cm 3 , and [BMD] ≧ exp {1.1
The gist is a silicon epitaxial wafer of 51 × 10 −17 × [Oi] +1.151} / cm 3 .

【0016】また、本明細書中の酸素濃度はすべてOl
d ASTMによる換算係数による値である。一般的に
ウェーハを熱処理する際のBMDの挙動について説明す
る。
The oxygen concentrations in this specification are all Ol.
d It is a value based on a conversion coefficient according to ASTM. Generally, the behavior of BMD during heat treatment of a wafer will be described.

【0017】古典的核形成理論によれば、BMDは酸素
クラスタを均一核として過飽和な酸素が付着および脱離
することによりそれぞれ成長および収縮する。ある時点
で存在するBMDが成長するか縮小・消滅するかは、そ
の時点でのBMDの大きさ、およびそのときの温度(お
よび酸素濃度)によって定まる臨界核半径によってきま
る。臨界核半径は温度に依存し、高温になれば臨界核半
径は増大する。ある温度にウェーハを保持すると、その
温度での臨界核半径よりも既に大きく成長しているBM
Dは成長を続け、臨界核半径より小さい径のBMDは縮
小・消滅する。
According to the classical nucleation theory, BMD grows and contracts by attaching and desorbing supersaturated oxygen with oxygen clusters as uniform nuclei. Whether the BMD existing at a certain time grows, shrinks or disappears depends on the size of the BMD at that time and the critical nucleus radius determined by the temperature (and oxygen concentration) at that time. The critical nucleus radius depends on temperature, and the critical nucleus radius increases at higher temperatures. When the wafer is held at a certain temperature, the BM that has already grown larger than the critical nucleus radius at that temperature
D continues to grow, and BMD with a diameter smaller than the critical nucleus radius shrinks and disappears.

【0018】本発明者らは以上の知見および前記のよう
な水素処理での知見に基づきこれをエピタキシャルウェ
ーハの製造方法に応用することによって基板ウェーハ部
のBMDを制御し、高集積デバイス製造に適したウェー
ハが製造できることを知得して本発明をなし得たもので
ある。
Based on the above findings and the above-mentioned findings in hydrogen treatment, the present inventors apply this to an epitaxial wafer manufacturing method to control the BMD of a substrate wafer portion, and are suitable for manufacturing highly integrated devices. The present invention has been accomplished by knowing that such a wafer can be manufactured.

【0019】本発明は通常のチョクラルスキー法で製造
されたシリコンインゴットから製造されるシリコンウェ
ーハであって、1.80×1018atoms/cm3
満のウェーハの熱処理に適用される。
The present invention is applied to the heat treatment of a silicon wafer produced from a silicon ingot produced by the ordinary Czochralski method and having a wafer of less than 1.80 × 10 18 atoms / cm 3 .

【0020】本発明のエピ成長プロセスの昇温過程中、
800℃から1000℃の温度範囲内では昇温速度を1
5℃/min以下にするか、または上記温度範囲内の任
意の温度で5〜100min保持する必要がある。
During the temperature rising process of the epi growth process of the present invention,
Within the temperature range of 800 ° C to 1000 ° C, the heating rate is 1
It is necessary to set the temperature to 5 ° C./min or less, or to hold at any temperature within the above temperature range for 5 to 100 min.

【0021】800℃から1000℃の領域において、
昇温速度が15℃/minより大きいと、前述した臨界
核半径の増大速度の方が、既に存在するBMDのその温
度における成長速度よりも大きくなり、また、昇温過程
の時間が短くなるので臨界核半径と存在するBMDの径
の差がより大きくなり、BMDは成長せず縮小の方向に
向かう。
In the range of 800 ° C to 1000 ° C,
If the heating rate is higher than 15 ° C./min, the above-mentioned increasing rate of the critical nucleus radius becomes higher than the growth rate of the already existing BMD at that temperature, and the heating process time becomes shorter. The difference between the critical nucleus radius and the diameter of the existing BMD becomes larger, and the BMD does not grow and heads for contraction.

【0022】このように昇温速度を15℃/min以下
とした場合に高い密度でBMDを形成することができ
る。本発明の昇温速度で昇温した場合には、BMDの大
きさはエピ成長温度での臨界核半径よりすでに大きくな
っているため、BMDは成長する。
As described above, BMD can be formed with a high density when the heating rate is set to 15 ° C./min or less. When the temperature is raised at the heating rate of the present invention, the size of the BMD is already larger than the critical nucleus radius at the epi growth temperature, so that the BMD grows.

【0023】また、通常の例えば30℃/minで昇温
した場合においても、800℃から1000℃の温度範
囲内で5〜100min保持することにより、その温度
においてBMDを充分成長させることができる。これに
より、その後の昇温過程における臨界核半径の大きさよ
りも、すでに存在するBMDの方が大きくなるので、B
MDが縮小の方向に向かうことはない。
Even when the temperature is raised at a normal rate of, for example, 30 ° C./min, by maintaining the temperature within the temperature range of 800 ° C. to 1000 ° C. for 5 to 100 minutes, BMD can be sufficiently grown at that temperature. As a result, the BMD already existing becomes larger than the size of the critical nucleus radius in the subsequent temperature raising process.
The MD does not go in the direction of reduction.

【0024】5分未満ではBMDが充分な大きさに成長
せず、その後の昇温過程により前述の理由によりBMD
が縮小・消滅する可能性が大きい。また、100分を超
えて行うと、BMDが大きく成長し、また多数の析出が
起こるため、DZ層の幅が狭くなったり、結晶転移が発
生したり、あるいは機械的強度が劣ってしまい、デバイ
スに悪影響を与えるおそれがある。
If the time is less than 5 minutes, the BMD does not grow to a sufficient size.
Is likely to shrink and disappear. Further, if it is carried out for more than 100 minutes, BMD grows large and a large number of precipitates occur, so that the width of the DZ layer becomes narrow, crystal transition occurs, or the mechanical strength deteriorates. May be adversely affected.

【0025】降温プロセス中は、基板部ではBMDがす
でに成長しており降温速度を変化させても大きな影響は
無い。ただし、降温速度は生産性、ウェーハの品質(ス
リップ、面荒れ発生の防止)、および使用する炉の構造
上の問題などから2〜300℃/minであることが望
ましい。
During the temperature lowering process, BMD has already grown on the substrate portion, and changing the temperature lowering rate has no significant effect. However, the rate of temperature decrease is preferably 2 to 300 ° C./min in view of productivity, quality of the wafer (preventing occurrence of slippage and surface roughness), structural problems of the furnace used, and the like.

【0026】このようなエピ成長プロセスを施すことに
よって、初期酸素濃度が1.80×1018atoms/
cm3 未満のシリコンウェーハを使用して、BMD密度
[BMD]≦1×1010個/cm3 、かつ[BMD]≧
exp{1.151×10-17 ×[Oi]+1.15
1}個/cm3 であるウェーハを製造することができ
る。
By performing such an epi growth process, the initial oxygen concentration is 1.80 × 10 18 atoms /
BMD density [BMD] ≦ 1 × 10 10 pieces / cm 3 and [BMD] ≧ using a silicon wafer of less than cm 3
exp {1.151 × 10 -17 × [Oi] +1.15
1} wafers / cm 3 can be manufactured.

【0027】このようなウェーハは図1のグラフ中の領
域A+B+Cで示される。上述のような初期酸素濃度を
有する基板ウェーハでIG処理をしないでも、基板部の
BMD密度が上述の範囲内にあるエピタキシャルウェー
ハは従来存在せず、本発明によって初めて提供されるも
のである。
Such a wafer is indicated by the area A + B + C in the graph of FIG. Even if the substrate wafer having the above-mentioned initial oxygen concentration is not subjected to the IG treatment, there is no epitaxial wafer having a BMD density in the above-mentioned range within the above range, and it is provided by the present invention for the first time.

【0028】より好ましいBMD密度の範囲としては、
1.55×1018atoms/cm3 ≧[Oi]のとき
1×108 個/cm3 ≦[BMD]≦1×1010個/c
3、[Oi]>1.55×1018atoms/cm3
のとき[BMD]≧exp{1.151×10-17 ×
[Oi]+1.151}個/cm3 (図1中の領域B+
C)であり、さらに[BMD]≦1×1010個/cm
3 、かつ[BMD]≧exp{4.605×10-18 ×
[Oi]+12.434}個/cm3 (図1中の領域
C)である。このような範囲のBMD密度を有するウェ
ーハは十分なゲッタリング機能を有する。
A more preferable range of BMD density is as follows.
When 1.55 × 10 18 atoms / cm 3 ≧ [Oi], 1 × 10 8 pieces / cm 3 ≦ [BMD] ≦ 1 × 10 10 pieces / c
m 3 , [Oi]> 1.55 × 10 18 atoms / cm 3
[BMD] ≧ exp {1.151 × 10 −17 ×
[Oi] +1.151} / cm 3 (area B + in FIG. 1
C) and [BMD] ≦ 1 × 10 10 pieces / cm
3 , and [BMD] ≧ exp {4.605 × 10 −18 ×
[Oi] +12.434} / cm 3 (region C in FIG. 1). A wafer having a BMD density in this range has a sufficient gettering function.

【0029】[0029]

【実施例】以下、本発明の実施例を説明する使用したウ
ェーハはすべてチョクラルスキー法によって引き上げら
れたシリコンインゴットから切り出し、通常の方法によ
って製造され、鏡面加工を施したシリコンウェーハを用
いた。これらのウェーハは、Nタイプ、面方位(10
0)、比抵抗1〜1000Ω/cm、[Oi]は1.4
5〜1.72×1018atoms/cm3 である。
EXAMPLES Hereinafter, the wafers used for explaining the examples of the present invention were all silicon wafers cut out from a silicon ingot pulled up by the Czochralski method, manufactured by a usual method, and subjected to mirror finishing. These wafers are of N type, plane orientation (10
0), the specific resistance is 1 to 1000 Ω / cm, and [Oi] is 1.4.
It is 5 to 1.72 × 10 18 atoms / cm 3 .

【0030】エピタキシャル成長は汎用のシリンダ型エ
ピ装置で、常圧水素雰囲気中、シリコン原料ガスがSi
Cl4 、成長温度1150℃、エピ膜厚20μmの条件
で行った。 実施例1 前記ウェーハのうち、[Oi]が1.45×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を8.5℃/minとした。 実施例2 前記ウェーハのうち、[Oi]が1.51×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を6.3℃/minとした。 実施例3 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1000℃
の範囲の昇温速度を10℃/min、1000℃から1
150℃の範囲の昇温速度を15℃/minとした。 実施例4 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1000℃
の範囲の昇温速度を10℃/min、1000℃から1
150℃の範囲の昇温速度を20℃/minとした。 実施例5 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を3.8℃/minとした。 実施例6 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で20分保持、900℃か
ら1150℃の範囲の昇温速度を20℃/minとし
た。 比較例1 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1100℃
の範囲の昇温速度を100℃/min、1100℃から
1150℃の範囲の昇温速度を10℃/minとした。 比較例2 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例3 前記ウェーハのうち、[Oi]が1.51×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例4 前記ウェーハのうち、[Oi]が1.70×1018at
oms/cm3 のウェーハで、800℃から1150℃
の範囲の昇温速度を30℃/minとした。 比較例5 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で3分保持、900℃から
1150℃の範囲の昇温速度を20℃/minとした。 比較例6 前記ウェーハのうち、[Oi]が1.61×1018at
oms/cm3 のウェーハで、900℃までの昇温速度
を20℃/min、900℃で120分保持、900℃
から1150℃の範囲の昇温速度を20℃/minとし
た。
Epitaxial growth is carried out by a general-purpose cylinder type epitaxy apparatus.
Cl 4 was used , the growth temperature was 1150 ° C., and the epi film thickness was 20 μm. Example 1 Among the above wafers, [Oi] was 1.45 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was 8.5 ° C./min. Example 2 Among the above wafers, [Oi] was 1.51 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was set to 6.3 ° C./min. Example 3 Among the above wafers, [Oi] was 1.61 × 10 18 at
800 ° C to 1000 ° C for oms / cm 3 wafers
Heating rate in the range of 10 ° C / min from 1000 ° C to 1
The rate of temperature rise in the range of 150 ° C was set to 15 ° C / min. Example 4 Among the above wafers, [Oi] was 1.61 × 10 18 at
800 ° C to 1000 ° C for oms / cm 3 wafers
Heating rate in the range of 10 ° C / min from 1000 ° C to 1
The temperature rising rate in the range of 150 ° C was set to 20 ° C / min. Example 5 Among the above wafers, [Oi] was 1.70 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was set to 3.8 ° C./min. Example 6 Among the above wafers, [Oi] was 1.61 × 10 18 at
With a wafer of oms / cm 3, the temperature rising rate up to 900 ° C. was 20 ° C./min, the temperature was held at 900 ° C. for 20 minutes, and the temperature rising rate in the range of 900 ° C. to 1150 ° C. was 20 ° C./min. Comparative Example 1 Among the above wafers, [Oi] was 1.70 × 10 18 at
800 ° C to 1100 ° C for oms / cm 3 wafers
The heating rate in the range of 100 ° C./min and the heating rate in the range of 1100 ° C. to 1150 ° C. were 10 ° C./min. Comparative Example 2 Among the above wafers, [Oi] was 1.61 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was set to 30 ° C./min. Comparative Example 3 Among the above wafers, [Oi] was 1.51 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was set to 30 ° C./min. Comparative Example 4 Among the above wafers, [Oi] was 1.70 × 10 18 at
800 ° C to 1150 ° C for oms / cm 3 wafers
The temperature rising rate in the range was set to 30 ° C / min. Comparative Example 5 Among the above wafers, [Oi] was 1.61 × 10 18 at
With a wafer of oms / cm 3, the temperature rising rate up to 900 ° C. was 20 ° C./min, the temperature was held at 900 ° C. for 3 minutes, and the temperature rising rate in the range of 900 ° C. to 1150 ° C. was 20 ° C./min. Comparative Example 6 Among the above wafers, [Oi] was 1.61 × 10 18 at
With a wafer of oms / cm 3, the temperature rising rate up to 900 ° C. is 20 ° C./min, and the temperature is kept at 900 ° C. for 120 minutes.
To 1150 ° C., the temperature rising rate was 20 ° C./min.

【0031】これらの実施例および比較例の熱処理を行
ったウェーハを断面((110)面)から赤外線トモグ
ラフ法により生成したBMDの密度を測定した。使用し
た赤外線トモグラフ法における、検出可能なBMD最小
サイズは20nmである。この方法は測定領域によりB
MD密度の検出限界が異なる。本測定ではウェーハ表面
上で4×200μm、深さ185μmの直方体形状の領
域で測定を行った。この場合のBMD密度の測定限界は
6.8×106 個/cm3 である。測定結果を熱処理条
件と併せて表1、表2に示す。また、図1にウェーハの
初期酸素濃度とBMD密度の関係をグラフにしたものを
示す。
The densities of BMDs produced by the infrared tomography method were measured from the cross-section ((110) plane) of the heat-treated wafers of these Examples and Comparative Examples. The minimum detectable BMD size in the infrared tomography method used is 20 nm. This method depends on the measurement area
The detection limit of MD density is different. In this measurement, the measurement was performed in a rectangular parallelepiped region having a depth of 185 μm and a surface of 4 × 200 μm on the wafer surface. In this case, the BMD density measurement limit is 6.8 × 10 6 pieces / cm 3 . The measurement results are shown in Tables 1 and 2 together with the heat treatment conditions. Further, FIG. 1 shows a graph showing the relationship between the initial oxygen concentration of the wafer and the BMD density.

【0032】[0032]

【表1】 [Table 1]

【0033】[0033]

【表2】 [Table 2]

【0034】表1、表2および図1から明らかなよう
に、本発明の基板ウェーハにIG処理をしていないエピ
タキシャルウェーハであっても基板部に形成されるBM
Dを高密度とすることができる。すなわち、基板部の酸
素析出物密度[BMD]が、[BMD]≦1×1010
/cm3 、かつ[BMD]≧exp{1.151×10
-18 ×[Oi]+1.151}個/cm3 であるウェー
ハを製造することができる。
As is clear from Tables 1 and 2 and FIG. 1, even if the substrate wafer of the present invention is not an IG processed epitaxial wafer, the BM is formed on the substrate portion.
D can have a high density. That is, the oxygen precipitate density [BMD] of the substrate portion is [BMD] ≦ 1 × 10 10 particles / cm 3 , and [BMD] ≧ exp {1.151 × 10.
-18 × [Oi] +1.151} wafers / cm 3 can be manufactured.

【0035】これに対し、比較例から理解されるよう
に、本発明の範囲外の条件でのエピタキシャルウェーハ
はBMDも多いが、低酸素濃度のウェーハでは形成され
るBMD密度が低くなってしまうことがわかる。比較例
2〜4では無欠陥層は形成されるもののウェーハ内部の
バルク部のBMDが低密度であり、十分なゲッタリング
機能が果たせない恐れがある。
On the other hand, as can be understood from the comparative example, the epitaxial wafers under the conditions outside the scope of the present invention also have a large amount of BMD, but the BMD density formed becomes low in the wafer having a low oxygen concentration. I understand. In Comparative Examples 2 to 4, although the defect-free layer is formed, the BMD of the bulk portion inside the wafer has a low density, and there is a possibility that a sufficient gettering function cannot be achieved.

【0036】また、比較例5では、保持時間が短いた
め、比較例2と同様にBMD密度が低くなってしまうこ
とがわかる。また、比較例6では、保持時間が長く、B
MDの過度の析出・成長が生じるため、析出量が多く、
充分なDZ層が形成されなかった。また、結晶転移が発
生してしまった。
Further, in Comparative Example 5, since the holding time is short, it can be seen that the BMD density becomes low as in Comparative Example 2. In Comparative Example 6, the holding time is long and B
Since excessive precipitation / growth of MD occurs, the amount of precipitation is large,
Not enough DZ layer was formed. In addition, crystal transition has occurred.

【0037】また、本発明のエピタキシャルウェーハ
は、上記のように構成されているのでデバイス活性層が
無欠陥となり、基板部にBMDが十分に形成されている
ので、良好な特性を有するデバイスを歩留まりよく製造
することができる。
Further, since the epitaxial wafer of the present invention is constituted as described above, the device active layer is defect-free, and the BMD is sufficiently formed on the substrate portion, so that the device having good characteristics can be obtained at a high yield. Can be manufactured well.

【0038】本発明のエピプロセスにおいて、昇温プロ
セスおよび降温プロセスでは同一のガス雰囲気で行うこ
とが好ましいが、それぞれにおいて雰囲気ガスの組成を
変化させてもよい。
In the epi process of the present invention, it is preferable that the temperature raising process and the temperature lowering process are performed in the same gas atmosphere, but the composition of the atmosphere gas may be changed in each.

【0039】[0039]

【発明の効果】本発明により基板ウェーハにIG処理を
していないエピタキシャルウェーハでも形成されるBM
D密度を高くでき、その結果十分なゲッタリング機能を
有しているので良好な特性を有する高集積デバイスを歩
留まりよく製造することができる。また、そのようなウ
ェーハを提供することができる。
According to the present invention, a BM can be formed even on an epitaxial wafer in which the substrate wafer is not IG processed.
Since the D density can be increased and as a result, the gettering function is sufficient, a highly integrated device having good characteristics can be manufactured with a high yield. Further, such a wafer can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】基板ウェーハの初期酸素濃度とエピプロセス後
のBMD密度の関係を示す図。
FIG. 1 is a diagram showing a relationship between an initial oxygen concentration of a substrate wafer and a BMD density after an epi process.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 林 健郎 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 茶木 勝弘 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 鹿島 一日児 神奈川県秦野市曽屋30番地 東芝セラミッ クス株式会社開発研究所内 (72)発明者 岡村 康宏 山口県徳山市大字徳山字江口開作8231番地 5 徳山セラミックス株式会社内 ─────────────────────────────────────────────────── ─── Continuation of front page (72) Kenro Hayashi, 30 Soya, Hadano City, Kanagawa Prefecture Toshiba Ceramics Co., Ltd. Development Laboratory (72) Katsuhiro Chaki, 30 Soya, Hadano City, Kanagawa Toshiba R & D Co., Ltd. In-house (72) Inaichi Kashima, No. 30 Soya, Hadano-shi, Kanagawa Toshiba Ceramics Co., Ltd. Development Lab.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 チョクラルスキー法により製造された単
結晶シリコンインゴットから製造された格子間酸素濃度
[Oi]が1.80×1018atoms/cm3 未満の
シリコンウェーハに800℃以上の熱履歴を与えずに、
その上に成長温度1050〜1250℃でSi単結晶を
成長したエピタキシャルウェーハを製造するにあたり、 成長前の800〜1000℃の温度範囲において、
(1)昇温速度を15℃/min以下にするか、または
(2)任意の温度で5〜100min保持することによ
って、基板ウェーハ内部の酸素析出密度[BMD]が、
[BMD]≦1×1010個/cm3 、かつ[BMD]≧
exp{1.151×10-17 ×[Oi]+1.15
1}個/cm3 であるエピタキシャルウェーハを製造す
ることを特徴とするシリコンエピタキシャルウェーハの
製造方法。
1. A silicon wafer having an interstitial oxygen concentration [Oi] of less than 1.80 × 10 18 atoms / cm 3 manufactured from a single crystal silicon ingot manufactured by the Czochralski method has a thermal history of 800 ° C. or higher. Without giving
In manufacturing an epitaxial wafer on which a Si single crystal was grown at a growth temperature of 1050 to 1250 ° C., in the temperature range of 800 to 1000 ° C. before the growth,
The oxygen precipitation density [BMD] inside the substrate wafer can be increased by (1) setting the temperature rising rate to 15 ° C./min or less, or (2) holding at an arbitrary temperature for 5 to 100 minutes.
[BMD] ≦ 1 × 10 10 pieces / cm 3 , and [BMD] ≧
exp {1.151 × 10 -17 × [Oi] +1.15
A method for producing a silicon epitaxial wafer, which comprises producing an epitaxial wafer having 1} pieces / cm 3 .
【請求項2】 チョクラルスキー法により製造された単
結晶シリコンインゴットから製造された格子間酸素濃度
[Oi]が1.80×1018atoms/cm3 未満の
シリコンウェーハに800℃以上の熱履歴を与えずに、
成長前の800〜1000℃の温度範囲において、
(1)昇温速度を15℃/min以下にするか、または
(2)任意の温度で5〜100min保持し、その上に
成長温度1050〜1250℃でSi単結晶を成長する
ことにより製造された、基板ウェーハ内部の酸素析出密
度[BMD]が、[BMD]≦1×1010個/cm3
かつ[BMD]≧exp{1.151×10-17 ×[O
i]+1.151}個/cm3 であるシリコンエピタキ
シャルウェーハ。
2. A silicon wafer having an interstitial oxygen concentration [Oi] of less than 1.80 × 10 18 atoms / cm 3 manufactured from a single crystal silicon ingot manufactured by the Czochralski method has a thermal history of 800 ° C. or higher. Without giving
In the temperature range of 800 to 1000 ° C. before growth,
(1) A temperature rising rate is set to 15 ° C./min or less, or (2) An arbitrary temperature is maintained for 5 to 100 minutes, and a Si single crystal is grown on the growth temperature at 1050 to 1250 ° C. In addition, the oxygen precipitation density [BMD] inside the substrate wafer is [BMD] ≦ 1 × 10 10 pieces / cm 3 ,
And [BMD] ≧ exp {1.151 × 10 −17 × [O
i] +1.151} / cm 3 of silicon epitaxial wafer.
JP22913694A 1994-09-26 1994-09-26 Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer Pending JPH0897220A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22913694A JPH0897220A (en) 1994-09-26 1994-09-26 Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22913694A JPH0897220A (en) 1994-09-26 1994-09-26 Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer

Publications (1)

Publication Number Publication Date
JPH0897220A true JPH0897220A (en) 1996-04-12

Family

ID=16887330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22913694A Pending JPH0897220A (en) 1994-09-26 1994-09-26 Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer

Country Status (1)

Country Link
JP (1) JPH0897220A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
JP2000114176A (en) * 1998-10-06 2000-04-21 Komatsu Electronic Metals Co Ltd P/p-epitaxial wafer and manufacture thereof
WO2003009365A1 (en) * 2001-07-10 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0964435A1 (en) * 1998-06-11 1999-12-15 Shin-Etsu Handotai Company Limited Pre-epitaxial heat treatment method for a silicon epitaxial wafer
US6277715B1 (en) 1998-06-11 2001-08-21 Shin-Etsu Handotai Co., Ltd. Production method for silicon epitaxial wafer
SG82617A1 (en) * 1998-06-11 2001-08-21 Shinetsu Handotai Kk Production method for silicon epitaxial wafer
JP2000114176A (en) * 1998-10-06 2000-04-21 Komatsu Electronic Metals Co Ltd P/p-epitaxial wafer and manufacture thereof
JP4647732B2 (en) * 1998-10-06 2011-03-09 Sumco Techxiv株式会社 Manufacturing method of P / P-epitaxial wafer
WO2003009365A1 (en) * 2001-07-10 2003-01-30 Shin-Etsu Handotai Co.,Ltd. Silicon wafer manufacturing method, silicon epitaxial wafer manufacturing method, and silicon epitaxial wafer
JPWO2003009365A1 (en) * 2001-07-10 2004-11-11 信越半導体株式会社 Method for manufacturing silicon wafer, method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer
US7033962B2 (en) 2001-07-10 2006-04-25 Shin-Etsu Handotai Co., Ltd. Methods for manufacturing silicon wafer and silicone epitaxial wafer, and silicon epitaxial wafer

Similar Documents

Publication Publication Date Title
JP3144631B2 (en) Heat treatment method for silicon semiconductor substrate
KR100319413B1 (en) Method for manufacturing semiconductor silicon epitaxial wafer and semiconductor device
JPH11150119A (en) Method and device for heat-treating silicon semiconductor substance
JP2002353225A (en) Nitrogen doped annealed wafer and manufacture thereof
JPH09199416A (en) Semiconductor substrate and manufacture thereof
JP3022044B2 (en) Method for manufacturing silicon wafer and silicon wafer
JPH10229093A (en) Production of silicon epitaxial wafer
JPWO2003009365A1 (en) Method for manufacturing silicon wafer, method for manufacturing silicon epitaxial wafer, and silicon epitaxial wafer
KR100847925B1 (en) Anneal wafer manufacturing method and anneal wafer
WO2003019647A1 (en) Epitaxial wafer and production method therefor
WO2010131412A1 (en) Silicon wafer and method for producing the same
JPS60247935A (en) Manufacture of semiconductor wafer
JPH10223641A (en) Manufacture of semiconductor silicon epitaxial wafer and semiconductor device
JP3294723B2 (en) Silicon wafer manufacturing method and silicon wafer
JPH11204534A (en) Manufacture of silicon epitaxial wafer
JPH0897220A (en) Manufacture of silicon epitaxial wafer, and silicon epitaxial wafer
JP3022045B2 (en) Method of manufacturing silicon wafer and silicon wafer
JP3294722B2 (en) Method for manufacturing silicon wafer and silicon wafer
JPS63198334A (en) Manufacture of semiconductor silicon wafer
JP2005064254A (en) Method of manufacturing annealed wafer
JP3944958B2 (en) Silicon epitaxial wafer and manufacturing method thereof
JP2002057159A (en) Silicon wafer and manufacturing method thereof
JP3171308B2 (en) Silicon wafer and method for manufacturing the same
JP2003188107A (en) Manufacturing method for semiconductor epitaxial wafer and the semiconductor epitaxial wafer
JP2008294256A (en) Production process of silicon single crystal wafer