JPH089640A - Multioutput power unit - Google Patents

Multioutput power unit

Info

Publication number
JPH089640A
JPH089640A JP14037794A JP14037794A JPH089640A JP H089640 A JPH089640 A JP H089640A JP 14037794 A JP14037794 A JP 14037794A JP 14037794 A JP14037794 A JP 14037794A JP H089640 A JPH089640 A JP H089640A
Authority
JP
Japan
Prior art keywords
voltage
output
circuit
rectifying
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14037794A
Other languages
Japanese (ja)
Other versions
JP2894954B2 (en
Inventor
Noriyasu Nishikawa
伯泰 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUKUSHIMA NIPPON DENKI KK
NEC Fukushima Ltd
Original Assignee
FUKUSHIMA NIPPON DENKI KK
NEC Fukushima Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUKUSHIMA NIPPON DENKI KK, NEC Fukushima Ltd filed Critical FUKUSHIMA NIPPON DENKI KK
Priority to JP6140377A priority Critical patent/JP2894954B2/en
Publication of JPH089640A publication Critical patent/JPH089640A/en
Application granted granted Critical
Publication of JP2894954B2 publication Critical patent/JP2894954B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To improve efficiency of a multioutput power unit by stabilizing the output voltage of the power unit against load fluctuation and reducing the loss of a three-terminal regulator. CONSTITUTION:When a load on an output 1 side fluctuates, the voltage of the output 1 is stabilized by means of a PWM control circuit 9. When the load fluctuates, the input voltage VIN of a 3TR (Three-terminal regulator) 20 on an output 2 side also fluctuates, but the input voltage (VIN) of the 3TR 20 is stabilized by equivalently changing the input voltage of a rectifier smoothing circuit 500 on the output 2 side by changing the switching frequency of a TR 2 by means of an FM (frequency modulating circuit) 22 by utilizing that the voltage period inhibited by a leakage inductance (l) 15 is constant.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は多出力電源装置に関し、
特にスイッチング方式の多出力電源装置に関する。
BACKGROUND OF THE INVENTION The present invention relates to a multi-output power supply device,
In particular, it relates to a switching type multi-output power supply device.

【0002】[0002]

【従来の技術】この種の従来の技術について図面を参照
して説明する。
2. Description of the Related Art A conventional technique of this kind will be described with reference to the drawings.

【0003】図6は従来例を示す回路図、図7はこの従
来例の適用例を示すブロック図である。
FIG. 6 is a circuit diagram showing a conventional example, and FIG. 7 is a block diagram showing an application example of this conventional example.

【0004】図6及び図7に示すこの従来例は特開昭6
3−277471号公報:「多出力スイッチング電源装
置」に記載している内容である。
This conventional example shown in FIG. 6 and FIG.
3-277471 gazette: It is the content described in the "multi-output switching power supply device."

【0005】図6,図7においてスイッチングトランス
1の1次側巻線41aの電流を該巻線に直列のMOSS
FET42がオン・オフしてスイッチングすると、ス
イッチングトランス41の2次側巻線1bに電圧が発生
し、ダイオードD1とコンデンサC1の整流平滑回路4
3により、直流出力電圧V1 (+12V)が発生する。
出力電圧V1 は、抵抗R51およびR52で分圧され、
分圧出力が、電圧検出増幅器55に与えられる。
In FIGS. 6 and 7, the current of the primary winding 41a of the switching transformer 1 is connected to the MOSS in series with the winding.
When the FET 42 is turned on / off and switched, a voltage is generated in the secondary winding 1b of the switching transformer 41, and the rectifying / smoothing circuit 4 of the diode D1 and the capacitor C1.
3, the DC output voltage V 1 (+ 12V) is generated.
The output voltage V 1 is divided by resistors R51 and R52,
The divided voltage output is provided to the voltage detection amplifier 55.

【0006】出力電圧V1 が+12Vより高くなると、
分圧出力もこれに伴って高くなり、電圧検出増幅器54
の制御端子54cの入力電圧が所定値より高くなり、主
端子54a,54b間が導通し、抵抗R53を介してフ
ォトカプラPCのフォトダイオードPCaに電流が流
れ、フォトトランジスタPCbがオンとなる。IC(集
積回路)で構成されたPWM制御回路45はMOS F
ET42のスイッチング動作を制御するもので、スイッ
チング用の発信回路とMOS FET42に与えるスイ
ッチングパルスのオンとオフの時間幅比率(デューテ
ィ)を制御する。
When the output voltage V 1 becomes higher than + 12V,
The voltage division output also increases accordingly, and the voltage detection amplifier 54
The input voltage of the control terminal 54c becomes higher than a predetermined value, the main terminals 54a and 54b become conductive, a current flows to the photodiode PCa of the photocoupler PC through the resistor R53, and the phototransistor PCb is turned on. The PWM control circuit 45 composed of an IC (integrated circuit) is a MOS F
It controls the switching operation of the ET 42, and controls the on / off time width ratio (duty) of the switching pulse given to the switching oscillation circuit and the MOS FET 42.

【0007】出力電圧検出増幅器54、抵抗器R55お
よびR56は、ダイオードD2およびコンデンサC2か
らなる整流平滑回路46の出力電圧Vaを検出し、この
電圧Vaが所定値を越えたとき、出力電圧検出増幅器5
4の主端子54a,54b間が導通してフォトカプラP
CのフォトダイオードPCaを発行させる。トランジス
タTraおよびTrbそれぞれ導通したとき出力電圧検
出増幅器55および54の制御入力端子55c,54c
の電圧を低くして、それぞれの出力電圧検出増幅器55
および54の主端子間の導通を阻止する。トランジスタ
Traのベースには制御信号CONTが直接、トランジ
スタTrbのベースには制御信号CONTがインバータ
56を介して入力される。
The output voltage detection amplifier 54 and the resistors R55 and R56 detect the output voltage Va of the rectifying / smoothing circuit 46 including the diode D2 and the capacitor C2, and when the voltage Va exceeds a predetermined value, the output voltage detection amplifier. 5
The main terminals 54a and 54b of No. 4 are electrically connected to each other and the photocoupler P
The C photodiode PDa is issued. Control input terminals 55c and 54c of the output voltage detection amplifiers 55 and 54 when the transistors Tra and Trb are turned on, respectively.
Of the output voltage detection amplifier 55
And prevents conduction between the main terminals of 54. The control signal CONT is input directly to the base of the transistor Tra and the control signal CONT is input to the base of the transistor Trb via the inverter 56.

【0008】制御信号CONTが低レベルのときは電源
装置PSの制御部50のトランジスタTraはオフであ
り、トランジスタTrbはオンとなる。従って、制御部
50は、整流平滑回路43の出力即ち第1の出力電圧V
1 を検出帰還してPWM制御回路45を制御し、これに
よりMOS FET42を帰還制御する。その結果、電
圧V1 が所定値に保たれる。
When the control signal CONT is at the low level, the transistor Tra of the control unit 50 of the power supply device PS is off and the transistor Trb is on. Therefore, the control unit 50 controls the output of the rectifying / smoothing circuit 43, that is, the first output voltage V.
1 is detected and fed back to control the PWM control circuit 45, whereby the MOS FET 42 is feedback-controlled. As a result, the voltage V 1 is kept at a predetermined value.

【0009】[0009]

【発明が解決しようとする課題】この従来の多出力電源
装置は、この従来の多出力電源装置を適用する装置から
負荷状態及び無負荷状態を検出した制御信号を受信して
出力電圧を安定化する回路となっているので、適用する
装置に負荷状態及び無負荷状態を検出する検出回路を設
けなければならないという問題点がある。
This conventional multi-output power supply device stabilizes the output voltage by receiving a control signal for detecting a load condition and a no-load condition from a device to which the conventional multi-output power supply device is applied. However, there is a problem that a detection circuit for detecting a load state and a no-load state must be provided in the applied device.

【0010】[0010]

【課題を解決するための手段】本発明の多出力電源装置
は、トランスの一次巻線に入力されたスイッチング電圧
から前記トランスの第1の二次巻線側に第1の負荷電流
値によってインピーダンスが可変する第1の素子を含み
予め設定された第1の直流電圧を発生させる第1の出力
電圧発生手段と、予め設定された数値に近似するリーケ
ージインダクタンスを含む前記トランスの第2の二次巻
線側に第2の負荷電流値によってインピーダンスが可変
する第2の素子を含む三端子レギュレータを介して予め
設定された第2の直流電圧を発生させる第2の出力電圧
発生手段と、前記第1の出力電圧発生手段及び前記第2
の出力電圧発生手段のそれぞれの予め設定された基準電
圧との比較結果に応じて前記スイッチング電圧のパルス
幅及び周期を制御するスイッチング電圧制御手段とを備
えている。
According to the multi-output power supply device of the present invention, a switching voltage input to a primary winding of a transformer causes impedance to a first secondary winding side of the transformer by a first load current value. A second output voltage generating means for generating a preset first DC voltage including a variable first element, and a second secondary of the transformer including a leakage inductance approximating a preset numerical value. Second output voltage generating means for generating a second preset DC voltage via a three-terminal regulator including a second element whose impedance is varied on the winding side by a second load current value; 1 output voltage generating means and the second
Switching voltage control means for controlling the pulse width and cycle of the switching voltage according to the result of comparison with each preset reference voltage of the output voltage generating means.

【0011】本発明の多出力電源装置は、一次巻線と第
1の二次巻線と予め設定された数値に近似する数値のリ
ーケージインダクタンスを含む第2の二次巻線とを有す
るトランスと、前記一次巻線の両端子に接続しスイッチ
ング用トランジスタを含む入力回路と、前記第1の二次
巻線の両端子に接続し入力電圧を整流,平滑する第1の
整流平滑回路と、前記第1の整流平滑回路の出力側に接
続する第1のダミー抵抗と、前記第1の整流平滑回路の
出力電圧を検出して予め設定した第1の基準電圧との差
を出力する第1の比較回路と、前記第2の二次巻線の両
端子に接続し入力電圧を整流,平滑する第2の整流平滑
回路と、前記第2の整流平滑回路の出力側に接続する三
端子レギュレータと、前記三端子レギュレータの出力側
に並列に接続する第1のコンデンサ及び第2のダミー抵
抗と、前記第2の整流平滑回路の出力電圧を検出して予
め制定した第2の基準電圧との差を出力する第2の比較
回路と、前記第2の比較回路からの出力電圧に対応して
予め設定した中心周波数に対して周波数変調された信号
を出力する周波数変調回路と、前記周波数変調回路から
出力された前記信号と前記第1の比較回路からの出力電
圧とによって前記トランジスをスイッチング制御するパ
ルス幅変調制御回路とを備え、前記第1の整流平滑回路
は通過電流値によってインダクタレスが可変する第1の
チョークコイルを含み、前記第2の整流平滑回路は通過
電流値によってインダクタレスが可変する第2のチョー
クコイルを含んでいる。
The multi-output power supply device of the present invention includes a transformer having a primary winding, a first secondary winding, and a second secondary winding including a leakage inductance having a numerical value approximate to a preset numerical value, and An input circuit connected to both terminals of the primary winding and including a switching transistor; a first rectifying and smoothing circuit connected to both terminals of the first secondary winding to rectify and smooth the input voltage; A first dummy resistor connected to the output side of the first rectifying / smoothing circuit and a first dummy voltage that detects the output voltage of the first rectifying / smoothing circuit and outputs a difference between the first reference voltage and a preset first reference voltage. A comparator circuit; a second rectifying / smoothing circuit connected to both terminals of the second secondary winding to rectify and smooth the input voltage; and a three-terminal regulator connected to the output side of the second rectifying / smoothing circuit. , Connected in parallel to the output side of the three-terminal regulator A second comparator circuit for detecting the output voltage of the second rectifying and smoothing circuit and outputting a difference between the first reference voltage and the second reference voltage established in advance; A frequency modulation circuit for outputting a signal frequency-modulated with respect to a preset center frequency corresponding to the output voltage from the comparison circuit; and the signal output from the frequency modulation circuit and the first comparison circuit. A pulse width modulation control circuit that controls switching of the transistor according to an output voltage, the first rectifying / smoothing circuit includes a first choke coil whose inductorless is variable according to a passing current value, and the second rectifying / smoothing circuit. The circuit includes a second choke coil whose inductorless is variable according to the passing current value.

【0012】[0012]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0013】図1は本発明の一実施例を示す回路図であ
る。
FIG. 1 is a circuit diagram showing an embodiment of the present invention.

【0014】図1において、本実施例はトランス(以下
T)100と、T100の一次巻線(以下l1 )3の両
端子に接続する入力回路110と、T100の二次巻線
(以下l2 )4の両端子に接続する整流平滑回路200
と、整流平滑回路200の出力端子間に接続するダミー
抵抗(以下Rp)31と、整流平滑回路200から出力
電圧を検出する電圧検出回路400と、電圧検出回路4
00で検出した電圧と基準電圧(以下E)11との誤差
を増幅する誤差増幅器300と、T100のl2 14の
リーケージインダクタンス(以下l)15を通しての一
端と他端間を接続する整流平滑回路500と、整流平滑
回路500の出力端子間に接続する三端子レギュレータ
(以下3TR)20と、3TRの出力端子に並列に接続
するコンデンサ(以下C)21及びRp32と、整流平
滑回路500から出力電圧を検出する電圧検出回路70
0と、電圧検出回路700で検出した電圧とE24との
比較を行う比較器600と、比較器600からの出力電
圧によって予め設定した中心周波数に対して周波数変調
された鋸歯状波の信号を出力する周波数変調回路(以下
FM)22と、誤差増幅器300の出力とFM22の出
力とによって入力回路110のトランジスタ(以下T
R)2のスイッチングの幅及び周期を制御するPWM制
御回路9とを有して構成している。
In FIG. 1, the present embodiment is a transformer (hereinafter T) 100, an input circuit 110 connected to both terminals of a primary winding (hereinafter l 1 ) 3 of T100, and a secondary winding of T100 (hereinafter l). 2 ) Rectifying and smoothing circuit 200 connected to both terminals of 4
A dummy resistor (hereinafter Rp) 31 connected between the output terminals of the rectifying / smoothing circuit 200, a voltage detecting circuit 400 for detecting an output voltage from the rectifying / smoothing circuit 200, and a voltage detecting circuit 4.
Error amplifier 300 for amplifying the error between the voltage detected at 00 and the reference voltage (hereinafter E) 11 and a rectifying and smoothing circuit for connecting one end and the other end through the leakage inductance (hereinafter l) 15 of l 2 14 of T100. 500, a three-terminal regulator (hereinafter 3TR) 20 connected between the output terminals of the rectifying / smoothing circuit 500, capacitors (hereinafter C) 21 and Rp32 connected in parallel to the output terminals of the 3TR, and an output voltage from the rectifying / smoothing circuit 500. Voltage detection circuit 70 for detecting
0, a comparator 600 that compares the voltage detected by the voltage detection circuit 700 with E24, and a sawtooth wave signal that is frequency-modulated with respect to the center frequency preset by the output voltage from the comparator 600. The frequency modulation circuit (hereinafter, referred to as FM) 22 that operates, and the transistor (hereinafter, referred to as T
R) 2 and a PWM control circuit 9 for controlling the width and cycle of switching.

【0015】T100はl1 3と、l2 4と、l2 14
と、l15とを有している。入力回路110はl1 の一端
に一端を接するC1 と、コレクタをl1 の他端にベース
をPWM制御回路9の出力端子にエミッタをC1 の他端
に接続するTR2とを有している。
T100 is l 13 , l 2 4 and l 2 14
And l 15 . Input circuit 110 includes a C 1 contacting one end to one end of l 1, the emitter base collector to the other end of the l 1 to the output terminal of the PWM control circuit 9 and a TR2 to connect the other end of the C 1 There is.

【0016】整流回路200はアノードをl2 4の一端
に接続するダイオード(以下D)5と、アノードをl2
4の他端にカソードをD5のカソードに接続するD6
と、一端をD5と6との接続点に接続する通過電流によ
ってインダクタンスが変化する特性を持つチョークコイ
ル(以下L)と、一端をL7の出力端に他端をl2 4の
他端に接続するC8とを有している。
The rectifier circuit 200 includes a diode (hereinafter D) 5 for connecting the anode to one end of l 2 4 and the anode for l 2 4.
D6 connecting the cathode to the cathode of D5 at the other end of 4
And a choke coil (hereinafter L) having the characteristic that the inductance is changed by the passing current connecting one end to the connection point of D5 and 6, and connecting one end to the output end of L7 and the other end to the other end of l 2 4 C8 and

【0017】電圧検出回路400はL7とC8との接続
点と地気間に直列に接続する抵抗(以下R)12と13
とを有している。
The voltage detection circuit 400 has resistors (hereinafter R) 12 and 13 connected in series between the connection point of L7 and C8 and the ground.
And have.

【0018】誤差増幅器300はR12とR13との接
続点の電圧とE11との電圧差を増幅するオペアンプ
(以下AMP)10と、E11とを有している。
The error amplifier 300 has an operational amplifier (hereinafter referred to as AMP) 10 for amplifying the voltage difference between the voltage at the connection point of R12 and R13 and E11, and E11.

【0019】整流平滑回路500は整流平滑回路200
と同様な回路構成でD16と、D17と、L18と、C
19とを有している。
The rectifying / smoothing circuit 500 is a rectifying / smoothing circuit 200.
D16, D17, L18, and C with the same circuit configuration as
19 and 19.

【0020】電圧検出回路700はL18とC19との
接続点と地気間に直列に接続するR25と26とを有し
ている。
The voltage detection circuit 700 has a connection point between L18 and C19 and R25 and 26 connected in series between the ground.

【0021】比較器600はR25とR26との接続点
の電圧とE24との電圧差を比較するAMP23と、E
24とを有している。
The comparator 600 compares the voltage at the connection point of R25 and R26 with the voltage difference between E24 and AMP23, and E.
24 and.

【0022】図2は本実施例における周波数変調回路の
入力電圧に対する出力電圧波形の周波数の特性の一例を
示す図、図3は本実施例におけるPWM制御回路の二入
力に対する出力電圧の波形の一例を示す図である。
FIG. 2 is a diagram showing an example of the frequency characteristic of the output voltage waveform with respect to the input voltage of the frequency modulation circuit in this embodiment, and FIG. 3 is an example of the waveform of the output voltage with respect to two inputs of the PWM control circuit in this embodiment. FIG.

【0023】図2において、本実施例におけるFM22
はAMP23からの入力電圧の増加によって出力電圧b
の波形の周波数が高くなる特性を有している。
In FIG. 2, the FM 22 in this embodiment
Is the output voltage b due to the increase of the input voltage from the AMP23.
Has the characteristic that the frequency of the waveform becomes high.

【0024】図3において、本実施例におけるPWM制
御回路9は、FM22からの入力電圧bがAMP10か
らの入力電圧aによってスライスされた結果による入力
電圧bの幅によって出力電圧Cの幅が決定される機能を
有している。
In FIG. 3, in the PWM control circuit 9 of this embodiment, the width of the output voltage C is determined by the width of the input voltage b obtained by slicing the input voltage b from the FM 22 with the input voltage a from the AMP 10. It has the function of

【0025】図4は本実施例におけるトランスの二次巻
線(l2 )14側の定常時の出力電圧波形を示す図、図
5は本実施例におけるトランスの二次巻線(l2 )14
側の負荷変動時の出力電圧波形を示す図である。
FIG. 4 is a diagram showing a steady-state output voltage waveform on the secondary winding (l 2 ) 14 side of the transformer in this embodiment, and FIG. 5 is a secondary winding (l 2 ) of the transformer in this embodiment. 14
It is a figure which shows the output voltage waveform at the time of the load change of the side.

【0026】次に、本実施例の動作について、図1〜図
5を参照して説明する。
Next, the operation of this embodiment will be described with reference to FIGS.

【0027】図4は、図1に示す出力1の負荷がある一
定の値であるとした場合のl2 14の電圧V1 ,l15
電圧V2 及び整流平滑回路500への入力電圧V3 を示
し、V1 の正の領域の期間をT02,l15により阻止され
る電圧の期間をτ、整流平滑回路500への入力電圧V
3 の正の領域の期間をT0Nとすると、 T0N=T02−τ となり、V1 のスイッチング波形の1周期をT0 とする
と、3TR20の入力電圧VINは VIN=V3 ×(T02−τ)/T …(1) となる。
FIG. 4 shows the voltage V 1 of l 2 14 and the voltage V 2 of l 15 and the input voltage V to the rectifying / smoothing circuit 500 when the load of the output 1 shown in FIG. 1 has a constant value. 3 , the period of the positive region of V 1 is T 02 , the period of the voltage blocked by l 15 is τ, and the input voltage V to the rectifying and smoothing circuit 500 is V.
When the period of the positive region of 3 is T 0N , T 0N = T 02 −τ , and when one cycle of the switching waveform of V 1 is T 0 , the input voltage V IN of 3TR20 is V IN = V 3 × ( T 02 −τ) / T (1)

【0028】次に、出力1の負荷が変動し、出力1の出
力電圧が低下した場合には、電圧検出回路400での検
出電圧とE11との電圧差が小さくなり、図3に示すよう
に、APM10の出力aがPWM制御回路9へ帰還され
て、TR2 のオンによるパルスのオン期間Tを長くする
ように働き、図5に示すようにV1 ,V3 のパルス幅も
広くなりl2 14の整流平滑回路500への出力が上昇
する。(T12>T02,T0Na >T0N)この結果、電圧検
出回路700検出電圧が上昇してE24との電圧差が大
きくなってFM22へ帰還する。
Next, when the load of the output 1 changes and the output voltage of the output 1 decreases, the voltage difference between the voltage detected by the voltage detection circuit 400 and E 11 becomes small, as shown in FIG. In addition, the output a of the APM 10 is fed back to the PWM control circuit 9 to work to prolong the ON period T of the pulse due to ON of TR 2 , and the pulse widths of V 1 and V 3 also become wider as shown in FIG. The output of l 2 14 to the rectifying / smoothing circuit 500 rises. (T 12 > T 02 , T 0Na > T 0N ) As a result, the detection voltage of the voltage detection circuit 700 rises and the voltage difference from E24 increases, and the voltage is fed back to the FM 22.

【0029】FM22は、図2に示す特性に従って、入
力電圧が上がると出力電圧波形の周波数(=スイッチン
グ周波数)を上げる方向へ働く。この周波数が高くなっ
たFM22の出力電圧bがPWM制御回路9へ帰還され
て、TR2のオンによるパルスのオン期間Tを、図3に
示すように短くするように働き、l2 14の整流平滑回
路500への出力電圧を下降させて安定させる。
According to the characteristics shown in FIG. 2, the FM 22 works in the direction of increasing the frequency (= switching frequency) of the output voltage waveform when the input voltage increases. Output voltage b of FM22 which the frequency becomes higher is fed back to the PWM control circuit 9, a pulse of the ON period T by TR2 ON, serves to shorten, as shown in FIG. 3, the rectifying and smoothing of l 2 14 The output voltage to the circuit 500 is lowered and stabilized.

【0030】このように3TR20の入力は、出力1の
負荷電圧が変化しても、TR2のスイッチング周波数を
変えることで、安定化される。また、3TR20の出力
電圧が上昇した場合でも、3TR20の入力電圧が変動
した場合と同様に、整流平滑回路500の出力は安定化
される。
As described above, the input of the 3TR20 is stabilized by changing the switching frequency of the TR2 even if the load voltage of the output 1 changes. Even when the output voltage of the 3TR20 rises, the output of the rectifying / smoothing circuit 500 is stabilized as in the case where the input voltage of the 3TR20 changes.

【0031】このように、本実施例では出力1の電圧を
PWM制御回路9によって帰還して制御し、出力2の3
TR20の入力電圧をFM22によって帰還して制御
し、また整流平滑回路200内のL7は、無負荷状態の
ときの負荷電流では定常時の負荷電流のときよりインダ
クタンスが大きくなる特性を有しているので、出力1側
にRp31が接続されていることにより、出力1側が無
負荷のときでも、出力1及び出力2のそれぞれの出力電
圧を共に安定化させることができる。
As described above, in this embodiment, the voltage of the output 1 is fed back and controlled by the PWM control circuit 9, and the output 2 3
The input voltage of TR20 is fed back and controlled by the FM22, and L7 in the rectifying / smoothing circuit 200 has a characteristic that the load current in the no load state has a larger inductance than that in the steady load current. Therefore, since Rp31 is connected to the output 1 side, both output voltages of the output 1 and the output 2 can be stabilized even when the output 1 side is unloaded.

【0032】また、3TR20の入力電圧は負荷電流の
変化に影響されず、常に一定の値に制御されているか
ら、3TR20の入出力間の電圧差を小さくできるの
で、高効率の電源を提供することができる。
Since the input voltage of the 3TR20 is not affected by the change of the load current and is always controlled to a constant value, the voltage difference between the input and output of the 3TR20 can be made small, thus providing a highly efficient power source. be able to.

【0033】[0033]

【発明の効果】以上説明したように本発明は、トランス
の一次巻線に入力されたスイッチング電圧からトランス
の第1の二次巻線側に第1の負荷電流値によってインピ
ーダンスが可変する第1の素子を含み予め設定された第
1の直流電圧を発生させる第1の出力電圧発生手段と、
予め設定された数値に近似するリーケージインダクタン
スを含むトランスの第2の二次巻線側に第2の負荷電流
値によってインピーダンスが可変する第2の素子を含み
三端子レギュレータを介して予め設定された第2の直流
電圧を発生させる第2の直流電圧を発生させる第2の出
力電圧発生手段と、第1の出力電圧発生手段及び第2の
出力電圧発生手段のそれぞれの予め設定された基準電圧
との比較結果に応じてスイッチング電圧のパルス幅及び
周期を制御するスイッチング電圧制御手段とを備えるこ
とにより、第1の出力電圧発生手段及び第2の出力電圧
発生手段のそれぞれの負荷が変動しても外部からの第1
の直流電圧及び第2の直流電圧に対する無負荷状態の信
号を受信しなくて第1の直流電圧及び第2の直流電圧を
安定化させることができる効果がある。
As described above, according to the present invention, the impedance changes from the switching voltage input to the primary winding of the transformer to the first secondary winding side of the transformer according to the first load current value. First output voltage generating means for generating a preset first DC voltage including the element of
It is preset through a three-terminal regulator that includes a second element whose impedance is variable according to a second load current value on the second secondary winding side of a transformer that includes a leakage inductance that approximates a preset numerical value. Second output voltage generating means for generating a second DC voltage for generating a second DC voltage, and preset reference voltages for the first output voltage generating means and the second output voltage generating means, respectively. By including the switching voltage control means for controlling the pulse width and the cycle of the switching voltage according to the comparison result of 1., even if the respective loads of the first output voltage generating means and the second output voltage generating means change. First from the outside
There is an effect that the first DC voltage and the second DC voltage can be stabilized without receiving the signals in the no-load state for the DC voltage and the second DC voltage.

【0034】また、三端子レギュレータの入出力間の電
圧を従来より小さくできるので、三端子レギュレータで
の電圧損失は小さくなり、電源の小型化及び効率を向上
させることができる効果がある。
Further, since the voltage between the input and output of the three-terminal regulator can be made smaller than in the conventional case, the voltage loss in the three-terminal regulator becomes small, and there is an effect that the power supply can be downsized and the efficiency can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例を示す回路図である。FIG. 1 is a circuit diagram showing one embodiment of the present invention.

【図2】本実施例における周波数変調回路の入力電圧に
対する出力電圧波形の周波数の特性の一例を示す図であ
る。
FIG. 2 is a diagram showing an example of frequency characteristics of an output voltage waveform with respect to an input voltage of the frequency modulation circuit in the present embodiment.

【図3】本実施例におけるPWM制御回路の二入力に対
する出力電圧の波形の一例をを示す図である。
FIG. 3 is a diagram showing an example of a waveform of an output voltage with respect to two inputs of the PWM control circuit according to the present embodiment.

【図4】本実施例におけるトランスの二次巻線(l2
14側の定常時の出力電圧波形を示す図である。
FIG. 4 is a secondary winding (l 2 ) of the transformer in this embodiment.
It is a figure which shows the output voltage waveform at the time of a steady state on the 14th side.

【図5】本実施例におけるトランスの二次巻線(l2
14側の負荷変動時の出力電圧波形を示す図である。
FIG. 5 is a secondary winding (l 2 ) of the transformer in this embodiment.
It is a figure which shows the output voltage waveform at the time of load change at the 14 side.

【図6】従来例を示す回路図である。FIG. 6 is a circuit diagram showing a conventional example.

【図7】図6に示す従来例の適用例を示すブロック図で
ある。
FIG. 7 is a block diagram showing an application example of the conventional example shown in FIG.

【符号の説明】[Explanation of symbols]

1,8,19,21 コンデンサ(C) 2 トランジスタ(TR) 3 一次巻線(l1 ) 4,14 二次巻線(l2 ) 5,6,16,17 ダイオード(D) 7,18 チョークコイル(L) 9 PWM制御回路 11,24 基準電圧(E) 12,13,25,26 抵抗(R) 15 リーケージインダクタンス(l) 20 三端子レギュレータ(3TR) 22 周波数変調回路(FM) 31,32 ダミー抵抗(Rp) 100 トランス(T) 110 入力回路 200,500 整流平滑回路 300 誤差増幅器 400,700 電圧検出回路 600 比較器 1,8,19,21 Capacitor (C) 2 Transistor (TR) 3 Primary winding (l1) 4,14 Secondary winding (l2) 5,6,16,17 Diode (D) 7,18 Choke coil ( L) 9 PWM control circuit 11, 24 Reference voltage (E) 12, 13, 25, 26 Resistance (R) 15 Leakage inductance (l) 20 Three-terminal regulator (3TR) 22 Frequency modulation circuit (FM) 31, 32 Dummy resistance (Rp) 100 Transformer (T) 110 Input circuit 200,500 Rectifying and smoothing circuit 300 Error amplifier 400,700 Voltage detection circuit 600 Comparator

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 トランスの一次巻線に入力されたスイッ
チング電圧から前記トランスの第1の二次巻線側に第1
の負荷電流値によってインピーダンスが可変する第1の
素子を含み予め設定された第1の直流電圧を発生させる
第1の出力電圧発生手段と、予め設定された数値に近似
するリーケージインダクタンスを含む前記トランスの第
2の二次巻線側に第2の負荷電流値によってインピーダ
ンスが可変する第2の素子を含む三端子レギュレータを
介して予め設定された第2の直流電圧を発生させる第2
の出力電圧発生手段と、前記第1の出力電圧発生手段及
び前記第2の出力電圧発生手段のそれぞれの予め設定さ
れた基準電圧との比較結果に応じて前記スイッチング電
圧のパルス幅及び周期を制御するスイッチング電圧制御
手段とを備え、前記第1の出力電圧発生手段及び前記第
2の出力電圧発生手段のそれぞれの負荷が変動しても前
記第1の直流電圧及び前記第2の直流電圧を安定化させ
ることを特徴とする多出力電源装置。
1. A switching voltage input to a primary winding of a transformer is first applied to a first secondary winding side of the transformer.
Of the transformer, the first output voltage generating means including a first element whose impedance varies according to the load current value of 1 to generate a preset first direct-current voltage, and the leakage inductance approximating a preset numerical value. Second preset DC voltage is generated via a three-terminal regulator including a second element whose impedance is changed by the second load current value on the second secondary winding side of the second
Controlling the pulse width and cycle of the switching voltage according to the result of comparison between the output voltage generating means and the preset reference voltage of each of the first output voltage generating means and the second output voltage generating means. Switching voltage control means for controlling the first DC voltage and the second DC voltage even if the respective loads of the first output voltage generating means and the second output voltage generating means fluctuate. A multi-output power supply device characterized in that
【請求項2】 一次巻線と第1の二次巻線と予め設定さ
れた数値に近似する数値のリーケージインダクタンスを
含む第2の二次巻線とを有するトランスと、前記一次巻
線の両端子に接続しスイッチング用トランジスタを含む
入力回路と、前記第1の二次巻線の両端子に接続し入力
電圧を整流,平滑する第1の整流平滑回路と、前記第1
の整流平滑回路の出力側に接続する第1のダミー抵抗
と、前記第1の整流平滑回路の出力電圧を検出して予め
設定した第1の基準電圧との差を出力する第1の比較回
路と、前記第2の二次巻線の両端子に接続し入力電圧を
整流,平滑する第2の整流平滑回路と、前記第2の整流
平滑回路の出力側に接続する三端子レギュレータと、前
記三端子レギュレータの出力側に並列に接続する第1の
コンデンサ及び第2のダミー抵抗と、前記第2の整流平
滑回路の出力電圧を検出して予め制定した第2の基準電
圧との差を出力する第2の比較回路と、前記第2の比較
回路からの出力電圧に対応して予め設定した中心周波数
に対して周波数変調された信号を出力する周波数変調回
路と、前記周波数変調回路から出力された前記信号と前
記第1の比較回路からの出力電圧とによって前記トラン
ジスをスイッチング制御するパルス幅変調制御回路とを
備えることを特徴とする多出力電源装置。
2. A transformer having a primary winding, a first secondary winding, and a second secondary winding including a leakage inductance having a numerical value approximate to a preset numerical value, and both ends of the primary winding. An input circuit which is connected to the child and includes a switching transistor; a first rectifying and smoothing circuit which is connected to both terminals of the first secondary winding to rectify and smooth the input voltage;
Comparing the first dummy resistor connected to the output side of the rectifying / smoothing circuit with the first dummy resistor and outputting a difference between the output voltage of the first rectifying / smoothing circuit and a preset first reference voltage. A second rectifying / smoothing circuit connected to both terminals of the second secondary winding to rectify and smooth the input voltage; a three-terminal regulator connected to the output side of the second rectifying / smoothing circuit; Outputs the difference between the first capacitor and the second dummy resistor connected in parallel to the output side of the three-terminal regulator and the second reference voltage established in advance by detecting the output voltage of the second rectifying and smoothing circuit. And a frequency modulation circuit that outputs a signal that is frequency-modulated with respect to a preset center frequency corresponding to the output voltage from the second comparison circuit, and the frequency modulation circuit that outputs the frequency modulation signal. Whether the signal and the first comparison circuit Multiple-output power supply unit, characterized in that it comprises a pulse width modulation control circuit for controlling switching of the transistor output voltage and by the.
【請求項3】 前記第1の整流平滑回路は通過電流値に
よってインダクタレスが可変する第1のチョークコイル
を含むことを特徴とする請求項2記載の多出力電源装
置。
3. The multi-output power supply device according to claim 2, wherein the first rectifying / smoothing circuit includes a first choke coil whose inductorlessness varies depending on a passing current value.
【請求項4】 前記第2の整流平滑回路は通過電流値に
よってインダクタレスが可変する第2のチョークコイル
を含むことを特徴とする請求項2,3記載の多出力電源
装置。
4. The multi-output power supply device according to claim 2, wherein the second rectifying / smoothing circuit includes a second choke coil whose inductorless is variable depending on a passing current value.
JP6140377A 1994-06-22 1994-06-22 Multi-output power supply Expired - Fee Related JP2894954B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6140377A JP2894954B2 (en) 1994-06-22 1994-06-22 Multi-output power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6140377A JP2894954B2 (en) 1994-06-22 1994-06-22 Multi-output power supply

Publications (2)

Publication Number Publication Date
JPH089640A true JPH089640A (en) 1996-01-12
JP2894954B2 JP2894954B2 (en) 1999-05-24

Family

ID=15267413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6140377A Expired - Fee Related JP2894954B2 (en) 1994-06-22 1994-06-22 Multi-output power supply

Country Status (1)

Country Link
JP (1) JP2894954B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220862A (en) * 2013-05-01 2014-11-20 コーセル株式会社 Switching power supply device and method of controlling the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142519A (en) * 1978-04-27 1979-11-06 Fujitsu Ltd Power converter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54142519A (en) * 1978-04-27 1979-11-06 Fujitsu Ltd Power converter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014220862A (en) * 2013-05-01 2014-11-20 コーセル株式会社 Switching power supply device and method of controlling the same

Also Published As

Publication number Publication date
JP2894954B2 (en) 1999-05-24

Similar Documents

Publication Publication Date Title
US6909268B2 (en) Current-mode switching regulator
US6208530B1 (en) Switching power supply device having main switching element period control circuit
JP3475904B2 (en) Switching power supply
US6373730B1 (en) Switching power supply
JP2001008452A (en) Power supply device
US4510564A (en) Synchronously detected DC/DC converter for regulated power supply
US4460955A (en) Stabilizing power supply apparatus
JPH08317637A (en) Soft start circuit for switching power-supply device
JPH1014217A (en) Switching power supply
JP2894954B2 (en) Multi-output power supply
JPS61293165A (en) Overcurrent protection circuit
JPH0537664Y2 (en)
JP2002186254A (en) Switching power supply circuit
JPS591418Y2 (en) Switching type power supply circuit
JPH019270Y2 (en)
JP3286234B2 (en) Self-excited switching power supply
JPH028552Y2 (en)
JP3052254B2 (en) Resonant DC power supply
JP2795232B2 (en) DC-DC converter
JPH07274496A (en) Switching power circuit
JPS6233831B2 (en)
JPS58116071A (en) High-frequency switching direct current power supply
JPH0629347U (en) Power supply circuit for charging
JPH03218257A (en) Variable voltage switching power supply
JPS5943907B2 (en) switching power supply

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19961203

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990202

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees