JPH0895062A - Liquid crystal display element - Google Patents

Liquid crystal display element

Info

Publication number
JPH0895062A
JPH0895062A JP25607194A JP25607194A JPH0895062A JP H0895062 A JPH0895062 A JP H0895062A JP 25607194 A JP25607194 A JP 25607194A JP 25607194 A JP25607194 A JP 25607194A JP H0895062 A JPH0895062 A JP H0895062A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
film
alignment film
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25607194A
Other languages
Japanese (ja)
Inventor
Shinichi Shimomaki
伸一 下牧
Katsuto Sakamoto
克仁 坂本
Tetsushi Yoshida
哲志 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP25607194A priority Critical patent/JPH0895062A/en
Publication of JPH0895062A publication Critical patent/JPH0895062A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE: To provide a liquid crystal display element of which liquid crystal can be oriented in a favorable state with little turbulence and driven by low voltage. CONSTITUTION: A recessed part 31 is formed on a substrate 11 for forming TFT of a liquid crystal display element, and the TFT 14 is formed in the recessed part 31. A picture element electrode 13 connected to the active element 14 is formed on the main face of the base plate 11. A flattening film 17 is formed on the active element 14 and the picture element electrode 13 while filling the recessed part 31, and an orientation film 18 is formed thereon. The maximum inclination (ϕ) due to the recessed and projecting part of the surface of the orientation film 18 is made smaller than the cone angle (θ) of ferroelectric liquid crystal 23, and the turbulence of orientation due to the recessed and projecting part is restrained at minimum.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は強誘電性を有する強誘
電性液晶表示素子(反強誘電性液晶表示素子を含む)に
関し、特に、配向の乱れが少なく且つ製造が容易なアク
ティブマトリクス型強誘電性液晶表示素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ferroelectric liquid crystal display device (including an antiferroelectric liquid crystal display device) having ferroelectricity, and more particularly, to an active matrix type ferroelectric device with little disorder in orientation and easy to manufacture. The present invention relates to a dielectric liquid crystal display device.

【0002】[0002]

【従来の技術】図8は従来のアクティブマトリクス方式
の強誘電性液晶表示素子の一部を示す。この液晶表示素
子は、TFT基板1と、TFT基板1に対向して配置さ
れた対向基板2と、TFT基板1と対向基板2との間に
封止された強誘電性液晶3と、これらを挟んで配置され
た偏光板4、5と、より構成される。
2. Description of the Related Art FIG. 8 shows a part of a conventional active matrix type ferroelectric liquid crystal display device. This liquid crystal display device includes a TFT substrate 1, a counter substrate 2 arranged to face the TFT substrate 1, a ferroelectric liquid crystal 3 sealed between the TFT substrate 1 and the counter substrate 2, and It is composed of polarizing plates 4 and 5 which are sandwiched.

【0003】TFT基板1には、画素電極6とTFT
(薄膜トランジスタ)7とがマトリクス状に配列されて
形成されている。対向基板2には、画素電極6と対向す
る対向電極8が形成されている。
The TFT substrate 1 has a pixel electrode 6 and a TFT.
(Thin film transistor) 7 are arranged and formed in a matrix. A counter electrode 8 that faces the pixel electrode 6 is formed on the counter substrate 2.

【0004】TFT基板1と対向基板2にはそれぞれ配
向膜9、10が形成されており、配向膜9、10の対向
面にはラビング等の配向処理が施されている。このよう
な構成の強誘電性液晶表示素子は、通常使用されている
TN液晶表示素子等と比較して、高速応答性を有し、視
野角が広いという特徴を有する。
Alignment films 9 and 10 are formed on the TFT substrate 1 and the counter substrate 2, respectively, and the facing surfaces of the alignment films 9 and 10 are subjected to alignment treatment such as rubbing. The ferroelectric liquid crystal display element having such a structure has characteristics that it has a high-speed response and a wide viewing angle as compared with a normally used TN liquid crystal display element and the like.

【0005】[0005]

【発明が解決しようとする課題】図8の構成において
は、TFT7が厚いため、配向膜9の強誘電性液晶3に
接する面にTFT7に対応する凸部が形成される。凸部
の近傍の強誘電性液晶の液晶分子はこの凸状の配向膜9
の表面を基準として配向する。このため、凸部の近傍に
おいて強誘電性液晶3の配向状態が乱れてしまう。凸部
付近での配向の乱れは、その周囲の液晶の配向にも波及
する。このため、強誘電性液晶3の配向構造に欠陥がで
き、これが表示むらやコントラスト低下の原因となる。
特に、強誘電性液晶の場合、液晶がスメクティック相の
層構造を有しており、配向の乱れにより、層構造自体に
欠陥が生じ、表示むらやコントラスト低下の原因となる
虞がある。
In the structure of FIG. 8, since the TFT 7 is thick, a convex portion corresponding to the TFT 7 is formed on the surface of the alignment film 9 in contact with the ferroelectric liquid crystal 3. The liquid crystal molecules of the ferroelectric liquid crystal in the vicinity of the convex portion have the convex alignment film 9
Orientation is based on the surface of. Therefore, the alignment state of the ferroelectric liquid crystal 3 is disturbed near the convex portion. The disorder of the alignment in the vicinity of the convex portion affects the alignment of the liquid crystal around it. Therefore, a defect occurs in the alignment structure of the ferroelectric liquid crystal 3, which causes display unevenness and contrast reduction.
In particular, in the case of a ferroelectric liquid crystal, the liquid crystal has a layer structure of a smectic phase, and the disorder of the alignment may cause a defect in the layer structure itself, which may cause display unevenness and a decrease in contrast.

【0006】このような問題を解決するため、TFT7
及び画素電極6と配向膜9との間に配向膜9と強誘電性
液晶3との界面を平坦化するための膜(平坦化膜)を形
成することも行われている。しかし、平坦化膜自体にT
FT7の形状に応じた凸凹が生ずるため、配向膜9の表
面をほぼ平坦にするためには、非常に厚い平坦化膜が必
要となってしまう。また、画素電極6の上に厚い平坦化
膜が形成されるため、画素電極6と強誘電性液晶3との
間隔が広くなり、平坦化膜での電圧降下により、強誘電
性液晶3に印加される電圧が相対的に小さくなり、駆動
電圧が高くなってしまう。
In order to solve such a problem, the TFT 7
Also, a film (planarization film) for flattening the interface between the alignment film 9 and the ferroelectric liquid crystal 3 is formed between the pixel electrode 6 and the alignment film 9. However, the T
Since unevenness occurs depending on the shape of the FT 7, an extremely thick flattening film is required to make the surface of the alignment film 9 substantially flat. Further, since the thick flattening film is formed on the pixel electrode 6, the gap between the pixel electrode 6 and the ferroelectric liquid crystal 3 becomes wide, and the voltage drop in the flattening film causes the voltage to be applied to the ferroelectric liquid crystal 3. The applied voltage becomes relatively small and the drive voltage becomes high.

【0007】この発明は、上記実状に鑑みてなされたも
ので、液晶を乱れの少ない良好な状態に配向させること
ができる液晶表示素子を提供することを目的とする。ま
た、この発明は、低電圧で液晶を駆動することができる
液晶表示素子を提供することを目的とする。
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a liquid crystal display device capable of orienting a liquid crystal in a good state with little disorder. Another object of the present invention is to provide a liquid crystal display device capable of driving liquid crystal with a low voltage.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するた
め、この発明の液晶表示素子は、一主面に窪み部が形成
された第1の基板と、前記第1の基板の前記窪み内に少
なくとも一部が形成され、マトリクス状に配置されたア
クティブ素子と、マトリクス状に配置され、対応する前
記アクティブ素子に接続された画素電極と、前記アクテ
ィブ素子及び前記画素電極の上に形成され、前記窪み及
び前記アクティブ素子に対応する凸凹が形成された第1
の配向膜と、前記第1の基板に対向して配置された第2
の基板と、前記第2の基板の前記第1の基板に対向する
面に形成され、前記画素電極に対向する対向電極と、前
記対向電極上に形成された第2の配向膜と、前記第1と
第2の配向膜の間に、螺旋構造を有して封止されたカイ
ラルスメクティック相の液晶と、を備え、前記第1の配
向膜は、その表面の前記螺旋構造の螺旋の軸に対する最
大傾斜角が、前記螺旋の軸と液晶分子のダイレクタの成
す角度よりも小さくなるように形成されている、ことを
特徴とする。
In order to achieve the above object, a liquid crystal display element of the present invention comprises: a first substrate having a depression formed on one principal surface; and a depression in the first substrate. At least a part of the active elements arranged in a matrix, the pixel electrodes arranged in a matrix and connected to the corresponding active elements, and the pixel elements formed on the active elements and the pixel electrodes, A first in which a depression and an unevenness corresponding to the active element are formed
Alignment film and a second alignment film that faces the first substrate.
Substrate, a counter electrode formed on a surface of the second substrate facing the first substrate and facing the pixel electrode, a second alignment film formed on the counter electrode, A chiral smectic phase liquid crystal having a spiral structure and sealed between the first and second alignment films, the first alignment film having a spiral axis of the spiral structure on its surface. It is characterized in that the maximum tilt angle is smaller than the angle formed by the axis of the spiral and the director of the liquid crystal molecules.

【0009】[0009]

【作用】上記構成によれば、アクティブ素子に対応する
凸凹を有する第1の配向膜の最大傾斜角を前記螺旋の軸
と液晶分子のダイレクタの成す角度(コーンアングル)
よりも小さく形成する。このような構成によれば、第1
の配向膜の表面の傾きによる配向の乱れを、第1の配向
膜に接する液晶の分子1層分の螺旋構造の歪みで吸収す
ることができる。従って、配向の乱れが広い範囲に波及
することがなく、狭い範囲に限定される。従って、配向
の乱れが少ない液晶素子を提供できる。
According to the above construction, the maximum tilt angle of the first alignment film having irregularities corresponding to the active element is the angle formed by the axis of the spiral and the director of the liquid crystal molecule (cone angle).
Formed smaller than. According to such a configuration, the first
The disturbance of the alignment due to the inclination of the surface of the alignment film can be absorbed by the distortion of the spiral structure for one layer of liquid crystal molecules in contact with the first alignment film. Therefore, the disorder of orientation does not spread over a wide range and is limited to a narrow range. Therefore, it is possible to provide a liquid crystal element with less disordered orientation.

【0010】[0010]

【実施例】以下、この発明の実施例にかかる強誘電性液
晶表示素子を図面を参照して説明する。 (第1実施例)まず、この発明の第1実施例にかかる強
誘電性液晶表示素子全体の構成を図1、図2を参照して
説明する。図1は第1実施例の液晶表示素子の全体断面
図、図2は画素電極と薄膜トランジスタを形成した透明
基板(TFT基板)の平面図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A ferroelectric liquid crystal display device according to embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) First, the structure of the entire ferroelectric liquid crystal display device according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is an overall sectional view of the liquid crystal display element of the first embodiment, and FIG. 2 is a plan view of a transparent substrate (TFT substrate) on which pixel electrodes and thin film transistors are formed.

【0011】この液晶表示素子は、アクティブマトリク
ス方式のものであり、図1に示すように、対向して平行
に配置された一対の絶縁性透明基板(例えば、ガラス基
板)11、12と、透明基板11と12との間に配置さ
れた液晶23とより構成される液晶セル27と、液晶セ
ル27を挟んで配置された偏光板25、26と、から構
成される。
This liquid crystal display element is of an active matrix type, and as shown in FIG. 1, a pair of insulating transparent substrates (for example, glass substrates) 11 and 12 facing each other and arranged in parallel, and transparent. It is composed of a liquid crystal cell 27 composed of a liquid crystal 23 arranged between the substrates 11 and 12, and polarizing plates 25 and 26 arranged so as to sandwich the liquid crystal cell 27.

【0012】図1、図2に示すように、透明基板(TF
T基板)11にはITO等の透明導電材料からなる画素
電極13と画素電極13に接続されたTFT(薄膜トラ
ンジスタ)14とがマトリクス状に配列形成されてい
る。図3に示すように、TFT基板11は、格子状に溝
31が形成されており、TFT14は溝31内に埋め込
まれて形成されている。
As shown in FIGS. 1 and 2, the transparent substrate (TF
Pixel electrodes 13 made of a transparent conductive material such as ITO and TFTs (thin film transistors) 14 connected to the pixel electrodes 13 are arranged in a matrix on a T substrate 11. As shown in FIG. 3, the TFT substrate 11 has grooves 31 formed in a lattice shape, and the TFTs 14 are formed by being embedded in the grooves 31.

【0013】画素電極13の行間にゲートライン15が
配線され、画素電極13の列間にデータライン16が配
線されている。各TFT14のゲート電極は対応するゲ
ートライン15に接続され、ドレイン電極は対応するデ
ータライン16に接続され、ソース電極は対応する画素
電極13に接続されている。ゲートライン15とデータ
ライン16もTFT基板11に形成された溝31内に埋
設されている。
Gate lines 15 are arranged between the rows of the pixel electrodes 13 and data lines 16 are arranged between the columns of the pixel electrodes 13. The gate electrode of each TFT 14 is connected to the corresponding gate line 15, the drain electrode is connected to the corresponding data line 16, and the source electrode is connected to the corresponding pixel electrode 13. The gate line 15 and the data line 16 are also embedded in the groove 31 formed in the TFT substrate 11.

【0014】画素電極13、TFT14、ゲートライン
15、データライン16等の上には、SiO2等からな
る平坦化膜17が形成されている。また、平坦化膜17
はTFT基板11に形成された溝31内にも充填されて
いる。平坦化膜17の上には、ポリイミド等から構成さ
れる第1の配向膜18が形成されている。第1の配向膜
18の表面には、ラビング処理等の配向処理が施されて
いる。
A flattening film 17 made of SiO 2 or the like is formed on the pixel electrode 13, the TFT 14, the gate line 15, the data line 16 and the like. In addition, the flattening film 17
Are also filled in the groove 31 formed in the TFT substrate 11. A first alignment film 18 made of polyimide or the like is formed on the flattening film 17. The surface of the first alignment film 18 is subjected to an alignment treatment such as a rubbing treatment.

【0015】透明基板(対向基板)12の内面には、各
画素電極13と対向し、一定の基準電圧が印加されてい
る透明な対向電極20が形成されている。対向電極20
の上には、第2の配向膜21が形成されている。第2の
配向膜21の表面にも配向処理が施されている。
A transparent counter electrode 20 is formed on the inner surface of the transparent substrate (counter substrate) 12 so as to face each pixel electrode 13 and to which a constant reference voltage is applied. Counter electrode 20
A second alignment film 21 is formed on the above. The surface of the second alignment film 21 is also subjected to the alignment treatment.

【0016】TFT基板11と対向基板12は、その外
周縁部において枠状のシール材22を介して接着されて
いる。TFT基板11、対向基板12、シール材22で
囲まれた領域には液晶23が封入されている。液晶23
は、例えば、カイラルスメクティックC相の螺旋ピッチ
がセルギャップより小さく、螺旋構造を有した状態で液
晶セル内に封止され、カイラルスメクティックC相の螺
旋構造が印加電圧により歪む性質を有するDHF(Defo
rmed Helix Ferroelectric)液晶が望ましい。TFT基
板11と対向基板12との間隔(より正確には、第1の
配向膜18と第2の配向膜21の間隔=液晶層厚d)
は、ギャップ材24により一定値に保持される。
The TFT substrate 11 and the counter substrate 12 are adhered to each other at the outer peripheral edge portion thereof via a frame-shaped sealing material 22. Liquid crystal 23 is enclosed in a region surrounded by the TFT substrate 11, the counter substrate 12, and the sealing material 22. Liquid crystal 23
For example, the chiral smectic C phase has a spiral pitch smaller than the cell gap and is sealed in a liquid crystal cell in a state of having a spiral structure, and the chiral smectic C phase spiral structure is distorted by an applied voltage.
rmed Helix Ferroelectric) Liquid crystals are preferred. Distance between the TFT substrate 11 and the counter substrate 12 (more accurately, distance between the first alignment film 18 and the second alignment film 21 = liquid crystal layer thickness d)
Is held at a constant value by the gap material 24.

【0017】上記構成の液晶表示素子によれば、TFT
14がTFT基板11の溝31内に形成されている、即
ち、TFT基板11に埋め込まれて形成されている。さ
らに、溝31を充填して、TFT14及び画素電極13
の上に平坦化膜17が形成され、さらにその上に第1の
配向膜18が形成されている。従って、溝31が形成さ
れていない場合に比して、より容易に、第1の配向膜1
8の表面を十分に平坦化することができる。
According to the liquid crystal display device having the above structure, the TFT
14 is formed in the groove 31 of the TFT substrate 11, that is, embedded in the TFT substrate 11. Further, by filling the groove 31, the TFT 14 and the pixel electrode 13
A flattening film 17 is formed on the above, and a first alignment film 18 is further formed thereon. Therefore, as compared with the case where the groove 31 is not formed, the first alignment film 1 is more easily formed.
8 can be sufficiently flattened.

【0018】しかし、第1の配向膜18の表面を完全に
平坦化するためには、非常に厚い平坦化膜17が必要で
あり、実用的には製造が困難である。一方、DHF(De
formed Helical Ferroelectric)液晶23の分子は、図
5に模式的に示すように、スメクティック相の有する層
構造の層毎に液晶分子の長軸方向(ダイレクタ)が一定
角度ずつ回転していき、全体として螺旋構造を形成す
る。この螺旋構造は、固定的なものではなく、外部から
印加される電界、磁界、接触面の傾き等に応じて、適宜
歪んだ状態で配向を維持しうる。
However, in order to completely flatten the surface of the first alignment film 18, a very thick flattening film 17 is required, which is practically difficult to manufacture. On the other hand, DHF (De
The molecules of the liquid crystal 23 are formed as shown in FIG. 5, and the long axis direction (director) of the liquid crystal molecule is rotated by a certain angle for each layer of the layer structure having a smectic phase, and as a whole, Form a spiral structure. This spiral structure is not fixed, and the orientation can be maintained in an appropriately distorted state according to an externally applied electric field, magnetic field, contact surface inclination, or the like.

【0019】そこで、図4に示すように、液晶分子の螺
旋軸(又は平行に配置されている透明基板11と12の
内面)に対する第1の配向膜18の表面の最大傾斜角φ
を液晶分子の螺旋軸に対する角度(コーン角)θ以下と
すれば、図6に模式的に示すように、第1の配向膜18
の表面の傾きによる配向の乱れを液晶分子1層分の螺旋
構造の歪みで抑えることができ、配向の乱れが広い領域
に波及する事態を防止できる。
Therefore, as shown in FIG. 4, the maximum tilt angle φ of the surface of the first alignment film 18 with respect to the spiral axis of liquid crystal molecules (or the inner surfaces of the transparent substrates 11 and 12 arranged in parallel).
Is less than or equal to the angle (cone angle) θ with respect to the helical axis of the liquid crystal molecules, as shown in FIG.
Distortion of the orientation due to the inclination of the surface can be suppressed by the distortion of the spiral structure of one layer of liquid crystal molecules, and it is possible to prevent the disturbance of the orientation from spreading to a wide region.

【0020】図4に示す構成の場合、TFT14を溝3
1内に形成するので、TFT14による第1の配向膜1
8の凸凹を比較的小さく抑えることができる。さらに、
第1の配向膜18の表面を完全に平坦化する必要がない
ので、平坦化膜17の厚さを薄くすることができ、液晶
表示素子の特性を向上することができる。
In the case of the structure shown in FIG.
The first alignment film 1 formed by the TFT 14
The unevenness of 8 can be suppressed to be relatively small. further,
Since it is not necessary to completely flatten the surface of the first alignment film 18, it is possible to reduce the thickness of the flattening film 17 and improve the characteristics of the liquid crystal display element.

【0021】次に、上記構成の液晶表示素子の製造方法
を図3、図4を参照して説明する。初めに、TFT基板
11側の製造工程を説明する。まず、ガラス等からなる
TFT基板11にエキシマレーザ或いはフッ酸系エッチ
ング液を用いて図3に平面で、図4に断面で示すように
溝31を形成する。溝31が形成されたTFT基板11
の全面に厚さ50nm〜200nm程度のクロム、アル
ミニウム等の金属膜をスパッタリング等により形成し、
この金属膜をフォトリソグラフィー法等を用いてパター
ニングしてゲート電極33とゲートライン15を溝31
内に形成する。
Next, a method of manufacturing the liquid crystal display device having the above structure will be described with reference to FIGS. First, the manufacturing process on the TFT substrate 11 side will be described. First, a groove 31 is formed on the TFT substrate 11 made of glass or the like by using an excimer laser or a hydrofluoric acid type etching solution in a plane in FIG. 3 and in a cross section in FIG. TFT substrate 11 in which groove 31 is formed
A metal film of chromium, aluminum or the like having a thickness of about 50 nm to 200 nm is formed on the entire surface of
This metal film is patterned using a photolithography method or the like to form the gate electrode 33 and the gate line 15 in the groove 31.
Form within.

【0022】TFT基板11全面に厚さ200nm〜4
00nmのシリコン窒化膜(SiN)等からなるゲート
絶縁膜34をCVD等により形成する。このゲート絶縁
膜34はTFT基板11の主面11A上にも堆積され、
全てのTFT14に共通に形成される。ゲート絶縁膜3
4上にi型(真性)半導体層(例えば、真性アモルファ
スシリコン層或いは真性ポリシリコン層)35を堆積
し、これを各TFT14の素子形状にパターニングす
る。
The entire thickness of the TFT substrate 11 is 200 nm to 4 nm.
A gate insulating film 34 made of a 00 nm silicon nitride film (SiN) or the like is formed by CVD or the like. The gate insulating film 34 is also deposited on the main surface 11A of the TFT substrate 11,
It is formed commonly to all the TFTs 14. Gate insulating film 3
An i-type (intrinsic) semiconductor layer (for example, an intrinsic amorphous silicon layer or an intrinsic polysilicon layer) 35 is deposited on the surface 4 and patterned into the element shape of each TFT 14.

【0023】TFT基板11全面に厚さ100nm〜2
00nmのシリコン窒化膜を形成し、これをパターニン
グして、i型半導体層35のチャネル領域をエッチング
から保護するためのブロッキング層36を形成する。次
に、n型高濃度シリコン層を形成し、これをパターニン
グしてオーミックコンタクト層37を形成する。
A thickness of 100 nm to 2 is formed on the entire surface of the TFT substrate 11.
A 00 nm silicon nitride film is formed and patterned to form a blocking layer 36 for protecting the channel region of the i-type semiconductor layer 35 from etching. Then, an n-type high-concentration silicon layer is formed and patterned to form an ohmic contact layer 37.

【0024】ITO等の透明導電膜をスパッタリング等
により形成し、これをパターニングしてオーミックコン
タクト層37に接続された画素電極13を形成する。次
に、TFT基板11全面に厚さ30nm〜70nmのク
ロム層38と150nm〜250nmのアルミニウム層
39を順次堆積する。次に、クロム層38とアルミニウ
ム層39をパターニングして、画素電極13とオーミッ
クコンタクト層37に接続されたソース電極SE、ドレ
イン電極DE、ドレイン電極DEと一体に形成されたデ
ータライン16を形成する。
A transparent conductive film such as ITO is formed by sputtering or the like, and is patterned to form the pixel electrode 13 connected to the ohmic contact layer 37. Then, a chromium layer 38 having a thickness of 30 nm to 70 nm and an aluminum layer 39 having a thickness of 150 nm to 250 nm are sequentially deposited on the entire surface of the TFT substrate 11. Next, the chrome layer 38 and the aluminum layer 39 are patterned to form the data line 16 integrally formed with the source electrode SE, the drain electrode DE, and the drain electrode DE connected to the pixel electrode 13 and the ohmic contact layer 37. .

【0025】次に、スピンコータなどを用いて、Si−
(OH)4等をTFT基板11面全体に塗布し、加熱し
て、SiO2からなる平坦化膜17を形成する。CV
D,スパッタリング等と異なり、スピンコート法を用い
ることにより、溝31内を充填し、表面が比較的平坦な
平坦化膜膜17を形成できる。なお、平坦化膜17は、
ポリイミド等をスピンコートして形成してもよい。ま
た、印刷等により形成してもよい。平坦化膜17の表面
は完全に平坦である必要はなく、後で形成される第1の
配向膜18の表面の最大傾斜角φが液晶分子の螺旋軸
(又はTFT基板11の表面)に対する角度(コーンア
ングル)θ以下となる程度に選定する。
Then, using a spin coater or the like, Si-
(OH) 4 or the like is applied to the entire surface of the TFT substrate 11 and heated to form a flattening film 17 made of SiO 2 . CV
Unlike D, sputtering, etc., by using the spin coating method, the inside of the groove 31 can be filled and the planarizing film 17 having a relatively flat surface can be formed. The flattening film 17 is
It may be formed by spin-coating polyimide or the like. It may also be formed by printing or the like. The surface of the flattening film 17 does not need to be perfectly flat, and the maximum tilt angle φ of the surface of the first alignment film 18 formed later is an angle with respect to the helical axis of liquid crystal molecules (or the surface of the TFT substrate 11). (Cone angle) Select a value that is less than θ.

【0026】次に、平坦化膜17の上に芳香族系ポリア
ミック酸等の溶液をスピンコータ等を用いて塗布し、1
00〜350℃で加熱して、ポリイミド系高分子被膜を
形成する。形成されたポリイミド系高分子被膜にラビン
グ等の配向処理を施し、凸凹を有し、表面の最大傾斜角
φが液晶分子の螺旋軸に対する角度θ以下である第1の
配向膜18を完成する。
Next, a solution of aromatic polyamic acid or the like is applied onto the flattening film 17 by using a spin coater or the like, and 1
It heats at 00-350 degreeC and forms a polyimide type polymer film. The formed polyimide-based polymer film is subjected to alignment treatment such as rubbing to complete the first alignment film 18 having irregularities and having the maximum inclination angle φ of the surface equal to or less than the angle θ with respect to the helical axis of the liquid crystal molecules.

【0027】一方、対向基板12については、ITO等
の透明導電層を堆積してパターニングして対向電極20
を形成し、次に、対向電極20上に第2の配向膜21を
形成し、これにラビング等の配向処理を施す。
On the other hand, for the counter substrate 12, a transparent conductive layer such as ITO is deposited and patterned to form the counter electrode 20.
Then, a second alignment film 21 is formed on the counter electrode 20, and an alignment treatment such as rubbing is performed on the second alignment film 21.

【0028】その後、両透明基板11、12をシール材
22、スペーサ24を介して接合し、透明基板11と1
2の間に真空注入法等を用いて液晶23を注入すること
により液晶セル27を形成する。
After that, the two transparent substrates 11 and 12 are bonded to each other through the sealing material 22 and the spacer 24, and the transparent substrates 11 and 1 are joined together.
A liquid crystal cell 27 is formed by injecting the liquid crystal 23 between the two using a vacuum injection method or the like.

【0029】図4に示す構成においては、溝31は、T
FT14の頂点とゲート絶縁膜34の高さがほぼ等しく
なる程度の深さ、即ち、TFT14の高さからゲート絶
縁膜34の厚さを引いた程度の深さであることが望まし
い。また、溝34内にTFT14とゲートライン15と
データライン16とを形成したが、TFT14形成用の
孔をマトリクス状に形成し、TFT14を該孔内に形成
し、ゲートライン15とデータライン16とをTFT基
板11の表面上に配置するようにしてもよい。また、
溝、孔等の窪み部の形状、形成方法等は任意である。
In the configuration shown in FIG. 4, the groove 31 has a T
It is desirable that the apex of the FT 14 and the height of the gate insulating film 34 be substantially equal to each other, that is, the depth of the TFT 14 minus the thickness of the gate insulating film 34. Further, although the TFT 14, the gate line 15 and the data line 16 are formed in the groove 34, holes for forming the TFT 14 are formed in a matrix, the TFT 14 is formed in the hole, and the gate line 15 and the data line 16 are formed. May be arranged on the surface of the TFT substrate 11. Also,
The shape of the depressions such as grooves and holes, the method of forming the depressions, etc. are arbitrary.

【0030】(第2実施例)第1実施例においては、画
素電極13の上に平坦化膜17が形成されており、画素
電極13と液晶23との間隔が大きいため、平坦化膜1
7での電圧降下が大きくなり、駆動電圧が高くなってし
まう。
(Second Embodiment) In the first embodiment, the flattening film 17 is formed on the pixel electrode 13 and the distance between the pixel electrode 13 and the liquid crystal 23 is large.
The voltage drop at 7 becomes large and the drive voltage becomes high.

【0031】そこで、例えば、図7に示すように、平坦
化膜17の上に画素電極13を形成することにより、平
坦化膜17での電圧降下を除去し、駆動電圧を低くする
ことができる。画素電極13は、平坦化膜17に形成さ
れたコンタクトホール41を介してTFT14のソース
電極SEに接続され、平坦化膜17と画素電極13上に
第1の配向膜18が形成される。この場合、画素電極1
3の上に第1の配向膜18が直接形成されるので、第1
の配向膜18に画素電極13の端部に対応する凸凹がで
きやすくなる。このため、例えば、画素電極13の端部
をテーパー状に形成し、第1の配向膜18の表面の最大
傾斜角φが液晶23のコーンアングルθ以下となるよう
に形成する。
Therefore, for example, as shown in FIG. 7, by forming the pixel electrode 13 on the flattening film 17, the voltage drop in the flattening film 17 can be removed and the drive voltage can be lowered. . The pixel electrode 13 is connected to the source electrode SE of the TFT 14 through the contact hole 41 formed in the flattening film 17, and the first alignment film 18 is formed on the flattening film 17 and the pixel electrode 13. In this case, the pixel electrode 1
Since the first alignment film 18 is directly formed on the
The alignment film 18 is likely to have irregularities corresponding to the ends of the pixel electrodes 13. Therefore, for example, the end portion of the pixel electrode 13 is formed in a tapered shape so that the maximum inclination angle φ of the surface of the first alignment film 18 is equal to or less than the cone angle θ of the liquid crystal 23.

【0032】以上説明したように、上記実施例では、T
FT基板11に形成した溝(窪み部)31内にTFT1
4を形成し、TFT14と画素電極13上に平坦化膜1
7を形成しているので、平坦化膜17が比較的薄くて
も、平坦化膜17の上に形成される第1の配向膜18の
表面はほとんど平坦になる。従って、液晶23の配向の
乱れを防止できる。また、画素電極13がTFT基板1
1の平坦部(主面)11Aに形成されているので、画素
電極13と液晶23の距離が小さく、駆動電圧を低くす
ることができる。なお、平坦化膜17は、必要に応じて
配置すればよい。例えば、第1の配向膜18を構成する
ポリイミドが溝31を充填し、かつ、その表面の最大傾
斜角φがコーンアングルθ以下になるならば、平坦化膜
17を配置する必要はない。
As described above, in the above embodiment, T
The TFT 1 is formed in the groove (concave portion) 31 formed on the FT substrate 11.
4 is formed, and the flattening film 1 is formed on the TFT 14 and the pixel electrode 13.
7 is formed, the surface of the first alignment film 18 formed on the flattening film 17 is almost flat even if the flattening film 17 is relatively thin. Therefore, the alignment disorder of the liquid crystal 23 can be prevented. In addition, the pixel electrode 13 is the TFT substrate 1.
Since it is formed on the first flat portion (main surface) 11A, the distance between the pixel electrode 13 and the liquid crystal 23 is small, and the drive voltage can be lowered. The flattening film 17 may be arranged as needed. For example, if the polyimide forming the first alignment film 18 fills the groove 31, and the maximum inclination angle φ of the surface is equal to or less than the cone angle θ, it is not necessary to dispose the flattening film 17.

【0033】TFT14の構造及び形状は、第1及び第
2実施例に示すものに限定されない。例えば、チャネル
ブロッキング膜を用いないチャネルエッチ型のTFTを
使用してもよい。また、TFTに代えてMIM等のアク
ティブ素子を窪み内に形成してもよい。また、第1及び
第2実施例では、液晶23として、DHF液晶を使用し
たが、メモリ性を有していないSBF(Short pitch Bi
stable Ferroelectric)液晶等の強誘電性液晶、強誘電
相と反強誘電相を有する反強誘電性液晶等等を使用して
もよい。その他、この発明は実施例に限定されず、種々
の変形、応用が可能である。
The structure and shape of the TFT 14 are not limited to those shown in the first and second embodiments. For example, a channel etch type TFT that does not use a channel blocking film may be used. Further, an active element such as MIM may be formed in the recess instead of the TFT. Further, in the first and second embodiments, the DHF liquid crystal is used as the liquid crystal 23, but the SBF (Short pitch Bi) having no memory property is used.
A ferroelectric liquid crystal such as a stable ferroelectric liquid crystal, an antiferroelectric liquid crystal having a ferroelectric phase and an antiferroelectric phase, or the like may be used. Besides, the present invention is not limited to the embodiments, and various modifications and applications are possible.

【0034】[0034]

【発明の効果】以上説明したように、この発明によれ
ば、アクティブ素子が形成された基板側の配向膜の表面
を容易に平坦化することができる。さらに、配向膜の表
面を完全に平坦にする必要がないので、配向膜の製造が
容易であり、しかも、配向の乱れを抑えて高品質の画像
を表示できる。
As described above, according to the present invention, the surface of the alignment film on the side of the substrate on which the active element is formed can be easily flattened. Furthermore, since it is not necessary to completely flatten the surface of the alignment film, it is easy to manufacture the alignment film, and it is possible to suppress disorder of alignment and display a high-quality image.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の第1実施例にかかる液晶表示素子の
断面図である。
FIG. 1 is a sectional view of a liquid crystal display element according to a first embodiment of the present invention.

【図2】画素電極と薄膜トランジスタを形成した透明基
板の平面図である。
FIG. 2 is a plan view of a transparent substrate on which a pixel electrode and a thin film transistor are formed.

【図3】TFT形成用の溝を説明するための平面図であ
る。
FIG. 3 is a plan view for explaining a groove for forming a TFT.

【図4】TFT形成部の拡大断面図である。FIG. 4 is an enlarged cross-sectional view of a TFT formation portion.

【図5】DHF液晶の液晶分子の螺旋構造を説明するた
めの模式図である。
FIG. 5 is a schematic diagram for explaining a helical structure of liquid crystal molecules of DHF liquid crystal.

【図6】配向膜に傾きが存在する場合において、配向膜
近傍のDHF液晶の配向状態を模式的に示す図である。
FIG. 6 is a diagram schematically showing an alignment state of DHF liquid crystal in the vicinity of the alignment film when the alignment film has an inclination.

【図7】TFT形成部の拡大断面図である。FIG. 7 is an enlarged cross-sectional view of a TFT formation portion.

【図8】従来のアクティブマトリクス型液晶表示素子の
構成を説明するための断面図である。
FIG. 8 is a cross-sectional view illustrating a configuration of a conventional active matrix type liquid crystal display element.

【符号の説明】[Explanation of symbols]

11・・・TFT基板、12・・・対向基板、13・・・画素電
極、14・・・TFT(薄膜トランジスタ)、15・・・ゲー
トライン、16・・・データライン、17・・・平坦化膜、1
8・・・第1の配向膜、20・・・対向電極、21・・・第2の
配向膜、22・・・シール材、23・・・液晶、24・・・ギャ
ップ材、25・・・偏光板、26・・・偏光板、27・・・液晶
セル、31・・・溝、33・・・ゲート電極、34・・・ゲート
絶縁膜、35・・・i型半導体層、36・・・ブロッキング
層、37・・・オーミックコンタクト層、38・・・クロム
層、39・・・アルミニウム層、41・・・コンタクトホー
ル、SE・・・ソース電極、DE・・・ドレイン電極
11 ... TFT substrate, 12 ... counter substrate, 13 ... pixel electrode, 14 ... TFT (thin film transistor), 15 ... gate line, 16 ... data line, 17 ... planarization Membrane, 1
8 ... 1st alignment film, 20 ... Counter electrode, 21 ... 2nd alignment film, 22 ... Seal material, 23 ... Liquid crystal, 24 ... Gap material, 25 ... -Polarizing plate, 26 ... Polarizing plate, 27 ... Liquid crystal cell, 31 ... Groove, 33 ... Gate electrode, 34 ... Gate insulating film, 35 ... i-type semiconductor layer, 36 ... ..Blocking layer, 37 ... Ohmic contact layer, 38 ... Chrome layer, 39 ... Aluminum layer, 41 ... Contact hole, SE ... Source electrode, DE ... Drain electrode

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】一主面に窪み部が形成された第1の基板
と、 前記第1の基板の前記窪み内に少なくとも一部が形成さ
れ、マトリクス状に配置されたアクティブ素子と、 マトリクス状に配置され、対応する前記アクティブ素子
に接続された画素電極と、 前記アクティブ素子及び前記画素電極の上に形成され、
前記窪み及び前記アクティブ素子に対応する凸凹が形成
された第1の配向膜と、 前記第1の基板に対向して配置された第2の基板と、 前記第2の基板の前記第1の基板に対向する面に形成さ
れ、前記画素電極に対向する対向電極と、 前記対向電極上に形成された第2の配向膜と、 前記第1と第2の配向膜の間に、螺旋構造を有して封止
されたカイラルスメクティック相の液晶と、を備え、 前記第1の配向膜は、その表面の前記螺旋構造の螺旋の
軸に対する最大傾斜角が、前記螺旋の軸と液晶分子のダ
イレクタの成す角度よりも小さくなるように形成されて
いる、 ことを特徴とする液晶表示素子。
1. A first substrate having a depression formed on one main surface, active elements at least a part of which is formed in the depression of the first substrate and arranged in a matrix, and a matrix. And a pixel electrode connected to the corresponding active element, and formed on the active element and the pixel electrode.
A first alignment film on which the depressions and the irregularities corresponding to the active elements are formed; a second substrate arranged to face the first substrate; and a first substrate of the second substrate. And a second alignment film formed on the counter electrode, and a spiral structure is formed between the first and second alignment films. And a liquid crystal having a chiral smectic phase sealed therein, the first alignment film having a maximum tilt angle with respect to the axis of the spiral of the spiral structure on the surface of the first alignment film of the director of the spiral axis and the director of liquid crystal molecules. A liquid crystal display element, which is formed so as to be smaller than the angle formed.
【請求項2】前記窪み部は溝から形成され、溝内に複数
の前記アクティブ素子に接続されたラインが形成されて
いる、ことを特徴とする請求項1に記載の液晶表示素
子。
2. The liquid crystal display element according to claim 1, wherein the recessed portion is formed of a groove, and a line connected to the plurality of active elements is formed in the groove.
【請求項3】第1の基板と、 前記第1の基板にマトリクス状に配置され、少なくとも
一部が前記第1の基板に少なくとも一部が埋め込まれて
形成されたアクティブ素子と、 前記第1の基板上にマトリクス状に配置され、対応する
前記アクティブ素子に接続された画素電極と、 前記アクティブ素子及び前記画素電極の上に形成され、
少なくとも一部が傾斜を有して形成された第1の配向膜
と、 前記第1の基板に対向して配置された第2の基板と、 前記第2の基板の前記第1の基板に対向する面に形成さ
れ、前記画素電極に対向する対向電極と、 前記対向電極上に形成された第2の配向膜と、 前記第1と第2の配向膜の間に、螺旋構造を有して封止
されたカイラルスメクティック相の液晶と、を備え、 前記第1の配向膜は、前記螺旋の軸に対する最大傾斜角
が、前記螺旋の軸と液晶分子のダイレクタの成す角度よ
りも小さく形成されている、 ことを特徴とする液晶表示素子。
3. A first substrate, an active element arranged in a matrix on the first substrate, at least a part of which is formed by embedding at least a part of the first substrate; A pixel electrode arranged in a matrix on the substrate and connected to the corresponding active element, and formed on the active element and the pixel electrode,
A first alignment film at least a part of which is formed to have an inclination; a second substrate arranged to face the first substrate; and a second substrate to face the first substrate of the second substrate. A counter electrode that is formed on a surface of the counter electrode and that faces the pixel electrode, a second alignment film formed on the counter electrode, and a spiral structure between the first and second alignment films. And a liquid crystal having a sealed chiral smectic phase, wherein the first alignment film is formed such that a maximum tilt angle with respect to the axis of the spiral is smaller than an angle formed by the axis of the spiral and a director of liquid crystal molecules. Liquid crystal display element characterized by the following.
【請求項4】前記液晶は、電圧の印加に応じてカイラル
スメクティック相の液晶分子の螺旋構造が歪む強誘電性
を有する液晶材料から構成されていることを特徴とする
請求項1、2又は3に記載の液晶表示素子。
4. The liquid crystal is composed of a liquid crystal material having ferroelectricity in which a helical structure of liquid crystal molecules in a chiral smectic phase is distorted in response to application of a voltage. The liquid crystal display device according to item 1.
【請求項5】前記アクティブ素子と前記画素電極の上
に、前記液晶と前記第1の配向膜の接触面を平坦化する
ための平坦化膜が形成されており、 前記第1の配向膜は前記平坦化膜の上に形成されてい
る、 ことを特徴とする請求項1、2、3又は4に記載の液晶
表示素子。
5. A flattening film for flattening a contact surface between the liquid crystal and the first alignment film is formed on the active element and the pixel electrode, and the first alignment film is formed by: It is formed on the said planarization film, The liquid crystal display element of Claim 1, 2, 3 or 4 characterized by the above-mentioned.
【請求項6】前記アクティブ素子と前記画素電極の上
に、前記液晶と前記第1の配向膜の接触面を平坦化する
ための平坦化膜が形成されており、 前記画素電極は前記平坦化膜の上に形成され、前記平坦
化膜に形成されたコンタクトホールを介して前記アクテ
ィブ素子に接続されている、 ことを特徴とする請求項1、2、3又は4に記載の液晶
表示素子。
6. A flattening film for flattening a contact surface between the liquid crystal and the first alignment film is formed on the active element and the pixel electrode, and the pixel electrode is flattened. The liquid crystal display element according to claim 1, wherein the liquid crystal display element is formed on a film and is connected to the active element through a contact hole formed in the flattening film.
JP25607194A 1994-09-27 1994-09-27 Liquid crystal display element Pending JPH0895062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25607194A JPH0895062A (en) 1994-09-27 1994-09-27 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25607194A JPH0895062A (en) 1994-09-27 1994-09-27 Liquid crystal display element

Publications (1)

Publication Number Publication Date
JPH0895062A true JPH0895062A (en) 1996-04-12

Family

ID=17287498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25607194A Pending JPH0895062A (en) 1994-09-27 1994-09-27 Liquid crystal display element

Country Status (1)

Country Link
JP (1) JPH0895062A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11218781A (en) * 1998-01-30 1999-08-10 Seiko Epson Corp Liquid crystal device and its manufacture, and electronic equipment
JP2002139743A (en) * 2000-11-06 2002-05-17 Yotaro Hatamura Liquid crystal display device
US6611301B2 (en) 1997-12-19 2003-08-26 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
JP2003262881A (en) * 2003-01-16 2003-09-19 Seiko Epson Corp Liquid crystal device, method for manufacturing the same, and electronic equipment
US7081642B2 (en) 2002-03-28 2006-07-25 Kabushiki Kaisha Toshiba Active matrix substrate display device
JP2015005735A (en) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 Semiconductor device
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2020065962A1 (en) * 2018-09-28 2020-04-02 シャープ株式会社 Display device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6611301B2 (en) 1997-12-19 2003-08-26 Seiko Epson Corporation Electro-optical apparatus having faces holding electro-optical material in between flattened by using concave recess, manufacturing method thereof, and electronic device using same
US6897932B2 (en) 1997-12-19 2005-05-24 Seiko Epson Corporation Electro-optical device having a concave recess formed above a substrate in correspondence with a plurality of wirings and an electro-optical apparatus having same
JPH11218781A (en) * 1998-01-30 1999-08-10 Seiko Epson Corp Liquid crystal device and its manufacture, and electronic equipment
JP2002139743A (en) * 2000-11-06 2002-05-17 Yotaro Hatamura Liquid crystal display device
US7223632B2 (en) 2002-03-28 2007-05-29 Kabushiki Kaisha Toshiba Active matrix substrate, method of manufacturing the same, and display device
US7081642B2 (en) 2002-03-28 2006-07-25 Kabushiki Kaisha Toshiba Active matrix substrate display device
JP2003262881A (en) * 2003-01-16 2003-09-19 Seiko Epson Corp Liquid crystal device, method for manufacturing the same, and electronic equipment
US8981374B2 (en) 2013-01-30 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9177969B2 (en) 2013-01-30 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9331108B2 (en) 2013-01-30 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9659977B2 (en) 2013-01-30 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9917116B2 (en) 2013-01-30 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2015005735A (en) * 2013-05-20 2015-01-08 株式会社半導体エネルギー研究所 Semiconductor device
WO2020065962A1 (en) * 2018-09-28 2020-04-02 シャープ株式会社 Display device

Similar Documents

Publication Publication Date Title
US7227609B2 (en) In-plane switching mode thin film transistor liquid crystal display device with wide viewing angle
US6016181A (en) Liquid crystal device having column spacers with portion on each of the spacers for reflecting or absorbing visible light and method for fabricating the same
JP4308128B2 (en) Thin film transistor array substrate and manufacturing method thereof
JP2001183666A (en) Liquid crystal display device
JPH06294959A (en) Liquid crystal display device and its production
US7652739B2 (en) Liquid crystal display apparatus using switching devices and a method of manufacturing the same
US5712696A (en) Manufacture of LCD device by transferring the orientation state from a parent substrate to a child substrate
US6262789B1 (en) Liquid display and method of making same
US6091470A (en) Active matrix substrate with concave portion in region at edge of pixel electrode and method for fabricating the same using ashing treatment
JPH0895062A (en) Liquid crystal display element
JPH10339889A (en) Electro-optic device and its production
JP2006227459A (en) Liquid crystal display device
EP1130455B1 (en) Liquid crystal display
JP4398015B2 (en) Liquid crystal display device and manufacturing method thereof
JP4351671B2 (en) Liquid crystal display device and manufacturing method thereof
JPH07333634A (en) Liquid crystal display panel
JPH0895063A (en) Liquid crystal display element
US7898609B2 (en) Multi-domain vertical alignment liquid crystal display having dielectric medium with nonuniform thickness
JPH0720496A (en) Active matrix type liquid crystal display device
JP3459916B2 (en) Liquid crystal display
KR101157479B1 (en) Optically compensated birefrin gence mode liquid crystal display device and method for fabricating of the same
JPH04241324A (en) Liquid crystal display device
JPH1130788A (en) Liquid crystal display device
JPH09146095A (en) Liquid crystal display device and its production
JP2000310783A (en) Liquid crystal element