JPH089193A - アナログ・デジタル変換器入力のデジタル・フィードバック制御 - Google Patents

Abstract

(57)【要約】 アナログビデオ信号をデジタル画素データに変換するア
ナログ・デジタル変換器（ADC）の電圧範囲をスケーリ
ングし、高精細でカラー劣化のない変換を達成するデジ
タル・フィードバック制御システムであり、ブランク信
号と同期信号を生成する分離機構を備える。基準電圧制
御論理機構が、分離機構からブランク及び同期信号を受
信し、ブランク及び同期期間にADCからのデジタル画素
データと所定のブランク及び同期値とを比較する。可変
電圧機構が、ADCに正の基準電圧を生成し、基準電圧が
所望値に収束するように、上記比較に基づいて、基準電
圧制御論理機構により制御される。オフセット論理機構
が分離機構から同期信号を受信し、同期期間にデジタル
画素データと所定の同期値とを比較する。可変電流機構
がアナログビデオ信号のオフセットが所望値に収束する
ように、前の比較に基づいて、オフセット制御論理機構
により制御される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、一般にビデオ信号の処
理に関し、特に、アナログビデオ信号をディジタル画素
データに変換するアナログ・デジタル変換器の電圧範囲
を動的にスケーリングを施すためのデジタル・フィード
バック制御システムおよび方法に関する。

【０００２】

【従来の技術】図１には、アナログビデオ・ディスプレ
イを駆動するための典型的なアナログビデオ信号１１が
示されている。図１に示すように、アナログビデオ信号
１１は、フロントポーチ１４ａ及びバックポーチ１４ｂ
と呼ばれるブランクレベル、及び同期（ｓｙｎｃ）レベ
ルを含む、他の掃引及びｓｙｎｃ信号と組み合わせた、
アナログ・データのライン１２を有する複合信号であ
る。ブランク期間１４’は、アナログビデオ信号１１が
フロントポーチ１４ａ、ｓｙｎｃレベル１６、及びバッ
クポーチ１４ｂを示す時間期間として定義され、ｓｙｎ
ｃ期間１６’は、アナログビデオ信号１１が、ｓｙｎｃ
レベル１６を示す時間期間として定義される。フロント
ポーチ１４ａは、本質的に、ビームが走査線の終わりか
ら次の走査線の始めまで掃引する際、ラスタ・ディスプ
レイに関連した電子ビームに指示を与えて、オフにする
ものである。ｓｙｎｃレベル１６は、電子ビームに指示
を与え、その時間期間に基づいて、走査線またはフレー
ムを変化させ、及び／又はカウンタ及び他の支援回路を
リセットする。ｓｙｎｃレベル１６が、走査線に指示を
与える場合、「水平ｓｙｎｃ」（Ｈｓｙｎｃ）と呼ばれ
る。ｓｙｎｃレベル１６が、フレームに指示を与える場
合、すなわち、延長時間期間を示す場合、「垂直ｓｙｎ
ｃ」（Ｖｓｙｎｃ）と呼ばれる。さらに、バックポーチ
１４ｂは、新しい走査線またはフレームに作用する前
に、電子ビーム及び他の支援回路の初期設定を可能にす
る。

【０００３】アナログビデオ・ディスプレイが、マルチ
・カラーの場合、一般に、赤、緑、及び、青のような各
カラーに対して、アナログビデオ信号１１の１つが割り
当てられる。しかし、アナログビデオ信号のうちの１つ
だけが、例えば、緑に割り当てられた１つのアナログビ
デオ信号が、通常ｓｙｎｃ期間１６を有する。

【０００４】最近、業界には、アナログビデオ信号とは
対照的な、ディジタル画素データによって駆動されるビ
デオ・ディスプレイを開発しようとする傾向がある。こ
うしたディジタルビデオ・ディスプレイの一例が、日本
のシャープによって製造され、市販されているモデルＬ
Ｑ１２Ｄ０１１ ＴＦＴ ＬＣＤフラット・パネル・デ
ィスプレイである。従って、最近では、図１のアナログ
ビデオ信号１１をデジタル画素データに変換して、デジ
タル制御ディスプレイを駆動するのが望ましくなってき
た。このプロセスについては、図１を参照して、グラフ
で解説することが可能である。図１を参照すると、アナ
ログビデオ信号１１をデジタル画素データに変換するプ
ロセスにおいて、アナログ・データ１２は、所与の時点
における振幅に基づいて、一連のデジタル・コードに変
換される。シャープのデジタル・ディスプレイ装置の場
合、一般に、特定のカラーについて２５６の異なる輝度
レベルを表すアナログ・データ１２を、図１にレベル０
〜７で表した、８つだけの輝度レベルに変換しなければ
ならない。最低でありえる輝度レベルは、一般に、
「黒」レベルと呼ばれ、一方、最高でありえる輝度レベ
ルは、一般に、「白」レベルと呼ばれる。

【０００５】ピーク間振幅、すなわち、アナログビデオ
信号１１のｓｙｎｃレベル１６と白レベルとの間の距離
は、典型的なシステムの場合、ライン・インピーダン
ス、温度、及び、出力装置のバリエーション及びアナロ
グ・デジタル変換器のバリエーションを含む他の固有の
特性の結果として、約１０％ほど変動する可能性があ
る。あいにく、この状態では、最終的なデジタル画素デ
ータのためのアナログ・データ１２から離散レベル０〜
７への変換は、結果として不正確なものになる。この可
能性のある１０％の変動を補正するため、先行技術によ
るシステムの多くでは、アナログビデオ信号１１をアナ
ログ電圧レベルにクランプしようと試みている。図２に
は、先行技術の入力処理システム２１が示されている。

【０００６】図２に概要が示されており、詳細に後述す
ることになる、既知の先行技術による、入力増幅器の利
得を調整する入力処理システムが、1991年8月の、IEEE
Transactions on Consumer Electronics、182〜189ペー
ジにおける、Hans-Jurgen Desorによる「単一チップビ
デオ信号処理システム（Single Chip Video Processing
System）」に開示されている。図２の入力処理システム
２１は、アナログ・デジタル変換器（ＡＤＣ）２４に入
力する前に、アナログビデオ信号１１を受信して、操作
を加える。ＡＤＣ２４は、ドット・クロック発生器２８
が発生する接続２７のドット（画素）・クロック信号に
制御されて、ＡＤＣ入力接続１３ｂのアナログビデオ信
号１１をＡＤＣ出力接続２６のデジタル画素データに変
換する。ドット・クロック発生器２８は、アナログビデ
オ信号１１内におけるｓｙｎｃ期間１６の間隔に基づい
て、接続２７にドット・クロック信号を生成する。

【０００７】可変増幅システム２２は、通常、アナログ
ビデオ信号１１を受信するための入力抵抗器Ｒ１、その
非反転入力（＋）が抵抗器Ｒ１に接続され、反転入力
（−）がアースに接続された、演算増幅器（ＯＰＡＭ
Ｐ）のような増幅器２９、及びフィードバック回路３１
を備えたフィードバック・ループから構成される。フィ
ードバック回路３１は、一般に、増幅器２９の非反転入
力に送られて、ポテンショメータである場合が多い、利
得調整機構３２により調整される電流フィードバックの
量を制御する。利得調整機構３２は、アナログビデオ信
号１１における電圧の振れ、すなわち、黒レベルと白レ
ベル間の距離を調整可能にする。アナログビデオ信号１
１の電圧の振れは、それぞれ、正の電圧基準Ｖ_REF+及び
負の電圧基準Ｖ_REF-によって規定される、ＡＤＣ２４の
電圧範囲に対応させられる。ある意味では、利得調整機
構３２は、コントラストつまみの機能を果たす。

【０００８】もう１つの既知の先行技術による入力処理
システムでは、アナログビデオ信号の振幅に基づいて、
ＡＤＣの電圧範囲を変化させるために、ＡＤＣ基準電圧
Ｖ_{R EF+}、Ｖ_REF-のレベルが調整される。この入力処理シ
ステムについては、米国のAnalog Devices,Inc.によっ
て製造され、市販されているモデルＡＤ９０５８データ
変換器に関する、1992年版のAnalog Devices,Inc.によ
るData Convertor Reference Manual,Volume2に開示さ
れている。このシステムでは、ユーザがポテンショメー
タを調整して、ＡＤＣの基準電圧Ｖ_REF+、Ｖ_REF-を設定
する望ましくない必要性がある。

【０００９】先行技術による入力処理システムには、利
得調整機構の形態を何も備えていないものもあり、従っ
て、これらの入力処理システムは、ディスプレイ装置に
おいて１つ以上のカラー輝度レベルに損失を生じること
になる。例えば、図１に示すように、アナログ・データ
１２が下方にシフトする場合、レベル７のアナログ・デ
ータ１２が、例えば、レベル６にシフト・ダウンして、
それによりレベル７に対応するカラーに損失が生じるこ
とになる可能性がある。

【００１０】先行技術による入力処理システムは、ある
程度有効であるとはいうものの、（ａ）アナログビデオ
信号１１の電圧の振れが、ＡＤＣ電圧範囲（基準電圧Ｖ
_{REF +}、Ｖ_REF-によって規定される）と比較して小さすぎ
るという場合には、デジタル画素データにおいて利用可
能なカラーに損失が生じ、（ｂ）アナログビデオ信号１
１の電圧の振れが、ＡＤＣ電圧範囲と比較して大きすぎ
るという場合には、デジタル画素データにおいてフル・
ブライトネスとしてサンプリングされるカラーが多すぎ
る、というどちらかに結果としてなる。

【００１１】

【発明が解決しようとする課題】従って、本発明の目的
は、上述の、業界においては周知のところである、先行
技術の欠点及び不足を克服することにある。

【００１２】本発明の別の目的は、アナログビデオ信号
を最適に高忠実度のデジタル画素データ変換するための
システム及び方法を提供することにある。

【００１３】本発明の別の目的は、アナログビデオ信号
をデジタル画素データに変換するＡＤＣの電圧範囲に動
的スケーリングを施して、電圧範囲がアナログビデオ信
号の電圧の振れにほぼ一致するようにするためのシステ
ム及び方法を提供することにある。

【００１４】本発明の別の目的は、アナログビデオ信号
から引き出される、デジタルビデオ・ディスプレイに示
されるカラー・スペクトルを改良するためのシステム及
び方法を提供することにある。

【００１５】本発明の別の目的は、設計が単純で、実施
コストが低く、必要とするスペースが最小限で、動作に
信頼がおける、アナログビデオ信号をデジタル画素デー
タに正確に変換するためのシステムを提供することにあ
る。

【００１６】

【課題を解決するための手段】要するに、本発明は、ア
ナログビデオ信号をデジタル画素データに変換するＡＤ
Ｃの電圧範囲に動的スケーリングを施して、高忠実度の
アナログ・デジタル変換が実現するようにするためのデ
ジタル・フィードバック制御システムを提供するもので
ある。一般に、該システムは、アナログビデオ信号を受
信して、前記アナログビデオ信号からデジタル画素デー
タを発生するためのＡＤＣから構成される。分離機構
が、アナログビデオ信号を受信して、アナログビデオ信
号がブランク期間を示す時期を表すブランク信号、及
び、アナログビデオ信号がｓｙｎｃ期間を示す時期を表
すｓｙｎｃ信号を発生する。電圧シフト・フィードバッ
ク機構が、ブランク信号及びｓｙｎｃ信号と、デジタル
画素データに基づいて、アナログビデオ信号のオフセッ
トを制御する。基準電圧フィードバック機構が、ブラン
ク信号及びｓｙｎｃ信号と、デジタル画素データに基づ
いて、ＡＤＣのための基準電圧、好適には正の基準電圧
を発生する。

【００１７】基準電圧フィードバック機構は好適には、
ＡＤＣのための基準電圧を発生する可変電圧機構から構
成される。さらに、基準電圧制御論理機構は、接続２６
におけるＡＤＣからのデジタル画素データ、並びに、ブ
ランク信号及びｓｙｎｃ信号を受信する。該機構は、ア
ナログビデオ信号がブランク期間を示し、ｓｙｎｃ期間
を示さない場合、デジタル画素データと所定のブランク
値範囲の値を比較する。最後に、該機構は、可変電圧機
構によって基準電圧を調整し、所定のブランク値範囲に
向かって、デジタル画素データを上方または下方のどち
らかに収束させる。

【００１８】電圧シフト・フィードバック機構は好適に
は、アナログビデオ信号に電流を供給して、アナログビ
デオ信号の振幅またはオフセットさせるための可変電流
機構から構成される。入力アナログビデオ信号は、コン
デンサでＡＤＣから分離することによって、オフセット
させることが可能である。さらに、オフセット制御機構
は、デジタル画素データ及びｓｙｎｃ信号を受信する。
該機構は、アナログビデオ信号がｓｙｎｃ期間を示す場
合、デジタル画素データと所定のｓｙｎｃ範囲の値を比
較する。最後に、該機構は、電流を調整して、所定のｓ
ｙｎｃ範囲の値に向かって、デジタル画素データを上方
または下方のどちらかに収束させる。

【００１９】本発明は、また、ＡＤＣの電圧範囲に動的
スケーリングを施すことによって、高忠実度の変換が実
現するようにするための方法またはプロセスをも提供す
る。この方法は、一般に、アナログビデオ信号からデジ
タル画素データを発生するステップと、アナログビデオ
信号がブランク期間を示す時期を表したブランク信号を
発生するステップと、アナログビデオ信号がｓｙｎｃ期
間を示す時期を表したｓｙｎｃ信号を発生するステップ
と、アナログビデオ信号がブランク期間を示す場合、デ
ジタル画素データと所定のブランク振幅との第１の比較
を実施するステップと、アナログビデオ信号がｓｙｎｃ
期間を示す場合、デジタル画素データと所定のｓｙｎｃ
振幅との第２の比較を実施するステップと、第１と第２
の比較結果に基づいて、アナログビデオ信号に対してオ
フセットを発生するステップと、第２の比較結果に基づ
いて、基準電圧を調整するステップとから構成される。

【００２０】前述の目的を実現するだけでなく、本発明
には、また他にも多くの利点があり、そのいくつかにつ
いては以下に記載する。

【００２１】本発明の利点の１つは、本発明が、非常に
高い周波数のドット（画素）・クロックで符号化され
た、アナログビデオ信号から忠実度の高いデジタル画素
データを生成するために、利用可能であるということで
ある。

【００２２】本発明のもう１つの利点は、アナログビデ
オ信号から生成される内部ドット・クロックに関して、
それ以上の不確実性またはクロック・スキューを付加せ
ずにすむことである。先行技術による実施例の多くで
は、演算増幅器の利用によって、望ましくないクロック
・スキューの付加が生じることになる。

【００２３】本発明の別の利点は、さらに、アナログビ
デオ信号の増幅器における利得を動的かつ自動的に制御
するシステムが得られるということである。この結果、
先行技術による多くのシステムにおける場合のように、
増幅器のためにコントラスト制御を用いる必要がなくな
る。該システムは、アナログビデオ信号を受信して、増
幅されたアナログビデオ信号を生成する増幅器から構成
される。分離機構が、アナログビデオ信号を受信して、
アナログビデオ信号がブランク期間を示す時期を表した
ブランク信号、及びアナログビデオ信号が同期期間を示
す時期を表した同期信号を発生する。電圧シフト・フィ
ードバック機構が、同期信号及び増幅されたアナログビ
デオ信号に基づいて、アナログビデオ信号のオフセット
を制御する。最後に、利得制御フィードバック機構が、
ブランク信号、同期信号、及び増幅されたアナログビデ
オ信号に基づいて、増幅器に関連した利得制御のための
基準電圧を発生する。

【００２４】本発明の別の利点は、アナログビデオ信号
に関して増幅器の利得を動的に制御するための方法また
はプロセスが得られるということである。この方法は、
一般に、増幅器によってアナログビデオ信号を受信し、
増幅されたアナログビデオ信号を生成するステップと、
アナログビデオ信号から、アナログビデオ信号がブラン
ク期間を示す時期を表したブランク信号を発生するステ
ップと、アナログビデオ信号から、アナログビデオ信号
が同期期間を示す時期を表した同期信号を発生するステ
ップと、同期信号及び増幅されたアナログビデオ信号に
基づいて、アナログビデオ信号のオフセットを制御する
ステップと、ブランク信号、同期信号、及び増幅された
アナログビデオ信号に基づいて、増幅器に関連した利得
を制御するステップとから構成される。

【００２５】本発明の別の利点は、複数のカラーを表示
し、アナログビデオ発生器が発生するアナログビデオ信
号によって駆動される、デジタル制御ディスプレイのフ
リッカを除去するためのカラー・センタリング・システ
ムが、さらに得られることである。該システムは、入力
を１組の特定のカラー値にマッピングするためのカラー
・マップ機構から構成される。特定のカラー値の各々
が、複数のカラーの各々に対応する範囲内で、その範囲
の境界から十分なノイズ・マージンを各々が備えるよう
に指定される。好適には、特定値の各々は、ノイズ・マ
ージンを最大にするために、各範囲の実質的に中点に位
置する。デジタル・アナログ変換器が、カラー・マップ
機構からのカラー値をアナログビデオ信号に変換する。
アナログ・デジタル変換器が、デジタル・アナログ変換
器からのアナログビデオ信号をデジタル画素データに変
換する。デジタル制御ディスプレイが、アナログ・デジ
タル変換器からデジタル画素データを受信し、表示のた
めに、それぞれ、デジタル画素データの対応する範囲の
値によって決まる複数のカラーに変換する。

【００２６】本発明の別の利点は、複数のカラーを表示
し、アナログビデオ発生器が発生するアナログビデオ信
号によって駆動されるデジタル制御ディスプレイのフリ
ッカを除去するための方法またはプロセスが、さらに得
られることである。この方法は、一般に、１組の特定の
カラー値のうちの１つに対して、カラー・マップに対す
る各入力のマッピングを行うステップと、組をなす前記
特定のカラー値について、それぞれが、複数のカラーの
それぞれに対応する範囲内に含まれ、それぞれ、該範囲
の境界からの十分なノイズ・マージンを有するように指
定するステップと、カラー・マップからのカラー値をア
ナログビデオ信号に変換するステップと、アナログビデ
オ信号をデジタル画素データに変換するステップとから
構成される。好適には、組をなす特定のカラー値は、そ
れぞれ、複数のカラーのそれぞれに対応する各範囲のほ
ぼ中点にあるように指定される。これによって、ノイズ
・マージンが最大になる。

【００２７】当業者には、添付図面及び下記の詳細な説
明を検討することによって、本発明の他の目的、特徴、
及び利点が明らかになるであろう。かかる追加目的、特
徴、及び利点は、全て本発明に含まれるものとする。

【００２８】

【実施例】

Ａ．デジタル・フィードバック制御システム 次に、同様の参照番号がいくつかの図の至る所で対応す
る部品を表している図面を参照すると、図３に、アナロ
グ・デジタル変換器（ＡＤＣ）２４の正の基準電圧Ｖ
_REF+及び入力アナログビデオ信号１１のオフセット（図
１）に操作を加えることによって、ＡＤＣ２４の電圧範
囲に動的スケーリングを施し、ＡＤＣ入力接続１３のア
ナログビデオ信号が、高忠実度で、ＡＤＣ出力接続２６
のデジタル画素データに変換されるようにする、本発明
によるデジタル・フィードバック制御システム３０を示
す。好適な実施例の場合、ＡＤＣの不の基準電圧Ｖ_REF-
は、グランドに接続され、一方、ＡＤＣの正の基準電圧
Ｖ_REF+及びオフセットは、デジタル・フィードバック制
御システム３０によって動的に変更され、操作される。
しかし、当業者には明らかなように、他の構成も可能で
ある。一例として、図３のシステム３０と同じ結果を得
るために、オフセットの制御を行わずに、基準電圧Ｖ
_REF+、Ｖ_REF-の両方のレベルを操作することも可能であ
る。

【００２９】マルチカラー・システムの場合、デジタル
・フィードバック制御システム３０は、ブランク期間１
４及びｓｙｎｃ期間１６（図１）の両方を備えた、例え
ば、緑のような１つのカラーに対応するアナログビデオ
信号１１に関連している。さらに、かかるシステムの場
合、デジタル・フィードバック制御システム３０を利用
して、例えば、赤、緑、及び、青といった、各カラーに
対応するＡＤＣの電圧範囲に対して同時に制御及びスケ
ーリングを施すことが可能である。換言すれば、各カラ
ーの正の基準電圧Ｖ_REF+は同じになる。しかし、各カラ
ーに対応する各アナログビデオ信号は、アナログビデオ
信号１１をオフセットさせるため、それ自体、それぞれ
の電圧シフト・フィードバック機構３５を備えるべきで
あり、該機構の構造及び機能性については、かなり詳細
に後述することになる。

【００３０】一般に、デジタル・フィードバック制御シ
ステム３０はＡＤＣ２４を備える。分離機構３３は、ア
ナログビデオ信号１１を受信して、それぞれの接続３４
ａ、３４ｂに、それぞれ、アナログビデオ信号１１がブ
ランク期間１４’を示す時期を表したブランク信号、及
び、アナログビデオ信号１１がｓｙｎｃ期間１６’を示
す時期を表したｓｙｎｃ信号を発生する。電圧シフト・
フィードバック機構３５は、接続３４ａ、３４ｂにおけ
るブランク信号及びｓｙｎｃ信号と、デジタル画素デー
タ２６に基づいて、アナログビデオ信号１１のオフセッ
ト（図１）を制御する。コンデンサＣ１は、入力アナロ
グビデオ信号１１を受信して、アナログビデオ信号１１
からＡＤＣ２４を分離し、信号１１をオフセットまたは
シフトさせることができるようにするため、システム３
０の入力接続１５に配置されている。さらに、基準電圧
フィードバック機構３６は、接続３４ａ、３４ｂにおけ
るブランク信号及びｓｙｎｃ信号と、デジタル画素デー
タに基づいて、ＡＤＣ２４のための正の基準電圧Ｖ_REF+
を発生する。

【００３１】基準電圧フィードバック機構３６は好適に
は、ＡＤＣ２４のための正の基準電圧Ｖ_REF+を発生する
可変電圧機構３８から構成される。さらに、基準電圧制
御論理機構４２は、ＡＤＣ２４からのデジタル画素デー
タ、及び接続３４ａ、３４ｂのブランク信号及びｓｙｎ
ｃ信号を受信する。該機構は、アナログビデオ信号１１
がブランク期間１４’を示し、ｓｙｎｃ期間１６’を示
さない場合、デジタル画素データと所定のブランク値
（好適には値１２４）との比較を行う。最後に、該フィ
ードバック機構は、正の基準電圧Ｖ_REF+が、所望の基準
電圧に向かって、上方または下方のどちらかに収束する
ように、可変電圧機構３８を用いて正の基準電圧Ｖ_REF+
を調整する。

【００３２】電圧シフト・フィードバック機構３５は好
適には、接続４６のアナログビデオ信号１１に電流ｉ_c
を連続供給して、アナログビデオ信号１１の振幅をシフ
トさせる可変電流機構４４から構成される。このシフト
は、システム３０を入力アナログビデオ信号１１から分
離するコンデンサＣ１の効果によって可能となる。電流
ｉ_cは、当初、コンデンサＣ１を充電するが、定常状態
動作時には、ただＡＤＣの入力漏洩電流に合わせるだけ
である。さらに、オフセット制御機構４８は、デジタル
画素データ及び接続３４ｂ’のｓｙｎｃ信号を受信す
る。該機構は、アナログビデオ信号１１がｓｙｎｃ期間
１６’を示す場合、デジタル画素データとｓｙｎｃ値の
比較を行う。最後に、オフセット制御機構は、接続５２
で可変電流機構４４を制御することによって電流ｉ_cを
調整し、アナログビデオ信号１１のオフセットが、所望
の値に向かって、上方または下方のどちらかに収束する
ようにする。

【００３３】システム３０の構造全体については説明を
済ませたので、以下では、特定の構造に関して列挙す
る。ＡＤＣ２４は、米国のAnalog Devices Corporation
によって製造され、市販されている、モデルＡＤ９０５
８アナログ・デジタル変換器が好適である。さらに、正
と負の基準電圧Ｖ_REF+、Ｖ_REF-によって決まるＡＤＣ電
圧範囲は、約１．４８２ボルトに設定され、一方、アナ
ログビデオ信号１１のピーク間（ｓｙｎｃレベルと白レ
ベルの間の）電圧は、約１ボルトである。従って、ＡＤ
Ｃ２４の電圧範囲ウインドウは、アナログビデオ信号１
１のピーク間電圧ウインドウに比べると約５０％大きい
ので、黒・白間アナログビデオ電圧範囲（図１；約６６
０ｍＶ）は、ＡＤＣ２４のＡＤＣ電圧範囲で十分に表す
ことが可能であるという保証が得られる。最後に、好適
な実施例の場合、ＡＤＣ２４によって生成されるデジタ
ル画素データは、０〜２５５の範囲にわたる、一連の８
ビット・バイトである。

【００３４】１．分離機構 図３の分離機構３３は、アナログビデオ信号１１（図
１）を受信し、アナログビデオ信号１１が、フロント・
ポーチ１４ａ及びバック・ポーチ１４ｂを特に含むブラ
ンク期間１４’、及びｓｙｎｃ期間１６’を示す時期を
判定する。分離機構３３は、コンパレータ、しきい値回
路、状態マシン、または、アナログビデオ信号１１がブ
ランク期間１４’及びｓｙｎｃ期間１６’を示す時期を
判定する他の適合する回路要素といった、さまざまなや
り方で実施することが可能である。かかる回路要素は、
当該技術において周知のところである。しかし、好適な
実施例の場合、分離機構３３は、ドット・クロック発生
器２８（図１）と、従来のＰＡＬにおいて実施される論
理によって制御される１組の従来のカウンタであること
が好適である、ドット・カウンタ３９とを組み合わせて
利用することにより、実施される。この構成の場合、ド
ット・カウンタ３９は、接続２７においてドット・クロ
ック信号のエッジをカウントする。好適な実施例の場
合、走査線毎に１３４４画素、すなわち、ｓｙｎｃ期間
１６どうしの間に、１０２４画素のカラー・データと３
２０画素のブランク期間１４’を含む、１３４４画素が
存在する。走査線当たりの画素数が、最終的なビデオ画
像の解像度によって決まるのは、明らかである。走査線
毎に１３４４画素が存在するので、ドット・カウンタ３
９は、画素をカウントすることによって、アナログビデ
オ信号がブランク期間及びｓｙｎｃ期間を示す時期を判
定することが可能である。

【００３５】好適なドット・カウンタ３９は、後掲の表
１に記載の機能性を示す。本明細書中の表Ａ、並びに、
他の全ての表において、「１」及び「０」は、それぞ
れ、選択が真（存在する）及び偽（存在しない）である
ことを表している。

【００３６】

【表１】

【００３７】２．電圧シフト・フィードバック機構 電圧シフト・フィードバック機構３５は、当業者には明
らかなように、多種多様なやり方で実施することが可能
である。一例として、電圧シフト・フィードバック機構
３５は、オフセットをアナログビデオ信号１１にクラン
プするクランプ回路として設計することも可能である。
別の例として、電圧シフト・フィードバック機構３５
は、ＡＤＣ２４における負の基準電圧Ｖ_REF-を操作する
ように設計することも可能である。しかし、好適な実施
例の場合、電圧シフト・フィードバック機構３５は、既
に、コンデンサＣ１によってわずかにシフトし、分離さ
れているアナログビデオ信号１１に電流ｉ_cを導入する
ために、接続１３ａを介して、オフセット制御論理機構
４８により制御される可変電流機構４４から構成され
る。

【００３８】図４に示すように、可変電流機構４４は、
ＡＤＣ入力接続１３に接続された出力接続４６に、約６
００〜６２０μＡの連続電流ｉ_cを送り出すトランジス
タＴ１から構成される。連続電流ｉ_cは、当初、コンデ
ンサＣ１を充電し、定常状態動作時には、ＡＤＣの漏洩
電流に合わせる。従って、電流ｉ_cは、パワー・アップ
時には、ＡＤＣの漏洩電流よりも大きい。トランジスタ
Ｔ１は、コレクタ容量が小さいので、高周波数において
可能性のある、入力アナログビデオ信号１１に及ぼす如
何なる影響をもが最小限に抑えられる。Ｔ１のエミッタ
が、抵抗器Ｒ２によって電源電圧Ｖ_sに接続され、Ｔ１
のベースと電源電圧Ｖ_sの間に、コンデンサＣ２が配置
されている。抵抗器Ｒ２とコンデンサＣ２を組み合わせ
て、定積分を行うことにより、トランジスタＴ１に、電
流ｉ_cを絶えず駆動させる。重要なのは、この特徴によ
って、該構成が発振しないという保証が得られることで
ある。抵抗器Ｒ３によって、トランジスタＴ１における
漏洩電流のせいで、トランジスタＴ１が所望の値を超え
る電流ｉ_cを発生することはないという保証が得られ
る。さらに、トランジスタＴ１の利得β及びコンデンサ
Ｃ２のサイズは、コンデンサＣ２の両端間における電圧
が、１つの走査線の間にあまり変動しないように設定さ
れているので、１つの走査線の間に、電流ｉ_cが大きく
揺動するということはない。さらに、バイアス抵抗器Ｒ
３、Ｒ４、Ｒ５、及び、論理ダイオードＤ２、Ｄ３が、
接続５２におけるオフセット制御論理機構４８からのデ
ジタル・オフセット制御信号について、復号化及びイン
ターフェイスを行う。抵抗器Ｒ３は、トランジスタＴ１
を通る漏洩電流によって、トランジスタＴ１がオンにな
らないことを保証する。重要なのは、電流ｉ_cがＡＤＣ
入力接続１３に絶えず流入するので、１つの走査線の間
の、ＡＤＣ入力接続１３における電圧の変化は、無視で
きるほどでしかないという点である（一般に、約４０μ
Ｖ）。

【００３９】オフセット制御論理機構４８は、さまざま
な方法で実施可能であるが、下記の表２に示す機能性を
備えた、従来のＰＡＬによって好適に実施される。

【００４０】

【表２】

【００４１】表２に示す機能性は、下記の関係式を反映
したものである： オフセット＝（Ｖ_REF+）（ＡＤＣ ｓｙｎｃ値−ＡＤＣ
最小値）／（ＡＤＣ最大値−ＡＤＣ最小値） ＝（Ｖ_REF+）（７４．５−０．５）／（２５４．５−
０．５） Ｖ_REF+ ＝［オフセット＋（白レベル−ｓｙｎｃレベ
ル）］（１．０５） 電圧シフト・フィードバック機構３５の動作は、下記の
通りである。ＡＤＣ２４は、ＡＤＣ入力接続１３におけ
るアナログビデオ信号１１をＡＤＣ出力接続２６におけ
るデジタル画素データに変換する。分離機構３３は、ア
ナログビデオ信号１１を受信して、アナログビデオ信号
１１がブランク期間１４’及びｓｙｎｃ期間１６’を示
す時期を判定する。オフセット制御論理機構４８は、接
続３４ｂ、３４ｂ’を介してｓｙｎｃ信号を受信し、同
時に、ＡＤＣ出力接続２６におけるデジタル画素データ
をサンプリングする。アナログビデオ信号がｓｙｎｃ期
間１６’を示す場合、オフセット制御論理機構４８が、
ＡＤＣ出力接続２６におけるデジタル画素データの値を
判定し、１組の所定のｓｙｎｃ値と比較する。その値が
０〜７４の場合、オフセット制御論理機構４８は、ＡＤ
Ｃ入力接続１３ｂに誘導される電流ｉ_cが増大するよう
に、可変電流機構４４を制御する。別の場合、つまり値
が７５〜２５５の場合、オフセット制御論理機構４８
は、ＡＤＣ入力接続１３ｂに誘導される電流ｉ_cが減少
するように、可変電流機構４４を制御する。以上の手順
のため、アナログビデオ信号１１がｓｙｎｃ期間を示す
場合、ＡＤＣ２４からＡＤＣ出力接続２６に出力される
ｓｙｎｃ値は、常に、７４〜７５の範囲（７４．５が最
適）に拘束され、これに向かって収束する。

【００４２】３．基準電圧フィードバック機構 基準電圧フィードバック機構３６は、当業者には周知の
ように、多種多様なやり方で実施することが可能であ
る。しかし、好適には基準電圧フィードバック機構３６
は、図３に示すように、可変電圧機構３８を制御する基
準電圧制御論理機構４２から構成される。

【００４３】基準電圧制御論理機構４２は、ブランク信
号及びｓｙｎｃ信号を受信するため、接続３４ａ、３４
ｂを介して分離機構３３に接続され、デジタル画素デー
タを受信するため、ＡＤＣ出力接続２６に接続されてい
る。分離機構３３が、接続３４ａ、３４ｂにおける適合
する論理状態によって、アナログビデオ信号１１がブラ
ンク・レベル１４ａ、１４ｂ（図１；ブランク期間１
４’であって、ｓｙｎｃ期間１６’ではない時間）を示
していることを表示すると、基準電圧制御論理機構４２
は、デジタル画素データ２６の値を判定して、１組の所
定のブランク値と比較する。前述の比較に基づき、基準
電圧制御論理機構４２は、可変電圧機構３８を利用し
て、ＡＤＣの正の基準電圧Ｖ_REF+を制御し、アナログビ
デオ信号１１のピーク間振幅がＡＤＣ２４の電圧範囲に
一致するようにする。特定として、ＡＤＣ出力接続２６
におけるデジタル画素データが０〜１２３の場合、基準
電圧制御論理機構４２は、可変電圧機構３８に接続され
た制御接続４３を論理低に駆動する（ブール論理の場
合、「０」）。この働きによって、可変電圧機構３８
は、接続４５におけるＶ_REF+を低下させ始める。基準電
圧制御論理機構４２は、デジタル画素データが１２４〜
２５５であると判定すると、接続３８を論理高（ブール
論理の場合、「１」）にし、この結果、可変電圧機構３
８は、接続４５におけるＡＤＣの正の基準電圧Ｖ_REF+を
増大させる。以上の手順のため、アナログビデオ信号１
１がブランク・レベル１４ａ、１４ｂ（ブランク期間で
あるが、ｓｙｎｃ期間ではない）を示す場合、ＡＤＣ２
４からＡＤＣ出力接続２６に出力されるブランク値は、
常に、１２３〜１２４（１２３．５が最適）の範囲に拘
束され、これに向かって収束する。

【００４４】要するに、基準電圧フィードバック機構３
６（Ｖ_REF+調整用）と電圧シフト・フィードバック機構
３５（オフセット調整用）を組み合わせることによっ
て、ＡＤＣ２４の極めて正確な微同調が可能になるの
で、アナログビデオ信号１１は、高忠実度でカラーの劣
化がなく、最適にデジタル画素データ２６に変換され
る。

【００４５】基準電圧制御論理機構４２は、さまざまな
方法で実施可能であるが、好適には前掲の表Ｂに記載の
機能性を備えた、従来のプログラマブル・アレイ・ロジ
ック（ＰＡＬ）で実施される。

【００４６】図５を参照すると、可変電圧機構３６は好
適には、基準電圧制御論理機構４２に対する接続４３に
接続されたダイオードＤ４から構成される。さらに、ダ
イオードＤ４は、ダイオードＤ５に直列に接続されてい
る。抵抗器Ｒ６は、電源電圧Ｖ_sと、ダイオードＤ４、
Ｄ５間の接合５３との間に接続されている。ダイオード
Ｄ４、Ｄ５、及び抵抗器Ｒ６は、基準電圧制御論理機構
４２と可変電圧機構３８との間におけるデジタル・アナ
ログ・インターフェイスの働きをする。換言すれば、基
準電圧制御論理機構４２が、接続３８を論理低に駆動す
る場合、この構成によれば、電流は、抵抗器Ｒ６及び直
列ダイオードＤ４、Ｄ５を通って、最終的にはアースま
で流れることが可能になる。基準電圧制御論理機構が、
接続３８を論理高に駆動する場合、ダイオードＤ４、Ｄ
５は、本質的にオフになり、抵抗器Ｒ６を通る電流は、
ほぼ最小限に抑えられる。

【００４７】図５の可変電圧機構３８は、さらに、抵抗
器Ｒ８を介して電源電圧Ｖ_sから受ける電荷を蓄えるた
めのコンデンサＣ３（好適には約１μＦ）を備えてい
る。接続４３を論理低にすると、コンデンサＣ３の電荷
が、抵抗器Ｒ７及びダイオードＤ４、Ｄ５を介して放電
される。これに対し、接続４３を論理高に駆動すると、
コンデンサＣ３の電荷によって、ダーリントン対をなす
トランジスタＴ１、Ｔ２を駆動し、その駆動を強化する
ことが可能になり、該トランジスタによって、最終的に
は、接続４５における正の基準電圧Ｖ_REF+が駆動される
ことになる。ダーリントン対をなすトランジスタＴ１、
Ｔ２は、ＡＤＣ２４における電圧Ｖ_REF+から大電流を引
き出すのに必要とされる。さらに、トランジスタＴ１、
Ｔ２の利得β（約４０〜５０）及びコンデンサＣ３のサ
イズ（約１μＦ）のおかげで、大電流が引き出されるに
もかかわらず、１つの走査線の間に生じる電圧Ｖ_REF+の
変化は大したことはない。最後に、抵抗器Ｒ９によっ
て、正の基準電圧Ｖ_REF+が、システム３０のパワー・ア
ップ時に正の値になるという保証が得られる。

【００４８】デジタル・フィードバック制御システム３
０の結果として、アナログビデオ信号１１は、そのピー
ク間電圧に１０％の変動を生じる可能性があるにもかか
わらず、ｓｙｎｃ期間１６’とアナログビデオ信号１１
の白レベルの間のデジタル距離は、常に同じになるとい
う保証が得られる。さらに、システム３０の場合、ＡＤ
Ｃ２４を刻時するドット・クロック発生器２８に関し
て、不確実性またはクロック・スキューが付与されるこ
ともない。

【００４９】４．ＡＤＣ応答 後掲の表３には、ＡＤＣ２４に関連してデジタル・フィ
ードバック制御システム３０を利用することによって得
られる結果が要約されている。表３の最初の列は、アナ
ログ・データ１１（図１）に対応しており、ブランク・
レベル１４及びｓｙｎｃレベル１６が含まれている。ア
ナログ・データ１１は、業界におけるＲＳ３４３Ａ規格
の一般的な多くの実施例に従って、２５６ある振幅レベ
ルのうち任意のレベルを示すことが可能である。表３の
第２の列には、アナログビデオ信号１１の対応する電圧
レベルが示されている。表３の第３の列には、仮定のエ
ラーとして５％だけ上昇した、対応する入力電圧が記載
されている。最後に、表３の第４の列には、ＡＤＣ２４
からの対応するデジタル画素データが示されている。５
％高い電圧の列には、いかにして、電圧入力のスケーリ
ングが、デジタル画素データの生成において、ＡＤＣ２
４に悪影響を及ぼさないかが明らかにされている。これ
によって、アナログビデオ信号１１を駆動する装置を把
握できるので、一貫した作用が保証され、従来のコント
ラスト制御が不要になる。

【００５０】さらに、アクティブ・ビデオの間、接続２
６におけるＡＤＣ出力の最上位ビット（ｍｓｂ）は、論
理高であり、次の３つのｍｓｂは、８つのカラー・レベ
ル０〜７のうちの１つを表す。例えば、２進数の場合、
１０１０００００〜１０１０１１１１で表される、１６
０〜１７５のカラー・レベルは、カラー輝度レベル２
（０１０）に相当する。

【００５１】

【表３】

【００５２】Ｂ．アナログ・フィードバック制御システ
ム 図６には、従来の増幅器５４の利得を自動制御するため
のアナログ・フィードバック制御システム５０が示され
ている。アナログ・フィードバック制御システム５０
は、先行技術において一般に利用されている、コントラ
スト制御を必要とせずに、増幅器５４の利得制御を可能
にする。図６に示すように、分離機構３３、電圧シフト
・フィードバック機構３５、及び利得制御フィードバッ
ク機構３６は、図１のアナログビデオ信号１１を増幅す
る増幅器５４における利得に制御を加えて、クリッピン
グを伴わない、最適な増幅が行われるようにするために
利用される。換言すれば、増幅器５４の増幅範囲は、入
力アナログビデオ信号１１の電圧の振れに整合するか、
あるいは、そのスーパ・セット（superset）になるよう
に調整される。

【００５３】図６の構成の場合、分離機構３３は、接続
５７を介して増幅器の入力接続５６に接続される。電圧
シフト・フィードバック機構３５は、アナログ増幅器出
力を受信するために接続５８ｂを介して増幅器の出力接
続５８に接続され、入力アナログビデオ信号１１に電流
ｉ_cを導入して、これをオフセットさせるため、接続４
６を介して増幅器の入力接続５６に接続される。利得制
御フィードバック機構３６は、アナログ増幅器の出力を
受信するために接続５８ａを介して増幅器の出力接続５
８に接続され、利得制御入力６２に対する電圧入力に動
的調整を加えるために接続４５を介して増幅器の利得制
御入力６２に接続される。

【００５４】システム５０の作動は、前述のシステム３
０の作動と本質的に同じである。従って、参考までに、
システム３０に関連した説明をここに組み込む。ただ
し、ここでは、基準電圧フィードバック機構３６を利得
制御フィードバック機構と言い、基準電圧制御論理機構
４２を、ここでは、図６に示すように、利得制御論理機
構と言う。さらに、増幅器出力が、アナログ振幅である
という点に留意すべきである。従って、アナログビデオ
信号１１が、それぞれ、ブランク期間１４及びｓｙｎｃ
期間１６を示す場合、制御信号を得るために、利得制御
論理機構４２及びオフセット制御論理機構４８は、それ
ぞれ、増幅器出力５８電圧振幅と、所定のブランク振幅
及びｓｙｎｃ振幅とを比較する。この構成をとると、シ
ステム５０によって、接続５８における増幅器５４の出
力が、アナログビデオ信号１１がブランク・レベル１４
を示す場合には、所望のブランク振幅に向かって収束
し、アナログビデオ信号１１がｓｙｎｃレベル１６を示
す場合には、所望のｓｙｎｃ振幅に向かって収束すると
いう保証が得られる。従って、システム５０によれば、
通常、先行技術による実施例に存在するような、増幅器
５４の利得を制御するためのコントラスト制御が不要に
なる。

【００５５】Ｃ．カラー・センタリング・システム 図７に、デジタル制御ディスプレイにおけるフリッカを
除去するためのカラー・センタリング・システム７０を
示す。カラー・センタリング・システム７０には、業界
においてＲＡＭＤＡＣ（デジタル・アナログ変換器を備
えたランダム・アクセス・メモリ）と呼ばれることもあ
る、典型的なアナログビデオ発生器７１の操作が必要と
される。発生器７１は、ＣＲＴディスプレイ上に意図し
た表示のために、前述のアナログビデオ信号１１を発生
する。アナログビデオ発生器７１の一例としては、米国
のBrooktree Corporationによって製造され、市販され
ている、モデルＢｔ４５８イメージ・デジタイザがあ
る。

【００５６】図７に示すように、典型的なアナログビデ
オ発生器７１は、接続７４のデジタル画素データを受信
するカラー・マップ７２から構成される。デジタル画素
データは、一般に、カラー値に対応するデジタル・レベ
ルのルック・アップ・テーブルである、カラー・マップ
におけるインデックスとして利用される。デジタル・ア
ナログ変換器（ＤＡＣ）７６は、カラー・マップ７２か
らデジタル・レベルを受信して接続８２にアナログビデ
オ信号１１（図１）を発生する。接続７８におけるカラ
ー値を指定する各デジタル・レベルは、ＤＡＣ７６の出
力における単一のアナログ電圧レベルに対応する。タイ
ミング制御論理回路８４は、接続８６におけるドット・
クロック信号を受信し、ドット・クロック信号のサイク
ルに基づいて、それぞれの接続８８、９２におけるカラ
ー・マップ７２及びＤＡＣ７６のタイミングを制御す
る。ＤＡＣ７６によって発生するアナログビデオ信号１
１は、例えば、図示の同軸ケーブル９４のような通信イ
ンターフェイスを介して、入力接続１５によって、デジ
タル・フィードバック制御システム３０に送られる。

【００５７】本発明によると、カラー・マップ７２は、
デジタル制御ディスプレイにおけるフリッカが最小限に
抑えられるように規定される。フリッカは、次のように
して発生する。図１を参照すると、アナログビデオ信号
１１をデジタル画素データに変換するプロセスにおい
て、アナログ・データ１２は、所与の時点におけるデー
タ振幅に基づいて、一連のデジタル・コードに変換され
る。シャープのデジタル・ディスプレイ装置に関して言
えば、アナログビデオ信号１１がＲＳ３４３Ａ工業規格
に準拠する場合、一般に、特定のカラーに関して２５６
の異なる輝度レベルを表すことになるアナログ・データ
１２を、図１にレベル０〜７で表した、８つだけの輝度
レベルに変換しなければならない。フリッカが生じるの
は、アナログビデオ信号１１内のアナログ振幅が、２つ
の異なる輝度レベルを分割する境界に位置する場合であ
る。ノイズによって、アナログ振幅が境界を越えて揺動
し、それにより、デジタル制御ディスプレイのスクリー
ンにおいてカラーの変化が生じることになる。

【００５８】一般に、フリッカは、最適なカラー・セン
タリングによって最小限に抑えられる。カラー・マップ
７２は、ＤＡＣ７６によって接続８２に生成されるアナ
ログ信号１１が、デジタル・フィードバック制御システ
ム３０において後で実施されることになるアナログ・デ
ジタル変換に対して、大きいノイズ・マージン（７４ミ
リボルト（ｍＶ）のピーク間ノイズ抗体性）を備えるよ
うに設定される。さらに特定すると、フリッカを除去す
るため、デジタル制御ディスプレイによって表示すべき
各カラーの中点におけるデジタル値だけが、カラー・マ
ップに入力される。好適な実施例の場合、これは、図１
に示す８つの振幅レベルの中点に対応するデジタル値だ
けが、カラー・マップ７２に納められることを意味す
る。これには、前掲の表３において明らかなように、
８、４３、７９、１１４、１４９、１８４、２２０、及
び２５５のデジタル・カラー値が含まれている。従っ
て、ＤＡＣ７６は、カラー・データに対して、それぞ
れ、３４０、３６１、４５１、５４４、６３５、７２
６、８１６、９０９、及び１０００ミリボルトの電圧振
幅だけを送り出す。このため、システム３０は、接続２
６におけるデジタル画素データを８、４３、７９、１１
４、１４９、１８４、２２０、及び２５５の値で復号化
する。これらの値には、２つの隣接レベルの境界線近く
に位置するものはなく、従って、フリッカは除去され
る。

【００５９】カラー・センタリング・システム７０の機
能性が、後掲の表４に簡潔に記載されている。最も暗い
カラーがＤＡＣ入力レベル８を利用している点に留意さ
れたい。これは、表３に示すように、ブランク・レベル
と最も暗いカラーとの間において良好なノイズ・マージ
ンを得るためである。

【００６０】

【表４】

【００６１】当業者には明らかなように、本発明の精神
及び範囲を実質的に逸脱することなく、上述の実施例に
多くの修正及び変更を加えることが可能である。従っ
て、かかる修正及び変更は、全て、該実施例、及び本発
明の請求項に記載の本発明の範囲内に含まれるものとす
る。

【００６２】以下に、本発明の実施態様を列挙する １．アナログビデオ信号をデジタル画素データに変換す
る、アナログ・デジタル変換器の電圧範囲に動的スケー
リングを施すことによって、高忠実度の変換を実現する
ためのシステムにおいて、アナログビデオ信号を受信
し、アナログビデオ信号からデジタル画素データを生成
するアナログ・デジタル変換器と、前記アナログビデオ
信号を受信して、前記アナログビデオ信号がブランク期
間を示す時期を表したブランク信号、及び前記アナログ
ビデオ信号が同期期間を示す時期を表した同期信号を生
成する分離手段と、前記同期信号及び前記デジタル画素
データに基づいて、前記アナログビデオ信号のオフセッ
トを制御する電圧シフト・フィードバック手段と、前記
ブランク信号、前記同期信号、及び前記デジタル画素デ
ータに基づいて、前記アナログ・デジタル変換器の基準
電圧を制御するための基準電圧フィードバック手段とか
ら構成されるシステム。

【００６３】２．前記基準電圧フィードバック手段が、
前記アナログ・デジタル変換器のために前記基準電圧を
発生する可変電圧手段と、前記アナログ・デジタル変換
器から前記デジタル画素データを受信し、前記分離手段
から同期信号を受信して、前記アナログビデオ信号が前
記ブランク期間を示し前記同期期間を示さない場合に
は、前記デジタル画素データと所定のブランク範囲の値
との比較を行い、前記デジタル画素データが前記所定の
ブランク範囲の値に向かって収束するように、前記基準
電圧に対して前記可変電圧手段による調整を加える、基
準電圧制御論理手段とから構成されることを特徴とする
前項１に記載のシステム。

【００６４】３．さらに、前記アナログビデオ信号が前
記アナログ・デジタル変換器から分離されることになる
ように、前記アナログビデオ信号を前記変換器に伝える
コンデンサを備え、前記電圧シフト・フィードバック手
段が、前記アナログビデオ信号の振幅をシフトするよう
に、前記アナログビデオ信号に電流を供給する可変電流
手段と、前記デジタル画素データ、前記ブランク信号、
及び同期信号を受信して、前記アナログビデオ信号が前
記同期期間を示す場合には、前記デジタル画素データと
所定の同期範囲の値との比較を行い、前記デジタル画素
データが前記所定の同期範囲の値に向かって収束するよ
うに、前記電流に調整を加えるオフセット制御手段とか
ら構成されることを特徴とする前項１に記載のシステ
ム。

【００６５】４．前記電流が連続であることを特徴とす
る前項３に記載のシステム。

【００６６】５．アナログビデオ信号に対して増幅器の
利得を動的に制御するためのシステムにおいて、アナロ
グビデオ信号を受信して、増幅されたアナログビデオ信
号を生成するための増幅器と、前記アナログビデオ信号
を受信して、前記アナログビデオ信号がブランク期間を
示す時期を表したブランク信号、及び前記アナログビデ
オ信号が同期期間を示す時期を表した同期信号を生成す
る分離手段と、前記同期信号及び前記増幅されたアナロ
グビデオ信号に基づいて、前記アナログビデオ信号のオ
フセットを制御する電圧シフト・フィードバック手段
と、前記ブランク信号、前記同期信号、及び前記増幅さ
れたアナログビデオ信号に基づいて、前記増幅器に関連
した利得制御入力を制御するための利得制御フィードバ
ック手段とから構成されるシステム。

【００６７】６．複数のカラーを表示し、アナログビデ
オ発生器が発生するアナログビデオ信号によって駆動さ
れる、デジタル制御ディスプレイにおけるフリッカを除
去するためのシステムにおいて、それぞれが、前記複数
のカラーのそれぞれに対応する範囲内にあり、それぞ
れ、前記範囲の境界から十分なノイズ・マージンを有す
る１組の特定のカラー値に対して入力のマッピングを行
うカラー・マップ手段と、カラー・マップ手段からのカ
ラー値をアナログビデオ信号に変換するデジタル・アナ
ログ変換器と、デジタル・アナログ変換器からのアナロ
グビデオ信号をデジタル画素データに変換するアナログ
・デジタル変換器と、前記アナログ・デジタル変換器か
らデジタル画素データを受信して、表示のために、前記
デジタル画素データを複数のカラーに変換するデジタル
制御ディスプレイとから構成されるシステム。

【００６８】７．アナログビデオ信号をデジタル画素デ
ータに変換する、アナログ・デジタル変換器の電圧範囲
に動的スケーリングを施すことによって、高忠実度の変
換を実現するための方法において、アナログビデオ信号
からデジタル画素データを生成するステップと、前記ア
ナログビデオ信号がブランク期間を示す時期を表したブ
ランク信号を生成するステップと、前記アナログビデオ
信号が同期期間を示す時期を表した同期信号を生成する
ステップと、前記アナログビデオ信号が前記ブランク期
間を示し前記同期期間を示さない場合には、前記デジタ
ル画素データと所定のブランク範囲の値との第１の比較
を実施するステップと、前記アナログビデオ信号が前記
同期期間を示す場合には、前記デジタル画素データと所
定の同期範囲の値との第２の比較を実施するステップ
と、前記第１の比較結果に基づいて、前記デジタル画素
データが前記所定のブランク範囲の値に向かって収束す
るように、前記基準電圧を調整するステップと、前記第
２の比較結果に基づいて、前記デジタル画素データが前
記所定の同期範囲の値に向かって収束するように、前記
アナログビデオ信号に対してオフセットを発生するステ
ップとから構成される方法。

【００６９】８．アナログビデオ信号に対して増幅器の
利得を動的に制御するための方法において、増幅器によ
ってアナログビデオ信号を受信して、増幅されたアナロ
グビデオ信号を生成するステップと、アナログビデオ信
号から、前記アナログビデオ信号がブランク期間を示す
時期を表したブランク信号を生成するステップと、アナ
ログビデオ信号から、前記アナログビデオ信号が同期期
間を示す時期を表した同期信号を生成するステップと、
前記同期信号及び前記増幅されたアナログビデオ信号に
基づいて、前記アナログビデオ信号のオフセットを制御
するステップと、前記ブランク信号、前記同期信号、及
び前記増幅されたアナログビデオ信号に基づいて、前記
増幅器に関連した利得を制御するステップとから構成さ
れる方法。

【００７０】９．複数のカラーを表示し、アナログビデ
オ発生器が発生するアナログビデオ信号によって駆動さ
れる、デジタル制御ディスプレイにおけるフリッカを除
去するための方法において、１組の特定のカラー値のう
ちの１つに対して、カラー・マップに対する各入力のマ
ッピングを行うステップと、前記組をなす前記特定のカ
ラー値について、それぞれが、前記複数のカラー値のそ
れぞれに対応する範囲内に含まれ、それぞれ、前記範囲
の境界からの十分なノイズ・マージンを有するように指
定するステップと、カラー・マップからのカラー値をア
ナログビデオ信号に変換するステップと、アナログビデ
オ信号をデジタル画素データに変換するステップとから
構成される方法。

【００７１】１０．さらに、前記組をなす前記特定のカ
ラー値について、それぞれが、前記複数のカラーのそれ
ぞれに対応する前記各範囲内のほぼ中点になるように指
定するステップが含まれることを特徴とする前項９に記
載の方法。

【００７２】

【発明の効果】本発明は上述のように構成したので、ア
ナログビデオ信号の増幅器における利得を動的かつ自動
的に制御するシステムが得られ、この結果、先行技術に
よる多くのシステムにおける場合のように、増幅器のた
めにコントラスト制御を用いる必要がなくなる。また、
複数のカラーを表示し、アナログビデオ発生器が発生す
るアナログビデオ信号によって駆動される、デジタル制
御ディスプレイのフリッカを除去するためのカラー・セ
ンタリング・システムを提供し、設計が単純で、実施コ
ストが低く、必要とするスペースが最小限で、動作に信
頼がおける、アナログビデオ信号をデジタル画素データ
に正確に変換するためのシステムを提供することが可能
になるという効果がある。

【図面の簡単な説明】

【図１】ブランク信号及び水平ｓｙｎｃ信号を備えた典
型的なアナログビデオ信号のグラフである。

【図２】アナログビデオ信号をデジタル画素データに変
換するアナログ・デジタル変換器に関連して利用される
入力処理システムの略回路図である。

【図３】図２のアナログ・デジタル変換器の電圧範囲を
動的に変化させるための、本発明によるデジタル・フィ
ードバック制御システムの略回路図である。

【図４】図３の好適な可変電流機構の略回路図である。

【図５】図３の好適な可変電圧機構の略回路図である。

【図６】本発明に従って従来の増幅器の利得を制御する
ための、アナログ・フィードバック制御システムに関す
る略回路図である。

【図７】デジタル制御ディスプレイにおけるフリッカを
除去するためのカラー・センタリング・システムの略回
路図である。

【符号の説明】

２４ アナログ・デジタル変換器 ２８ ドット・クロック発生器 ３０ デジタル・フィードバック制御システム ３３ 分離機構 ３５ 電圧シフト・フィードバック機構 ３６ 基準電圧フィードバック機構 ３８ 可変電圧機構 ３９ ドット・カウンタ ４２ 基準電圧制御論理機構 ４４ 可変電流機構 ４８ オフセット制御論理機構 ５０ アナログ・フィードバック制御システム ５４ 増幅器 ７０ カラー・センタリング・システム ７１ アナログビデオ発生器 ７２ カラー・マップ ７６ デジタル・アナログ変換器 ８４ タイミング制御回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ジョン・アール・メッツナー アメリカ合衆国コロラド州80526フォー ト・コリンズ，シャロライズ・ドライヴ・ 2418 (72)発明者 ブラッドリー・ジェイ・フォスター アメリカ合衆国コロラド州80525フォー ト・コリンズ，アンダーウッド・ドライ ヴ・235

Claims (1)

【特許請求の範囲】
1. 【請求項１】アナログビデオ信号をデジタル画素データ
   に変換する、アナログ・デジタル変換器の電圧範囲に動
   的スケーリングを施すことによって、高忠実度の変換を
   実現するためのシステムにおいて、 アナログビデオ信号を受信し、アナログビデオ信号から
   デジタル画素データを生成するアナログ・デジタル変換
   器と、 前記アナログビデオ信号を受信して、前記アナログビデ
   オ信号がブランク期間を示す時期を表したブランク信
   号、及び前記アナログビデオ信号が同期期間を示す時期
   を表した同期信号を生成する分離手段と、 前記同期信号及び前記デジタル画素データに基づいて、
   前記アナログビデオ信号のオフセットを制御する電圧シ
   フト・フィードバック手段と、 前記ブランク信号、前記同期信号、及び前記デジタル画
   素データに基づいて、前記アナログ・デジタル変換器の
   基準電圧を制御するための基準電圧フィードバック手段
   とから構成されるシステム。