JPH088905A - 複数のｉｓｄｎ回線を利用したデータ伝送システム - Google Patents
複数のｉｓｄｎ回線を利用したデータ伝送システムInfo
- Publication number
- JPH088905A JPH088905A JP6156809A JP15680994A JPH088905A JP H088905 A JPH088905 A JP H088905A JP 6156809 A JP6156809 A JP 6156809A JP 15680994 A JP15680994 A JP 15680994A JP H088905 A JPH088905 A JP H088905A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- channel
- signals
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 複数ＩＳＤＮ回線を利用して高ビットレート
伝送を行う際に伝送すべきデータ信号の伝送速度の低下
を防止することができるＩＳＤＮ伝送システムを提供す
る。 【構成】 端末データ信号（ａ−１）をデータ分離部
（６）によって複数ＩＳＤＮ回線のＢチャネルに対応し
たＢチャネル信号（ｂ−１〜ｂ−６）とＤチャネルに対
応したＤチャネル信号（ｆ−１〜ｆ−３）とに分離す
る。Ｂチャネル信号の各々にフラグ等の制御信号を付加
したＢチャネル伝送信号とＤチャネルパケット信号とを
複数ＩＳＤＮ回線を通して送信する。受信側で、Ｂチャ
ネル伝送信号から制御信号を検出し、データ組立不（１
０）によってＢチャネル信号とＤチャネル信号とを組み
立てて元の端末データ信号（ａ−２）を出力する。
伝送を行う際に伝送すべきデータ信号の伝送速度の低下
を防止することができるＩＳＤＮ伝送システムを提供す
る。 【構成】 端末データ信号（ａ−１）をデータ分離部
（６）によって複数ＩＳＤＮ回線のＢチャネルに対応し
たＢチャネル信号（ｂ−１〜ｂ−６）とＤチャネルに対
応したＤチャネル信号（ｆ−１〜ｆ−３）とに分離す
る。Ｂチャネル信号の各々にフラグ等の制御信号を付加
したＢチャネル伝送信号とＤチャネルパケット信号とを
複数ＩＳＤＮ回線を通して送信する。受信側で、Ｂチャ
ネル伝送信号から制御信号を検出し、データ組立不（１
０）によってＢチャネル信号とＤチャネル信号とを組み
立てて元の端末データ信号（ａ−２）を出力する。
Description
【０００１】
【産業上の利用分野】本発明はＩＳＤＮデータ伝送シス
テムに係り、特に複数のＩＳＤＮ回線を利用した高ビッ
トレートのデータ伝送システムに関する。
テムに係り、特に複数のＩＳＤＮ回線を利用した高ビッ
トレートのデータ伝送システムに関する。
【０００２】
【従来の技術】複数のＩＳＤＮ回線を利用した従来のデ
ータ伝送システムを図１７に示す。端末（ＤＴＥ）４−
１及び４−２は、それぞれ多重／分離化装置を介してＩ
ＳＤＮ回線５に接続されている。多重／分離化装置は多
重化部２及び分離化部３からなる。ただし、ここで言う
多重／分離化とは、複数のＩＳＤＮ回線信号と１つの端
末信号との間で行われる多重化／分離化をいう。
ータ伝送システムを図１７に示す。端末（ＤＴＥ）４−
１及び４−２は、それぞれ多重／分離化装置を介してＩ
ＳＤＮ回線５に接続されている。多重／分離化装置は多
重化部２及び分離化部３からなる。ただし、ここで言う
多重／分離化とは、複数のＩＳＤＮ回線信号と１つの端
末信号との間で行われる多重化／分離化をいう。
【０００３】先ず、端末４−１から出力された端末信号
ａ−１は分離化部３ー１に入力し、データ分離部６によ
って回線速度に応じたデータ信号ｂ−１〜ｂ−６に分離
されると共に、各フラグ信号ｃ−１〜ｃ−６が生成さ
れ、それらの信号がフラグ挿入部７へ入力する。フラグ
挿入部７は上記データ信号ｂにフラグ信号ｃを付加して
回線信号ｄ−１〜ｄ−６を生成し、網側インターフェー
ス（ＩＮＦ）８−１〜８−３へ出力する。
ａ−１は分離化部３ー１に入力し、データ分離部６によ
って回線速度に応じたデータ信号ｂ−１〜ｂ−６に分離
されると共に、各フラグ信号ｃ−１〜ｃ−６が生成さ
れ、それらの信号がフラグ挿入部７へ入力する。フラグ
挿入部７は上記データ信号ｂにフラグ信号ｃを付加して
回線信号ｄ−１〜ｄ−６を生成し、網側インターフェー
ス（ＩＮＦ）８−１〜８−３へ出力する。
【０００４】網側ＩＮＦ８−１〜８−３では入力した上
記回線信号ｄによって網側信号ｅ−１〜ｅ−３を形成
し、この網側信号ｅがＩＳＤＮ回線５を経由して相手側
の多重化部２−１の網側ＩＮＦ８−４〜８−６へ送信さ
れる。
記回線信号ｄによって網側信号ｅ−１〜ｅ−３を形成
し、この網側信号ｅがＩＳＤＮ回線５を経由して相手側
の多重化部２−１の網側ＩＮＦ８−４〜８−６へ送信さ
れる。
【０００５】網側ＩＮＦ８−４〜８−６は受信した網側
信号ｅによって回線信号ｄ−７〜ｄ−１２を生成し、フ
ラグ検出部９−１〜９−６へそれぞれ出力する。フラグ
検出部９−１〜９−６は、回線信号ｄ−７〜ｄ−１２か
らフラグ信号ｃ−７〜ｃ−１２を検出すると共に、デー
タ信号ｂ−７〜ｂ−１２を分離する。データ組立部１０
は、検出されたフラグ信号ｃ−７〜ｃ−１２に従ってデ
ータ信号の組立を行い、組み立てられた端末信号ａ−２
を端末（ＤＴＥ）４−２へ出力する。
信号ｅによって回線信号ｄ−７〜ｄ−１２を生成し、フ
ラグ検出部９−１〜９−６へそれぞれ出力する。フラグ
検出部９−１〜９−６は、回線信号ｄ−７〜ｄ−１２か
らフラグ信号ｃ−７〜ｃ−１２を検出すると共に、デー
タ信号ｂ−７〜ｂ−１２を分離する。データ組立部１０
は、検出されたフラグ信号ｃ−７〜ｃ−１２に従ってデ
ータ信号の組立を行い、組み立てられた端末信号ａ−２
を端末（ＤＴＥ）４−２へ出力する。
【０００６】図１８は、上記従来のシステムで使用され
る回線信号ｄのフレーム構成図である。この構成は、テ
レビ会議等で使用されているＣＣＩＴＴ Ｈ２２１勧告
に従ったものである。同図に示すように、８ビットで１
オクテットを構成し、８０オクテットで１フレームが構
成されている。Ｄ1〜Ｄ624がデータ信号であり、ＦＡＳ
がフラグ信号、ＢＡＳが多重／分離化装置間の制御信号
である。
る回線信号ｄのフレーム構成図である。この構成は、テ
レビ会議等で使用されているＣＣＩＴＴ Ｈ２２１勧告
に従ったものである。同図に示すように、８ビットで１
オクテットを構成し、８０オクテットで１フレームが構
成されている。Ｄ1〜Ｄ624がデータ信号であり、ＦＡＳ
がフラグ信号、ＢＡＳが多重／分離化装置間の制御信号
である。
【０００７】
【発明が解決しようとする課題】しかしながら、上記従
来のシステムでは、各ＩＳＤＮ回線に対応するデータ信
号ｂ−１〜ｂ−６にフラグ信号ｃ−１〜ｃ−６をそれぞ
れ付加して伝送するために、ＩＳＤＮ回線５によるデー
タ信号の伝送速度の総和は、フラグ信号の伝送速度分だ
け端末信号ａ−１の伝送速度よりも小さくなり、ＩＳＤ
Ｎ回線の使用効率が低下するという問題を有していた。
来のシステムでは、各ＩＳＤＮ回線に対応するデータ信
号ｂ−１〜ｂ−６にフラグ信号ｃ−１〜ｃ−６をそれぞ
れ付加して伝送するために、ＩＳＤＮ回線５によるデー
タ信号の伝送速度の総和は、フラグ信号の伝送速度分だ
け端末信号ａ−１の伝送速度よりも小さくなり、ＩＳＤ
Ｎ回線の使用効率が低下するという問題を有していた。
【０００８】本発明の目的は、複数ＩＳＤＮ回線を利用
して高ビットレート伝送を行う際に伝送すべきデータ信
号の伝送速度の低下を防止することができるＩＳＤＮ伝
送システムを提供することにある。
して高ビットレート伝送を行う際に伝送すべきデータ信
号の伝送速度の低下を防止することができるＩＳＤＮ伝
送システムを提供することにある。
【０００９】
【課題を解決するための手段】本発明によるデータ伝送
システムは、送信すべきデータ信号を複数ＩＳＤＮ回線
の各Ｂチャネルに対応したＢチャネル信号と各Ｄチャネ
ルに対応したＤチャネル信号とに分離するデータ分離手
段と、Ｂチャネル信号の各々に制御信号を付加する制御
信号挿入手段と、制御信号が付加されたＢチャネル伝送
信号とＤチャネル信号とを複数ＩＳＤＮ回線を通して送
信する送信手段と、複数ＩＳＤＮ回線からＢチャネル伝
送信号とＤチャネル信号とを受信する受信手段と、Ｂチ
ャネル伝送信号から制御信号を検出する制御信号検出手
段と、制御信号に基づいてＢチャネル信号とＤチャネル
信号とを組み立てて元のデータ信号を出力するデータ組
立手段と、からなることを特徴とする。
システムは、送信すべきデータ信号を複数ＩＳＤＮ回線
の各Ｂチャネルに対応したＢチャネル信号と各Ｄチャネ
ルに対応したＤチャネル信号とに分離するデータ分離手
段と、Ｂチャネル信号の各々に制御信号を付加する制御
信号挿入手段と、制御信号が付加されたＢチャネル伝送
信号とＤチャネル信号とを複数ＩＳＤＮ回線を通して送
信する送信手段と、複数ＩＳＤＮ回線からＢチャネル伝
送信号とＤチャネル信号とを受信する受信手段と、Ｂチ
ャネル伝送信号から制御信号を検出する制御信号検出手
段と、制御信号に基づいてＢチャネル信号とＤチャネル
信号とを組み立てて元のデータ信号を出力するデータ組
立手段と、からなることを特徴とする。
【００１０】
【作用】複数のＩＳＤＮ回線のＢチャネル信号とＤチャ
ネル信号とを併用して高ビットレートデータ信号を伝送
する。Ｂチャネル信号に付加される制御信号の伝送速度
とＤチャネル信号の伝送速度とを等しく設定すること
で、高ビットレートデータ信号の伝送速度をＩＳＤＮ回
線のＢチャネルの伝送速度の総和と等しいレベルにする
ことができる。
ネル信号とを併用して高ビットレートデータ信号を伝送
する。Ｂチャネル信号に付加される制御信号の伝送速度
とＤチャネル信号の伝送速度とを等しく設定すること
で、高ビットレートデータ信号の伝送速度をＩＳＤＮ回
線のＢチャネルの伝送速度の総和と等しいレベルにする
ことができる。
【００１１】
【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
【００１２】図１は、本発明によるデータ伝送システム
の一実施例における分離化部の構成を示すブロック図で
ある。
の一実施例における分離化部の構成を示すブロック図で
ある。
【００１３】同図において、端末４−１から３８４Ｋｂ
ｐｓの端末データ信号ａ−１が多重／分離化装置１−１
へ出力されると、その端末データ信号ａ−１はデータ分
離部６によって各々６２．４Ｋｂｐｓのデータ信号ｂ−
１〜ｂ−６と、９．６Ｋｂｐｓのデータ信号ｂ−１３と
に分離される。更に、データ分離部６は、データ信号ｂ
−１〜ｂ−６に各々対応する１．６Ｋｂｐｓのフラグ信
号ｃ−１〜ｃ−６を出力し、フラグ挿入部７−１〜７−
６において各データ信号に対応するフラグ信号が付加さ
れ、６４Ｋｂｐｓの回線信号ｄ−１〜ｄ−６が形成され
る。回線信号ｄ−１及びｄ−２は網側ＩＮＦ８−１に、
回線信号ｄ−３及びｄ−４は網側ＩＮＦ８−２に、そし
て回線信号ｄ−５及びｄ−６は網側ＩＮＦ８−３にそれ
ぞれ入力し、１２８Ｋｂｐｓのデータ信号が形成され
て、各ＩＳＤＮ回線のＢチャネルを通して伝送される。
ｐｓの端末データ信号ａ−１が多重／分離化装置１−１
へ出力されると、その端末データ信号ａ−１はデータ分
離部６によって各々６２．４Ｋｂｐｓのデータ信号ｂ−
１〜ｂ−６と、９．６Ｋｂｐｓのデータ信号ｂ−１３と
に分離される。更に、データ分離部６は、データ信号ｂ
−１〜ｂ−６に各々対応する１．６Ｋｂｐｓのフラグ信
号ｃ−１〜ｃ−６を出力し、フラグ挿入部７−１〜７−
６において各データ信号に対応するフラグ信号が付加さ
れ、６４Ｋｂｐｓの回線信号ｄ−１〜ｄ−６が形成され
る。回線信号ｄ−１及びｄ−２は網側ＩＮＦ８−１に、
回線信号ｄ−３及びｄ−４は網側ＩＮＦ８−２に、そし
て回線信号ｄ−５及びｄ−６は網側ＩＮＦ８−３にそれ
ぞれ入力し、１２８Ｋｂｐｓのデータ信号が形成され
て、各ＩＳＤＮ回線のＢチャネルを通して伝送される。
【００１４】他方、データ分離部６によって分離された
９．６Ｋｂｐｓのデータ信号ｂ−１３はレイヤ３制御部
１１−１に入力し、各々３．２ＫｂｐｓのＤチャネル信
号ｆ−１〜ｆ−３が生成され、網側ＩＮＦ８−１〜８−
３へ出力される。こうしてデータ信号ｂ−１３は、各Ｉ
ＳＤＮ回線のＤチャネルを通してパケット伝送される。
９．６Ｋｂｐｓのデータ信号ｂ−１３はレイヤ３制御部
１１−１に入力し、各々３．２ＫｂｐｓのＤチャネル信
号ｆ−１〜ｆ−３が生成され、網側ＩＮＦ８−１〜８−
３へ出力される。こうしてデータ信号ｂ−１３は、各Ｉ
ＳＤＮ回線のＤチャネルを通してパケット伝送される。
【００１５】図２は本実施例における多重化部の構成を
示すブロック図である。上述したように各ＩＳＤＮ回線
のＢ及びＤチャネルを通して伝送された網側データ信号
ｅ−１〜ｅ−３は網側ＩＮＦ８−４〜８−６で受信さ
れ、そのうちの６４Ｋｂｐｓの回線信号ｄ−７〜ｄ−１
２はフラグ検出部７−７〜７−１２へ出力され、３．２
ＫｂｐｓのＤチャネル信号ｆ−４〜ｆ−６はレイヤ３制
御部１１−２へ出力される。
示すブロック図である。上述したように各ＩＳＤＮ回線
のＢ及びＤチャネルを通して伝送された網側データ信号
ｅ−１〜ｅ−３は網側ＩＮＦ８−４〜８−６で受信さ
れ、そのうちの６４Ｋｂｐｓの回線信号ｄ−７〜ｄ−１
２はフラグ検出部７−７〜７−１２へ出力され、３．２
ＫｂｐｓのＤチャネル信号ｆ−４〜ｆ−６はレイヤ３制
御部１１−２へ出力される。
【００１６】フラグ検出部７−７〜７−１２で各々１．
６Ｋｂｐｓのフラグ信号ｃ−７〜ｃ−１２が検出され、
６２．４Ｋｂｐｓのデータ信号ｂ−７〜ｂ−１２と共に
データ組立部１０へ出力される。また、レイヤ３制御部
１１−２は、Ｄチャネル信号ｆ−４〜ｆ−６を入力し
て、９．６Ｋｂｐｓのデータ信号ｂ−１４をデータ組立
部１０へ出力する。
６Ｋｂｐｓのフラグ信号ｃ−７〜ｃ−１２が検出され、
６２．４Ｋｂｐｓのデータ信号ｂ−７〜ｂ−１２と共に
データ組立部１０へ出力される。また、レイヤ３制御部
１１−２は、Ｄチャネル信号ｆ−４〜ｆ−６を入力し
て、９．６Ｋｂｐｓのデータ信号ｂ−１４をデータ組立
部１０へ出力する。
【００１７】データ組立部１０は、検出されたフラグ信
号ｃ−７〜ｃ−１２に従ってデータ信号ｂ−７〜ｂ−１
２及びｂ−１４を組み立て、３８４Ｋｂｐｓの端末デー
タ信号ａ−２を端末４ー２へ出力する。
号ｃ−７〜ｃ−１２に従ってデータ信号ｂ−７〜ｂ−１
２及びｂ−１４を組み立て、３８４Ｋｂｐｓの端末デー
タ信号ａ−２を端末４ー２へ出力する。
【００１８】図３及び図４は端末データ信号ａ−１及び
ａ−２のフレーム構成図である。端末データ信号は全て
がデータ信号で構成されており、データ分離部６及びデ
ータ組立部１０での処理の便宜上、３８４Ｋｂｐｓを８
ビット単位で６４Ｋｂｐｓ毎に分け（ＴＳ１〜ＴＳ
６）、各ＴＳを８０オクテットに分けている。
ａ−２のフレーム構成図である。端末データ信号は全て
がデータ信号で構成されており、データ分離部６及びデ
ータ組立部１０での処理の便宜上、３８４Ｋｂｐｓを８
ビット単位で６４Ｋｂｐｓ毎に分け（ＴＳ１〜ＴＳ
６）、各ＴＳを８０オクテットに分けている。
【００１９】図５及び図６は回線信号ｄ−１〜ｄ−１２
のフレーム構成図である。Ｄ1〜Ｄ3720がデータ信号で
あり、ＦＡＳがフラグ挿入部により付加されたフラグ信
号、ＢＡＳが多重／分離化装置間の制御信号である。同
図に示すように、ＦＡＳ信号４８ビット及びＢＡＳ信号
４８ビットが挿入された分だけ送信データ量が減少して
いるが、その９６ビット分を次に示すＤチャネルのパケ
ット信号によって送信する。
のフレーム構成図である。Ｄ1〜Ｄ3720がデータ信号で
あり、ＦＡＳがフラグ挿入部により付加されたフラグ信
号、ＢＡＳが多重／分離化装置間の制御信号である。同
図に示すように、ＦＡＳ信号４８ビット及びＢＡＳ信号
４８ビットが挿入された分だけ送信データ量が減少して
いるが、その９６ビット分を次に示すＤチャネルのパケ
ット信号によって送信する。
【００２０】図７はＤチャネル信号ｆ−１〜ｆ−６のフ
レーム構成図である。Ｄチャネルでは、回線信号のＦＡ
Ｓ及びＢＡＳの９６ビット分に相当するデータを３回線
に分けて伝送するために、１回線あたりのデータ量は３
２ビット（４オクテット分）となる。更に、図５及び図
６に示す回線信号との同期をとるために、Ｄチャネル信
号の中にもＦＡＳ信号及びＢＡＳ信号の挿入を行い、合
計４８ビットで１フレームを構成して送信する。
レーム構成図である。Ｄチャネルでは、回線信号のＦＡ
Ｓ及びＢＡＳの９６ビット分に相当するデータを３回線
に分けて伝送するために、１回線あたりのデータ量は３
２ビット（４オクテット分）となる。更に、図５及び図
６に示す回線信号との同期をとるために、Ｄチャネル信
号の中にもＦＡＳ信号及びＢＡＳ信号の挿入を行い、合
計４８ビットで１フレームを構成して送信する。
【００２１】次に、図１に示す本実施例について更に詳
細に説明する。
細に説明する。
【００２２】図８は分離化部３におけるデータ分離部６
の詳細な回路図、図９はその動作を示すタイムチャート
である。データ分離部６は、カウンタ１４−１によって
アドレス値が順次歩進され、図５及び図６に示す回線信
号のフレーム構成が予め格納されているＲＯＭ１３−１
からフラグ信号ｃ−１〜ｃ−６及び分離化信号ｇが出力
される。デコーダ１２は分離化信号ｇを入力し、図９に
示すように選択信号ｈ−１〜ｈ−７（‘Ｌ’）をＯＲ回
路１５−１〜１５−７へ順次出力する。従って、端末デ
ータ信号ａ−１は、選択信号ｈ−１〜ｈ−７によって選
択され、データ信号ｂ−１〜ｂ−６及びｂ−１３へと分
離される。
の詳細な回路図、図９はその動作を示すタイムチャート
である。データ分離部６は、カウンタ１４−１によって
アドレス値が順次歩進され、図５及び図６に示す回線信
号のフレーム構成が予め格納されているＲＯＭ１３−１
からフラグ信号ｃ−１〜ｃ−６及び分離化信号ｇが出力
される。デコーダ１２は分離化信号ｇを入力し、図９に
示すように選択信号ｈ−１〜ｈ−７（‘Ｌ’）をＯＲ回
路１５−１〜１５−７へ順次出力する。従って、端末デ
ータ信号ａ−１は、選択信号ｈ−１〜ｈ−７によって選
択され、データ信号ｂ−１〜ｂ−６及びｂ−１３へと分
離される。
【００２３】図１０はフラグ挿入部の詳細な構成を示す
ブロック図である。セレクタ１６−１は、フラグ信号ｃ
に従ってデータ信号ｂ、ＢＡＳ信号ｉ（ｉ-1、ｉ-2）、
又はＦＡＳ信号のいずれかを選択し、回線信号ｄを生成
する。ただし、ＦＡＳ信号は‘Ｈ’あるいは‘Ｌ’で表
現される。
ブロック図である。セレクタ１６−１は、フラグ信号ｃ
に従ってデータ信号ｂ、ＢＡＳ信号ｉ（ｉ-1、ｉ-2）、
又はＦＡＳ信号のいずれかを選択し、回線信号ｄを生成
する。ただし、ＦＡＳ信号は‘Ｈ’あるいは‘Ｌ’で表
現される。
【００２４】カウンタ１４−２及びＲＯＭ１３−２によ
ってＢＡＳ選択信号ｊが生成され、セレクタ１６−２及
び１６−３へ入力する。セレクタ１６−２及び１６−３
は、選択信号ｊに従って、ＢＡＳ信号ｉをセレクタ１６
−１へ出力する。なお、ＢＡＳ信号ｉがｉ-1及びｉ-2に
分かれているのは、ＣＣＩＴＴ Ｈ２２１の勧告によ
り、偶数フレームと奇数フレームとで信号の内容が異な
るからである。
ってＢＡＳ選択信号ｊが生成され、セレクタ１６−２及
び１６−３へ入力する。セレクタ１６−２及び１６−３
は、選択信号ｊに従って、ＢＡＳ信号ｉをセレクタ１６
−１へ出力する。なお、ＢＡＳ信号ｉがｉ-1及びｉ-2に
分かれているのは、ＣＣＩＴＴ Ｈ２２１の勧告によ
り、偶数フレームと奇数フレームとで信号の内容が異な
るからである。
【００２５】図１１はフラグ検出部９の詳細な構成を示
すブロック図であり、図１２はその動作を示すタイムチ
ャートである。回線信号ｄは、図示するように入出力端
子が接続された８ビットのシフトレジスタ１７によっ
て、それぞれ８ビットずつずれたＦＡＳ信号ｋ−１〜ｋ
−７をＲＯＭ１３−３へ出力する。このような８ビット
シフトを行うのは、図５及び図６に示すように回線信号
ｄの各オクテットの最後のビットにＦＡＳ信号が存在す
るからである。これによって、図１２に示すようにＲＯ
Ｍ１３−３にＦＡＳ信号が揃って入力するタイミングを
得ることができる。このとき、ＲＯＭ１３−３はカウン
タ１４−３からＳＣビット信号ｌが出力されるように調
整する。詳しくは、特公昭５９−４９０３号公報（フレ
ーム同期回路）に記載されている。カウンタ１４−３の
出力に従ってＲＯＭ１３−４は、フラグ信号ｃ及びデー
タ選択信号ｎを出力する。ＯＲ回路１５−８はデータ選
択信号ｎを入力し、回線信号ｄからデータ信号ｂだけを
取り出す。また、Ｄフリップフロップ１８からは同期ア
ラーム信号ｍが出力される。
すブロック図であり、図１２はその動作を示すタイムチ
ャートである。回線信号ｄは、図示するように入出力端
子が接続された８ビットのシフトレジスタ１７によっ
て、それぞれ８ビットずつずれたＦＡＳ信号ｋ−１〜ｋ
−７をＲＯＭ１３−３へ出力する。このような８ビット
シフトを行うのは、図５及び図６に示すように回線信号
ｄの各オクテットの最後のビットにＦＡＳ信号が存在す
るからである。これによって、図１２に示すようにＲＯ
Ｍ１３−３にＦＡＳ信号が揃って入力するタイミングを
得ることができる。このとき、ＲＯＭ１３−３はカウン
タ１４−３からＳＣビット信号ｌが出力されるように調
整する。詳しくは、特公昭５９−４９０３号公報（フレ
ーム同期回路）に記載されている。カウンタ１４−３の
出力に従ってＲＯＭ１３−４は、フラグ信号ｃ及びデー
タ選択信号ｎを出力する。ＯＲ回路１５−８はデータ選
択信号ｎを入力し、回線信号ｄからデータ信号ｂだけを
取り出す。また、Ｄフリップフロップ１８からは同期ア
ラーム信号ｍが出力される。
【００２６】図１３は本実施例におけるデータ組立部１
０の構成を示すブロック図、図１４はその動作を示すタ
イムチャートである。データ信号ｂ−７〜ｂ−１２及び
ｂ−１４は、フラグ信号ｃ−７〜ｃ−１２及びデータ選
択信号ｎ−７〜ｎ−１２に従ってＦＩＦＯ１９−１〜１
９−７へそれぞれ入力する。カウンタ１４−４に従っ
て、ＲＯＭ１３−５は組立タイミング信号ｏ、歯抜け選
択信号ｑ、及び歯抜けイネーブル信号ｒ−１〜ｒ−７を
それぞれ出力する。組立タイミング信号ｏ及び歯抜けイ
ネーブル信号ｒ−１〜ｒ−７に従って、ＦＩＦＯ１９−
１〜１９−７から歯抜けデータ信号ｐ−１〜ｐ−７がセ
レクタ１６−４へ出力され、歯抜け選択信号ｑに従って
選択されて端末データ信号ａ−２が生成される。
０の構成を示すブロック図、図１４はその動作を示すタ
イムチャートである。データ信号ｂ−７〜ｂ−１２及び
ｂ−１４は、フラグ信号ｃ−７〜ｃ−１２及びデータ選
択信号ｎ−７〜ｎ−１２に従ってＦＩＦＯ１９−１〜１
９−７へそれぞれ入力する。カウンタ１４−４に従っ
て、ＲＯＭ１３−５は組立タイミング信号ｏ、歯抜け選
択信号ｑ、及び歯抜けイネーブル信号ｒ−１〜ｒ−７を
それぞれ出力する。組立タイミング信号ｏ及び歯抜けイ
ネーブル信号ｒ−１〜ｒ−７に従って、ＦＩＦＯ１９−
１〜１９−７から歯抜けデータ信号ｐ−１〜ｐ−７がセ
レクタ１６−４へ出力され、歯抜け選択信号ｑに従って
選択されて端末データ信号ａ−２が生成される。
【００２７】図１５はレイヤ３制御部１１の詳細な構成
を示すブロック図、図１６は図７に示すＤチャネル信号
ｆのパケット信号構成図である。
を示すブロック図、図１６は図７に示すＤチャネル信号
ｆのパケット信号構成図である。
【００２８】まず、送信側の分離化部３−１において、
データ信号ｂ−１３は、シリアル／パラレル変換部（Ｓ
／Ｐ）２０によって８ビットのパラレル信号に変換さ
れ、ＣＰＵ２３の制御によってパラレル入出力部（ＰＩ
Ｏ）２２及びＤチャネル入出力部（ＬＡＰ−Ｄ）２４を
通してＤチャネル信号ｆとして網側ＩＮＦ８へ出力され
る。
データ信号ｂ−１３は、シリアル／パラレル変換部（Ｓ
／Ｐ）２０によって８ビットのパラレル信号に変換さ
れ、ＣＰＵ２３の制御によってパラレル入出力部（ＰＩ
Ｏ）２２及びＤチャネル入出力部（ＬＡＰ−Ｄ）２４を
通してＤチャネル信号ｆとして網側ＩＮＦ８へ出力され
る。
【００２９】逆に、受信側の多重化部２−１では、網側
ＩＮＦ８から入力したＤチャネル信号ｆはＤチャネル入
出力部２４及びＰＩＯ２２を経由し、パラレル／シリア
ル変換部（Ｐ／Ｓ）２１により８ビットのパラレル信号
からデータ信号ｂ−１４へ変換され、データ組立部１０
へ出力される。
ＩＮＦ８から入力したＤチャネル信号ｆはＤチャネル入
出力部２４及びＰＩＯ２２を経由し、パラレル／シリア
ル変換部（Ｐ／Ｓ）２１により８ビットのパラレル信号
からデータ信号ｂ−１４へ変換され、データ組立部１０
へ出力される。
【００３０】
【発明の効果】以上詳細に説明したように、本発明によ
るデータ伝送システムは、複数のＩＳＤＮ回線のＢチャ
ネル信号とＤチャネル信号とを併用して高ビットレート
データ信号を伝送するものである。更に、Ｂチャネル信
号に付加される制御信号の伝送速度とＤチャネル信号の
伝送速度とを等しく設定することで、高ビットレートデ
ータ信号の伝送速度をＩＳＤＮ回線のＢチャネルの伝送
速度の総和と等しいレベルにすることが可能となり、伝
送すべきデータ信号の伝送速度の低下を防止することが
できる。
るデータ伝送システムは、複数のＩＳＤＮ回線のＢチャ
ネル信号とＤチャネル信号とを併用して高ビットレート
データ信号を伝送するものである。更に、Ｂチャネル信
号に付加される制御信号の伝送速度とＤチャネル信号の
伝送速度とを等しく設定することで、高ビットレートデ
ータ信号の伝送速度をＩＳＤＮ回線のＢチャネルの伝送
速度の総和と等しいレベルにすることが可能となり、伝
送すべきデータ信号の伝送速度の低下を防止することが
できる。
【図１】本発明によるデータ伝送システムの一実施例に
おける分離化部の構成を示すブロック図である。
おける分離化部の構成を示すブロック図である。
【図２】本実施例における多重化部の構成を示すブロッ
ク図である。
ク図である。
【図３】端末データ信号ａ−１及びａ−２のフレーム構
成図である。
成図である。
【図４】端末データ信号ａ−１及びａ−２のフレーム構
成図である。
成図である。
【図５】回線信号ｄ−１〜ｄ−１２のフレーム構成図で
ある。
ある。
【図６】回線信号ｄ−１〜ｄ−１２のフレーム構成図で
ある。
ある。
【図７】Ｄチャネル信号ｆ−１〜ｆ−６のフレーム構成
図である。
図である。
【図８】分離化部３におけるデータ分離部６の詳細な回
路図である。
路図である。
【図９】図８のデータ分離部６の動作を示すタイムチャ
ートである。
ートである。
【図１０】フラグ挿入部の詳細な構成を示すブロック図
である。
である。
【図１１】フラグ検出部９の詳細な構成を示すブロック
図である。
図である。
【図１２】図１１のフラグ検出部の動作を示すタイムチ
ャートである。
ャートである。
【図１３】本実施例におけるデータ組立部１０の構成を
示すブロック図である。
示すブロック図である。
【図１４】図１３のデータ組立部の動作を示すタイムチ
ャートである。
ャートである。
【図１５】レイヤ３制御部１１の詳細な構成を示すブロ
ック図である。
ック図である。
【図１６】図７に示すＤチャネル信号ｆのパケット信号
構成図である。
構成図である。
【図１７】複数のＩＳＤＮ回線を利用した従来のデータ
伝送システムの構成図である。
伝送システムの構成図である。
【図１８】従来のシステムで使用される回線信号ｄのフ
レーム構成図である。
レーム構成図である。
１−１ 多重／分離化装置 ２−１ 多重化部 ２−２ 多重化部 ３−１ 分離化部 ３−２ 分離化部 ４−１ 端末 ４−２ 端末 ５ ＩＳＤＮ回線 ６ データ分離部 ７−１〜７−６ フラグ挿入部 ８−１〜８−６ 網側ＩＮＦ部 ９−１〜９−６ フラグ検出部 １０ データ組立部 １１−１ レイヤ３制御部 １１−２ レイヤ３制御部 ａ−１ 端末データ信号 ａ−２ 端末データ信号 ｂ−１〜ｂ−１４ データ信号 ｃ−１〜ｃ−１２ フラグ信号 ｄ−１〜ｄ−１２ 回線信号 ｅ−１〜ｅ−４ 網側信号 ｆ−１〜ｆ−６ Ｄチャネル信号
Claims (5)
- 【請求項１】 高ビットレートのデータ信号を複数のＩ
ＳＤＮ回線を利用して伝送するシステムにおいて、 前記データ信号を、前記複数ＩＳＤＮ回線のＢチャネル
に対応したＢチャネル信号と前記複数ＩＳＤＮ回線のＤ
チャネルに対応したＤチャネル信号とに分離するデータ
分離手段と、 前記Ｂチャネル信号の各々に制御信号を付加する制御信
号挿入手段と、 前記制御信号が付加されたＢチャネル伝送信号と前記Ｄ
チャネル信号とを前記複数ＩＳＤＮ回線を通して送信す
る送信手段と、 前記複数ＩＳＤＮ回線から前記Ｂチャネル伝送信号と前
記Ｄチャネル信号とを受信する受信手段と、 前記受信したＢチャネル伝送信号から前記制御信号を検
出する制御信号検出手段と、 前記制御信号に基づいて前記受信Ｂチャネル信号と前記
受信Ｄチャネル信号とを組み立てて前記データ信号を出
力するデータ組立手段と、 からなることを特徴とするデータ伝送システム。 - 【請求項２】 前記Ｂチャネル信号に付加される制御信
号に必要な伝送速度と前記Ｄチャネル信号の伝送速度と
が等しく設定されていることを特徴とする請求項１記載
のデータ伝送システム。 - 【請求項３】 高ビットレートのデータ信号を複数のＩ
ＳＤＮ回線を利用して伝送するシステムにおいて、 前記データ信号を、前記複数ＩＳＤＮ回線の各Ｂチャネ
ルに対応した複数の第１データ信号と前記複数ＩＳＤＮ
回線の各Ｄチャネルに対応した複数の第２データ信号と
に分離するデータ分離手段と、 前記第１データ信号の各々に制御信号を付加する制御信
号挿入手段と、 前記制御信号が付加された第１データ信号を前記ＩＳＤ
Ｎ回線のＢチャネルを通して送信し、前記第２データ信
号をＤチャネルを通してパケット送信する送信手段と、 前記複数ＩＳＤＮ回線から前記制御信号が付加された第
１データ信号と前記第２データ信号とを受信する受信手
段と、 前記制御信号が付加された第１データ信号から前記制御
信号を検出する制御信号検出手段と、 前記制御信号に基づいて前記第１データ信号と前記第２
データ信号とを組み立てて前記データ信号を出力するデ
ータ組立手段と、 からなることを特徴とするデータ伝送システム。 - 【請求項４】 前記データ信号の伝送速度が前記複数Ｉ
ＳＤＮ回線のＢチャネルの伝送速度の総和と等しいこと
を特徴とする請求項３記載のデータ伝送システム。 - 【請求項５】 前記制御信号はフラグ信号を含むことを
特徴とする請求項１ないし４のいずれかに記載のデータ
伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156809A JP2624178B2 (ja) | 1994-06-15 | 1994-06-15 | 複数のｉｓｄｎ回線を利用したデータ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6156809A JP2624178B2 (ja) | 1994-06-15 | 1994-06-15 | 複数のｉｓｄｎ回線を利用したデータ伝送システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088905A true JPH088905A (ja) | 1996-01-12 |
| JP2624178B2 JP2624178B2 (ja) | 1997-06-25 |
Family
ID=15635807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6156809A Expired - Lifetime JP2624178B2 (ja) | 1994-06-15 | 1994-06-15 | 複数のｉｓｄｎ回線を利用したデータ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624178B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9106992B2 (en) | 2011-11-24 | 2015-08-11 | Panasonic Intellecual Property Management Co., Ltd. | Loudspeaker and electronic equipment including the loudspeaker |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311837A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 予閉塞時の着信制御方式 |
| JPH04304751A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electric Ind Co Ltd | 構内自動交換機 |
| JPH0630091A (ja) * | 1992-07-07 | 1994-02-04 | Matsushita Electric Ind Co Ltd | ディジタル電話機 |
-
1994
- 1994-06-15 JP JP6156809A patent/JP2624178B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63311837A (ja) * | 1987-06-15 | 1988-12-20 | Fujitsu Ltd | 予閉塞時の着信制御方式 |
| JPH04304751A (ja) * | 1991-04-01 | 1992-10-28 | Matsushita Electric Ind Co Ltd | 構内自動交換機 |
| JPH0630091A (ja) * | 1992-07-07 | 1994-02-04 | Matsushita Electric Ind Co Ltd | ディジタル電話機 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9106992B2 (en) | 2011-11-24 | 2015-08-11 | Panasonic Intellecual Property Management Co., Ltd. | Loudspeaker and electronic equipment including the loudspeaker |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2624178B2 (ja) | 1997-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5452306A (en) | Out-of-band embedded overhead architecture for a transmission network | |
| US4700341A (en) | Stochastic time division multiplexing | |
| JP3663253B2 (ja) | 多重化伝送装置 | |
| US5251210A (en) | Method and apparatus for transforming low bandwidth telecommunications channels into a high bandwidth telecommunication channel | |
| US7940808B2 (en) | Communications system with symmetrical interfaces and associated methods | |
| US6314097B1 (en) | Transmission device | |
| JP3299749B2 (ja) | デジタル送信ネットワーク用のネットワークインターフェイス方法及びネットワークインターフェイス | |
| US6331989B1 (en) | Multiplex transmission method and system | |
| WO1993022858A1 (en) | Cross-connection architecture for sdh-signals comprising time- and space division switch groups | |
| US6678842B1 (en) | Communications system and associated deskewing methods | |
| US7197031B2 (en) | Cross-connection of high bandwidth signal traffic across independent parallel shelves | |
| CA2268563C (en) | Atm transmission equipment | |
| JP2541107B2 (ja) | クロスコネクト用インタフェ―スおよび装置 | |
| US7826488B2 (en) | Asynchronous line interface rate adaptation to the physical layer with synchronous lines at the connection layer | |
| US6975649B1 (en) | Hyper-concatenation across independent pointer processors | |
| US6675327B1 (en) | Communications system including lower rate parallel electronics with skew compensation and associated methods | |
| JP2624178B2 (ja) | 複数のｉｓｄｎ回線を利用したデータ伝送システム | |
| US6909727B1 (en) | Communications system and associated methods with out-of-band control | |
| US6915348B1 (en) | Validation of a connection between arbitrary end-points in a communications network using an augmented SPE | |
| JP3518454B2 (ja) | 伝送方法および伝送システム | |
| JP3635083B6 (ja) | 多重化信号の伝送方法 | |
| JP3635083B2 (ja) | 伝送装置の多重分離方法 | |
| JP3635082B2 (ja) | 多重化伝送網 | |
| GB2204764A (en) | Time division multiplex data system | |
| JPH08163070A (ja) | データ転送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19970204 |