JPH0888317A - Semiconductor device and its mounting method - Google Patents

Semiconductor device and its mounting method

Info

Publication number
JPH0888317A
JPH0888317A JP6247008A JP24700894A JPH0888317A JP H0888317 A JPH0888317 A JP H0888317A JP 6247008 A JP6247008 A JP 6247008A JP 24700894 A JP24700894 A JP 24700894A JP H0888317 A JPH0888317 A JP H0888317A
Authority
JP
Japan
Prior art keywords
package
mounting
packages
protrusion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6247008A
Other languages
Japanese (ja)
Inventor
Masahiko Ichise
理彦 市瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6247008A priority Critical patent/JPH0888317A/en
Publication of JPH0888317A publication Critical patent/JPH0888317A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/181Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

PURPOSE: To obtain a mounting method in which a package is held easily in a positioning operation or a mounting operation when an SVP-type (vertical mounting-type) semiconductor is mounted, in which a mounting operation is simplified and in which a high-density mounting operation can be performed. CONSTITUTION: A semiconductor device is provided with leads 12 on the rear surface of packages 11A, 11B, and it is mounted in such a way that the leads 12 are connected to a mounting board 1 so as to be directed in the vertical state. In the semiconductor device, one side face of the package which is set to be vertical in a mounted state is provided with female protrusions 14 and a side face on the opposite side of the side face is provided with male protrusions 15 which can be fitted to the female protrusions 14, and the packages in a plurality are mounted on the mounting board 1 in a state that they are arranged. At this time, the female protrusions 14 on the package 11A on one side are fitted to the male protrusions 15 on the adjacent package 11B so as to integrate both packages. Thereby, it is not required to hold and position the respective packaged individually, and their mounting operation can be simplied.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は本発明は実装基板に対し
て垂直方向に表面実装されるSVP(Sarface
Vertical Package)型半導体装置と、
このSVP型半導体装置を実装基板に搭載するための実
装方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an SVP (Surface) which is surface-mounted in a direction perpendicular to a mounting board.
Vertical Package) type semiconductor device,
The present invention relates to a mounting method for mounting the SVP type semiconductor device on a mounting board.

【0002】[0002]

【従来の技術】近年における半導体装置の高密度実装の
要求に応えるため、従来では半導体装置のパッケージを
積層する技術が提案されている。例えば、特開平3−3
2050号公報に記載されたものは、半導体装置のパッ
ケージの上面に突起を、下面に凹部を設けておき、複数
個のパッケージを上下に積層し、かつそれぞれの突起と
凹部とを嵌合させることで各パッケージの相対的な位置
決めを行い、しかる上で各パッケージのリードを相互に
接続し、或いは実装基板に接続している。また、同様な
技術として特開平2−239651号公報に記載された
ものもある。
2. Description of the Related Art In order to meet the recent demand for high-density mounting of semiconductor devices, a technique of stacking semiconductor device packages has been conventionally proposed. For example, Japanese Patent Laid-Open No. 3-3
The one disclosed in Japanese Patent No. 2050 has a structure in which a protrusion is provided on the upper surface of a package of a semiconductor device and a recess is provided on the lower surface, a plurality of packages are stacked one above the other, and each protrusion and the recess are fitted together. Then, the relative positioning of each package is performed, and then the leads of each package are connected to each other or to the mounting substrate. Further, as a similar technique, there is one described in JP-A-2-239651.

【0003】このような高密度実装の技術は、積層され
る複数のパッケージが互いに密接されるため、発熱性の
高いパッケージの場合には、下側のパッケージの放熱効
果が劣化されるため適用することが難しい。また、積層
後にパッケージを選択的に交換する場合には、少なくと
も交換するパッケージよりも上側のパッケージを一旦取
り外す必要があり、メインテナンスの面で不利となる。
Such a high-density mounting technique is applied because a plurality of stacked packages are brought into close contact with each other, and in the case of a package having a high heat generating property, the heat radiation effect of the lower package is deteriorated. Difficult to do. Further, in the case of selectively replacing the package after stacking, it is necessary to remove at least the package above the package to be replaced, which is disadvantageous in terms of maintenance.

【0004】この点、SVP型半導体装置は前記した問
題を解消して高密度実装を行う上で有利である。このS
VP型半導体装置は、図8にその一例を示すように、偏
平に近い形状をしたパッケージ21の一側面から複数本
のリード22を突出させており、これらのリード22の
うち、両端の各2本のリードをポストリード23として
互いに逆方向に直角に曲げ形成し、他のリード22は先
端をL字状に僅かに曲げ形成している。そして、その実
装に際しては、実装基板1上にパッケージ21を垂直方
向に立てるように載置し、実装基板1に形成した回路パ
ターン上に前記各リード22とポストリード23を半田
等により接続する方式がとられている。このSVP型半
導体装置では、実装基板1に対して半導体装置が占有す
る平面面積を小さくできるため、高密度実装に有効であ
る。また、各パッケージが独立して実装されるため、放
熱性、メインテナンスの面で有利となる。
In this respect, the SVP type semiconductor device is advantageous in solving the above-mentioned problems and performing high-density mounting. This S
As shown in an example in FIG. 8, the VP type semiconductor device has a plurality of leads 22 projecting from one side surface of a package 21 having a shape close to a flat shape. A book lead is formed as a post lead 23 by bending at right angles in mutually opposite directions, and the other leads 22 are formed by slightly bending the ends into an L shape. In mounting the package, the package 21 is placed on the mounting substrate 1 so as to stand in the vertical direction, and the leads 22 and the post leads 23 are connected to the circuit pattern formed on the mounting substrate 1 by soldering or the like. Has been taken. In this SVP type semiconductor device, the plane area occupied by the semiconductor device with respect to the mounting substrate 1 can be made small, which is effective for high-density mounting. Moreover, since each package is mounted independently, it is advantageous in terms of heat dissipation and maintenance.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このS
VP型半導体装置は、実装基板1上においてパッケージ
を垂直状態に保持した状態でリード22やポストリード
23の接続を行う必要があり、その際に複数のリードを
それぞれ微細な回路パターン上に位置決めする必要があ
るため、実装作業が難しく、熟練を要するという問題が
ある。特に、複数個のSVP型半導体装置を隣接して実
装する場合には、隣接パッケージ間の寸法が小さいため
に、パッケージを垂直に保持する作業や、各パッケージ
のリードを位置決めする等の作業が極めて困難なものと
なる。特に、リードの位置決めに際しては回路パターン
とリードとを認識して両者の位置を一致させる位置認識
作業が必要とされるため、その認識時間が長くかかり、
実装時間が長時間になる。
However, this S
In the VP type semiconductor device, it is necessary to connect the leads 22 and the post leads 23 with the package held vertically on the mounting substrate 1. At that time, the plurality of leads are respectively positioned on a fine circuit pattern. Since it is necessary, there is a problem that mounting work is difficult and skill is required. In particular, when a plurality of SVP semiconductor devices are mounted adjacent to each other, the work of holding the packages vertically and the work of positioning the leads of each package are extremely difficult due to the small dimension between the adjacent packages. It will be difficult. In particular, when positioning the leads, it is necessary to perform a position recognition operation for recognizing the circuit pattern and the leads so as to match the positions of the two.
Mounting time becomes long.

【0006】このような問題に対し、例えば、パッケー
ジを実装基板に対して位置決めする技術として、例えば
特開昭60−263448号公報に記載のように、パッ
ケージの底面に突起を設け、この突起を実装基板に開設
した孔に挿入させることで位置決めを行う方法が考えら
れる。しかしながら、SVP型半導体装置のパッケージ
は、実装基板に対向する面に複数のリードが形成されて
いるため、このような突起を形成することができず、敢
えて形成した場合にはリードの配設スペースが低減さ
れ、多リードの半導体装置を構成することが困難にな
る。
In order to solve such a problem, for example, as a technique for positioning the package with respect to the mounting board, a protrusion is provided on the bottom surface of the package as described in, for example, Japanese Patent Application Laid-Open No. 60-263448. A method of positioning by inserting it into a hole formed in the mounting board can be considered. However, in the package of the SVP type semiconductor device, since a plurality of leads are formed on the surface facing the mounting substrate, such a protrusion cannot be formed. Is reduced, and it becomes difficult to construct a multi-lead semiconductor device.

【0007】また、SVP型半導体装置は、パッケージ
を実装基板上に垂直状態で安定に保持するためには、ポ
ストリードの長さを所定の寸法以上に形成する必要があ
る。そのために、図9のように複数個のパッケージ21
を配列する場合に、隣接するパッケージ21のポストリ
ード23が相互に干渉しないようにするためには、その
配列ピッチ寸法がポストリード23の長さに影響を受け
ることになる。因みに、従来では一対のポストリード2
3の幅寸法が3.7mmであり、隣接するパッケージ2
1の配列ピッチを2.54mm以下にすることは困難で
あり、高密度実装の障害となる。
Further, in the SVP type semiconductor device, in order to stably hold the package on the mounting substrate in a vertical state, it is necessary to form the post leads in a length equal to or larger than a predetermined dimension. Therefore, as shown in FIG.
In order to prevent the post leads 23 of the adjacent packages 21 from interfering with each other when arranging, the arrangement pitch dimension is influenced by the length of the post leads 23. Incidentally, a pair of post leads 2 is conventionally used.
The width dimension of 3 is 3.7 mm, and the adjacent package 2
It is difficult to set the arrangement pitch of 1 to 2.54 mm or less, which is an obstacle to high-density mounting.

【0008】[0008]

【発明の目的】本発明の目的は、SVP型半導体装置を
実装する際の位置決めや実装時におけるパッケージの保
持を容易に行うことができる半導体装置を提供すること
にある。また、本発明の他の目的は、複数のSVP型半
導体装置を実装基板上に高密度に実装することを可能に
した実装方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device which can easily perform positioning when mounting an SVP type semiconductor device and hold a package during mounting. Another object of the present invention is to provide a mounting method capable of mounting a plurality of SVP type semiconductor devices on a mounting substrate with high density.

【0009】[0009]

【課題を解決するための手段】本発明の半導体装置は、
パッケージの一面にリードを有し、このリードを実装基
板に接続することで前記パッケージを実装基板に対して
垂直状態に向けて実装を行う半導体装置において、前記
実装状態において垂直とされるパッケージの一の側面に
雌型突起を、この面と反対側の側面に前記雌型突起に嵌
合可能な雄型突起をそれぞれ有している。
The semiconductor device of the present invention comprises:
A semiconductor device in which a lead is provided on one surface of a package and the lead is connected to a mounting substrate to mount the package in a vertical state with respect to the mounting substrate. Has a female projection on its side surface and a male projection capable of being fitted to the female projection on the side surface opposite to this surface.

【0010】ここで、実装基板上に複数のパッケージを
配列した状態で実装する場合、一のパッケージの雌型突
起と、このパッケージに隣接される他のパッケージの雄
型突起とを嵌合させる。
Here, when a plurality of packages are mounted on the mounting substrate in an arrayed state, the female projection of one package and the male projection of another package adjacent to this package are fitted together.

【0011】また、本発明の実装方法は、実装状態にお
いて垂直とされるパッケージの一の側面に雌型突起を有
し、これと反対側の側面に雄型突起を有する半導体装置
を複数個配列した状態で実装するに際し、第1のパッケ
ージを実装基板に実装した後、第2のパッケージの突起
を第1のパッケージの突起に嵌合させてこの第2のパッ
ケージを前記実装基板に実装し、第3以降のパッケージ
は、その突起をその直前のパッケージの突起に嵌合させ
て順次実装を行うことを特徴とする。
In the mounting method of the present invention, a plurality of semiconductor devices having a female protrusion on one side surface of a package which is vertical in the mounted state and a male protrusion on the opposite side surface are arranged. In mounting in this state, after mounting the first package on the mounting substrate, the protrusions of the second package are fitted to the protrusions of the first package, and the second package is mounted on the mounting substrate. The third and subsequent packages are characterized in that the protrusions are fitted to the protrusions of the package immediately before and the packages are sequentially mounted.

【0012】また、本発明の他の実装方法は、実装状態
において垂直とされるパッケージの一の側面に雌型突起
を有し、これと反対側の側面に雄型突起を有する半導体
装置を複数個配列した状態で実装するに際し、第1のパ
ッケージの突起に第2のパッケージの突起を嵌合させ、
第3以降のパッケージの突起をその直前のパッケージの
突起に嵌合させ、第1から第3以降のパッケージを連結
状態に一体化した後、この一体化された複数のパッケー
ジを実装基板に対して同時に実装を行うことを特徴とす
る。
In another mounting method of the present invention, a plurality of semiconductor devices each having a female protrusion on one side surface of a package which is vertical in a mounted state and a male protrusion on a side surface opposite to the one side are provided. When mounting the individual packages, fit the protrusions of the first package to the protrusions of the first package,
The protrusions of the third and subsequent packages are fitted to the protrusions of the immediately preceding package to integrate the first to third packages into a connected state, and then the plurality of integrated packages are mounted on the mounting substrate. The feature is that they are implemented at the same time.

【0013】[0013]

【作用】隣接するパッケージの雌型突起と雄型突起を嵌
合することで、隣接するパッケージを一体的に連結し、
かつ両者を相対的に位置決めすることが可能となり、実
装基板への実装に際しては、個々のパッケージを単独に
保持しながら個々に位置決めして実装基板に対して実装
する作業が不要となり、実装作業の簡略化が可能とされ
る。
[Operation] By fitting the female projection and the male projection of the adjacent packages, the adjacent packages are integrally connected,
In addition, it is possible to position them relative to each other, and when mounting on the mounting board, it is not necessary to individually position each package while individually holding it and mounting it on the mounting board. Simplification is possible.

【0014】一のパッケージを先に実装しておけば、他
のパッケージはこの一のパッケージに突起を嵌合させる
だけでその位置決めと実装基板に対する保持が実現さ
れ、他のパッケージの実装作業が容易なものなる。ま
た、複数のパッケージの各突起を相互に嵌合してこれら
のパッケージを予め一体化することで、1回の実装作業
で複数のパッケージを同時に実装でき、実装の簡略化と
実装時間の短縮が可能となる。
If one package is mounted first, the other package can be positioned and held on the mounting board only by fitting the protrusion to the one package, and the mounting work of the other package can be easily performed. It will be something. Further, by fitting the protrusions of the plurality of packages to each other and integrating these packages in advance, the plurality of packages can be mounted at the same time by one mounting work, which simplifies the mounting and shortens the mounting time. It will be possible.

【0015】[0015]

【実施例】次に、本発明の実施例を図面を参照して説明
する。図1は本発明にかかるSVP型半導体装置の一実
施例の斜視図である。この半導体装置は、垂直方向に向
けて偏平な矩形をした樹脂パッケージ11を有してお
り、このパッケージ内には詳細な説明と図示を省略する
が、半導体素子を内装し、リードフレームのインナリー
ド部に対して電気的な接続を行っている。そして、前記
パッケージ11の下側の一側面(下面)には前記リード
フレームのアウタリード部としての多数本のリード12
が直列に並んだ状態で突出されている。これらのリード
12のうち、両端の各2本のリード13は他のリードよ
りも長めに形成され、かつパッケージ11の厚さ方向に
互いに逆方向に直角に曲げたポストリードとして形成さ
れている。また、他のリード12はその先端がL字状に
曲げ形成されている。なお、前記ポストリード13と他
のリード12の先端面は同一平面上に位置されている。
Embodiments of the present invention will now be described with reference to the drawings. FIG. 1 is a perspective view of one embodiment of the SVP type semiconductor device according to the present invention. This semiconductor device has a resin package 11 in the shape of a rectangle that is flat in the vertical direction. Although detailed description and illustration are omitted in this package, a semiconductor element is incorporated and an inner lead of a lead frame is provided. Electrical connection to the department. A plurality of leads 12 as outer lead portions of the lead frame are provided on one side surface (lower surface) of the lower side of the package 11.
Are projected in a line in series. Of these leads 12, each two leads 13 at both ends are formed longer than the other leads, and are formed as post leads bent at right angles in mutually opposite directions in the thickness direction of the package 11. Further, the other lead 12 has its tip bent and formed in an L shape. The tip surfaces of the post leads 13 and the other leads 12 are located on the same plane.

【0016】また、前記パッケージ11の面積が最も大
きい一対の側面のうち、一方の側面(図における右側の
側面)には2個の雌型突起14が横方向に並んで一体に
形成され、他方の側面(同図の左側の側面)には同様に
2個の雄型突起15が横方向に並んで一体に形成されて
いる。雌型突起14は、矩形の突起の上辺にこれよりも
小さい寸法で矩形の嵌合凹部14aが設けられて正面か
ら見た形状が凹字状に形成され、かつその正面方向に突
出する突出寸法hは隣接するパッケージの配列ピッチ寸
法に等しい寸法、ここでは2.43mmに設定してい
る。一方、前記雄型突起15は、前記雌型突起14の嵌
合凹部14aと同じ矩形の突起として形成されており、
その正面方向に突出する突出寸法hは前記雌型突起14
の突出寸法hと同じ寸法に形成されている。なお、これ
らの突起14,15はパッケージ11を樹脂成形すると
きにこれと一体に樹脂成形している。
Of the pair of side surfaces having the largest area of the package 11, one female side surface (the right side surface in the drawing) is integrally formed with two female protrusions 14 arranged side by side in the lateral direction. Similarly, two male projections 15 are formed integrally side by side in the lateral direction on the side surface (the left side surface in the figure). The female projection 14 has a rectangular fitting recess 14a having a smaller size than the upper side of the rectangular projection, and is formed in a concave shape when viewed from the front. h is set to a dimension equal to the array pitch of adjacent packages, here 2.43 mm. On the other hand, the male projection 15 is formed as the same rectangular projection as the fitting recess 14a of the female projection 14,
The projecting dimension h projecting in the front direction is the female projection 14
Is formed to have the same size as the protruding size h. The projections 14 and 15 are integrally resin-molded when the package 11 is resin-molded.

【0017】このSVP型半導体装置によれば、図2
(a)及び(b)にその一部破断斜視図と側面図に示す
ように、2個のパッケージ11A,11Bを回路基板1
に隣接配置した状態で実装するときには、各パッケージ
のリード12及びポストリード13を実装基板1の回路
に半田付け等により接続し、かつポストリード13によ
り立設状態を保持させるが、1つのパッケージ11Bに
設けた雄型突起15は、他のパッケージ11Aに設けた
雌型突起14の嵌合凹部14aに挿入させ、これら雄型
突起15と雌型突起14との嵌合によって両パッケージ
11A,11Bを並列状態に一体化させることができ
る。そして、この一体化された状態では、雄型突起15
と雌型突起14が両パッケージ11A,11B間に介在
されることになるため、両パッケージ11A,11Bは
これらの突起14,15の突出寸法hに等しい間隔に保
されることになる。
According to this SVP type semiconductor device, as shown in FIG.
As shown in the partially cutaway perspective view and the side view of FIGS. 1A and 1B, the two packages 11A and 11B are connected to the circuit board 1.
When mounted in a state where they are arranged adjacent to each other, the leads 12 and the post leads 13 of each package are connected to the circuit of the mounting substrate 1 by soldering or the like, and the post leads 13 maintain the standing state. The male projection 15 provided on the package 11A is inserted into the fitting recess 14a of the female projection 14 provided on the other package 11A. It can be integrated in parallel. In this integrated state, the male protrusion 15
Since the female protrusion 14 is interposed between both packages 11A and 11B, both packages 11A and 11B are kept at an interval equal to the protrusion dimension h of these protrusions 14 and 15.

【0018】したがって、このSVP型半導体装置を実
装基板1に実装する第1の方法としては、図3に示すよ
うに、先に1つの第1のパッケージ11Aを実装基板1
に搭載する。この場合には、従来と同様に、ポストリー
ド13を実装基板1の表面に当接させることで第1のパ
ッケージ11Aを実装基板1に対して垂直状態に保持
し、かつ各リード12とポストリード13を実装基板に
設けた回路パターンに対して位置決めした上で、各リー
ド12とポストリード13を回路パターンに半田付けす
る。しかる上で、この第1のパッケージ11Aの雌型突
起14に対して隣接する第2のパッケージ11Bの雄型
突起15を嵌合させる。これにより、第2のパッケージ
11Bは既に実装されている第1のパッケージ11Aに
対して相対的に保持されかつ位置決めされるため、結果
として実装基板1に対しても垂直状態に保持され、かつ
実装基板1の回路パターンに対して位置決めされる。
Therefore, as a first method of mounting the SVP type semiconductor device on the mounting substrate 1, as shown in FIG. 3, one first package 11A is first mounted on the mounting substrate 1.
To be mounted on. In this case, as in the conventional case, the post lead 13 is brought into contact with the surface of the mounting substrate 1 to hold the first package 11A in a vertical state with respect to the mounting substrate 1, and each lead 12 and the post lead After positioning 13 with respect to the circuit pattern provided on the mounting board, each lead 12 and the post lead 13 are soldered to the circuit pattern. Then, the male projection 15 of the second package 11B adjacent to the female projection 14 of the first package 11A is fitted. As a result, the second package 11B is held and positioned relatively to the already mounted first package 11A, and as a result, the second package 11B is also held in the vertical state with respect to the mounting board 1 and mounted. The circuit pattern on the substrate 1 is positioned.

【0019】3個以上のパッケージを隣接して実装する
場合には、第3のパッケージついても第2のパッケージ
に対して雄型突起を雌型突起に嵌合させることで、実装
基板上に垂直状態に保持し、かつ位置決めすることがで
きる。このように、実装された第1のパッケージに対し
て順次突起を嵌合させて第2以降の複数個のパッケージ
を位置決めした上で、これらの位置決めしたパッケージ
のリードを回路パターンに半田付けすることで、全ての
SVP型半導体装置の実装が実現される。
When three or more packages are mounted adjacent to each other, the male protrusion is fitted to the female protrusion of the second package so that the third package is vertically mounted on the mounting substrate. It can be held in place and positioned. In this way, the protrusions are sequentially fitted to the mounted first package to position the plurality of second and subsequent packages, and then the leads of the positioned packages are soldered to the circuit pattern. Thus, mounting of all SVP type semiconductor devices is realized.

【0020】したがって、この実装方法では、最初に第
1のパッケージ11Aを実装すれば、第2以降のパッケ
ージはそれぞれ直前のパッケージに対して突起を嵌合さ
せることで、実装基板1に対する垂直状態の保持と位置
決めが実行される。したがって、次以降のパッケージが
垂直状態に保持されることで、各パッケージはポストリ
ード13によって自身の垂直状態を保つ必要が少なくな
るため、ポストリード13の曲げ長さを短くすることが
できる。これにより、ポストリードの長さによって制約
を受けていた隣接するパッケージの相互の間隔寸法を低
減することができ、実装密度を改善することが可能とな
る。因に、この実施例では前記した突起14,15の突
出寸法hである2.43mmの間隔となる。また、第2
以降のパッケージは順次直前のパッケージに対して位置
決めされることで結果として実装基板に対して位置決め
されるため、各パッケージを個々に実装基板に対して位
置決めするためのリードや回路パターンの認識が不要と
なり、実装時間の短縮が達成される。
Therefore, in this mounting method, if the first package 11A is mounted first, the second and subsequent packages are fitted in the protrusions with respect to the immediately preceding packages, respectively, so that they are placed in a state perpendicular to the mounting substrate 1. Holding and positioning are performed. Therefore, by holding the subsequent packages in a vertical state, it becomes less necessary for each package to maintain its vertical state by the post leads 13, so that the bending length of the post leads 13 can be shortened. As a result, the distance between the adjacent packages, which is restricted by the length of the post leads, can be reduced, and the packaging density can be improved. Incidentally, in this embodiment, the interval is 2.43 mm, which is the projection size h of the projections 14 and 15 described above. Also, the second
Subsequent packages are sequentially positioned with respect to the immediately preceding package, and as a result, are positioned with respect to the mounting board, so that it is not necessary to identify leads and circuit patterns for individually positioning each package with respect to the mounting board. Therefore, reduction of mounting time is achieved.

【0021】また、本発明における実装方法の第2の方
法としては、図4に示すように、実装する複数のパッケ
ージ11A,11B,…の各隣接するパッケージの雌型
突起14と雄型突起15とを実装前に嵌合させること
で、これら複数のパッケージを突起により連結状態に一
体化させる。しかる上で、この一体化したパッケージ群
をクランパ2により把持しながら実装基板1上に載置す
れば、各パッケージ11A,11B,…はその横方向の
長さ寸法が個々のパッケージに比較して十分に長くされ
るため、各パッケージ11A,11B,…は実装基板1
上で自然と垂直状態に保持される。しかる上で、各パッ
ケージのいずれか1つ、或いは両端のパッケージのリー
ド12と実装基板1の回路パターンを認識してその位置
決めを行えば、必然的に他のパッケージも同時に実装基
板に対して位置決めされることになる。そして、一体化
された各パッケージのリード12とポストリード13を
回路パターンに接触させ、かつこれを半田付けすること
で、複数のパッケージを1回の実装作業によって同時に
実装することが可能となり、実装時間を短縮することが
可能となる。
As the second mounting method of the present invention, as shown in FIG. 4, the female protrusions 14 and the male protrusions 15 of the adjacent packages of the plurality of packages 11A, 11B ,. By fitting and before mounting, the plurality of packages are integrated into a connected state by the protrusions. Then, if this integrated package group is placed on the mounting substrate 1 while being gripped by the clamper 2, each package 11A, 11B, ... Each package 11A, 11B, ...
It is naturally held upright above. Then, if one of the packages, or the leads 12 of the packages at both ends and the circuit pattern of the mounting board 1 are recognized and positioned, other packages are necessarily positioned with respect to the mounting board at the same time. Will be done. Then, the leads 12 and the post leads 13 of each integrated package are brought into contact with the circuit pattern and soldered to each other, whereby a plurality of packages can be simultaneously mounted by one mounting operation. It is possible to shorten the time.

【0022】ここで、前記実施例では雌型突起と雄型突
起をパッケージの樹脂成形時に一体に形成した例を説明
したが、図5のように、各突起14,15をパッケージ
11とは別体に形成しておき、これを接着剤等によりパ
ッケージ11に一体化させる構成としてもよい。このよ
うにすれば、突起が形成されていない既存のSVP型半
導体装置のパッケージにも後から突起を設けることがで
き、本発明を適用することが可能となる。また、パッケ
ージが樹脂やセラミックで形成されている場合に、各突
起を金属等で形成すれば、突起部分を放熱用のヒートシ
ンクとして構成し、半導体装置の放熱効果を高めること
も可能となる。
Here, in the above-described embodiment, an example in which the female protrusion and the male protrusion are integrally formed at the time of resin molding of the package has been described, but as shown in FIG. 5, each protrusion 14 and 15 is different from the package 11. It may be formed in a body and integrated with the package 11 with an adhesive or the like. By doing so, it is possible to provide the protrusion later even on the package of the existing SVP type semiconductor device in which the protrusion is not formed, and the present invention can be applied. Further, when the package is formed of resin or ceramic, if each protrusion is formed of metal or the like, the protrusion portion can be configured as a heat sink for heat dissipation, and the heat dissipation effect of the semiconductor device can be enhanced.

【0023】図6は本発明の半導体装置の他の実施例の
斜視図である。この実施例では、雄型突起15Aは先端
面15Aaを楔型に形成し、また雌型突起14Aはパッ
ケージの表面(右側面)に楔型の凹部14Aaを形成し
ている。このように雌型突起14Aと雄型突起15Aと
の嵌合面を楔型構造とすることで、両者を嵌合させる際
に雄型突起15Aが楔作用によって雌型突起14Aに対
して案内されながら嵌合されるため、両突起の相対位置
を正確に位置決めすることができ、対をなすパッケージ
に位置ずれが生じている場合にも、両突起を嵌合させる
ことでその位置ずれが補正されることになる。
FIG. 6 is a perspective view of another embodiment of the semiconductor device of the present invention. In this embodiment, the male projection 15A has a wedge-shaped front end surface 15Aa, and the female projection 14A has a wedge-shaped recess 14Aa on the surface (right side surface) of the package. In this way, by making the fitting surface of the female projection 14A and the male projection 15A have a wedge structure, the male projection 15A is guided by the wedge action to the female projection 14A when they are fitted together. Since they are fitted together, the relative positions of both protrusions can be accurately positioned, and even if the paired packages are misaligned, the misalignment can be corrected by fitting both protrusions. Will be.

【0024】更に、前記したように突起をパッケージと
は別体に形成する場合、或いはパッケージの樹脂成形の
金型にスライダを設けて多少複雑な形状の突起が樹脂成
形可能とされるような場合には、図7に示すように、雌
型突起14Bを蟻溝に形成し、かつ雄型突起15Bは先
端部が拡大されて前記蟻溝に嵌合される形状に形成して
もよい。この場合には、一のパッケージは隣接するパッ
ケージに対して上下方向にスライドさせながら雌型突起
14Bと雄型突起15Bとを嵌合させることになる。こ
の蟻溝形状により隣接するパッケージを対向方向に規制
することが可能となり、両パッケージを強固に連結させ
ることができ、かつ両者の相対位置関係を高精度に設定
することが可能となる。但し、この実施例の構造では両
突起を嵌合させる際にパッケージとポストリードとが干
渉しないように、ポストリード13がパッケージの両側
面から突出されないような寸法に形成することが要求さ
れる。
Further, as described above, when the projection is formed separately from the package, or when a slider is provided in the resin molding die of the package so that the projection having a somewhat complicated shape can be resin-molded. 7, the female projection 14B may be formed in a dovetail groove, and the male projection 15B may be formed in a shape in which the tip end is enlarged and fitted into the dovetail groove. In this case, one package fits the female protrusion 14B and the male protrusion 15B while sliding vertically in the adjacent package. With this dovetail groove shape, adjacent packages can be regulated in opposite directions, both packages can be firmly connected, and the relative positional relationship between them can be set with high accuracy. However, in the structure of this embodiment, the post lead 13 is required to be formed in such a size that it does not project from both side surfaces of the package so that the package and the post lead do not interfere with each other when the protrusions are fitted together.

【0025】なお、前記各実施例は本発明の数例を示し
たものであり、パッケージの形状や、雌型突起及び雄型
突起の形状は前記した実施例以外にも任意に設計するこ
とが可能である。また、前記各実施例では雌型突起と雄
型突起を1つのパッケージに対してそれぞれ横方向に2
個配列した例を示しているが、各パッケージを平行に位
置決めすることが可能であれば、比較的に大きめの突起
をパッケージに1個だけ設ける構成としてもよい。
It should be noted that each of the above-mentioned embodiments shows a few examples of the present invention, and the shape of the package and the shapes of the female protrusion and the male protrusion may be arbitrarily designed in addition to the embodiments described above. It is possible. Further, in each of the above-described embodiments, the female protrusion and the male protrusion are arranged in the lateral direction with respect to one package.
Although an example in which individual packages are arranged is shown, a configuration in which only one relatively large protrusion is provided in the package may be used as long as each package can be positioned in parallel.

【0026】[0026]

【発明の効果】以上説明したように本発明の半導体装置
は、実装状態において垂直とされるパッケージの一の側
面に雌型突起を、この面と反対側の側面に前記雌型突起
に嵌合可能な雄型突起をそれぞれ有しているので、隣接
するパッケージの雌型突起と雄型突起を嵌合すること
で、隣接するパッケージを一体的に連結し、かつ両パッ
ケージを相対的に位置決めすることが可能となり、実装
基板への実装に際しては、個々のパッケージを単独に保
持しながら個々に位置決めして実装基板に対して実装す
る作業が不要となり、実装作業の簡略化が可能とされ
る。また、各パッケージを確実に保持しながらの実装が
可能となるため、パッケージを保持するためのポストリ
ードの短縮化が可能となり、隣接するパッケージのピッ
チ寸法を低減でき、高密度実装が可能となる。
As described above, in the semiconductor device of the present invention, the female protrusion is fitted to one side surface of the package which is vertical in the mounted state, and the female protrusion is fitted to the side surface opposite to this side surface. Since each has a possible male-type protrusion, by mating the female-type protrusion and the male-type protrusion of the adjacent packages, the adjacent packages are integrally connected and both packages are relatively positioned. When mounting on a mounting board, it is not necessary to individually position and individually package each package while mounting on the mounting board, and the mounting work can be simplified. In addition, since it is possible to mount while securely holding each package, the post lead for holding the package can be shortened, the pitch dimension of the adjacent package can be reduced, and high-density mounting can be performed. .

【0027】また、本発明の実装方法は、第1のパッケ
ージを実装基板に実装した後、第2のパッケージの突起
を第1のパッケージの突起に嵌合させてこの第2のパッ
ケージを実装基板に実装し、第3以降のパッケージは、
その突起をその直前のパッケージの突起に嵌合させて順
次実装を行うことで、第1のパッケージを正確に実装す
れば、第2以降のパッケージは突起を嵌合するだけで第
1のパッケージにより保持しながら実装基板に対する位
置決めが可能となり、第2以降のパッケージの実装を簡
略化することが可能となる。
According to the mounting method of the present invention, after mounting the first package on the mounting substrate, the protrusion of the second package is fitted to the protrusion of the first package to mount the second package on the mounting substrate. Mounted on the
If the first package is mounted accurately by fitting the protrusions to the protrusions of the package immediately before and mounting them sequentially, the second and subsequent packages can be mounted on the first package only by fitting the protrusions. It is possible to position the mounting substrate while holding it, and it is possible to simplify the mounting of the second and subsequent packages.

【0028】更に、本発明の他の実装方法は、第1のパ
ッケージの突起に第2のパッケージの突起を嵌合させ、
第3以降のパッケージの突起をその直前のパッケージの
突起に嵌合させ、第1から第3以降のパッケージを連結
状態に一体化した後、この一体化された複数のパッケー
ジを実装基板に対して同時に実装を行うことで、1回の
実装作業で複数のパッケージを同時に実装でき、実装作
業時間を大幅に短縮することができる。
Further, according to another mounting method of the present invention, the protrusion of the first package is fitted to the protrusion of the first package,
The protrusions of the third and subsequent packages are fitted to the protrusions of the immediately preceding package to integrate the first to third packages into a connected state, and then the plurality of integrated packages are mounted on the mounting substrate. By mounting at the same time, a plurality of packages can be mounted at the same time by one mounting work, and the mounting work time can be significantly reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半導体装置の一実施例を右側方向及び
左側方向から見た斜視図である。
FIG. 1 is a perspective view of an embodiment of a semiconductor device of the present invention viewed from the right side and the left side.

【図2】本発明により半導体装置を実装した状態を示す
一部破断斜視図とその側面図である。
FIG. 2 is a partially cutaway perspective view and a side view showing a state in which a semiconductor device is mounted according to the present invention.

【図3】本発明の第1の実装方法を示す正面図である。FIG. 3 is a front view showing a first mounting method of the present invention.

【図4】本発明の第2の実装方法を示す正面図である。FIG. 4 is a front view showing a second mounting method of the present invention.

【図5】本発明の他の実施例の斜視図である。FIG. 5 is a perspective view of another embodiment of the present invention.

【図6】本発明の更に他の実施例の斜視図である。FIG. 6 is a perspective view of still another embodiment of the present invention.

【図7】本発明の変形例の斜視図である。FIG. 7 is a perspective view of a modified example of the present invention.

【図8】本発明が適用される従来のSVP型半導体装置
の斜視図である。
FIG. 8 is a perspective view of a conventional SVP type semiconductor device to which the present invention is applied.

【図9】ポストリードの長さとパッケージの配列ピッチ
との関係を示す図である。
FIG. 9 is a diagram showing a relationship between post lead lengths and package arrangement pitches.

【符号の説明】[Explanation of symbols]

1 実装基板 2 クランパ 11 パッケージ 12 リード 13 ポストリード 14 雌型突起 14a 嵌合凹部 15 雄型突起 1 Mounting Substrate 2 Clamper 11 Package 12 Lead 13 Post Lead 14 Female Protrusion 14a Fitting Recess 15 Male Protrusion

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 パッケージの一面にリードを有し、この
リードを実装基板に接続することで前記パッケージを実
装基板に対して垂直状態に向けて実装を行う半導体装置
において、前記実装状態において垂直とされるパッケー
ジの一の側面に雌型突起を、この面と反対側の側面に前
記雌型突起に嵌合可能な雄型突起をそれぞれ有すること
を特徴とする半導体装置。
1. A semiconductor device in which a lead is provided on one surface of a package and the lead is connected to a mounting substrate to mount the package in a vertical state with respect to the mounting substrate. A semiconductor device having a female projection on one side surface of the package and a male projection that can be fitted to the female projection on a side surface opposite to this surface.
【請求項2】 実装基板上に複数のパッケージを配列し
た状態で実装しており、一のパッケージの雌型突起と、
このパッケージに隣接される他のパッケージの雄型突起
とを嵌合させてなる請求項1の半導体装置。
2. A plurality of packages are mounted in an array on a mounting board, and a female protrusion of one package is mounted,
2. The semiconductor device according to claim 1, wherein a male projection of another package adjacent to this package is fitted.
【請求項3】 実装状態において垂直とされるパッケー
ジの一の側面に雌型突起を有し、これと反対側の側面に
雄型突起を有する半導体装置を複数個配列した状態で実
装するに際し、第1のパッケージを実装基板に実装した
後、第2のパッケージの突起を第1のパッケージの突起
に嵌合させてこの第2のパッケージを前記実装基板に実
装し、第3以降のパッケージは、その突起をその直前の
パッケージの突起に嵌合させて順次実装を行うことを特
徴とする半導体装置の実装方法。
3. When mounting a plurality of semiconductor devices having a female protrusion on one side surface of a package which is vertical in a mounted state and a male protrusion on the opposite side surface, After mounting the first package on the mounting substrate, the protrusions of the second package are fitted to the protrusions of the first package to mount the second package on the mounting substrate. A method of mounting a semiconductor device, characterized in that the protrusion is fitted to the protrusion of the package immediately before and the components are sequentially mounted.
【請求項4】 実装状態において垂直とされるパッケー
ジの一の側面に雌型突起を有し、これと反対側の側面に
雄型突起を有する半導体装置を複数個配列した状態で実
装するに際し、第1のパッケージの突起に第2のパッケ
ージの突起を嵌合させ、第3以降のパッケージの突起を
その直前のパッケージの突起に嵌合させ、第1から第3
以降のパッケージを連結状態に一体化した後、この一体
化された複数のパッケージを実装基板に対して同時に実
装を行うことを特徴とする半導体装置の実装方法。
4. When mounting a plurality of semiconductor devices having a female protrusion on one side surface of a package which is vertical in a mounted state and a male protrusion on a side surface opposite to the one side, The projections of the second package are fitted to the projections of the first package, the projections of the third and subsequent packages are fitted to the projections of the package immediately before, and the first to third
A method of mounting a semiconductor device, characterized in that the subsequent packages are integrated into a connected state, and then the integrated packages are simultaneously mounted on a mounting substrate.
JP6247008A 1994-09-14 1994-09-14 Semiconductor device and its mounting method Pending JPH0888317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6247008A JPH0888317A (en) 1994-09-14 1994-09-14 Semiconductor device and its mounting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6247008A JPH0888317A (en) 1994-09-14 1994-09-14 Semiconductor device and its mounting method

Publications (1)

Publication Number Publication Date
JPH0888317A true JPH0888317A (en) 1996-04-02

Family

ID=17157020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6247008A Pending JPH0888317A (en) 1994-09-14 1994-09-14 Semiconductor device and its mounting method

Country Status (1)

Country Link
JP (1) JPH0888317A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100327A (en) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp Semiconductor device and its manufacturing process
WO2007125633A1 (en) * 2006-04-28 2007-11-08 Kabushiki Kaisha Toshiba High-frequency semiconductor device
JP2010258308A (en) * 2009-04-27 2010-11-11 Sharp Corp Semiconductor device and connector
JP2014075537A (en) * 2012-10-05 2014-04-24 Toyota Motor Corp Semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712754B2 (en) * 1978-02-07 1982-03-12

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5712754B2 (en) * 1978-02-07 1982-03-12

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100327A (en) * 2004-09-28 2006-04-13 Mitsubishi Electric Corp Semiconductor device and its manufacturing process
JP4583122B2 (en) * 2004-09-28 2010-11-17 三菱電機株式会社 Semiconductor device and manufacturing method thereof
WO2007125633A1 (en) * 2006-04-28 2007-11-08 Kabushiki Kaisha Toshiba High-frequency semiconductor device
US7667322B2 (en) 2006-04-28 2010-02-23 Kabushiki Kaisha Toshiba High-frequency semiconductor device
US7994637B2 (en) 2006-04-28 2011-08-09 Kabushiki Kaisha Toshiba High-frequency semiconductor device
JP2010258308A (en) * 2009-04-27 2010-11-11 Sharp Corp Semiconductor device and connector
US8608388B2 (en) 2009-04-27 2013-12-17 Sharp Kabushiki Kaisha Semiconductor device and connector
JP2014075537A (en) * 2012-10-05 2014-04-24 Toyota Motor Corp Semiconductor device

Similar Documents

Publication Publication Date Title
USRE41039E1 (en) Stackable chip package with flex carrier
EP0346035B1 (en) Terminal structure and process of fabricating the same
JPS61269345A (en) Semiconductor device
EP0408779B1 (en) High density semiconductor memory module
US4505035A (en) Methods of aligning and mounting a plurality of electrical leads to a plurality of terminals
JP2007294993A (en) Assembling type semiconductor chip carrier
US6084293A (en) Stacked semiconductor device
KR100513941B1 (en) Ic socket
US5728601A (en) Process for manufacturing a single in-line package for surface mounting
EP0997944B1 (en) Printed circuit board with integrated circuit devices mounted on both sides thereof
US5661342A (en) Semiconductor device with heat sink including positioning pins
JPH0888317A (en) Semiconductor device and its mounting method
US3668604A (en) Strip-type dip receptacle
US7101793B2 (en) Power module and its manufacturing method
US6016852A (en) Leaded grid array IC package having coplanar bent leads for surface mount technology
US4747209A (en) Contact alignment tool
JP3670113B2 (en) Self-supporting terminal and radiator using the same
US6365437B2 (en) Method of connecting a die in an integrated circuit module
JP3256073B2 (en) IC socket
JPH10256421A (en) Semiconductor device and mounting method thereof
JP2000261133A (en) Terminal presser jig
JPH01152700A (en) Guiding mechanism for insertion of electronic component
JPS61150255A (en) Semiconductor device and manufacture thereof
JPH0697355A (en) Stacked electronic component
JP2704303B2 (en) Edge connector and its assembly jig