JPH088455A - Semiconductor photodetector - Google Patents

Semiconductor photodetector

Info

Publication number
JPH088455A
JPH088455A JP6138834A JP13883494A JPH088455A JP H088455 A JPH088455 A JP H088455A JP 6138834 A JP6138834 A JP 6138834A JP 13883494 A JP13883494 A JP 13883494A JP H088455 A JPH088455 A JP H088455A
Authority
JP
Japan
Prior art keywords
layer
multiplication
superlattice
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6138834A
Other languages
Japanese (ja)
Other versions
JP2739824B2 (en
Inventor
Masayoshi Tsuji
正芳 辻
Kikuo Makita
紀久夫 牧田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6138834A priority Critical patent/JP2739824B2/en
Publication of JPH088455A publication Critical patent/JPH088455A/en
Application granted granted Critical
Publication of JP2739824B2 publication Critical patent/JP2739824B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PURPOSE:To provide a 1mum band photodetector, which is used in a long-distance optical communication, has high-sensitivity and high-speed characteristics and moreover, has a high reliability. CONSTITUTION:In a hole-injected type superlattice APD, a structure, which has a large valence band energy gap and has little conduction band energy gap, is applied as a superlattice multiplying layer 19 and holes only are selectively multiplied. Moreover, a tensile strain is loaded on a multiplying well layer, pileup of the holes is relaxed and the speedup of a semiconductor photodetector is contrived. Or a hole pileup relaxation layer 20 is inserted between a light absorbing layer 13 and an electric field relaxation layer 18 and the speedup of the semiconductor light-receiving device is contrived. A planar structure can be adopted to this device with comparatively ease.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、光通信や光情報処理、
光計測等で用いられる半導体受光素子において、主にア
バランシェ増倍型半導体受光素子に関するものである。
The present invention relates to optical communication, optical information processing,
The present invention mainly relates to an avalanche multiplication type semiconductor light receiving element used in optical measurement and the like.

【0002】[0002]

【従来の技術】従来、1〜1.6μm 帯の光通信用半導
体受光素子として、InP基板上に格子整合したIn
0.53Ga0.47As層(以下InGaAs層と略す)を光
吸収層とするPIN型半導体受光素子(「光通信素子光
学」、米津氏著、工学図書株式会社刊、371頁(19
83)に記載)、アバランシェ増倍型半導体受光素子
(エレクトロニクス・レターズ(Electronic
s Letters)1984年,20巻,pp.65
3−654に記載)が知られている。特に、後者は、ア
バランシェ増倍作用による内部利得効果及び高速応答を
する点で、長距離通信用として実用化されている。
2. Description of the Related Art Conventionally, as a semiconductor light receiving element for optical communication in the band of 1 to 1.6 μm, In lattice-matched In on an InP substrate has been used.
PIN type semiconductor light receiving element ("Optical communication element optics", Mr. Yonezu, Engineering Book Co., Ltd., p. 371 (19), which uses a 0.53 Ga 0.47 As layer (hereinafter abbreviated as InGaAs layer) as a light absorbing layer.
83)), an avalanche multiplication type semiconductor light receiving element (Electronic Letters (Electronic)
s Letters), 1984, Volume 20, pp. 65
3-654) is known. In particular, the latter has been put to practical use for long-distance communication because it has an internal gain effect due to the avalanche multiplication effect and a high-speed response.

【0003】図8に、典型的なInGaAs−APDの
構造図(アバランシェ増倍型半導体受光素子は以下AP
Dと略す。)を示す。動作原理は、InGaAs光吸収
層13で発生した光キャリアの中で、正孔キャリアが電
界によりInPアバランシェ層14に注入される。In
Pアバランシェ層14は、高電界が印加されているので
イオン化衝突が生じ、増倍特性に至る。この場合、素子
特性上重要な雑音・高速応答特性は、増倍過程でのキャ
リアのランダムなイオン化プロセスに支配されているこ
とが知られている。具体的には、増倍層であるInP層
の電子と正孔のイオン化率に差がある程、イオン化率比
が大きくとれ(電子及び正孔のイオン化率をそれぞれ
α、βとすると、α/β>1の時には電子、β/α>1
の時には正孔が、イオン化衝突を起こす主キャリアとな
るべきである。)、素子特性上望ましい。
FIG. 8 is a structural diagram of a typical InGaAs-APD (the avalanche multiplication type semiconductor light receiving element is referred to as AP below).
Abbreviated as D. ). The principle of operation is that among the photocarriers generated in the InGaAs light absorption layer 13, hole carriers are injected into the InP avalanche layer 14 by the electric field. In
Since a high electric field is applied to the P avalanche layer 14, ionization collision occurs, and multiplication characteristics are reached. In this case, it is known that the noise and fast response characteristics, which are important in device characteristics, are governed by the random ionization process of carriers in the multiplication process. Specifically, the greater the difference between the ionization rates of electrons and holes in the InP layer, which is the multiplication layer, the greater the ionization rate ratio becomes (if the ionization rates of electrons and holes are α and β, respectively, α / Electron when β> 1, β / α> 1
At that time, holes should be the main carriers that cause ionization collisions. ), It is desirable in terms of device characteristics.

【0004】ところが、イオン化率比(α/βまたはβ
/α)は、材料物性的に決定されており、InPでは高
々β/α=2程度である。これは、低雑音特性を有する
Siのα/β=20と大きな違いがあり、より低雑音及
び高速応答特性を実現するために、画期的な技術革新が
要求されている。
However, the ionization ratio (α / β or β
/ Α) is determined by the physical properties of the material, and is at most about β / α = 2 for InP. This is largely different from α / β = 20 of Si having a low noise characteristic, and epoch-making technological innovation is required to realize lower noise and high-speed response characteristics.

【0005】これに対し、近年、アバランシェ増倍型半
導体受光素子において、増倍層に超格子構造を適用し、
伝導帯不連続エネルギーによる電子のイオン化促進を意
図した超格子APDが研究される。特に、InAlAs
/InAlGaAs超格子層を増倍層とした超格子AP
Dにおいて、利得帯域幅積120GHzが報告されてい
る(アイ・イー・イー・イー フォトニクス テクノロ
ジー レターズ(IEEE Photonics Te
chnology Letters)1933年、5
巻、pp675−677に記載)。図9に、典型的なI
nAlAs/InAlGaAs超格子APDの構造図を
示す。素子形成は、まず気相成長法でn型InP基板1
上にn+ 型InPバッファ層2、n+ 型InAlAsバ
ッファ層3、n- 型InAlAs/InAlGaAs超
格子増倍層4、p+ 型電界緩和層5、p- 型光吸収層
6、p- 型InPキャップ層7及びp+ 型InGaAs
コンタクト層8を順次積層する。その後、Br系エッチ
ャントでメサ形成をし、SiNxをパッシベーション膜
9として表面に堆積させる。その後、n側10及びp側
11にオーミック電極を蒸着して完成する。入射光12
は表面から入射する。
On the other hand, in recent years, in an avalanche multiplication type semiconductor light receiving element, a superlattice structure is applied to a multiplication layer,
A superlattice APD intended to promote ionization of electrons by conduction band discontinuity energy is studied. In particular, InAlAs
/ InAlGaAs superlattice layer as a multiplication layer superlattice AP
In D, a gain bandwidth product of 120 GHz is reported (IE Photonics Technology Letters (IEEE Photonics Te
chnology Letters) 1933, 5
Vol., Pp 675-677). FIG. 9 shows a typical I
The structural drawing of nAlAs / InAlGaAs superlattice APD is shown. For element formation, first, the n-type InP substrate 1 is formed by the vapor phase growth method.
N + type InP buffer layer 2, n + type InAlAs buffer layer 3, n type InAlAs / InAlGaAs superlattice multiplication layer 4, p + type electric field relaxation layer 5, p type light absorption layer 6, p type InP cap layer 7 and p + type InGaAs
The contact layers 8 are sequentially stacked. After that, mesas are formed with a Br-based etchant, and SiNx is deposited on the surface as a passivation film 9. Then, an ohmic electrode is vapor-deposited on the n-side 10 and the p-side 11 to complete the process. Incident light 12
Is incident from the surface.

【0006】[0006]

【発明が解決しようとする課題】従来の技術の欄で述べ
たように、従来の超格子APDでは伝導帯不連続エネル
ギーにより電子の衝突イオン化を促進させることを目的
としている。しかしながら、例えば、従来のInAlA
s/InAlGaAs超格子のAPDの例で言うなら
ば、伝導帯不連続エネルギー0.3eVのときには、価
電子帯不連続エネルギーも0.1eVあり、正孔の衝突
イオン化促進及び井戸層内での正孔のパイルアップ等が
懸念される。加えて、この超格子APDはメサ型の素子
構造であり、強電界が印加される増倍層がメサ端面で露
出するので、信頼性を有した素子を形成することが困難
となっている。
As described in the section of the prior art, the conventional superlattice APD aims at promoting the impact ionization of electrons by conduction band discontinuity energy. However, for example, conventional InAlA
In the case of the APD of the s / InAlGaAs superlattice, when the conduction band discontinuity energy is 0.3 eV, the valence band discontinuity energy is also 0.1 eV, which promotes the collision ionization of holes and the positive ionization in the well layer. There is concern about pile-up of holes. In addition, this superlattice APD has a mesa type element structure, and since the multiplication layer to which a strong electric field is applied is exposed at the end surface of the mesa, it is difficult to form a reliable element.

【0007】本発明の目的は、正孔を増倍層に注入する
構造のAPDにおいて、上述の課題を解決し、超格子構
造を利用し正孔のみを選択的に増倍させ、且つ、プレー
ナ構造を有する信頼性に優れた高感度・高速半導体受光
素子を提供することにある。
An object of the present invention is to solve the above-mentioned problems in an APD having a structure for injecting holes into a multiplication layer, selectively multiplying only holes by utilizing a superlattice structure, and An object is to provide a highly sensitive and high speed semiconductor light receiving element having a structure and excellent reliability.

【0008】[0008]

【課題を解決するための手段】本発明の請求項1の半導
体素子は、半導体基板上に光吸収層及び増倍層等を積層
して形成する半導体受光素子において、該増倍層が超格
子構造で形成され、且つ、該超格子構造の伝導帯エネル
ギー差がほとんどないことを特徴とする。
A semiconductor device according to claim 1 of the present invention is a semiconductor light-receiving device in which a light absorption layer, a multiplication layer and the like are laminated on a semiconductor substrate, and the multiplication layer is a superlattice. It is characterized in that it is formed of a structure and there is almost no difference in conduction band energy of the superlattice structure.

【0009】また、本発明の請求項2の半導体受光素子
は、上記請求項1の素子において、該増倍層を構成する
第一の半導体層がInPであり、且つ、第二の半導体層
がInAlGaAsであり、且つ、該超格子構造の伝導
帯エネルギー差がほとんどないことを特徴とする。
According to a second aspect of the present invention, in the semiconductor light receiving element of the first aspect, the first semiconductor layer forming the multiplication layer is InP and the second semiconductor layer is It is InAlGaAs, and there is almost no difference in conduction band energy between the superlattice structures.

【0010】あるいは、本発明の請求項3の半導体受光
素子は、上記請求項1あるいは請求項2の素子におい
て、増倍層を形成する超格子構造の井戸層に引っ張り歪
が加えられていることを特徴とする。
Alternatively, in the semiconductor light receiving element according to claim 3 of the present invention, in the element according to claim 1 or 2, tensile strain is applied to the well layer of the superlattice structure forming the multiplication layer. Is characterized by.

【0011】また、本発明の請求項4の半導体受光素子
は、上記請求項1または請求項2あるいは請求項3の素
子において、光吸収層と増倍層の間に電界緩和層を有
し、光吸収層と電界緩和層の間にInAlGaAsある
いはInGaAsPで形成された正孔パイルアップ緩和
層が挿入されていることを特徴とする。
A semiconductor light receiving element according to a fourth aspect of the present invention is the element according to the first, second or third aspect, further comprising an electric field relaxation layer between the light absorption layer and the multiplication layer, A hole pile-up relaxation layer made of InAlGaAs or InGaAsP is inserted between the light absorption layer and the electric field relaxation layer.

【0012】[0012]

【作用】図1は、本発明の請求項1と請求項2の半導体
受光素子を説明するための図であり、超格子増倍層のバ
ンド図を示す。増倍層として、InP/In0.5 Al0.
23Ga0.27As超格子構造を例にとり説明する。本発明
のAPDは、光吸収層で発生した光キャリアの内、正孔
のみを増倍層に注入する正孔注入型の超格子APDであ
る。図1に示すように、該超格子構造の価電子帯エネル
ギー差は0.3eVあり、これにより、注入された正孔
のイオン化率が増大される。一方、正孔の衝突イオン化
により増倍層内で発生した電子は、伝導帯不連続エネル
ギーがほとんど0eVであるために超格子構造における
ヘテロ界面でのエネルギー供給がなく、イオン化率を抑
圧することが出来る。即ち、該超格子構造により正孔の
みのイオン化率増大を図ることができ、イオン化率比
(β/α)を改善することができる。さらに、本発明の
超格子APDにおいては、高信頼性を得るために不可欠
なプレーナ構造を比較的容易に採用することができる。
この理由を図2を用いて説明する。
FIG. 1 is a diagram for explaining the semiconductor light receiving elements according to claims 1 and 2 of the present invention, and shows a band diagram of the superlattice multiplication layer. As a multiplication layer, InP / In 0.5 Al 0.
23 Ga 0.27 As superlattice structure will be described as an example. The APD of the present invention is a hole-injection-type superlattice APD that injects only holes out of the photocarriers generated in the light absorption layer into the multiplication layer. As shown in FIG. 1, the valence band energy difference of the superlattice structure is 0.3 eV, which increases the ionization rate of the injected holes. On the other hand, the electrons generated in the multiplication layer due to the impact ionization of holes do not have energy supply at the hetero interface in the superlattice structure because the conduction band discontinuity energy is almost 0 eV, and thus the ionization rate can be suppressed. I can. That is, the superlattice structure can increase the ionization rate of only holes, and can improve the ionization rate ratio (β / α). Furthermore, in the superlattice APD of the present invention, the planar structure that is essential for obtaining high reliability can be adopted relatively easily.
The reason for this will be described with reference to FIG.

【0013】図2には、本発明の半導体受光素子の素子
構造と電界強度の例を示す。p+ −InPキャップ層7
と超格子増倍層19の界面がpn接合であり、電界印加
時に空乏層は基板側に一方向に伸びる(従来の電子注入
型の超格子APDでは、空乏層はpn接合から基板側及
び表面側の両方向に伸びる。)この場合には、容易にp
- 型の2重ガードリング構造を適用することが可能であ
り、プレーナ構造の素子を形成することができる。これ
より、高電界が印加される増倍層等の露出が防げ、高信
頼性が達成できる。
FIG. 2 shows an example of the element structure and electric field strength of the semiconductor light receiving element of the present invention. p + -InP cap layer 7
The interface between the superlattice multiplication layer 19 and the superlattice multiplication layer 19 is a pn junction, and the depletion layer extends in one direction to the substrate side when an electric field is applied (in the conventional electron injection type superlattice APD, the depletion layer extends from the pn junction to the substrate side and the surface). It extends in both directions.) In this case, p
A -type double guard ring structure can be applied, and a device having a planar structure can be formed. As a result, exposure of the multiplication layer or the like to which a high electric field is applied can be prevented, and high reliability can be achieved.

【0014】次に、本発明の請求項3の作用について説
明する。請求項3の発明の作用は、上記請求項1及び2
の作用に加えて、以下の作用がある。図3は、請求項3
の作用を説明するための図であり、増倍層のバンド図を
示す。前述のように、増倍層内に注入された正孔は、ヘ
テロ界面の価電子帯エネルギー差ΔEvにより衝突イオ
ン化が促進されるが、増倍井戸層から障壁層に遷移する
ときにはこのΔEvが障壁として働き、特に質量の重い
正孔にとっては、パイルアップの原因となる。本発明の
請求項3では、増倍井戸層に引っ張り応力が加えられて
いるので、層方向に垂直に走行する正孔の基底準位はラ
イトホールバンドとなり、正孔の質量がバルクのときと
比べて1/8程度に軽くなる(このことについては、カ
オらが、ジャーナル・アプライド・フィジックス(J.
Appl.Phys)57(1985)p.5428に
報告している。)これより、価電子帯エネルギー差ΔE
vによる正孔のパイルアップが緩和されるので、高速特
性が改善される。
Next, the operation of claim 3 of the present invention will be described. The operation of the invention of claim 3 is the same as that of claims 1 and 2 above.
In addition to the action of, there is the following action. FIG. 3 shows claim 3.
FIG. 6 is a diagram for explaining the action of the above, and shows a band diagram of the multiplication layer. As described above, the holes injected into the multiplication layer promote collision ionization due to the valence band energy difference ΔEv at the hetero-interface, but when this transition from the multiplication well layer to the barrier layer, this ΔEv is a barrier. And acts as a cause of pile-up, especially for holes having a large mass. In claim 3 of the present invention, since tensile stress is applied to the multiplication well layer, the ground level of holes traveling perpendicularly to the layer direction becomes a light hole band, and when the hole mass is bulk, Compared to this, Kao et al. Wrote in Journal Applied Physics (J.
Appl. Phys) 57 (1985) p. 5428. ) From this, the valence band energy difference ΔE
Since the pile-up of holes due to v is alleviated, the high speed characteristics are improved.

【0015】次に、本発明の請求項4について説明す
る。請求項4の発明の作用は、上記請求項1及び2ある
いは3の作用に加えて、以下の作用がある。図4は、請
求項4の作用を説明するための図であり、光吸収層、電
界緩和層及び超格子増倍層のバンド図を示す。本発明の
素子構造は、前述のように光吸収層で発生した光キャリ
アの内、正孔のみを増倍層に注入する構造であるが、I
nGaAs光吸収層とInP電界緩和層の界面の価電子
帯エネルギー差ΔEvは0.4eVと大きい。ここで、
InP電界緩和層は光吸収層と超格子増倍層を分離さ
せ、InGaAs光吸収層でのトンネル暗電流の発生を
抑制する目的で挿入されている。それ故、この領域に印
加される電界は通常150kV/cm程度以下と小さく、
且つ、正孔の質量が電子のそれより8倍程度重いことを
考慮すると、この界面での正孔のパイルアップが懸念さ
れる。
Next, claim 4 of the present invention will be described. The action of the invention of claim 4 has the following action in addition to the action of claim 1 and 2 or 3 above. FIG. 4 is a diagram for explaining the action of claim 4, and shows band diagrams of the light absorption layer, the electric field relaxation layer, and the superlattice multiplication layer. The device structure of the present invention is a structure in which only holes among the photocarriers generated in the light absorption layer are injected into the multiplication layer as described above.
The valence band energy difference ΔEv at the interface between the nGaAs light absorption layer and the InP electric field relaxation layer is as large as 0.4 eV. here,
The InP electric field relaxation layer is inserted for the purpose of separating the light absorption layer and the superlattice multiplication layer and suppressing the generation of tunnel dark current in the InGaAs light absorption layer. Therefore, the electric field applied to this region is usually as small as 150 kV / cm or less,
In addition, considering that the mass of holes is eight times heavier than that of electrons, pile-up of holes at this interface is a concern.

【0016】請求項4の発明では、この界面にInAl
GaAs層あるいはInGaAs層20を挿入すること
により、この界面を階段状のバンド構造とし、正孔のパ
イルアップを緩和することができる。これより、高速特
性を改善することができる。
According to the invention of claim 4, InAl is formed at this interface.
By inserting the GaAs layer or the InGaAs layer 20, this interface has a stepwise band structure, and the pile-up of holes can be relaxed. As a result, high speed characteristics can be improved.

【0017】[0017]

【実施例】本発明の請求項1及び2の実施例について、
図面を用いて詳細に説明する。
EXAMPLES Examples of claims 1 and 2 of the present invention will be described.
This will be described in detail with reference to the drawings.

【0018】図5は、本発明の一実施例により形成され
たアバランシェ増倍型受光素子の断面図である。構造と
しては、まず、InP基板1上にn+ 型InPバッファ
層2を0.3μm 、n- 型InGaAs光吸収層13を
0.9μm 、n+ 型InP電界緩和層18を0.1μm
、n- 型InP/InAlGaAs超格子増倍層19
を0.2μm 、そしてn- 型InPキャップ層21を
2.5μm 積層する。ここで、上記InP/InAlG
aAs超格子構造の障壁層と井戸層の膜厚は、それぞれ
120オングストローム及び80オングストロームであ
る。その後、p- 型2重ガードリング構造22をBeの
2重注入(加速電圧110kV、ドーズ量5×1013cm
-2と、加速電圧60kV、ドーズ量3×1013cm-2)と
700℃、20分のアニールにより作製し、p+ 型受光
領域16はCd3 2 を拡散源とした570℃でのCd
拡散により作製した。さらに、パッシベーション膜とし
て表面にSiNx膜9を1500オングストローム堆積
させ、n側電極10として、AuGe/Niを1500
オングストローム、TiPtAuを500オングストロ
ーム堆積する。また、p側電極11として、AuZnを
1500オングストローム堆積することにより、素子構
造を完成する。
FIG. 5 is a sectional view of an avalanche multiplication type light receiving element formed according to one embodiment of the present invention. As the structure, first, the n + type InP buffer layer 2 is 0.3 μm, the n type InGaAs light absorption layer 13 is 0.9 μm, and the n + type InP electric field relaxation layer 18 is 0.1 μm on the InP substrate 1.
, N type InP / InAlGaAs superlattice multiplication layer 19
The 0.2 [mu] m, and the n - -type InP cap layer 21 is 2.5μm laminated. Here, the above InP / InAlG
The film thicknesses of the barrier layer and the well layer having the aAs superlattice structure are 120 Å and 80 Å, respectively. Then, a p -type double guard ring structure 22 is double-implanted with Be (acceleration voltage 110 kV, dose amount 5 × 10 13 cm
-2 , accelerating voltage of 60 kV, dose of 3 × 10 13 cm -2 ), annealing at 700 ° C. for 20 minutes, and p + type light receiving region 16 at 570 ° C. using Cd 3 P 2 as a diffusion source. Cd
It was prepared by diffusion. Further, a SiNx film 9 is deposited on the surface as a passivation film for 1500 angstrom, and AuGe / Ni for the n-side electrode 10 is deposited for 1500
Angstrom, TiPtAu is deposited to 500 angstrom. In addition, the device structure is completed by depositing AuZn as the p-side electrode 11 at 1500 angstrom.

【0019】上述した素子構造のもとで、作用に述べた
原理により、正孔のイオン化が誇張され、実行イオン化
率比(β/α比)5、最大帯域15GHz、利得帯域幅
積120GHz、また量子効率70%の低雑音・高速応
答特性を有するアバランシェ増倍型半導体受光素子を実
現した。また本素子は、信頼性評価試験の結果、10万
時間以上の長寿命を有していた。本発明による素子構造
は、具体的には、MOVPE、MBE、ガスソースMB
E等の結晶成長技術により、作製することができる。
Under the above-described device structure, the ionization of holes is exaggerated by the principle described in the operation, the effective ionization ratio (β / α ratio) is 5, the maximum bandwidth is 15 GHz, the gain bandwidth product is 120 GHz, and We have realized an avalanche multiplication semiconductor photodetector with low noise and high-speed response characteristics with a quantum efficiency of 70%. As a result of the reliability evaluation test, this device had a long life of 100,000 hours or more. The device structure according to the present invention is specifically, MOVPE, MBE, gas source MB.
It can be produced by a crystal growth technique such as E.

【0020】本発明の請求項3の実施例について、図面
を用いて詳細に説明する。図6は、本発明の一実施例に
より形成されたアバランシェ増倍型受光素子の断面図で
ある。構造としては、まず、InP基板1上にn+ 型I
nPバッファ層2を0.3μm 、n- 型InGaAs光
吸収層13を0.9μm 、n+ 型InP電界緩和層18
を0.1μm 、n- 型InP/InAlGaAs歪超格
子増倍層23を0.2μm 、そしてn- 型InPキャッ
プ層21を2.5μm 堆積する。ここで、上記InP/
InAlGaAs歪超格子構造の障壁層と井戸層の膜厚
は、それぞれ120オングストローム及び80オングス
トロームであり、且つ、該増倍井戸層には1.5%の引
っ張り歪が印加されている。その後、p- 型2重ガード
リング構造22をBeの2重注入(加速電圧110k
V、ドーズ量5×1013cm-2と、加速電圧60kV、ド
ーズ量3×1013cm-2)と700℃、20分のアニール
により作製し、p+ 型受光領域16はCd3 2 を拡散
源とした570℃でのCd拡散により作製した。さら
に、パッシベーション膜として表面にSiNx膜9を1
500オングストローム堆積させ、n側電極10とし
て、AuGe/Niを1500オングストローム、Ti
PtAuを500オングストローム堆積する。また、p
側電極11として、AuZnを1500オングストロー
ム堆積することにより、素子構造を完成する。
The third embodiment of the present invention will be described in detail with reference to the drawings. FIG. 6 is a sectional view of an avalanche multiplication type light receiving element formed according to an embodiment of the present invention. As the structure, first, an n + type I is formed on the InP substrate 1.
The nP buffer layer 2 has a thickness of 0.3 μm, the n -type InGaAs light absorption layer 13 has a thickness of 0.9 μm, and the n + -type InP electric field relaxation layer 18
Of 0.1 μm, an n type InP / InAlGaAs strained superlattice multiplication layer 23 of 0.2 μm, and an n type InP cap layer 21 of 2.5 μm. Where InP /
The barrier layer and the well layer having the InAlGaAs strained superlattice structure have film thicknesses of 120 Å and 80 Å, respectively, and a tensile strain of 1.5% is applied to the multiplication well layer. After that, the p -type double guard ring structure 22 is double-implanted with Be (acceleration voltage 110 k
V, dose amount 5 × 10 13 cm −2 , accelerating voltage 60 kV, dose amount 3 × 10 13 cm −2 ) and annealing at 700 ° C. for 20 minutes, and the p + -type light receiving region 16 is made of Cd 3 P 2. Was used as a diffusion source at 570 ° C. for Cd diffusion. Further, a SiNx film 9 is formed on the surface as a passivation film.
500 angstrom is deposited, and AuGe / Ni is 1500 angstrom, Ti for the n-side electrode 10.
Deposit 500 angstroms of PtAu. Also, p
The device structure is completed by depositing AuZn as the side electrode 11 at 1500 angstrom.

【0021】上述した素子構造のもとで、作用に述べた
原理により、正孔のイオン化が誇張され、実行イオン化
率比(β/α比)5、最大帯域17GHz、利得帯域幅
積125GHz、また量子効率70%の低雑音・高速応
答特性を有するアバランシェ増倍型半導体受光素子を実
現した。また本素子は、信頼性評価試験の結果、10万
時間以上の長寿命を有していた。本発明による素子構造
は、具体的には、MOVPE、MBE、ガスソースMB
E等の結晶成長技術により、作製することができる。
Under the above-mentioned device structure, the ionization of holes is exaggerated by the principle described in the operation, the effective ionization ratio (β / α ratio) is 5, the maximum bandwidth is 17 GHz, the gain bandwidth product is 125 GHz, and We have realized an avalanche multiplication semiconductor photodetector with low noise and high-speed response characteristics with a quantum efficiency of 70%. As a result of the reliability evaluation test, this device had a long life of 100,000 hours or more. The device structure according to the present invention is specifically, MOVPE, MBE, gas source MB.
It can be produced by a crystal growth technique such as E.

【0022】本発明の請求項4の実施例について、図面
を用いて詳細に説明する。図7は、本発明の一実施例に
より形成されたアバランシェ増倍型受光素子の断面図で
ある。構造としては、まず、InP基板1上にn+ 型I
nPバッファ層2を0.3μm 、n- 型InGaAs光
吸収層13を0.9μm 、n- 型In0.75Ga0.25As
0.250.75正孔パイルアップ緩和層20を500オング
ストローム、n+ 型InP電界緩和層18を0.1μm
、n- 型InP/InAlGaAs超格子増倍層19
を0.2μm 、そしてn- 型InPキャップ層21を
2.5μm 堆積する。ここで、上記InP/InAlG
aAs超格子構造の障壁層と井戸層の膜厚は、それぞれ
120オングストローム及び80オングストロームであ
る。その後、2重ガードリング構造22をBeの2重注
入(加速電圧110kV、ドーズ量5×1013cm-2と、
加速電圧60kV、ドーズ量3×1013cm-2)と700
℃、20分のアニールにより作製し、p+ 型受光領域1
6はCd3 2 を拡散源とした570℃でのCd拡散に
より作製した。さらに、パッシベーション膜として表面
にSiNx膜9を1500オングストローム堆積させ、
n側電極10として、AuGe/Niを1500オング
ストローム、TiPtAuを500オングストローム堆
積する。また、p側電極11として、AuZnを150
0オングストローム堆積することにより、素子構造を完
成する。
A fourth embodiment of the present invention will be described in detail with reference to the drawings. FIG. 7 is a sectional view of an avalanche multiplication type light receiving element formed according to an embodiment of the present invention. As the structure, first, an n + type I is formed on the InP substrate 1.
The nP buffer layer 2 has a thickness of 0.3 μm, the n type InGaAs light absorption layer 13 has a thickness of 0.9 μm, and the n type In 0.75 Ga 0.25 As.
0.25 P 0.75 hole pile-up relaxation layer 20 is 500 Å, n + type InP electric field relaxation layer 18 is 0.1 μm
, N type InP / InAlGaAs superlattice multiplication layer 19
Of 0.2 .mu.m and n -- type InP cap layer 21 of 2.5 .mu.m. Here, the above InP / InAlG
The film thicknesses of the barrier layer and the well layer having the aAs superlattice structure are 120 Å and 80 Å, respectively. Thereafter, the double guard ring structure 22 is double-implanted with Be (acceleration voltage 110 kV, dose amount 5 × 10 13 cm -2 ,
Acceleration voltage 60kV, Dose amount 3 × 10 13 cm -2 ) and 700
P + type light receiving region 1 produced by annealing at ℃ for 20 minutes
No. 6 was prepared by Cd diffusion at 570 ° C. using Cd 3 P 2 as a diffusion source. Further, a SiNx film 9 is deposited on the surface as a passivation film for 1500 Å,
AuGe / Ni of 1500 Å and TiPtAu of 500 Å are deposited as the n-side electrode 10. Further, as the p-side electrode 11, AuZn 150 is used.
The device structure is completed by depositing 0 angstrom.

【0023】上述した素子構造のもとで、作用に述べた
原理により、正孔のイオン化が誇張され、実行イオン化
率比(β/α比)5、最大帯域16GHz、利得帯域幅
積123GHz、また量子効率70%の低雑音・高速応
答特性を有するアバランシェ増倍型半導体受光素子を実
現した。また本素子は、信頼性評価試験の結果、10万
時間以上の長寿命を有していた。本発明による素子構造
は、具体的には、MOVPE、MBE、ガスソースMB
E等の結晶成長技術により、作製することができる。
Under the above-described device structure, the ionization of holes is exaggerated by the principle described in the operation, and the effective ionization ratio (β / α ratio) is 5, the maximum band is 16 GHz, the gain bandwidth product is 123 GHz, and We have realized an avalanche multiplication semiconductor photodetector with low noise and high-speed response characteristics with a quantum efficiency of 70%. As a result of the reliability evaluation test, this device had a long life of 100,000 hours or more. The device structure according to the present invention is specifically, MOVPE, MBE, gas source MB.
It can be produced by a crystal growth technique such as E.

【0024】[0024]

【発明の効果】本発明による半導体受光素子は、長距離
光通信に使用される1μm 帯の受光素子において、高感
度・高速特性を有し、且つ、高信頼性を有する素子を提
供することができる。
As described above, the semiconductor light receiving device according to the present invention can provide a 1 μm band light receiving device used for long-distance optical communication, which has high sensitivity and high speed characteristics and high reliability. it can.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の請求項1及び2の作用を説明するため
の図である。
FIG. 1 is a diagram for explaining the operation of claims 1 and 2 of the present invention.

【図2】本発明の請求項1及び2の作用を説明するため
の図である。
FIG. 2 is a diagram for explaining the operation of claims 1 and 2 of the present invention.

【図3】本発明の請求項3の作用を説明するための図で
ある。
FIG. 3 is a view for explaining the action of claim 3 of the present invention.

【図4】本発明の請求項4の作用を説明するための図で
ある。
FIG. 4 is a view for explaining the action of claim 4 of the present invention.

【図5】本発明の請求項1及び2の実施例を説明するた
めの図である。
FIG. 5 is a diagram for explaining an embodiment of claims 1 and 2 of the present invention.

【図6】本発明の請求項3の実施例を説明するための図
である。
FIG. 6 is a diagram for explaining an embodiment of claim 3 of the present invention.

【図7】本発明の請求項4の実施例を説明するための図
である。
FIG. 7 is a diagram for explaining an embodiment of claim 4 of the present invention.

【図8】従来例のInGaAs APDの構造図であ
る。
FIG. 8 is a structural diagram of a conventional InGaAs APD.

【図9】従来例の超格子APDの構造図である。FIG. 9 is a structural diagram of a conventional superlattice APD.

【符号の説明】[Explanation of symbols]

1 n型InP基板 2 n+ 型InPバッファ層 3 n+ 型InAlAsバッファ層 4 n- 型InAlAs/InAlGaAs超格子増倍
層 5 p+ 型InP電界緩和層 6 p- 型InGaAs光吸収層 7 p+ 型InPキャップ層 8 p+ 型InGaAsコンタクト層 9 SiNxパッシベーション膜 10 n側オーミック電極 11 p側オーミック電極 12 入射光 13 n- 型InGaAs光吸収層 14 n型InP増倍層 15 n型InPキャップ層 16 p+ 型受光領域 17 p+ 型ガードリング領域 18 n+ 型InP電界緩和層 19 n- 型InP/InAlGaAs超格子増倍層 20 n- 型In0.75Ga0.25As0.250.75正孔パイ
ルアップ緩和層 21 n- 型InPキャップ層 22 p- 型2重ガードリング構造 23 n- 型InP/InAlGaAs歪超格子増倍層
1 n type InP substrate 2 n + type InP buffer layer 3 n + type InAlAs buffer layer 4 n type InAlAs / InAlGaAs superlattice multiplication layer 5 p + type InP electric field relaxation layer 6 p type InGaAs light absorption layer 7 p + Type InP cap layer 8 p + type InGaAs contact layer 9 SiNx passivation film 10 n-side ohmic electrode 11 p-side ohmic electrode 12 incident light 13 n - type InGaAs light absorption layer 14 n-type InP multiplication layer 15 n-type InP cap layer 16 p + type light receiving region 17 p + type guard ring region 18 n + type InP electric field relaxation layer 19 n type InP / InAlGaAs superlattice multiplication layer 20 n type In 0.75 Ga 0.25 As 0.25 P 0.75 hole pileup relaxation layer 21 n type InP cap layer 22 p type double guard ring structure 23 n type InP / InAlGa As strained superlattice multiplication layer

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】半導体基板上に光吸収層及び増倍層を有す
る半導体受光素子において、該増倍層が超格子構造で形
成され、且つ、該超格子構造の伝導帯エネルギー差がほ
とんどないことを特徴とする半導体受光素子。
1. A semiconductor light-receiving element having a light absorption layer and a multiplication layer on a semiconductor substrate, wherein the multiplication layer is formed in a superlattice structure, and there is almost no difference in conduction band energy between the superlattice structure. A semiconductor light receiving element characterized by.
【請求項2】増倍層を構成する第一の半導体層がInP
であり、且つ、第二の半導体層がInAlGaAsであ
り、且つ、該超格子構造の伝導帯エネルギー差がほとん
どないことを特徴とする請求項1記載の半導体受光素
子。
2. The first semiconductor layer constituting the multiplication layer is InP
2. The semiconductor light receiving element according to claim 1, wherein the second semiconductor layer is InAlGaAs, and there is almost no difference in conduction band energy between the superlattice structures.
【請求項3】増倍層を形成する超格子構造の井戸層に引
っ張り歪が加えられていることを特徴とする請求項1ま
たは請求項2記載の半導体受光素子。
3. The semiconductor light receiving element according to claim 1, wherein tensile strain is applied to the well layer of the superlattice structure forming the multiplication layer.
【請求項4】光吸収層と増倍層の間に電界緩和層を有
し、光吸収層と電界緩和層の間にInAlGaAsある
いはInGaAsPで形成された正孔パイルアップ緩和
層が挿入されていることを特徴とする請求項1または請
求項2または請求項3記載の半導体受光素子。
4. An electric field relaxation layer is provided between the light absorption layer and the multiplication layer, and a hole pile-up relaxation layer made of InAlGaAs or InGaAsP is inserted between the light absorption layer and the electric field relaxation layer. The semiconductor light receiving element according to claim 1, 2 or 3, characterized in that.
JP6138834A 1994-06-21 1994-06-21 Semiconductor light receiving element Expired - Fee Related JP2739824B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6138834A JP2739824B2 (en) 1994-06-21 1994-06-21 Semiconductor light receiving element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6138834A JP2739824B2 (en) 1994-06-21 1994-06-21 Semiconductor light receiving element

Publications (2)

Publication Number Publication Date
JPH088455A true JPH088455A (en) 1996-01-12
JP2739824B2 JP2739824B2 (en) 1998-04-15

Family

ID=15231311

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6138834A Expired - Fee Related JP2739824B2 (en) 1994-06-21 1994-06-21 Semiconductor light receiving element

Country Status (1)

Country Link
JP (1) JP2739824B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272769A (en) * 2009-05-22 2010-12-02 Fujitsu Ltd Solar cell
KR20180086667A (en) * 2017-01-23 2018-08-01 서울시립대학교 산학협력단 Photon detector with quantum well structure
CN112335059A (en) * 2018-07-11 2021-02-05 斯坦福国际研究院 Linear mode avalanche photodiode without excessive noise

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5861679A (en) * 1981-10-07 1983-04-12 Kokusai Denshin Denwa Co Ltd <Kdd> Avalanche photo diode with quantum well
JPS59163878A (en) * 1983-03-09 1984-09-14 Fujitsu Ltd Semiconductor photo detector
JPH0282658A (en) * 1988-09-20 1990-03-23 Fujitsu Ltd Semiconductor photodetector
JPH02119274A (en) * 1988-10-28 1990-05-07 Fujitsu Ltd Avalanche photodiode
JPH04263477A (en) * 1991-02-19 1992-09-18 Nec Corp Semiconductor photodetector
JPH04355976A (en) * 1991-03-28 1992-12-09 Nec Corp Semiconductor photoreceptor element
JPH0521829A (en) * 1991-07-12 1993-01-29 Hitachi Ltd Semiconductor device
JPH0567805A (en) * 1991-09-09 1993-03-19 Nippon Telegr & Teleph Corp <Ntt> Avalanche photodiode
JPH05291609A (en) * 1992-04-07 1993-11-05 Hitachi Ltd Optical semiconductor device
JPH06169100A (en) * 1992-11-30 1994-06-14 Nec Corp Semiconductor light receiving element

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5861679A (en) * 1981-10-07 1983-04-12 Kokusai Denshin Denwa Co Ltd <Kdd> Avalanche photo diode with quantum well
JPS59163878A (en) * 1983-03-09 1984-09-14 Fujitsu Ltd Semiconductor photo detector
JPH0282658A (en) * 1988-09-20 1990-03-23 Fujitsu Ltd Semiconductor photodetector
JPH02119274A (en) * 1988-10-28 1990-05-07 Fujitsu Ltd Avalanche photodiode
JPH04263477A (en) * 1991-02-19 1992-09-18 Nec Corp Semiconductor photodetector
JPH04355976A (en) * 1991-03-28 1992-12-09 Nec Corp Semiconductor photoreceptor element
JPH0521829A (en) * 1991-07-12 1993-01-29 Hitachi Ltd Semiconductor device
JPH0567805A (en) * 1991-09-09 1993-03-19 Nippon Telegr & Teleph Corp <Ntt> Avalanche photodiode
JPH05291609A (en) * 1992-04-07 1993-11-05 Hitachi Ltd Optical semiconductor device
JPH06169100A (en) * 1992-11-30 1994-06-14 Nec Corp Semiconductor light receiving element

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010272769A (en) * 2009-05-22 2010-12-02 Fujitsu Ltd Solar cell
KR20180086667A (en) * 2017-01-23 2018-08-01 서울시립대학교 산학협력단 Photon detector with quantum well structure
CN112335059A (en) * 2018-07-11 2021-02-05 斯坦福国际研究院 Linear mode avalanche photodiode without excessive noise
EP3821472A4 (en) * 2018-07-11 2022-03-02 SRI International Linear mode avalanche photodiodes without excess noise

Also Published As

Publication number Publication date
JP2739824B2 (en) 1998-04-15

Similar Documents

Publication Publication Date Title
JP2937404B2 (en) Semiconductor light receiving element
JP2845081B2 (en) Semiconductor light receiving element
JPH08181349A (en) Superlattice avalanche photodiode
JP3287458B2 (en) Ultra-high speed, low voltage drive avalanche multiplication type semiconductor photo detector
EP0506127B1 (en) Semiconductor photodetector using avalanche multiplication
JP2998375B2 (en) Avalanche photodiode
WO2023248367A1 (en) Semiconductor light-receiving element and method for manufacturing semiconductor light-receiving element
JPH0821727B2 (en) Avalanche photodiode
JPH0521829A (en) Semiconductor device
JPH08111541A (en) Semiconductor device
JP2739824B2 (en) Semiconductor light receiving element
JPH06232442A (en) Semiconductor photodetector
JP4058921B2 (en) Semiconductor photo detector
JP2745826B2 (en) Avalanche photodiode
Umezawa et al. Waveguide avalanche photodetector using quantum-dot superlattice for optical fiber communications
JP2751846B2 (en) Semiconductor light receiving element
JP2894910B2 (en) Superlattice avalanche photodiode and method of manufacturing the same
JPH07202254A (en) Semiconductor photodetector
JPH04372178A (en) Semiconductor photodetector element
JP3001291B2 (en) Semiconductor light receiving element
JP3018589B2 (en) Semiconductor light receiving element
JP2998471B2 (en) Semiconductor light receiving element
JP2936770B2 (en) Semiconductor light receiving element
JP2661548B2 (en) Semiconductor light receiving element
JP2671569B2 (en) Avalanche photodiode

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19971224

LAPS Cancellation because of no payment of annual fees