JPH088394A - Main circuit configuration of high speed switching device - Google Patents
Main circuit configuration of high speed switching deviceInfo
- Publication number
- JPH088394A JPH088394A JP14133594A JP14133594A JPH088394A JP H088394 A JPH088394 A JP H088394A JP 14133594 A JP14133594 A JP 14133594A JP 14133594 A JP14133594 A JP 14133594A JP H088394 A JPH088394 A JP H088394A
- Authority
- JP
- Japan
- Prior art keywords
- main circuit
- wiring
- devices
- main
- positive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】この発明は、コンプリメンタリ構
造をなすIGBT等の高速スイッチングデバイスより成
るインバータ装置等の電力変換装置の主回路構成方法、
詳しくは前記スイッチングデバイスのターンオフ時過渡
過電圧の抑制を図った主回路構成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for constructing a main circuit of a power conversion device such as an inverter device comprising a high speed switching device such as an IGBT having a complementary structure.
More specifically, the present invention relates to a method for configuring a main circuit that suppresses a transient overvoltage when the switching device is turned off.
【0002】[0002]
【従来の技術】電力変換装置における従来のこの種ブリ
ッジをなす主回路の配置構成は、単相インバータを例と
し、その電気的な基本回路構成を示す図3の主回路図に
従ってなされた図6の主回路構成図の如きものが知られ
ている。また、図7は図6に示す2組のパワートランジ
スタモジュールの斜視図である。2. Description of the Related Art The conventional arrangement of a main circuit forming a bridge of this kind in a power conversion device is shown in FIG. 6 in which a single-phase inverter is taken as an example and in accordance with the main circuit diagram of FIG. A known main circuit configuration diagram is known. FIG. 7 is a perspective view of the two sets of power transistor modules shown in FIG.
【0003】以下、先ず図3の主回路図について説明す
る。図3において、T1 〜T4 はそれぞれ高速の半導体
スイッチングデバイスとしてのパワートランジスタ、D
1 〜D4 はそれぞれ前記トランジスタT1 〜T4 に逆並
列接続された転流ダイオード、1〜4はそれぞれ前記の
トランジスタとダイオードとの組み合わせ (T1 −D1)
〜 (T4 −D4)を一括収納したパワートランジスタモジ
ュール、5は直流電源として機能する電源用コンデン
サ、6は前記のトランジスタT1 或いはT2 のターンオ
フ時過渡過電圧の抑制を図るスナバコンデンサ、同様に
7は前記トランジスタT3 或いはT4 のターンオフ時過
渡過電圧の抑制を図るスナバコンデンサ、8は誘導性成
分を含む負荷である。First, the main circuit diagram of FIG. 3 will be described below. In FIG. 3, T 1 to T 4 are power transistors as high-speed semiconductor switching devices and D, respectively.
1 to D 4 are commutation diodes connected in antiparallel to the transistors T 1 to T 4 , respectively, and 1 to 4 are combinations of the transistors and diodes (T 1 -D 1 ).
~ (T 4 -D 4 ) packaged power transistor module, 5 is a power supply capacitor functioning as a DC power supply, 6 is a snubber capacitor for suppressing the transient overvoltage at the time of turning off the transistor T 1 or T 2 , the same. Reference numeral 7 is a snubber capacitor for suppressing the transient overvoltage at the time of turning off the transistor T 3 or T 4 , and 8 is a load containing an inductive component.
【0004】なお、9,15は主回路配線における浮遊
インダクタンス、10は前記スナバコンデンサの配線に
おける浮遊インダクタンスである。次に図6は、図3に
示す単相インバータの主回路ブリッジ構成における一相
分の上下アーム要素に関する主回路構成図であり、その
コレクタとエミッタの端子配置の異なるコンプリメンタ
リ構造の一対のトランジスタモジュールを主体とした各
構成要素の平面配置の概略を示すものである。なお、図
示の9,10,15は前記の各配線における浮遊インダ
クタンスであり、便宜上、図示部の配線導体上に集中す
るものと仮定し表示している。Numerals 9 and 15 are stray inductances in the main circuit wiring, and 10 is a stray inductance in the wiring of the snubber capacitor. Next, FIG. 6 is a main circuit configuration diagram relating to upper and lower arm elements for one phase in the main circuit bridge configuration of the single-phase inverter shown in FIG. 3, and a pair of complementary transistor modules having different collector and emitter terminal arrangements. FIG. 3 is a schematic view of a planar arrangement of each component mainly including. It should be noted that the numerals 9, 10, and 15 shown in the drawing are stray inductances in the respective wirings, and for the sake of convenience, they are shown on the assumption that they are concentrated on the wiring conductors shown in the drawing.
【0005】また、図7は図6の如き配置に対応し組み
合わされた一対のコンプリメンタリ構造のパワートラン
ジスタモジュールの斜視図である。この場合、トランジ
スタ駆動用信号線(ベース・エミッタ線)は、図示の如
く、主回路配線と交差することはない。Further, FIG. 7 is a perspective view of a pair of complementary structure power transistor modules which are combined corresponding to the arrangement shown in FIG. In this case, the transistor driving signal line (base / emitter line) does not intersect the main circuit wiring as shown in the figure.
【0006】[0006]
【発明が解決しようとする課題】一般に、高速スイッチ
ング素子により回路構成をなす場合は、回路電流の高速
スイッチングに伴って回路配線導体自体の浮遊インダク
タンスに起因して発生する逆起電圧が前記スイッチング
素子の安全動作範囲を狭める危険性があり、高速スイッ
チング回路の構成時には、回路配線導体自体の浮遊イン
ダクタンスの低減が重要なこととなる。Generally, when a circuit configuration is made up of high-speed switching elements, a counter electromotive voltage generated due to the stray inductance of the circuit wiring conductor itself accompanying the high-speed switching of the circuit current is the switching element. There is a risk of narrowing the safe operating range of the device, and it is important to reduce the stray inductance of the circuit wiring conductor itself when configuring a high-speed switching circuit.
【0007】以下、先ず図3に示す主回路スイッチング
素子のオンからオフへの変化時における図示各浮遊イン
ダクタンスの影響に関して説明する。今、前記のトラン
ジスタT1 とT4 とがオンとなり、電源用のコンデンサ
5の正極(+極)→トランジスタT1 →負荷8→トラン
ジスタT4 →コンデンサ5の負極(−極)の経路での負
荷電流通流時に、トランジスタT1 をオフとなせば、負
荷8の誘導性成分における蓄積エネルギの放出による電
流が電流ID となって、負荷8→トランジスタT4 →ダ
イオードD2 →負荷8の経路で環流する。一方、主回路
配線の浮遊インダクタンス9に蓄積されたエネルギは、
循環電流ISNとなりスナバコンデンサ6と電源用のコン
デンサ5とを経由して環流する。First, the influence of each of the illustrated stray inductances when the main circuit switching element shown in FIG. 3 changes from on to off will be described. Now, the transistors T 1 and T 4 are turned on, and the path of the positive electrode (+ pole) of the capacitor 5 for power supply → transistor T 1 → load 8 → transistor T 4 → negative electrode (−pole) of the capacitor 5 If the transistor T 1 is turned off when the load current flows, the current due to the release of the stored energy in the inductive component of the load 8 becomes the current I D, and the load 8 → transistor T 4 → diode D 2 → load 8 Return to the path. On the other hand, the energy stored in the stray inductance 9 of the main circuit wiring is
It becomes the circulating current I SN and is circulated through the snubber capacitor 6 and the power supply capacitor 5.
【0008】今、前記の浮遊インダクタンス10と15
との値をそれぞれL10とL15とすれば、前記両電流ISN
とID とは、それぞれ前記の浮遊インダクタンス10と
15との両端において図示の正負(+,−)極性の如
く、時間的な電流変化率に比例した逆起電圧L10・dI
SN/dtとL15・dID /dtとを誘起する。上記の両
逆起電圧は、何れも電源用コンデンサ5の端子電圧EDC
に重畳されてトランジスタT1 のコレクタ・エミッタ間
に印加される。Now, the above-mentioned stray inductances 10 and 15
If the values of and are L 10 and L 15 , respectively, then both currents I SN
And I D are the counter electromotive voltage L 10 · dI proportional to the current change rate over time, such as the positive and negative (+, −) polarities shown at both ends of the stray inductances 10 and 15, respectively.
To induce and SN / dt and L 15 · dI D / dt. Both of the above counter electromotive voltages are the terminal voltage E DC of the power supply capacitor 5.
And is applied between the collector and the emitter of the transistor T 1 .
【0009】因みに図5は、上記の如き逆起電圧が電源
用コンデンサ5の端子電圧EDCに対して重畳する模様を
時間tの経過に対して示す動作波形図であり、IC とV
CEとはそれぞれ前記トランジスタのコレクタ電流とコレ
クタ・エミッタ間電圧とである。図示の如く、電流IC
の低減に伴う前記の電流ISNとID 両者の増大時と、電
流ISNが減少し電流ID が定常値となる2領域に対応
し、前記電圧VCEは大幅に増大変動する可能性がある。[0009] Incidentally 5 is an operation waveform diagram showing a pattern such as back electromotive force described above is superimposed on the terminal voltage E DC power supply for capacitor 5 with respect to the elapsed time t, I C and V
CE is the collector current and collector-emitter voltage of the transistor, respectively. As shown, the current I C
The voltage V CE may increase and change significantly, corresponding to two regions in which the currents I SN and I D increase with the decrease of the current I and the current I SN decreases and the current I D becomes a steady value. There is.
【0010】上記の如き電圧VCEの増大変動に対して、
前記トランジスタ例えばT1 はその安全動作上、その固
有の安全動作領域が前記電圧VCEの増大変動域より大で
あることを要する。即ち、図3に示す主回路ブリッジ構
成における各高速スイッチング素子の安全動作を維持し
且つ前記スナバコンデンサの容量増大を出来るだけ避け
るためには、前記の逆起電圧演算式の示す如く、前記ブ
リッジ構成の各主回路或いはスナバ回路における浮遊イ
ンダクタンスの低減を図る必要がある。[0010] With respect to the increase fluctuation of the voltage V CE as described above,
For the safe operation of the transistor, for example, T 1 , it is necessary that its inherent safe operation area is larger than the increasing fluctuation range of the voltage V CE . That is, in order to maintain the safe operation of each high-speed switching element in the main circuit bridge structure shown in FIG. 3 and to avoid the increase in the capacity of the snubber capacitor as much as possible, the bridge structure is defined by the above-mentioned back electromotive force calculation formula. It is necessary to reduce the stray inductance in each main circuit or snubber circuit.
【0011】しかしながら、前記図6に示す如く、従来
の主回路ブリッジ構成においては、各主回路配線が各ス
イッチングデバイスの主端子配列に従い独立分離した状
態でなされ、また各配線距離が長くなる傾向にあり、こ
のため前記各主回路配線自体の浮遊インダクタンス例え
ば図示の9と15両者の低減には限界があった。同様
に、スナバ配線における浮遊インダクタンスの低減にも
限界があった。However, as shown in FIG. 6, in the conventional main circuit bridge structure, each main circuit wiring is made independently according to the main terminal arrangement of each switching device, and each wiring distance tends to be long. Therefore, there is a limit to the reduction of the stray inductance of each main circuit wiring itself, such as 9 and 15 in the figure. Similarly, there is a limit in reducing stray inductance in the snubber wiring.
【0012】従って、従来は、上記の如き各浮遊インダ
クタンスの低減限界に対し、スナバコンデンサの容量増
大、或いは、その安全動作領域の拡大を図った大容量ト
ランジスタの採用等を行わざるを得ず、インバータ装置
等の電力変換装置自体の大形化と高価格化とを来してい
た。上記に鑑みこの発明は、モジュール化された高速ス
イッチングデバイスによる主回路構成において、モジュ
ール配置の変更による前記の主回路配線及びスナバ配線
の距離短縮を介し、各回路配線における浮遊インダクタ
ンスの低減を図った高速スイッチングデバイスの主回路
構成方法の提供を目的とするものである。Therefore, conventionally, there has been no choice but to increase the capacity of the snubber capacitor or adopt a large-capacity transistor in which the safe operation area is expanded in response to the above-mentioned reduction limits of the stray inductances. The power converters such as inverter devices have become larger and more expensive. In view of the above, the present invention aims to reduce the stray inductance in each circuit wiring by reducing the distance between the main circuit wiring and the snubber wiring by changing the module arrangement in the main circuit configuration by the modularized high-speed switching device. An object of the present invention is to provide a method for configuring a main circuit of a high speed switching device.
【0013】[0013]
【課題を解決するための手段】上記目的を達成するため
にこの発明の高速スイッチングデバイスの主回路構成方
法において、 1)請求項1の発明は、それぞれの主電極配置が互いに
異なる一対のコンプリメンタリ構造の半導体スイッチン
グデバイスをその主回路ブリッジ構成における一相分の
上下アーム要素となすと共に、正負両電源母線に接続さ
れる前記一対のデバイスの正負両主電極間にスナバコン
デンサを接続してなるインバータ装置において、前記の
対をなす両デバイス間で相互に接続される主電極間の距
離を最短となす如くこれら両デバイスを隣接配置し、前
記ブリッジの構成において相互に接続される前記両デバ
イスの主電極間の配線距離を最短となすと共に、前記イ
ンバータ装置の直流電源から前記両デバイスの入力主電
極に至る正負両電源母線の配線を出来るだけ接近させ且
つ平行に配設するものとする。In order to achieve the above object, in the method for constructing a main circuit of a high speed switching device according to the present invention, 1) the invention of claim 1 has a pair of complementary structures in which respective main electrode arrangements are different from each other. Inverter device in which the semiconductor switching device is used as upper and lower arm elements for one phase in the main circuit bridge structure, and a snubber capacitor is connected between the positive and negative main electrodes of the pair of devices connected to the positive and negative power supply buses. In these cases, the two devices are arranged adjacent to each other so that the distance between the main electrodes connected to each other between the pair of devices is the shortest, and the main electrodes of both the devices connected to each other in the bridge configuration. The shortest wiring distance between them, and from the DC power supply of the inverter device to the input main electrode of both devices The wirings of both positive and negative power supply bus lines shall be arranged as close as possible and arranged in parallel.
【0014】2)請求項2の発明は、請求項1に記載の
高速スイッチングデバイスの主回路構成方法において、
前記一対の半導体スイッチングデバイスの正負両主電極
間に接続される前記スナバコンデンサの配線距離を最短
となすものとする。 3)請求項3の発明は、請求項1に従う主電極間配線と
請求項2に従うスナバ配線とがなされ、前記インバータ
装置の主回路ブリッジ構成における一相分の上下アーム
要素を構成する一対のコンプリメンタリ構造のスイッチ
ングデバイスを単位構成とする複数対デバイスの並列接
続に関するものであり、これら複数対のデバイスそれぞ
れの上下アーム間接続点を互に接続して負荷への共通出
力配線となし、且つ、前記複数対のデバイスを前記イン
バータ装置直流電源の正負両電源母線において並列に接
続すると共に、前記の正負両電源母線と各デバイス主電
極間の並列接続用配線距離を互いに等しく且つ最短のも
のとなすものとする。2) A second aspect of the present invention is a method for constructing a main circuit of a high speed switching device according to the first aspect,
The wiring distance of the snubber capacitor connected between the positive and negative main electrodes of the pair of semiconductor switching devices shall be the shortest. 3) According to the invention of claim 3, the pair of complementary upper and lower arm elements for the main phase of the main circuit bridge structure of the inverter device are provided by wiring between the main electrodes according to claim 1 and the snubber wiring according to claim 2. The present invention relates to parallel connection of a plurality of paired devices each having a switching device having a structure as a unit configuration, and connecting the upper and lower arm connection points of the plurality of paired devices to each other to form a common output wiring to a load, and A plurality of pairs of devices are connected in parallel at both positive and negative power supply buses of the DC power source of the inverter device, and the wiring distance for parallel connection between the positive and negative power supply buses and each device main electrode is made equal and shortest. And
【0015】[0015]
【作用】一般に、電路をなす導体の自己インダクタンス
(従ってまた、回路配線導体の浮遊インダクタンス)
は、この電路を通流する単位の電流が生成する磁束量、
即ち磁束量の対電流変化率に比例すると共に、導体長に
も比例する。また、同一長の密接した平行2導体に、大
きさが等しく通電方向が互いに逆の電流を通流させた場
合、前記両導体それぞれの形成する磁束は互いに打ち消
し合い両者による総合の磁束量は零或いは略零となる。
従って、前記平行2導体総合の自己インダクタンスもま
た零或いは略零となる。[Function] Generally, the self-inductance of a conductor forming an electric path (and hence the stray inductance of a circuit wiring conductor)
Is the amount of magnetic flux generated by the unit current flowing through this electric path,
That is, it is proportional to the rate of change of the amount of magnetic flux with respect to the current and also to the conductor length. Further, when currents of equal size and opposite current directions are made to flow through closely parallel two conductors of the same length, the magnetic fluxes formed by the two conductors cancel each other out and the total magnetic flux amount by both conductors is zero. Alternatively, it becomes almost zero.
Therefore, the total self-inductance of the parallel two conductors is also zero or substantially zero.
【0016】上記に従いこの発明は、 1)請求項1の発明による如く、コンプリメンタリ構造
をなす一対のスイッチングデバイスを一相分上下アーム
要素として形成したインバータ装置等の主回路ブリッジ
構成に関し、前記の対をなすデバイスの各接続対応電極
間距離を最短となす如くこれら両デバイスを隣接配置す
ることにより、前記主電極間配線における浮遊インダク
タンスの低減を図り、更に直流電源から前記主回路ブリ
ッジに至る正負両極給電母線を互いに出来るだけ近接平
行配置することにより、前記正負両極給電母線における
浮遊インダクタンスの低減を図るものである。According to the above, the present invention relates to: 1) a main circuit bridge structure of an inverter device or the like in which a pair of switching devices having a complementary structure are formed as upper and lower arm elements for one phase as in the invention of claim 1; By arranging these devices adjacent to each other so that the distance between the corresponding electrodes of the device that forms the device is the shortest, the stray inductance in the wiring between the main electrodes is reduced, and the positive and negative poles from the DC power supply to the main circuit bridge are further reduced. By arranging the power supply busbars as close to each other as possible in parallel, it is intended to reduce the stray inductance in the positive and negative bipolar power supply busbars.
【0017】2)請求項2の発明による如く、請求項1
による主電極間配線方法に加えて、前記の対をなすデバ
イスの主電極間を接続するスナバ配線の最短化を図るこ
とにより、スナバ配線における浮遊インダクタンスの低
減を図るものである。 3)請求項3の発明による如く、請求項1に従う主電極
間配線と請求項2に従うスナバ配線とがなされた一対の
コンプリメンタリ構造のスイッチングデバイスを単位構
成とする複数対デバイスの並列接続に関するものであ
り、これら複数対のデバイスそれぞれの上下アーム間接
続点を互に接続して負荷への共通出力配線となし、且
つ、前記複数対のデバイスを前記インバータ装置直流電
源の正負両電源母線において並列に接続すると共に、前
記の正負両電源母線と各デバイス主電極間の並列接続用
配線距離を互いに等しく且つ最短のものとなすものであ
る。2) According to the invention of claim 2, claim 1
In addition to the inter-main-electrode wiring method described above, the snubber wiring connecting the main electrodes of the paired devices is shortened to reduce stray inductance in the snubber wiring. 3) According to the invention of claim 3, a parallel connection of a plurality of pairs of devices, each unit of which is a pair of switching devices having a complementary structure, in which the wiring between main electrodes according to claim 1 and the snubber wiring according to claim 2 are made. Yes, the upper and lower arm connection points of each of the plurality of pairs of devices are connected to each other to form a common output wiring to a load, and the plurality of pairs of devices are connected in parallel on both positive and negative power supply buses of the inverter unit DC power supply. In addition to the connection, the wiring distances for parallel connection between the positive and negative power supply buses and the device main electrodes are made equal and shortest.
【0018】[0018]
【実施例】以下この発明の実施例を、図1,2両図に示
す主回路構成図により説明する。ここに、図1は請求項
1,2に対応するこの発明の第1の実施例を示し、図3
の主回路図に対応するものである。また図2は請求項
2,3に対応するこの発明の第2の実施例を示し、図4
の主回路図に対応するものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the main circuit configuration diagrams shown in FIGS. 1 shows a first embodiment of the present invention corresponding to claims 1 and 2, and FIG.
The main circuit diagram of FIG. 2 shows a second embodiment of the present invention corresponding to claims 2 and 3, and FIG.
The main circuit diagram of FIG.
【0019】先ず図1は、図3に示す単相インバータの
主回路ブリッジ構成における一相分の上下アーム要素に
関する主回路構成図であり、図示の上下アーム要素の2
組を以て前記主回路ブリッジの全体を構成するものであ
る。図1において、1と2とはそれぞれ図3に示すトラ
ンジスタとダイオードとの組み合わせ (T1 −D1),(T
2 −D2)を収納したパワートランジスタモジュールであ
り、両者は収納トランジスタのコレクタ(C)とエミッ
タ(E)との主端子配置が互いに異なるコンプリメンタ
リ構造をなすものである。なお、図示のBはトランジス
タのベース端子である。 また、5は複数の単位コンデ
ンサよりなり直流電源として機能する電源用のコンデン
サ、6は前記トランジスタT1 とT2との主電極間に設
けられたスナバコンデンサである。First, FIG. 1 is a main circuit configuration diagram of the upper and lower arm elements for one phase in the main circuit bridge configuration of the single-phase inverter shown in FIG.
The whole of the main circuit bridge is constituted by a set. In FIG. 1, 1 and 2 are combinations (T 1 -D 1 ) and (T 1 -D 1 ) of the transistor and the diode shown in FIG. 3, respectively.
2- D 2 ) are housed, and both have a complementary structure in which the main terminals of the collector (C) and the emitter (E) of the housed transistor are different from each other. Incidentally, B in the figure is a base terminal of the transistor. Further, 5 is a power source capacitor which is composed of a plurality of unit capacitors and functions as a DC power source, and 6 is a snubber capacitor provided between the main electrodes of the transistors T 1 and T 2 .
【0020】今、前記のモジュール1と2とを、図3の
主回路図に示す接続状態に従い図1に示す如く密接配置
すれば、前記のトランジスタT1 のエミッタ(E)とト
ランジスタT2 のコレクタ(C)間の距離は最短とな
り、両主端子間配線の浮遊インダクタンス15は極めて
小なるものとなる。 また、前記のトランジスタT1 の
コレクタ(C)とトランジスタT2 のエミッタ(E)間
の距離も最短となり、この間に接続されるスナバコンデ
ンサ6の所要配線長も最短となり、この配線路の浮遊イ
ンダクタンス10も最小となる。Now, if the modules 1 and 2 are closely arranged as shown in FIG. 1 according to the connection state shown in the main circuit diagram of FIG. 3, the emitter (E) of the transistor T 1 and the transistor T 2 are The distance between the collectors (C) becomes the shortest, and the stray inductance 15 of the wiring between both main terminals becomes extremely small. Further, the distance between the collector (C) of the transistor T 1 and the emitter (E) of the transistor T 2 is also the shortest, and the required wiring length of the snubber capacitor 6 connected between them is also the shortest, and the stray inductance of this wiring path is short. 10 is also the minimum.
【0021】また、前記のトランジスタT1 のコレクタ
(C)とコンデンサ5の正極母線とを結ぶ給電母線と、
前記のトランジスタT2 のエミッタ(E)とコンデンサ
5の負極母線とを結ぶ給電母線とを互いに出来るだけ近
接し平行配置することにより、前記両給電母線における
浮遊インダクタンス9を零或いは零に近い最小値となす
ことができる。なお、図1において、前記両給電母線に
交差表示された記号¬は、これら両母線の近接平行配置
を示すものである。Further, a feed bus connecting the collector (C) of the transistor T 1 and the positive bus of the capacitor 5,
By arranging the feed bus connecting the emitter (E) of the transistor T 2 and the negative bus of the capacitor 5 as close as possible to each other in parallel, the stray inductance 9 in both the feed buses is zero or a minimum value close to zero. You can Note that, in FIG. 1, the symbol ¬ cross-displayed on both of the power supply buses indicates the close parallel arrangement of these two power buses.
【0022】次に図2は、図4の主回路図に示す単相イ
ンバータの主回路ブリッジ構成における一相分上下アー
ム要素に関する主回路構成図である。なお、図4は、図
3に示す単相インバータの出力容量の増大を図るため
に、コンプリメンタリ構造をなす主回路ブリッジ構成の
各相の上下アーム要素を、各アーム要素毎に2組並列に
接続した状態を示すものである。Next, FIG. 2 is a main circuit configuration diagram of one phase upper and lower arm elements in the main circuit bridge configuration of the single-phase inverter shown in the main circuit diagram of FIG. Note that, in FIG. 4, in order to increase the output capacity of the single-phase inverter shown in FIG. 3, two pairs of upper and lower arm elements of each phase of the main circuit bridge configuration having a complementary structure are connected in parallel for each arm element. It shows the state of being done.
【0023】ここに、図4において、モジュール11と
21,更にスナバコンデンサ61とからなる組み合わせ
と、モジュール12と22,更にスナバコンデンサ62
とからなる組み合わせとは、それぞれ前記主回路ブリッ
ジ構成の一相分の上下アーム要素をなすものであり、そ
れぞれの上下アーム間接続点が互に接続されて上下各ア
ーム毎に並列接続され、全体として前記ブリッジ構成の
一相分の上下アーム群100を形成するものであり、こ
のアーム群100は図3に示すモジュール1と2,更に
スナバコンデンサ6とからなる一相分の上下アーム要素
に対応し、その容量増大を図るものである。Here, in FIG. 4, a combination of modules 11 and 21, and a snubber capacitor 61, a module 12 and 22, and a snubber capacitor 62.
The combination consisting of and is to form the upper and lower arm elements for one phase of the main circuit bridge configuration, respectively, the connection points between the respective upper and lower arms are connected to each other and are connected in parallel to each of the upper and lower arms, As described above, the upper and lower arm groups 100 for one phase of the bridge structure are formed, and this arm group 100 corresponds to the upper and lower arm elements for one phase consisting of the module 1 and 2, and the snubber capacitor 6 shown in FIG. However, the capacity is increased.
【0024】また、図4に示す配線の浮遊インダクタン
ス31と32,51と52とは図3に示す浮遊インダク
タンス9を各配線毎に分配表示とたものであり、同様に
インダクタンス41と42とは図3に示す浮遊インダク
タンス15に対応するものである。なお、図中一点鎖線
で囲まれた部分200は、前記の部分100と同一の回
路構成をなす上下アーム群であり、これら両アーム群1
00と200とを以てその出力容量の増大を図った前記
単相インバータの主回路ブリッジを形成するものであ
る。The stray inductances 31 and 32, 51 and 52 of the wirings shown in FIG. 4 are the stray inductances 9 shown in FIG. 3 distributed and displayed for each wiring. Similarly, the inductances 41 and 42 are the same. This corresponds to the stray inductance 15 shown in FIG. A portion 200 surrounded by a one-dot chain line in the drawing is a group of upper and lower arms having the same circuit configuration as that of the portion 100.
00 and 200 form a main circuit bridge of the single-phase inverter whose output capacity is increased.
【0025】従って、図2は、前記の上下アーム群10
0に対応する主回路構成図となり、図3に従い図1に示
す如く密接配置されたパワートランジスタモジュール1
と2との組み合わせを更に1組追加し、互いに密接配置
したものとなる。即ち、図2に示す如く、各上下アーム
間の接続点となるモジュール11と12の各エミッタ
(E)と、モジュール21と22との各コレクタ(C)
とを互いに接続し、負荷8への共通出力配線を形成し、
且つ、モジュール11と21,12と22との対をなす
両モジュール群から電源用のコンデンサ5の正負両電源
母線に至る2組の正負両極給電母線に関し、両者の所要
配線距離を互いに等しく且つ最短のものとなすと共に、
各組何れもその正負両極母線を近接平行配置するもので
ある。Therefore, FIG. 2 shows the above-mentioned upper and lower arm group 10
0 is a main circuit configuration diagram corresponding to 0, and the power transistor module 1 closely arranged as shown in FIG. 1 according to FIG.
One more combination of 1 and 2 is added and closely arranged. That is, as shown in FIG. 2, the emitters (E) of the modules 11 and 12 and the collectors (C) of the modules 21 and 22 that are the connection points between the upper and lower arms.
And are connected to each other to form a common output wiring to the load 8,
Further, regarding the two sets of positive and negative bipolar power supply busses extending from both module groups forming a pair of the modules 11 and 21, 12 and 22 to the positive and negative power supply busbars of the capacitor 5 for power supply, the required wiring distances of both are equal to each other and the shortest. As well as
In each set, the positive and negative bipolar busbars are closely arranged in parallel.
【0026】以上の如くして、図2に示す回路構成にお
いては、図1の場合と同様に、前記2組の正負両極給電
母線における浮遊インダクタンス31と32,51と5
2とはそれぞれ等しく且つ最小のものとなる。また各上
下アーム間接続用配線の浮遊インダクタンス41と42
と、図示していないスナバ配線の浮遊インダクタンスと
を何れも極めて小なるものとなすことができ、図4の主
回路図に従うスイッチング動作時における前記逆起電圧
の低減と、各アーム間電流の不平衡状態を回避すること
ができる。As described above, in the circuit configuration shown in FIG. 2, as in the case of FIG. 1, the stray inductances 31 and 32, 51 and 5 in the two sets of positive and negative bipolar feeder buses are used.
2 is equal to and is the minimum. In addition, the stray inductances 41 and 42 of the wiring for connecting the upper and lower arms
And the stray inductance of the snubber wiring (not shown) can be made extremely small, the reduction of the counter electromotive voltage during the switching operation according to the main circuit diagram of FIG. Equilibrium can be avoided.
【0027】[0027]
【発明の効果】この発明によれば、コンプリメンタリ構
造をなす一対のスイッチングデバイスを一相分上下アー
ム要素として形成したインバータ装置等の主回路ブリッ
ジ構成に関し、請求項1の発明による如く、前記の対を
なすデバイスの各接続対応電極間距離を最短となす如く
これら両デバイスを隣接配置し、またその直流電源から
前記主回路ブリッジに至る正負両極給電母線を互いに出
来るだけ近接平行配置することにより、前記各デバイス
の主電極間配線と前記正負両極給電母線とにおける浮遊
インダクタンスの低減を図り、また、請求項2の発明に
よる如く、前記両デバイスの主電極間スナバ配線の最短
化によるその浮遊インダクタンスの低減を図り、また、
請求項3の発明による如く、請求項1に従う主電極間配
線と請求項2に従うスナバ配線とがなされた一対のコン
プリメンタリ構造のスイッチングデバイスを単位構成と
する複数対デバイスの並列接続に関しては、これら複数
対のデバイスを装置直流電源の正負両電源母線において
並列に接続すると共に、前記の正負両電源母線と各デバ
イス主電極間の並列接続用配線距離を互いに等しく且つ
最短のものとなすことにより、電源給電母線を兼ねる前
記の各並列接続用配線における浮遊インダクタンスの低
減が可能となり、従って、上記何れの場合にもなされる
配線浮遊インダクタンスの低減により、前記主回路ブリ
ッジのスイッチング動作時、特に各スイッチングデバイ
スのターンオフ時に発生する逆起電圧の有効な抑制が可
能となり、IGBT等の高速スイッチングデバイスに関
しては、その安全動作領域の拡大を要することなくその
本来のスイッチング速度での動作を行わせるとができ、
また、前記逆起電圧の吸収をなすスナバコンデンサの容
量増大が不要となるために、前記のインバータ装置等電
力変換装置の動作周波数の高周波化による性能向上と小
形低廉化とを図ることができる。According to the present invention, there is provided a main circuit bridge structure such as an inverter device in which a pair of switching devices having a complementary structure are formed as upper and lower arm elements for one phase. By arranging these two devices adjacent to each other so that the distance between the electrodes corresponding to each connection of the device is made the shortest, and by arranging the positive and negative bipolar feed buses extending from the DC power supply to the main circuit bridge as close to each other as possible, By reducing the stray inductance between the wiring between the main electrodes of each device and the positive and negative bipolar feed bus, and by reducing the stray inductance by shortening the snubber wiring between the main electrodes of both devices as claimed in claim 2. And also
According to the invention of claim 3, a plurality of pair devices are connected in parallel in a unit configuration of a pair of switching devices having a complementary structure in which the inter-main electrode wiring according to claim 1 and the snubber wiring according to claim 2 are formed. The pair of devices are connected in parallel at both positive and negative power source bus lines of the DC power source of the apparatus, and the wiring distance for parallel connection between the positive and negative power source bus lines and each device main electrode is made equal and shortest to each other. It is possible to reduce the stray inductance in each of the parallel connection wirings that also serve as a power supply busbar. Therefore, the reduction of the wiring stray inductance in any of the above cases enables the switching operation of the main circuit bridge, especially each switching device. It becomes possible to effectively suppress the back electromotive force generated at the turn-off of the For the high-speed switching devices and the like, can when to perform the operation at its original switching speed without the need for expansion of its safe operating area,
Further, since it is unnecessary to increase the capacity of the snubber capacitor that absorbs the counter electromotive voltage, it is possible to improve the performance and reduce the size and cost by increasing the operating frequency of the power conversion device such as the inverter device.
【図1】この発明の第1の実施例を示すトランジスタモ
ジュールによる主回路構成図FIG. 1 is a main circuit configuration diagram of a transistor module showing a first embodiment of the present invention.
【図2】この発明の第2の実施例を示すトランジスタモ
ジュールによる主回路構成図FIG. 2 is a main circuit configuration diagram of a transistor module showing a second embodiment of the present invention.
【図3】単相インバータの基本回路構成を示す主回路図FIG. 3 is a main circuit diagram showing a basic circuit configuration of a single-phase inverter.
【図4】単相インバータの基本回路構成を示す主回路図
(各アーム素子2並列時)FIG. 4 is a main circuit diagram showing a basic circuit configuration of a single-phase inverter (when two arm elements are connected in parallel).
【図5】素子ターンオフ時逆起電圧の動作波形図FIG. 5 is an operation waveform diagram of a back electromotive force at device turn-off.
【図6】従来技術の実施例を示すトランジスタモジュー
ルによる主回路構成図FIG. 6 is a main circuit configuration diagram of a transistor module showing an example of a conventional technique.
【図7】図6に対応するトランジスタモジュール構成の
斜視図FIG. 7 is a perspective view of a transistor module configuration corresponding to FIG.
1〜4 パワートランジスタモジュール 5 電源用コンデンサ 6,7 スナバコンデンサ 8 負荷 9,15 主回路配線の浮遊インダクタンス 10 スナバ配線の浮遊インダクタンス 11,12 パワートランジスタモジュール 21,22 パワートランジスタモジュール 31,32 主回路配線の浮遊インダクタンス 41,42 主回路配線の浮遊インダクタンス 51,52 主回路配線の浮遊インダクタンス 61,62 スナバコンデンサ 100 主回路ブリッジ構成の上下アーム群 200 主回路ブリッジ構成の上下アーム群 B ベース端子 C コレクタ端子 D ダイオード(D1 〜D4) E エミッタ端子 T パワートランジスタ(T1 〜T4)1-4 power transistor module 5 power supply capacitor 6,7 snubber capacitor 8 load 9,15 stray inductance of main circuit wiring 10 stray inductance of snubber wiring 11,12 power transistor module 21,22 power transistor module 31,32 main circuit wiring Stray inductance 41,42 Main circuit wiring stray inductance 51,52 Main circuit wiring stray inductance 61,62 Snubber capacitor 100 Main circuit bridge configuration upper and lower arm group 200 Main circuit bridge configuration upper and lower arm group B Base terminal C Collector terminal D diode (D 1 ~D 4) E emitter terminal T the power transistor (T 1 through T 4)
Claims (3)
のコンプリメンタリ構造の半導体スイッチングデバイス
をその主回路ブリッジ構成における一相分の上下アーム
要素となすと共に、正負両電源母線に接続される前記一
対のデバイスの正負両主電極間にスナバコンデンサを接
続してなるインバータ装置において、前記の対をなす両
デバイス間で相互に接続される主電極間の距離を最短と
なす如くこれら両デバイスを隣接配置し、前記ブリッジ
の構成において相互に接続される前記両デバイスの主電
極間配線距離を最短となすと共に、前記インバータ装置
の直流電源から前記両デバイスの入力主電極に至る正負
両電源母線の配線を出来るだけ接近させ且つ平行に配設
することを特徴とする高速スイッチングデバイスの主回
路構成方法。1. A pair of complementary structure semiconductor switching devices, each having a different main electrode arrangement, are used as upper and lower arm elements for one phase in the main circuit bridge structure, and are connected to both positive and negative power supply buses. In an inverter device in which a snubber capacitor is connected between the positive and negative main electrodes of the device, these devices are arranged adjacent to each other so that the distance between the main electrodes mutually connected between the pair of devices is the shortest. In the configuration of the bridge, the wiring distance between the main electrodes of the two devices connected to each other can be minimized, and the wiring of the positive and negative power source buses from the DC power source of the inverter device to the input main electrodes of the two devices can be performed. A method for constructing a main circuit of a high-speed switching device, which is characterized in that they are arranged close to each other and arranged in parallel.
スの主回路構成方法において、前記一対の半導体スイッ
チングデバイスの正負両主電極間に接続される前記スナ
バコンデンサの配線距離を最短となすことを特徴とする
高速スイッチングデバイスの主回路構成方法。2. The method for configuring a main circuit of a high speed switching device according to claim 1, wherein the wiring distance of the snubber capacitor connected between the positive and negative main electrodes of the pair of semiconductor switching devices is set to the shortest. Main circuit configuration method for high-speed switching device.
従うスナバ配線とがなされ、前記インバータ装置の主回
路ブリッジ構成における一相分の上下アーム要素を構成
する一対のコンプリメンタリ構造のスイッチングデバイ
スを単位構成とする複数対デバイスの並列接続に関する
ものであり、これら複数対デバイスそれぞれの上下アー
ム間接続点を互に接続して負荷への共通出力配線とな
し、且つ、前記複数対デバイスを前記インバータ装置直
流電源の正負両電源母線において並列に接続すると共
に、前記の正負両電源母線と各デバイス主電極間の並列
接続用配線距離を互いに等しく且つ最短のものとなすこ
とを特徴とする高速スイッチングデバイスの主回路構成
方法。3. A pair of switching devices having a complementary structure, in which the wiring between the main electrodes according to claim 1 and the snubber wiring according to claim 2 are formed to constitute upper and lower arm elements for one phase in the main circuit bridge configuration of the inverter device. Relating to parallel connection of a plurality of paired devices each having a unit configuration, and connecting upper and lower arm connection points of each of these plurality of paired devices to each other to form a common output wiring to a load, and Inverter device High-speed switching characterized by being connected in parallel at both positive and negative power supply buses of the DC power supply, and making the wiring distance for parallel connection between the positive and negative power supply buses and each device main electrode equal to each other and shortest Device main circuit configuration method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14133594A JPH088394A (en) | 1994-06-23 | 1994-06-23 | Main circuit configuration of high speed switching device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14133594A JPH088394A (en) | 1994-06-23 | 1994-06-23 | Main circuit configuration of high speed switching device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH088394A true JPH088394A (en) | 1996-01-12 |
Family
ID=15289563
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14133594A Pending JPH088394A (en) | 1994-06-23 | 1994-06-23 | Main circuit configuration of high speed switching device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH088394A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220869A (en) * | 1998-02-02 | 1999-08-10 | Toshiba Transport Eng Inc | Power converter |
US7016391B2 (en) | 2000-03-13 | 2006-03-21 | Sharp Kabushiki Kaisha | Gain-coupled distributed feedback semiconductor laser device and production method therefor |
JP2007059737A (en) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | Semiconductor device and power conversion apparatus using it |
JP2010199628A (en) * | 2010-06-14 | 2010-09-09 | Hitachi Automotive Systems Ltd | Semiconductor device and electric power conversion device using the same |
WO2013042741A1 (en) * | 2011-09-20 | 2013-03-28 | ローム株式会社 | Electronic circuit |
WO2020021881A1 (en) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | Power module and power conversion device |
CN111463767A (en) * | 2019-01-21 | 2020-07-28 | 广东美的制冷设备有限公司 | Power supply protection circuit board and air conditioner |
-
1994
- 1994-06-23 JP JP14133594A patent/JPH088394A/en active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11220869A (en) * | 1998-02-02 | 1999-08-10 | Toshiba Transport Eng Inc | Power converter |
US7016391B2 (en) | 2000-03-13 | 2006-03-21 | Sharp Kabushiki Kaisha | Gain-coupled distributed feedback semiconductor laser device and production method therefor |
JP2007059737A (en) * | 2005-08-26 | 2007-03-08 | Hitachi Ltd | Semiconductor device and power conversion apparatus using it |
JP4603956B2 (en) * | 2005-08-26 | 2010-12-22 | 日立オートモティブシステムズ株式会社 | Power converter |
JP2010199628A (en) * | 2010-06-14 | 2010-09-09 | Hitachi Automotive Systems Ltd | Semiconductor device and electric power conversion device using the same |
WO2013042741A1 (en) * | 2011-09-20 | 2013-03-28 | ローム株式会社 | Electronic circuit |
JP2013066349A (en) * | 2011-09-20 | 2013-04-11 | Rohm Co Ltd | Electronic circuit |
US9231466B2 (en) | 2011-09-20 | 2016-01-05 | Rohm Co., Ltd. | Electronic circuit |
WO2020021881A1 (en) * | 2018-07-25 | 2020-01-30 | 株式会社デンソー | Power module and power conversion device |
CN111463767A (en) * | 2019-01-21 | 2020-07-28 | 广东美的制冷设备有限公司 | Power supply protection circuit board and air conditioner |
CN111463767B (en) * | 2019-01-21 | 2022-10-21 | 广东美的制冷设备有限公司 | Power supply protection circuit board and air conditioner |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0379346B1 (en) | Power conversion unit and module for its construction | |
CN102347702B (en) | Highly efficient half-bridge dcac converter | |
JP2979923B2 (en) | Semiconductor device | |
KR20180019610A (en) | Physical topology for power converters | |
JP2002526023A (en) | VSC converter | |
JP4164810B2 (en) | Power semiconductor module | |
JP2004135444A (en) | Stack structure of power converter | |
JP2011015455A (en) | Three-phase power converter | |
JPH088394A (en) | Main circuit configuration of high speed switching device | |
JP3420021B2 (en) | Semiconductor power converter | |
JP2013042663A (en) | Three-phase power conversion apparatus | |
CN108768195B (en) | Power circuit, power module and converter | |
US5010470A (en) | Current balancing structure for semiconductor switching devices | |
JPH1094256A (en) | Power-conversion element module | |
JP2850623B2 (en) | Semiconductor device | |
JP3277524B2 (en) | Semiconductor switch circuit and inverter device | |
JPH10285950A (en) | Main circuit for three-level power converter | |
JP3251802B2 (en) | Series multiplex power converter | |
JP2004056984A (en) | Power converting device | |
JP2013106384A (en) | Power conversion apparatus and current adjustment method for the same | |
JPH08140363A (en) | Power converter | |
JP6206090B2 (en) | 3-level power converter | |
JPH11103577A (en) | Inverter | |
JP2919033B2 (en) | Power converter | |
JPH099644A (en) | Semiconductor device for power |