JPH088281B2 - Film material for film carrier manufacturing - Google Patents

Film material for film carrier manufacturing

Info

Publication number
JPH088281B2
JPH088281B2 JP1288341A JP28834189A JPH088281B2 JP H088281 B2 JPH088281 B2 JP H088281B2 JP 1288341 A JP1288341 A JP 1288341A JP 28834189 A JP28834189 A JP 28834189A JP H088281 B2 JPH088281 B2 JP H088281B2
Authority
JP
Japan
Prior art keywords
pattern
film
semiconductor chip
lead
inner lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1288341A
Other languages
Japanese (ja)
Other versions
JPH03148845A (en
Inventor
豊 牧野
一美 石本
康夫 和泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP1288341A priority Critical patent/JPH088281B2/en
Priority to US07/610,046 priority patent/US5153707A/en
Priority to KR1019900017888A priority patent/KR940006085B1/en
Publication of JPH03148845A publication Critical patent/JPH03148845A/en
Publication of JPH088281B2 publication Critical patent/JPH088281B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、フィルムキャリア製造用のフィルム材に
関し、半導体チップを搭載するためのフィルムキャリア
を製造する際の素材となるフィルム材、および、このフ
ィルム材を製造する方法に関するものである。
Description: TECHNICAL FIELD The present invention relates to a film material for manufacturing a film carrier, which is a raw material when manufacturing a film carrier for mounting a semiconductor chip, and The present invention relates to a method for manufacturing a film material.

〔従来の技術〕[Conventional technology]

ICやLSI等の半導体チップのパッケージ構造として、
フィルムキャリア方式と呼ばれるものがある。これは、
フィルムテープ上にCu箔等の導体金属層を形成し、この
導体金属層にエッチングを施してリードパターンを形成
することによってフィルムキャリアを製造し、このフィ
ルムキャリア上のリードパターンに半導体チップをボン
ディング接続した後、個々のリードパターン毎にフィル
ムキャリアを打ち抜き分離して、半導体チップが搭載さ
れたフィルムキャリアチップを得る方法である。
As a package structure of semiconductor chips such as IC and LSI,
There is a so-called film carrier system. this is,
A film carrier is manufactured by forming a conductor metal layer such as Cu foil on a film tape and etching the conductor metal layer to form a lead pattern, and a semiconductor chip is bonded and connected to the lead pattern on the film carrier. After that, the film carrier is punched and separated for each individual lead pattern to obtain a film carrier chip on which a semiconductor chip is mounted.

第4図および第5図は、代表的なフィルムキャリアチ
ップの構造を示しており、まず、第4図は、半導体チッ
プとフィルムキャリアのリードパターンとの接続をボン
ディングワイヤで行うボンディングワイヤ式のフィルム
キャリアチップを示している。ポリイミド樹脂などから
なるフィルム10には、Cu等の導体金属層からなるリード
パターン20が所定のパターン状に形成されている。半導
体チップ30は、フィルム10にハンダ等の手段で搭載固定
された後、各電極とリードパターン20がボンディングワ
イヤ40で電気的に接続されている。半導体チップ30の周
辺は封止樹脂50で覆われている。
4 and 5 show the structure of a typical film carrier chip. First, FIG. 4 shows a bonding wire type film in which a semiconductor chip and a lead pattern of a film carrier are connected by a bonding wire. The carrier chip is shown. A lead pattern 20 made of a conductor metal layer such as Cu is formed in a predetermined pattern on a film 10 made of a polyimide resin or the like. The semiconductor chip 30 is mounted and fixed on the film 10 by means of solder or the like, and then each electrode and the lead pattern 20 are electrically connected by a bonding wire 40. The periphery of the semiconductor chip 30 is covered with the sealing resin 50.

つぎに、第5図は、半導体チップとフィルムキャリア
のリードパターンとの接続をバンプで行うバンプ式のフ
ィルムキャリアチップを示している。前記第4図の構造
との相違点は、リードパターン20が半導体チップ30の下
面の各電極位置まで延長されており、延長されたリード
パターン20の上に、Auやハンダなどからなるバンプ70を
介して、リードパターン20と各電極とを電気的に接続す
るとともに半導体チップ30自体をフィルム10に固定して
いる。
Next, FIG. 5 shows a bump type film carrier chip in which the semiconductor chip and the lead pattern of the film carrier are connected by bumps. The difference from the structure shown in FIG. 4 is that the lead pattern 20 is extended to each electrode position on the lower surface of the semiconductor chip 30, and a bump 70 made of Au, solder or the like is formed on the extended lead pattern 20. The lead pattern 20 and each electrode are electrically connected via the semiconductor chip 30 and the semiconductor chip 30 itself is fixed to the film 10.

両者を比較すると、ワイヤボンディング式の場合は、
半導体チップ30の個々の電極とリードパターン20をボン
ディングワイヤ40でいちいち接続する手間が掛かるとと
もに、ワイヤボンディング作業を行うには、電極同士の
間隔を充分に取る必要があるため、電極間隔および半導
体チップ30全体の平面寸法が大きくなるという問題があ
る。また、ボンディングワイヤ40が半導体チップ30の表
面に突出した形になるので、このボンディングワイヤ40
全体を完全に覆うには、封止樹脂50の外形も大きくな
り、フィルムキャリアチップの嵩寸法が大きくなるとい
う欠点があった。
Comparing both, in the case of wire bonding type,
It takes time and effort to connect the individual electrodes of the semiconductor chip 30 and the lead pattern 20 with the bonding wires 40, and in order to perform the wire bonding work, it is necessary to secure a sufficient distance between the electrodes. There is a problem that the plane size of the whole 30 becomes large. Further, since the bonding wire 40 is projected onto the surface of the semiconductor chip 30, the bonding wire 40
In order to completely cover the whole, there is a drawback that the outer shape of the sealing resin 50 becomes large and the bulk dimension of the film carrier chip becomes large.

これに対し、バンプ式の場合は、半導体チップ30の電
極とリードパターン20の間にバンプ70を挟んだまま、一
括して加熱および加圧すれば、一度で全ての接続が果た
せ、極めて能率的に接続作業が行える。また、電極同士
の間隔が狭くても接続可能であるので、電極間隔すなわ
ち半導体チップ30の面積を小さくすることができる。バ
ンプ70は、半導体チップ30の裏面に隠れているととも
に、わずかな厚みしかないので、厚み方向にも薄くな
る。その結果、フィルムキャリアチップ全体の寸法を小
さくすることができる。
On the other hand, in the case of the bump type, if the bumps 70 are sandwiched between the electrodes of the semiconductor chip 30 and the lead pattern 20 and they are collectively heated and pressed, all the connections can be achieved at once, which is extremely efficient. Can be connected to. Further, since the electrodes can be connected even if the distance between the electrodes is small, the electrode distance, that is, the area of the semiconductor chip 30 can be reduced. The bump 70 is hidden on the back surface of the semiconductor chip 30 and has a slight thickness, so that the bump 70 also becomes thinner in the thickness direction. As a result, the overall size of the film carrier chip can be reduced.

以上のような理由で、バンプ式のほうがワイヤボンデ
ィング式よりも優れているとして、小型パッケージ用に
利用されている。
For the above reasons, the bump type is used for a small package because it is superior to the wire bonding type.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

ところが、バンプ式のフィルムキャリアチップは、半
導体チップ30の電極配置に対する融通性がないという欠
点があった。
However, the bump type film carrier chip has a drawback that it is not flexible with respect to the electrode arrangement of the semiconductor chip 30.

すなわち、フィルムキャリアチップのリードパターン
20のうち、配線基板等の外部回路への接続を行うアウタ
ーリード部21については、一定の規格寸法に合わせてお
けば、色々な実装形態にそのまま利用することができ
る。しかし、半導体チップ30の電極配置は、個々の半導
体チップ30の構造によって全く違うので、リードパター
ン20のインナーリード部22については、半導体チップ30
の電極配置すなわちバンプ70の配置に合わせて形成して
おかなければならない。
That is, the lead pattern of the film carrier chip
Out of 20, the outer lead portion 21 for connecting to an external circuit such as a wiring board can be used as it is for various mounting forms if it is adjusted to a certain standard dimension. However, since the electrode arrangement of the semiconductor chip 30 is completely different depending on the structure of each semiconductor chip 30, the inner lead portion 22 of the lead pattern 20 is not included in the semiconductor chip 30.
Must be formed according to the electrode arrangement, that is, the arrangement of the bumps 70.

そのため、一定パターンのインナーリード部22を有す
るリードパターン20を備えたフィルム10、すなわちフィ
ルムキャリアでは、電極配置の異なる半導体チップ30の
搭載用には利用できず、半導体チップ30の電極配置が変
わる毎に、形成パターンの異なるリードパターン20を備
えたフィルムキャリアを製造しなければならない。そし
て、リードパターン20の形成パターンが変わると、それ
ぞれのパターン毎に、エッチング用のマスクや型を準備
しなければならず、装置コストが増大するとともに、パ
ターン変更の度に、装置の段取りを変えなければなら
ず、作業時間も長く掛かるという問題があった。
Therefore, the film 10 provided with the lead pattern 20 having the inner lead portion 22 having a fixed pattern, that is, the film carrier cannot be used for mounting the semiconductor chips 30 having different electrode arrangements, and the electrode arrangement of the semiconductor chips 30 is changed every time. First, a film carrier having lead patterns 20 having different formation patterns must be manufactured. Then, when the formation pattern of the lead pattern 20 changes, it is necessary to prepare a mask or a mold for etching for each pattern, which increases the device cost and changes the setup of the device each time the pattern is changed. There is a problem that it has to be done and it takes a long working time.

特に、近年は、半導体チップの電極数が益々増加する
とともに、多品種少量生産化が進行しており、品種変更
の度に、エッチング用のマスクを製造する等の長時間の
リードタイムを設定したり、イニシャルコストが増大す
るのは極めて重大な問題である。
In particular, in recent years, the number of electrodes of semiconductor chips has increased more and more, and the production of various kinds in small quantities has progressed.Therefore, a long lead time for manufacturing an etching mask is set every time the kinds of products are changed. In addition, the increase in initial cost is a very serious problem.

そこで、この発明の課題は、半導体チップの小型化や
搭載作業の能率化等に好適なバンプ式のフィルムキャリ
アチップを製造するためのフィルムキャリアにおいて、
半導体チップの電極配置の変更に容易に対応することの
できるフィルムキャリアを製造するためのフィルム材、
および、このフィルム材を製造する方法を提供すること
にある。
Therefore, an object of the present invention is to provide a film carrier for manufacturing a bump-type film carrier chip suitable for miniaturization of semiconductor chips and efficiency of mounting work,
A film material for manufacturing a film carrier that can easily cope with a change in electrode arrangement of a semiconductor chip,
Another object of the present invention is to provide a method for producing this film material.

〔課題を解決するための手段〕[Means for solving the problem]

上記課題を解決するために、本願発明者らは、先に、
以下に説明するようなフィルムキャリア製造用のフィル
ム材、および、このフィルム材を用いたフィルムキャリ
アの製造方法を発明し、特許出願している。
In order to solve the above problems, the inventors of the present application first
A film material for manufacturing a film carrier as described below and a method for manufacturing a film carrier using this film material have been invented and applied for a patent.

この先願発明にかかるフィルムキャリア製造用のフィ
ルム材は、リードパターンのうち、アウターリード部の
みをパターン形成し、インナーリード部についてはパタ
ーン形成せず、全体を導体金属層のままで残したインナ
ーリード形成部としたものである。このフィルム材に対
して、搭載する半導体チップの電極配置に合わせて、レ
ーザー加工でインナーリード形成部の一部を除去して所
定のインナーリード部をパターン形成すれば、目的とす
るフィルムキャリアが製造できるというものである。こ
の発明によれば、予め製造しておくフィルム材は、半導
体チップの電極配置に関係なく同じリードパターン形状
のものを一括製造しておけること、半導体チップの電極
配置が変わっても、レーザー加工のプログラム変更のみ
で容易に対応できること等の優れた作用効果を発揮する
ことができる。
The film material for producing a film carrier according to the invention of the prior application is an inner lead in which only the outer lead portion of the lead pattern is patterned and the inner lead portion is not patterned, and the whole is left as a conductor metal layer. It is a forming part. The target film carrier is manufactured by patterning a predetermined inner lead part by removing part of the inner lead forming part by laser processing according to the electrode arrangement of the semiconductor chip to be mounted on this film material. It can be done. According to this invention, the film material to be manufactured in advance can be manufactured in a batch with the same lead pattern shape regardless of the electrode arrangement of the semiconductor chip, and even if the electrode arrangement of the semiconductor chip is changed, It is possible to exhibit excellent operational effects such as being able to easily deal with it only by changing the program.

しかし、上記した先願発明でも、次のような問題が残
っていた。エッチングによるアウターリード部のパター
ン形成と、レーザー加工によるインナーリード部のパタ
ーン形成を別々の工程で行っているので、アウターリー
ド部の形成位置とインナーリード部の形成位置を正確に
位置合わせしなければならないという問題である。
However, the above-mentioned prior invention also has the following problems. Since the pattern formation of the outer lead part by etching and the pattern formation of the inner lead part by laser processing are performed in separate steps, the outer lead part formation position and the inner lead part formation position must be accurately aligned. The problem is that it does not happen.

そこで、前記した先願発明をさらに改良して、、フィ
ルムキャリア製造用のフィルム材において、アウターリ
ード部とインナーリード部の形成パターンの位置決めを
正確かつ簡単に行う方法について研究した結果、以下に
述べる本願発明を完成した。
Therefore, as a result of further improvement of the above-mentioned prior invention, a method of accurately and simply positioning the formation pattern of the outer lead portion and the inner lead portion in the film material for manufacturing the film carrier is described below. The present invention has been completed.

この発明にかかるフィルムキャリア製造用のフィルム
材は、フィルム上に形成されたリードパターンのインナ
ーリード部に、前記フィルム上に搭載される半導体チッ
プの各電極がバンプを介して接続されてなるフィルムキ
ャリアを製造するためのフィルム材であって、前記フィ
ルム上の導体金属層からパターン形成によって形成され
るリードパターンのうち、搭載する半導体チップの電極
配置によってパターンが変わらないアウターリード部は
予めパターン形成されているが、搭載する半導体チップ
の電極配置によってパターンが変わるインナーリード部
はパターン形成されず導体金属層のままで残されてイン
ナーリード形成部となっており、さらに、前記フィルム
上の導体金属層からは、アウターリード部のパターン形
成と同時に位置決めマーク部も形成されている。
The film material for producing a film carrier according to the present invention is a film carrier in which electrodes of a semiconductor chip mounted on the film are connected to inner lead portions of a lead pattern formed on the film through bumps. A film material for manufacturing the same, wherein, of the lead patterns formed by pattern formation from the conductor metal layer on the film, the outer lead portions whose pattern does not change depending on the electrode arrangement of the semiconductor chip to be mounted are pre-patterned. However, the inner lead portion whose pattern changes depending on the electrode arrangement of the semiconductor chip to be mounted is not formed as a pattern and is left as a conductor metal layer to form an inner lead forming portion. From the same position as the outer lead pattern formation Over click portion is also formed.

フィルムキャリア用フィルム材は、ポリイミド樹脂等
からなるフィルムテープの表面に、銅等の導体金属層を
形成した後、所定のパターン形状にエッチングして、リ
ードパターンを形成したものであり、このような基本的
な構造については、従来の通常のフィルムキャリア製造
用のフィルム材と同様のもので実施できる。
A film material for a film carrier is one in which a lead pattern is formed by forming a conductor metal layer such as copper on the surface of a film tape made of a polyimide resin or the like, and then etching it into a predetermined pattern shape. The basic structure may be the same as that of a conventional film material for producing a conventional film carrier.

この発明では、リードパターンの形成パターンのう
ち、外部回路との接続用になるアウターリード部につい
ては、従来と同様に、所定のパターン形成が行われる
が、半導体チップの電極と接続されるインナーリード部
については、パターン形成を行わず全体が導体金属層で
覆われたままにしておく。このインナーリード部を形成
するための導体金属部分をインナーリード形成部と呼
ぶ。ここで、インナーリード部とは、半導体チップの電
極配置に合わせて、そのパターンを変更する必要がある
部分を意味しており、リードパターンの内側部分であっ
ても、半導体チップの電極配置によりパターン形成を変
更する必要のない個所については、前記アウターリード
部と同様にパターン形成しておく。
According to the present invention, of the formation pattern of the lead pattern, the outer lead portion for connection to the external circuit is formed with a predetermined pattern as in the conventional case, but the inner lead connected to the electrode of the semiconductor chip is formed. The parts are not patterned and are left entirely covered with the conductive metal layer. The conductor metal portion for forming this inner lead portion is called an inner lead forming portion. Here, the inner lead portion means a portion whose pattern needs to be changed according to the electrode arrangement of the semiconductor chip, and even if it is the inner portion of the lead pattern, the pattern is changed depending on the electrode arrangement of the semiconductor chip. As for the portions that do not need to be changed, the pattern is formed in the same manner as the outer lead portion.

リードパターンを形成する導体金属層としては、前記
した銅の他にも、Al、Ni、Auその他の回路形成用導体金
属を用いることができ、また、リードパターンの場所に
よって異なる導体金属を用いたり、複数の導体金属層を
積層したものであってもよい。
As the conductor metal layer forming the lead pattern, in addition to the above-mentioned copper, Al, Ni, Au, or other conductor metal for forming a circuit can be used, and different conductor metals may be used depending on the location of the lead pattern. Alternatively, a plurality of conductor metal layers may be laminated.

さらに、アウターリード部およびインナーリード形成
部とは別の位置に、同じ導体金属層から、アウターリー
ド部のパターン形成と同時に位置決めマーク部を形成し
ておく。位置決めマーク部の形状は、「+」印や鉤印
等、XY両方向の位置合わせに適当な指標となる形状を用
いるのが好ましい。位置決めマーク部は、アウターリー
ド部およびインナーリード形成部の近傍に、1個もしく
は複数個形成しておく。具体的には、例えば、インナー
リード形成部の外側に延びる複数方向のアウターリード
部の間のあいた位置に、対角線上に2個の位置決めマー
ク部を形成しておけば、余分な場所を取らないとともに
確実に位置決めすることができる。
Further, a positioning mark portion is formed at the same position as the outer lead portion and the inner lead forming portion, from the same conductor metal layer, at the same time when the outer lead portion pattern is formed. As the shape of the positioning mark portion, it is preferable to use a shape such as a “+” mark or a hook mark which is an index suitable for alignment in both the XY directions. One or more positioning mark portions are formed near the outer lead portion and the inner lead forming portion. Specifically, for example, if two positioning mark portions are diagonally formed at positions between outer lead portions in a plurality of directions extending to the outside of the inner lead forming portion, an extra space is not taken up. In addition, it is possible to reliably position.

このような構造のリードパターンおよび位置決めマー
ク部を備えたものが、この発明のフィルム材である。
The film material of the present invention has a lead pattern and a positioning mark portion having such a structure.

つぎに、上記のようなフィルム材を用いて、フィルム
キャリアを製造する方法について説明する。
Next, a method for producing a film carrier using the above film material will be described.

搭載しようとする個々の半導体チップの電極配置に合
わせて、インナーリード部のパターン形成を行う。イン
ナーリード部のパターン形成は、レーザー加工により行
う。レーザー加工の加工パターンは、NC加工制御装置等
を用いて、予め、半導体チップの電極配置に合わせて設
定されたプログラムによってレーザー光線の照射を制御
すればよい。そして、レーザー加工の加工パターンの基
準を、フィルム上に形成されている位置決めマーク部に
より行う。すなわち、位置決めマーク部を、光センサ等
の適当なセンサで検知し、その検出された位置決めマー
ク部の位置情報を元にして、アウターリード部と正確に
対応する位置にインナーリード部が形成されるようにレ
ーザー光を移動照射するのである。位置決めマーク部の
検出およびレーザー光の照射位置の決定は、前記のよう
なセンサを利用して自動制御してもよいし、位置決めマ
ーク部を拡大映像装置等に表示させて、肉眼で確認しな
がらレーザー光の照射位置もしくはフィルム材の装置位
置を調整するようにしてもよい。具体的なレーザー加工
装置や加工条件は、通常の半導体製造や配線回路製造等
におけるレーザー加工と同様のもので実施できる。
The inner lead pattern is formed according to the electrode arrangement of each semiconductor chip to be mounted. The pattern formation of the inner lead portion is performed by laser processing. For the processing pattern of laser processing, the NC processing control device or the like may be used to control the irradiation of the laser beam by a program set in advance in accordance with the electrode arrangement of the semiconductor chip. Then, the reference of the processing pattern of laser processing is performed by the positioning mark portion formed on the film. That is, the positioning mark portion is detected by an appropriate sensor such as an optical sensor, and the inner lead portion is formed at a position accurately corresponding to the outer lead portion based on the detected position information of the positioning mark portion. In this way, the laser light is moved and irradiated. The detection of the positioning mark portion and the determination of the irradiation position of the laser beam may be automatically controlled by using the sensor as described above, or the positioning mark portion may be displayed on an enlarged image device or the like and visually checked. The irradiation position of the laser light or the device position of the film material may be adjusted. The specific laser processing apparatus and processing conditions can be the same as those used in ordinary semiconductor manufacturing, wiring circuit manufacturing, and the like.

インナーリード部のパターン形成が終了したフィルム
キャリアは、通常の半導体チップ搭載方法と同様に、各
電極間毎のバンプ形成工程や、インナーリード部と半導
体チップの電極とのバンプを介した接合ボンディング工
程、樹脂による封止工程、個々のフィルムキャリアチッ
プへの打ち抜き分離工程等が行われて、目的とするフィ
ルムキャリアチップが製造される。なお、インナーリー
ド部と電極の接合ボンディング工程では、前記した位置
決めマーク部を利用して、インナーリード部と半導体チ
ップの電極との位置合わせを行えば、簡単かつ正確に位
置決めを行うことができる。その他の工程でも、位置決
めマーク部を位置合わせの基準として利用することがで
きる。最終的に製造されたフィルムキャリアチップには
位置決めマーク部が不要であれば、前記打ち抜き分離工
程等で位置決めマーク部を除去してしまえばよい。
The film carrier for which the pattern formation of the inner lead part has been completed is similar to the normal semiconductor chip mounting method, and the bump forming process between each electrode and the bonding and bonding process through the bump between the inner lead part and the semiconductor chip electrode are performed. The desired film carrier chip is manufactured by performing a resin sealing process, a punching separation process into individual film carrier chips, and the like. In the step of bonding and bonding the inner lead portion and the electrode, if the inner lead portion and the electrode of the semiconductor chip are aligned with each other using the positioning mark portion described above, the positioning can be performed easily and accurately. In other steps as well, the positioning mark portion can be used as a reference for alignment. If the finally manufactured film carrier chip does not require the positioning mark portion, the positioning mark portion may be removed in the punching separation step or the like.

〔作用〕[Action]

フィルムキャリアに対するリードパターンのパターン
形成を、半導体チップの電極配置による変更されること
のないアウターリード部と、電極配置が異なる毎に変更
されるインナーリード部とに分け、フィルムキャリア製
造用のフィルム材には、アウターリード部のパターン形
成のみを行っておくので、フィルム材としては、半導体
チップの電極配置に関係なく全て同じものが使用でき、
能率的に大量生産しておくことができる。そして、この
ようなフィルム材に対して、電極配置の異なる半導体チ
ップ毎に、インナーリード部のパターン形成のみを、加
工パターンが容易に変更できるレーザー加工で加工する
ので、半導体チップの電極配置の変更に極めて容易に対
応することができる。
The pattern formation of the lead pattern on the film carrier is divided into an outer lead portion which is not changed due to the electrode arrangement of the semiconductor chip and an inner lead portion which is changed every time the electrode arrangement is changed, and a film material for manufacturing the film carrier is formed. Since only the outer lead pattern is formed, the same film material can be used regardless of the electrode arrangement of the semiconductor chip.
It can be mass-produced efficiently. Then, for such a film material, only the pattern formation of the inner lead portion is processed by the laser processing that can easily change the processing pattern for each semiconductor chip having a different electrode arrangement. Therefore, the electrode arrangement of the semiconductor chip is changed. Can be handled very easily.

言い換れば、形成パターンの変更がないアウターリー
ド部は、エッチング法等、通常の回路形成手段で能率的
かつ経済的にパターン形成を行っておき、形成パターン
の変更があるインナーリード部のみを、加工パターンを
自由に変更できるレーザー加工で行っているので、フィ
ルムキャリアの生産性を低下させることなく、半導体チ
ップので電極配置の変更に容易に対応できることにな
り、極めて融通性の高いフィルムキャリア製造用のフィ
ルム材となる。
In other words, for the outer lead portion where the formation pattern is not changed, the pattern is formed efficiently and economically by a normal circuit forming means such as an etching method, and only the inner lead portion where the formation pattern is changed is formed. Since the processing pattern can be freely changed by laser processing, it is possible to easily change the electrode arrangement of the semiconductor chip without lowering the productivity of the film carrier, which makes the film carrier extremely flexible. It becomes a film material for.

さらに、アウターリード部のパターン形成と同時に、
位置決めマーク部を形成しているので、インナーリード
部のパターン形成をレーザー加工で行う際には、この位
置決めマーク部を基準にしてレーザー光の照射を制御す
れば、アウターリード部の形成パターンと正確に位置合
わせされた状態で、インナーリード部のパターンを形成
することができる。アウターリード部と同じエッチング
法で位置決めマーク部を形成した場合、一般的なエッチ
ングの加工位置精度が±2μm程度であるとすれば、位
置決めマーク部の位置精度も±2μmの極めて正確なも
のとなる。また、アウターリード部と位置決めマーク部
とは同時にエッチングされるのであるから、フィルム材
に対するそれぞれの位置誤差はあったとしても、互いの
間の相対的な位置誤差は極めて小さなものとなる。
Furthermore, at the same time when the outer lead pattern is formed,
Since the positioning mark part is formed, when performing laser patterning on the inner lead part, if the laser beam irradiation is controlled with reference to this positioning mark part, the pattern of the outer lead part will be accurate. The pattern of the inner lead portion can be formed in the state of being aligned with. When the positioning mark part is formed by the same etching method as the outer lead part, and the general processing position accuracy of etching is about ± 2 μm, the positioning accuracy of the positioning mark part is also extremely accurate of ± 2 μm. . Further, since the outer lead portion and the positioning mark portion are etched at the same time, even if there are positional errors with respect to the film material, the relative positional error between them is extremely small.

しかも、位置決めマーク部は、その後のフィルムキャ
リア製造工程において、リードパターンの位置を正確に
知る必要がある場合にも、位置決めの基準として利用す
ることができる。
Moreover, the positioning mark portion can be used as a positioning reference when it is necessary to accurately know the position of the lead pattern in the subsequent film carrier manufacturing process.

〔実 施 例〕〔Example〕

ついで、この発明を、実施例を示す図面を参照しなが
ら、以下に詳しく説明する。なお、前記した従来例の構
造と共通する構造部分には、同じ符号を付けるとともに
重複する説明は省略する。
Next, the present invention will be described in detail below with reference to the drawings illustrating an embodiment. It should be noted that the same reference numerals are given to the structural parts common to the structure of the conventional example described above, and the duplicated description will be omitted.

第1図は、フィルキャリア製造用のフィルム材である
フィルムテープ10aを示しており、長尺状のフィルムテ
ープ10aには、幅方向の両端に一定間隔でスプロケット
孔11、11が貫通形成されている。
FIG. 1 shows a film tape 10a which is a film material for manufacturing a fill carrier. Sponge holes 11 and 11 are formed through the long film tape 10a at regular intervals at both ends in the width direction. There is.

フィルムテープ10aの表面中央には、半導体チップ搭
載用のリードパターン20が形成されている。リードパタ
ーン20は、フィルムテープ10aの表面全体に銅等の導体
金属層を形成した後、エッチングで所定のパターンに除
去加工したものである。リードパターン20は、四方に向
かって延びる短冊状のアウターリード部21と、アウター
リード部21の中央に位置する正四角形状のインナーリー
ド形成部23とからなる。アウターリード部21の構造は、
従来の通常のフィルムキャリアの場合と同様である。イ
ンナーリード形成部23は、従来のように、個々の電極毎
にパターン形成されておらず、全体が一体的に連続した
形で形成されている。すなわち、半導体チップ30の電極
配置が変更された場合に、個々のインナーリード部が配
置される可能性のある個所全体を覆ってインナーリード
形成部23が設けられている。インナーリード形成部23の
中央には、小さな正四角形状の空間部24が形成されてい
る。これは、通常の半導体チップ30では、平面形の周辺
部分に電極が設定され、中央部分に電極が設定されるこ
とは少ないので、インナーリード部も中央部分まで形成
されることはない。そこで、予め、中央部分に空間部24
を形成しておけば、後述するインナーリード部加工の手
間を減らすことができるのである。
A lead pattern 20 for mounting a semiconductor chip is formed in the center of the surface of the film tape 10a. The lead pattern 20 is formed by forming a conductive metal layer such as copper on the entire surface of the film tape 10a and then removing the conductive metal layer into a predetermined pattern by etching. The lead pattern 20 is composed of a strip-shaped outer lead portion 21 extending in all directions, and a regular square inner lead forming portion 23 located in the center of the outer lead portion 21. The structure of the outer lead portion 21 is
This is similar to the case of a conventional normal film carrier. Unlike the conventional case, the inner lead forming portion 23 is not patterned for each individual electrode, but is formed integrally and continuously. That is, when the electrode arrangement of the semiconductor chip 30 is changed, the inner lead forming portion 23 is provided so as to cover the entire places where the individual inner lead portions may be arranged. At the center of the inner lead forming portion 23, a small square-shaped space portion 24 is formed. This is because in the normal semiconductor chip 30, the electrodes are set in the peripheral portion of the plane shape and the electrode is rarely set in the central portion, so that the inner lead portion is not formed up to the central portion. Therefore, the space 24
By forming the above, it is possible to reduce the trouble of processing the inner lead portion described later.

つぎに、インナーリード部23の対角線の延長方向で対
向する2個所に位置決めマーク部29,29が形成されてい
る。位置決めマーク部29は、「+」印をなし、アウター
リード部21およびインナーリード形成部23と同時に導体
金属層をエッチングすることによって形成されている。
Next, the positioning mark portions 29, 29 are formed at two positions facing each other in the diagonal extension direction of the inner lead portion 23. The positioning mark portion 29 forms a “+” mark and is formed by etching the conductor metal layer at the same time as the outer lead portion 21 and the inner lead forming portion 23.

上記のようなリードパターン20および位置決めマーク
部29が形成されれば、フィルムテープ10aすなわちフィ
ルムキャリア製造用のフィルム材の製造が完了し、この
状態で輸送保管あるいは販売に供される。
When the lead pattern 20 and the positioning mark portion 29 as described above are formed, the production of the film tape 10a, that is, the film material for producing the film carrier is completed, and in this state, it is provided for transportation, storage or sale.

第2図は、フィルムテープ10a等のフィルム材に半導
体チップ30を搭載する工程を模式的に示しており、ま
ず、第2図(a)に示すように、フィルム10の表面に、
導体金属層からなるリードパターン20および位置決め用
マーク部29(図には表れていない)が形成される。この
状態が、前記第1図の状態である。
FIG. 2 schematically shows a step of mounting the semiconductor chip 30 on a film material such as the film tape 10a. First, as shown in FIG. 2 (a), on the surface of the film 10,
A lead pattern 20 made of a conductive metal layer and a positioning mark portion 29 (not shown in the figure) are formed. This state is the state shown in FIG.

つぎに、搭載しようとする半導体チップ30の電極配置
に合わせて、リードパターン20のインナーリード形成部
23をパターン形成する。第2図(b)に示すように、リ
ードパターン20の上からレーザー光線Rを照射して、イ
ンナーリード形成部23の導体金属層を除去する。レーザ
ー光線Rの照射位置は、位置決めマーク部29の位置をセ
ンサで検知し、その検出情報を元にして、レーザー光線
Rの制御機構もしくはフィルム10の保持機構を作動調整
することによって決定する。レーザー光線Rの照射パタ
ーンを制御することによって、所望のパターン形状を備
えたインナーリード部22が形成できる。
Next, according to the electrode arrangement of the semiconductor chip 30 to be mounted, the inner lead forming portion of the lead pattern 20.
23 is patterned. As shown in FIG. 2B, a laser beam R is applied from above the lead pattern 20 to remove the conductor metal layer of the inner lead forming portion 23. The irradiation position of the laser beam R is determined by detecting the position of the positioning mark portion 29 with a sensor and operating the control mechanism of the laser beam R or the holding mechanism of the film 10 based on the detection information. By controlling the irradiation pattern of the laser beam R, the inner lead portion 22 having a desired pattern shape can be formed.

第3図は、このようにして形成されたインナーリード
部22の構造を示しており、比較的広い一定間隔をあけて
配置された各アウターリード部21につづいて、それぞれ
細いクサビ状のインナーリード部22が設けられ、インナ
ーリード部22の先端が、半導体チップ30下面の各電極位
置に配置されるようになっている。以上のようにして、
リードパターン20の全体がパターン形成されたフィルム
キャリアが製造できることになる。
FIG. 3 shows the structure of the inner lead portion 22 formed in this way, and is followed by each outer lead portion 21 arranged at a relatively wide constant interval, followed by a thin wedge-shaped inner lead. The portion 22 is provided, and the tip of the inner lead portion 22 is arranged at each electrode position on the lower surface of the semiconductor chip 30. As described above,
A film carrier in which the entire lead pattern 20 is patterned can be manufactured.

第2図(c)は、フィルムキャリアに半導体チップを
搭載した状態を示しており、インナーリード部22の上
に、バンプ70を介して半導体チップ30を載せ、加圧およ
び加熱することによって、半導体チップ30の各電極と各
インナーリード部22とを接続固定している。具体的なバ
ンプ接続の手段や工程は、従来の通常のバンプ式フィル
ムキャリアチップの製造方法と同様に実施される。
FIG. 2 (c) shows a state in which a semiconductor chip is mounted on the film carrier, and the semiconductor chip 30 is placed on the inner lead portion 22 via the bumps 70, and the semiconductor chip 30 is pressed and heated to be heated. Each electrode of the chip 30 and each inner lead portion 22 are connected and fixed. Specific bump connecting means and steps are carried out in the same manner as in the conventional method for manufacturing a conventional bump type film carrier chip.

このあと、半導体チップ30の搭載部分を樹脂で封止し
たり、リードパターン20の外周部分でフィルムテープ10
aの周辺部分と打ち抜き分離したり、リードパターン20
のうち、アウターリード部21を外周回路と接続し易いよ
うに折り曲げたりするのも、従来の通常のフィルムキャ
リアチップの製造方法と同様に行われる。
After that, the mounting portion of the semiconductor chip 30 is sealed with resin, and the film tape 10 is formed on the outer peripheral portion of the lead pattern 20.
It is separated from the peripheral part of a by punching, or the lead pattern 20
Among them, the bending of the outer lead portion 21 so as to be easily connected to the outer peripheral circuit is performed in the same manner as in the conventional method for manufacturing a conventional film carrier chip.

〔発明の効果〕〔The invention's effect〕

以上に述べた、この発明にかかるフィルムキャリア製
造用のフィルム材によれば、半導体チップの電極配置が
変わる度に変更する必要があるバンプ接続用のインナー
リード部を形成せず、全体が導体金属層で覆われたまま
のインナーリード形成部にしておくので、電極配置の異
なる多様な半導体チップに対して、全て共通のフィルム
材を適用することができる。したがって、エッチング用
マスクや型等の製造装置は1種類で良く、半導体チップ
の電極配置が変更される度に、エッチング用マスクを作
り変える時間および手間が省け、コスト的にも大幅に削
減できることになり、生産性の向上および生産コストの
低減に極めて大きな効果がある。
According to the film material for manufacturing the film carrier according to the present invention described above, the inner lead portion for bump connection, which needs to be changed every time the electrode arrangement of the semiconductor chip changes, is not formed, and the entire conductive metal is formed. Since the inner lead forming portion remains covered with the layers, the common film material can be applied to various semiconductor chips having different electrode arrangements. Therefore, only one type of manufacturing apparatus for the etching mask, the mold, etc. is required, and each time the electrode arrangement of the semiconductor chip is changed, the time and labor for changing the etching mask can be saved and the cost can be significantly reduced. This is extremely effective in improving productivity and reducing production cost.

インナーリード部のパターン形成は、半導体チップの
電極配置に合わせてレーザー加工で行い、このレーザー
加工では、NC制御プログラム等で自由な加工パターンが
得られるので、任意の電極配置を有する半導体チップに
対して、その電極配置に対応するように加工プログラム
を変更するだけで、容易かつ迅速に対応することがで
き、極めて融通性の高いものとなる。しかも、レーザー
加工が必要なのは、インナーリード部のみの狭い範囲で
あるので、全体の加工時間が増えたり、手間が掛かるこ
とはなく、全体の生産性や経済性を損なう心配はない。
The pattern formation of the inner lead part is performed by laser processing according to the electrode arrangement of the semiconductor chip. In this laser processing, a free processing pattern can be obtained by an NC control program, etc. Then, only by changing the processing program so as to correspond to the electrode arrangement, it is possible to easily and quickly cope with it, and the flexibility becomes extremely high. Moreover, since laser processing is required only in the narrow area of the inner lead portion, there is no fear of impairing the overall productivity or economy without increasing the overall processing time or labor.

さらに、アウターリード部のパターン形成と同時に位
置決めマーク部を形成しておくので、この位置決めマー
ク部を基準にしてインナーリード部のレーザー加工を行
うことができ、別々の工程でパターン形成されるアウタ
ーリード部とインナーリード部の位置合わせを正確かつ
容易に行えることになる。
Further, since the positioning mark portion is formed at the same time when the pattern of the outer lead portion is formed, the laser processing of the inner lead portion can be performed on the basis of this positioning mark portion, and the outer lead is patterned in a separate process. The position of the inner part and the inner lead part can be accurately and easily aligned.

位置決めマーク部はアウターリード部等と同時に形成
するので、余分な作業工程が増えたり、生産性を低下さ
せることはない。位置決めマーク部は、フィルム上でリ
ードパターンの邪魔にならない任意の位置に形成してお
けばよいとともに、フィルムキャリアが完成するまでに
除去してしまえば、フィルム材の必要面積が増えたり、
製造されたフィルムキャリアチップの外形が大きくなる
こともない。したがって、位置決めマーク部の形成によ
って、フィルム材の材料コストおよび製造コストが増え
る心配は全くない。
Since the positioning mark portion is formed at the same time as the outer lead portion and the like, there is no increase in extra work steps or reduction in productivity. The positioning mark part may be formed at an arbitrary position on the film that does not interfere with the lead pattern, and if it is removed before the film carrier is completed, the required area of the film material increases,
The produced film carrier chip does not have a large outer shape. Therefore, there is no concern that the material cost and the manufacturing cost of the film material will increase due to the formation of the positioning mark portion.

以上の結果、電極配置の高密度化や半導体チップの小
型化等に好適なバンプ式のフィルムキャリアでありなが
ら、半導体チップの電極配置に関しては、従来のワイヤ
ボンディング式と同等かそれ以上の融通性を備えたフィ
ルムキャリアを製造することが可能になり、しかも、別
々の工程でパターン形成されるアウターリード部とイン
ナーリード部の位置合わせが確実かつ容易に行える生産
性にも優れたものになり、フィルムキャリアチップの需
要拡大および用途の拡大にも大きく貢献できるものとな
る。
As a result, although the film carrier is a bump type film carrier that is suitable for high density electrode arrangement and miniaturization of semiconductor chips, the electrode arrangement of semiconductor chips is as flexible as or better than the conventional wire bonding type. It becomes possible to manufacture a film carrier equipped with, and moreover, it is also excellent in productivity that can surely and easily align the outer lead portion and the inner lead portion which are patterned in separate steps, It will be able to greatly contribute to the expansion of demand and expansion of film carrier chips.

【図面の簡単な説明】[Brief description of drawings]

第1図はこの発明の実施例を示す、インナーリード部を
パターン形成する前のフィルム材の平面図、第2図
(a)〜(c)は順次フィルムキャリアの製造工程を示
す模式的断面図、第3図はインナーリード部のパターン
形成が行われたフィルムキャリアの平面図、第4図
(a),(b)は従来のワイヤボンディング式フィルム
キャリアチップを示し、第4図(a)は断面図、第4図
(b)は封止樹脂を除いた状態の底面図、第5図
(a),(b)は従来のバンプ式フィルムキャリアチッ
プを示し、第5図(a)は断面図、第5図(b)は封止
樹脂を除いた状態の底面図である。 10……フィルム、20……リードパターン、21……アウタ
ーリード部、22……インナーリード部、23……インナー
リード形成部、29……位置決めマーク部、30……半導体
チップ、70……バンプ
FIG. 1 is a plan view of a film material before patterning an inner lead portion, showing an embodiment of the present invention, and FIGS. 2 (a) to 2 (c) are schematic cross-sectional views showing a sequential manufacturing process of a film carrier. , FIG. 3 is a plan view of a film carrier on which a pattern of an inner lead portion is formed, FIGS. 4 (a) and 4 (b) show a conventional wire bonding type film carrier chip, and FIG. Sectional view, FIG. 4 (b) is a bottom view without the sealing resin, FIGS. 5 (a) and 5 (b) show a conventional bump type film carrier chip, and FIG. 5 (a) is a cross section. FIG. 5 (b) is a bottom view of the state in which the sealing resin is removed. 10 …… film, 20 …… lead pattern, 21 …… outer lead part, 22 …… inner lead part, 23 …… inner lead forming part, 29 …… positioning mark part, 30 …… semiconductor chip, 70 …… bump

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】フィルム上に形成されたリードパターンの
インナーリード部に、前記フィルム上に搭載される半導
体チップの各電極がバンプを介して接続されてなるフィ
ルムキャリアを製造するためのフィルム材であって、前
記フィルム上の導体金属層からパターン形成によって形
成されるリードパターンのうち、搭載する半導体チップ
の電極配置によってパターンが変わらないアウターリー
ド部は予めパターン形成されているが、搭載する半導体
チップの電極配置によってパターンが変わるインナーリ
ード部はパターン形成されず導体金属層のままで残され
てインナーリード形成部となっており、さらに、前記フ
ィルム上の導体金属層からは、アウターリード部のパタ
ーン形成と同時に位置決めマーク部も形成されているこ
とを特徴とするフィルムキャリア製造用のフィルム材。
1. A film material for manufacturing a film carrier, wherein electrodes of a semiconductor chip mounted on the film are connected to inner lead portions of a lead pattern formed on the film via bumps. Among the lead patterns formed by pattern formation from the conductive metal layer on the film, the outer lead portion whose pattern does not change depending on the electrode arrangement of the semiconductor chip to be mounted is pre-patterned. The inner lead portion whose pattern changes depending on the electrode arrangement is not formed as a pattern and is left as a conductor metal layer to form an inner lead forming portion. Furthermore, from the conductor metal layer on the film, the pattern of the outer lead portion is formed. A positioning mark is also formed at the same time as the formation. Film material for Lum carrier production.
JP1288341A 1989-11-06 1989-11-06 Film material for film carrier manufacturing Expired - Lifetime JPH088281B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1288341A JPH088281B2 (en) 1989-11-06 1989-11-06 Film material for film carrier manufacturing
US07/610,046 US5153707A (en) 1989-11-06 1990-11-06 Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
KR1019900017888A KR940006085B1 (en) 1989-11-06 1990-11-06 Film carrier manufacturing film material

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1288341A JPH088281B2 (en) 1989-11-06 1989-11-06 Film material for film carrier manufacturing

Publications (2)

Publication Number Publication Date
JPH03148845A JPH03148845A (en) 1991-06-25
JPH088281B2 true JPH088281B2 (en) 1996-01-29

Family

ID=17728946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1288341A Expired - Lifetime JPH088281B2 (en) 1989-11-06 1989-11-06 Film material for film carrier manufacturing

Country Status (1)

Country Link
JP (1) JPH088281B2 (en)

Also Published As

Publication number Publication date
JPH03148845A (en) 1991-06-25

Similar Documents

Publication Publication Date Title
US6589810B1 (en) BGA package and method of fabrication
US6479887B1 (en) Circuit pattern tape for wafer-scale production of chip size semiconductor packages
EP0145862B1 (en) Metallization of a ceramic substrate
US6324068B1 (en) Electronic component device, and main board for circuit boards
JP3569025B2 (en) Semiconductor device and electronic device using the same
US7226814B2 (en) Semiconductor package device and method for fabricating the same
JP2001156203A (en) Printed wiring board for mounting semiconductor chip
US6204162B1 (en) Production of semiconductor device
US7030508B2 (en) Substrate for semiconductor package and wire bonding method using thereof
JPH04233244A (en) Integrated-circuit assembly
US5118556A (en) Film material for film carrier manufacture and a method for manufacturing film carrier
JPH088281B2 (en) Film material for film carrier manufacturing
JP2812326B2 (en) Manufacturing method of chip type semiconductor device
US5153707A (en) Film material for manufacturing film carriers having outer lead portions with inner and outer metallic layers
JP2021061364A (en) Semiconductor device and manufacturing method for semiconductor device
JPH03101142A (en) Manufacture of semiconductor device
JP2663638B2 (en) Method for manufacturing semiconductor device
KR20000042665A (en) Chip size package and fabrication method thereof
JP2007109914A (en) Manufacturing method of semiconductor device
JP2519243B2 (en) Semiconductor device
JP3383597B2 (en) Method for manufacturing semiconductor device
JP2654677B2 (en) Method for manufacturing semiconductor device
JP2731292B2 (en) CONVEYING TAPE AND ITS MANUFACTURING METHOD
JP2553615B2 (en) Film carrier
JP2006041019A (en) Circuit device and manufacturing method thereof