JPH0879006A - 高域通過フィルター - Google Patents
高域通過フィルターInfo
- Publication number
- JPH0879006A JPH0879006A JP7207223A JP20722395A JPH0879006A JP H0879006 A JPH0879006 A JP H0879006A JP 7207223 A JP7207223 A JP 7207223A JP 20722395 A JP20722395 A JP 20722395A JP H0879006 A JPH0879006 A JP H0879006A
- Authority
- JP
- Japan
- Prior art keywords
- pass filter
- filter according
- current
- current mirror
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0433—Two integrator loop filters
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 低供給電源で動作し，フローティング・キャ
パシタンスを必要とせず入力端子に低キャパシタンス
（静電容量）負荷を有する４次セルを構成する。 【解決手段】 特に高周波数用で，少なくとも１つの入
力端子（ＩＮ）と，少なくとも１つの出力端子（ＯＵ
Ｔ）を有しており，それらの間に伝達関数（Ｆｄｔ）が
形成され，直列配置のトランスコンダクタンス・ステー
ジ（２，３，４，５）を内蔵しているタイプの，四次セ
ル（１８）の一対のステージ（２，３）と基準電圧（Ｇ
ＮＤ）との間に接続された可変電流（ｉK1, ｉK2）の電
流発生回路（２９）により構成される高域通過フィルタ
ー。上記電流発生回路は，フィルター（２０）の伝達関
数（Ｆｄｔ）にプログラム可能なゼロの導入を可能にす
る。
パシタンスを必要とせず入力端子に低キャパシタンス
（静電容量）負荷を有する４次セルを構成する。 【解決手段】 特に高周波数用で，少なくとも１つの入
力端子（ＩＮ）と，少なくとも１つの出力端子（ＯＵ
Ｔ）を有しており，それらの間に伝達関数（Ｆｄｔ）が
形成され，直列配置のトランスコンダクタンス・ステー
ジ（２，３，４，５）を内蔵しているタイプの，四次セ
ル（１８）の一対のステージ（２，３）と基準電圧（Ｇ
ＮＤ）との間に接続された可変電流（ｉK1, ｉK2）の電
流発生回路（２９）により構成される高域通過フィルタ
ー。上記電流発生回路は，フィルター（２０）の伝達関
数（Ｆｄｔ）にプログラム可能なゼロの導入を可能にす
る。
Description
【０００１】
【発明の属する技術分野】この発明は，高周波数アプリ
ケーション用のプログラマブル・ゼロ・フィルターに関
するものであり，より具体的には，この発明は，高周波
数アプリケーション用の，少なくとも１つの入力端子と
少なくとも１つの出力端子を含んでおり，それらの間に
伝達関数が形成され，また，一連のトランスコンダクタ
ンス・ステージを組み込んだ四次セルが挿入されている
高域通過フィルターに関するものである。
ケーション用のプログラマブル・ゼロ・フィルターに関
するものであり，より具体的には，この発明は，高周波
数アプリケーション用の，少なくとも１つの入力端子と
少なくとも１つの出力端子を含んでおり，それらの間に
伝達関数が形成され，また，一連のトランスコンダクタ
ンス・ステージを組み込んだ四次セルが挿入されている
高域通過フィルターに関するものである。
【０００２】
【従来の技術】周知のように，高周波数アプリケーショ
ン用のフィルターの大部分は，低域通過四次セルから構
成され，その一例を図７に示す。
ン用のフィルターの大部分は，低域通過四次セルから構
成され，その一例を図７に示す。
【０００３】図７に示したセル１は通常の構造を有して
おり，ここでは説明を簡略化するために片面構成で示し
てある。しかしながら，セル１に対しては，十分な差動
タイプの構成とすることができ，この場合にはコモンモ
ード信号の拒絶や電源線からの外乱などが改善される。
おり，ここでは説明を簡略化するために片面構成で示し
てある。しかしながら，セル１に対しては，十分な差動
タイプの構成とすることができ，この場合にはコモンモ
ード信号の拒絶や電源線からの外乱などが改善される。
【０００４】セル１は，入力端子ＩＮと出力端子ＯＵＴ
を有しており，その間に配列された第１のトランスコン
ダクタンス・ステージ２，第２のトランスコンダクタン
ス・ステージ３，および，第３のトランスコンダクタン
ス・ステージ４が挿入されている。
を有しており，その間に配列された第１のトランスコン
ダクタンス・ステージ２，第２のトランスコンダクタン
ス・ステージ３，および，第３のトランスコンダクタン
ス・ステージ４が挿入されている。
【０００５】第４のトランスコンダクタンス・ステージ
５は，第３のトランスコンダクタンス・ステージ４の出
力端子１１と第２のトランスコンダクタンス・ステージ
３の入力端子８との間でフィードバック・ライン１９に
より接続されている。
５は，第３のトランスコンダクタンス・ステージ４の出
力端子１１と第２のトランスコンダクタンス・ステージ
３の入力端子８との間でフィードバック・ライン１９に
より接続されている。
【０００６】第１のトランスコンダクタンス・ステージ
２はセル１の入力端子ＩＮと直接接続され，電圧信号Ｖ
ｉｎを受信するように設計された入力端子６を有してい
る。この第１のトランスコンダクタンス・ステージ２
は，その出力端子７が第２のトランスコンダクタンス・
ステージ３の入力端子８に接続され，第１の回路ノード
Ａを形成している。
２はセル１の入力端子ＩＮと直接接続され，電圧信号Ｖ
ｉｎを受信するように設計された入力端子６を有してい
る。この第１のトランスコンダクタンス・ステージ２
は，その出力端子７が第２のトランスコンダクタンス・
ステージ３の入力端子８に接続され，第１の回路ノード
Ａを形成している。
【０００７】この回路ノードＡは基準電圧，例えば，信
号アースＧＮＤに，第１のコンデンサＣ1 を介して接続
されている。
号アースＧＮＤに，第１のコンデンサＣ1 を介して接続
されている。
【０００８】第２のトランスコンダクタンス・ステージ
３は，その出力端子９が第３のトランスコンダクタンス
・ステージ４の入力端子１０に接続され，第２の回路ノ
ードＢを形成している。
３は，その出力端子９が第３のトランスコンダクタンス
・ステージ４の入力端子１０に接続され，第２の回路ノ
ードＢを形成している。
【０００９】この第２の回路ノードＢも，第２のコンデ
ンサＣ2 を介してＧＮＤに接地されている。
ンサＣ2 を介してＧＮＤに接地されている。
【００１０】第３のトランスコンダクタンス・ステージ
４は，その出力端子１１がフィードバック・ライン１９
を介して第４のトランスコンダクタンス・ステージ５の
入力端子１２に接続されており，その出力端子１１はほ
ぼ第２の回路ノードＢと一致する。この第２の回路ノー
ドＢはまた，出力電圧Ｖｏｕｔが取り出されるセル１の
出力端子ＯＵＴとも一致している。
４は，その出力端子１１がフィードバック・ライン１９
を介して第４のトランスコンダクタンス・ステージ５の
入力端子１２に接続されており，その出力端子１１はほ
ぼ第２の回路ノードＢと一致する。この第２の回路ノー
ドＢはまた，出力電圧Ｖｏｕｔが取り出されるセル１の
出力端子ＯＵＴとも一致している。
【００１１】上記の如く，第４のトランスコンダクタン
ス・ステージ５は，その出力端子１３が第１の回路ノー
ドＡとフィードバック・ライン１９により接続されてい
るものである。
ス・ステージ５は，その出力端子１３が第１の回路ノー
ドＡとフィードバック・ライン１９により接続されてい
るものである。
【００１２】伝達関数，すなわち，出力端子でＲに等し
い並列抵抗を示すリアル・キャパシタンスの場合におけ
るセル１の入力信号のラプラス変換とその出力信号との
間における関係は，以下の式により表される。すなわ
ち， ＦｄＴ＝Ｖ（ｓ）ｏｕｔ／Ｖ（ｓ）ｉｎ である。
い並列抵抗を示すリアル・キャパシタンスの場合におけ
るセル１の入力信号のラプラス変換とその出力信号との
間における関係は，以下の式により表される。すなわ
ち， ＦｄＴ＝Ｖ（ｓ）ｏｕｔ／Ｖ（ｓ）ｉｎ である。
【００１３】ビデオ・レコーダーやテレビジョン・セッ
トなどの高周波数アプリケーション，あるいは，デジタ
ル・ディスク・リーダーにあっては，上記のようなタイ
プの四次セルに加えて，フィルタリング操作にかけられ
る信号を最も良い方法で取り扱うために高域通過または
全域通過機能を提供する回路構造が必要になる。
トなどの高周波数アプリケーション，あるいは，デジタ
ル・ディスク・リーダーにあっては，上記のようなタイ
プの四次セルに加えて，フィルタリング操作にかけられ
る信号を最も良い方法で取り扱うために高域通過または
全域通過機能を提供する回路構造が必要になる。
【００１４】この高域通過または全域通過機能は，一般
的には，図７に関連して説明した低域通過タイプの四次
セル１から得ることができる。
的には，図７に関連して説明した低域通過タイプの四次
セル１から得ることができる。
【００１５】図８に示すような第１の周知の方式にあっ
ては，実質的には，図７に示したセル１においてコンデ
ンサＣ1 およびＣ2 を，それぞれ可変コンデンサＣＶ1
およびＣＶ2 と取り替えることによって構成されてい
る。上記可変コンデンサＣＶ1，ＣＶ2 は回路ノードＡ
およびＢと第１のトランスコンダクタンス・ステージ２
の入力端子６との間に接続されている。
ては，実質的には，図７に示したセル１においてコンデ
ンサＣ1 およびＣ2 を，それぞれ可変コンデンサＣＶ1
およびＣＶ2 と取り替えることによって構成されてい
る。上記可変コンデンサＣＶ1，ＣＶ2 は回路ノードＡ
およびＢと第１のトランスコンダクタンス・ステージ２
の入力端子６との間に接続されている。
【００１６】図８において，１４で示す，このようにし
て得られる四次セルは高域通過タイプであるが，入力端
子への高容量負荷による可変およびフローティング・キ
ャパシタンスのために，一定の欠陥をまぬがれ得ない。
て得られる四次セルは高域通過タイプであるが，入力端
子への高容量負荷による可変およびフローティング・キ
ャパシタンスのために，一定の欠陥をまぬがれ得ない。
【００１７】さらに，このセル１４の伝達関数ＦｄＴ
は，分子が可変あるいは修正が困難な一定の“ゼロ”を
示す。
は，分子が可変あるいは修正が困難な一定の“ゼロ”を
示す。
【００１８】周知の技術はまた，低域通過タイプの四次
セル１（図７参照）に基づく第２の方式を提案してい
る。
セル１（図７参照）に基づく第２の方式を提案してい
る。
【００１９】この第２の方式にあっては，図９のセル１
５に示されており，可変ゲインがＫ 1 およびＫ2 で，コ
ンデンサＣ1 およびＣ2 と入力端子６との間に接続され
たオペ−アンプ１６および１７の挿入を提案している。
この方式は，伝達関数の分子に存在するゼロの可変性の
獲得を可能にする高域通過タイプを提案している。
５に示されており，可変ゲインがＫ 1 およびＫ2 で，コ
ンデンサＣ1 およびＣ2 と入力端子６との間に接続され
たオペ−アンプ１６および１７の挿入を提案している。
この方式は，伝達関数の分子に存在するゼロの可変性の
獲得を可能にする高域通過タイプを提案している。
【００２０】
【発明が解決しようとする課題】しかしながら，上記第
２の方式にあっては，いくつかの欠陥を伴っている。第
１に，セル１５は低供給電圧Ｖｄｄ，および，特に入力
信号ＶｉｎがＶｄｄ／Ｋ 1 およびＶｄｄ／Ｋ2 によって
与えられる，いずれか小さな方の値より大きい場合には
用いることができない。この問題点は取り扱える入力信
号の最大強度や，所定の電源電圧Ｖｄｄが固定された場
合にゲインＫ1 およびＫ2 の可変性の効果に制限を加え
てしまうものである。
２の方式にあっては，いくつかの欠陥を伴っている。第
１に，セル１５は低供給電圧Ｖｄｄ，および，特に入力
信号ＶｉｎがＶｄｄ／Ｋ 1 およびＶｄｄ／Ｋ2 によって
与えられる，いずれか小さな方の値より大きい場合には
用いることができない。この問題点は取り扱える入力信
号の最大強度や，所定の電源電圧Ｖｄｄが固定された場
合にゲインＫ1 およびＫ2 の可変性の効果に制限を加え
てしまうものである。
【００２１】さらに，セル１５は，図９において，ＰＡ
ＴＨ１，ＰＡＴＨ２およびＰＡＴＨ３により示すパスの
伝達遅延が等しくないので，重度の信号歪みを発生させ
てしまうという問題点がある。これらのパスのうち，第
１のＰＡＴＨ１は非常に高速，かつ，高周波数なので，
第２のＰＡＴＨ２および第３のパスＰＡＴＨ３も同様に
高速に設定しなければならない。
ＴＨ１，ＰＡＴＨ２およびＰＡＴＨ３により示すパスの
伝達遅延が等しくないので，重度の信号歪みを発生させ
てしまうという問題点がある。これらのパスのうち，第
１のＰＡＴＨ１は非常に高速，かつ，高周波数なので，
第２のＰＡＴＨ２および第３のパスＰＡＴＨ３も同様に
高速に設定しなければならない。
【００２２】しかしながら，これら他のパスＰＡＴＨ２
およびＰＡＴＨ３の速度を増大するためには，オペ・ア
ンプ１６および１７の強力なバイアス電流が必要とな
り，これは高い電力分散の結果を招来する。
およびＰＡＴＨ３の速度を増大するためには，オペ・ア
ンプ１６および１７の強力なバイアス電流が必要とな
り，これは高い電力分散の結果を招来する。
【００２３】最後に，図９に示されている構造であって
も，フローティング・キャパシタンスがなくならないと
いう問題点もある。
も，フローティング・キャパシタンスがなくならないと
いう問題点もある。
【００２４】この発明の基本となる課題は，従来の技術
によってもたらされる，装置に対して影響を及ぼす上記
のような問題点を克服することができる構造的および機
能的特徴を構築することである。
によってもたらされる，装置に対して影響を及ぼす上記
のような問題点を克服することができる構造的および機
能的特徴を構築することである。
【００２５】特に，技術的な課題は，低供給電圧により
動作し，フローティング・キャパシタンスを必要とせ
ず，入力端子に低キャパシタンス（静電容量）負荷を有
する四次セルを得ることを目的とする。
動作し，フローティング・キャパシタンスを必要とせ
ず，入力端子に低キャパシタンス（静電容量）負荷を有
する四次セルを得ることを目的とする。
【００２６】
【課題を解決するための手段】この発明は，上記の目的
を達成するために，請求項１に係る高域通過フィルター
にあっては，特に高周波数用であり，少なくとも１つの
入力端子（ＩＮ）と，少なくとも１つの出力端子（ＯＵ
Ｔ）を有し，それらの間に伝達関数（ＦｄＴ）が形成さ
れ，直列構成の第１〜第４のトランスコンダクタンス・
ステージ（２，３，４，５）を組み込んでいる四次セル
（１８）が挿入されているタイプの高域通過フィルター
（２０）において，前記フィルタ（２０）の伝達関数
（ＦｄＴ）にプログラマブルゼロを導入するために前記
四次セル（１８）の第１および第２のトランスコンダク
タンス・ステージ（２，３）の対と基準電圧（ＧＮＤ）
との間に接続されている可変電流（ｉK1，ｉK2）の電流
発生回路（２９）により構成されているものである。
を達成するために，請求項１に係る高域通過フィルター
にあっては，特に高周波数用であり，少なくとも１つの
入力端子（ＩＮ）と，少なくとも１つの出力端子（ＯＵ
Ｔ）を有し，それらの間に伝達関数（ＦｄＴ）が形成さ
れ，直列構成の第１〜第４のトランスコンダクタンス・
ステージ（２，３，４，５）を組み込んでいる四次セル
（１８）が挿入されているタイプの高域通過フィルター
（２０）において，前記フィルタ（２０）の伝達関数
（ＦｄＴ）にプログラマブルゼロを導入するために前記
四次セル（１８）の第１および第２のトランスコンダク
タンス・ステージ（２，３）の対と基準電圧（ＧＮＤ）
との間に接続されている可変電流（ｉK1，ｉK2）の電流
発生回路（２９）により構成されているものである。
【００２７】また，請求項２に係る高域通過フィルター
にあっては，前記電流発生回路（２９）は，前記第１の
トランスコンダクタンス・ステージ（２）の下流に接続
されている少なくとも第１のブランチ（２３）と，前記
第２のトランスコンダクタンス・ステージ（３）の下流
に接続されている少なくとも第２のブランチ（２４）と
を有する電流ミラー構造により構成されているものであ
る。
にあっては，前記電流発生回路（２９）は，前記第１の
トランスコンダクタンス・ステージ（２）の下流に接続
されている少なくとも第１のブランチ（２３）と，前記
第２のトランスコンダクタンス・ステージ（３）の下流
に接続されている少なくとも第２のブランチ（２４）と
を有する電流ミラー構造により構成されているものであ
る。
【００２８】また，請求項３に係る高域通過フィルター
にあっては，前記電流ミラー構造は，少なくとも１つ
の，トランジスタ（Ｑ1 ，Ｑ2 ）の電流ミラー（２１）
と，第１および第２のトランスコンダクタンス・ステー
ジ（２，３）の対応する出力と前記基準電圧（ＧＮＤ）
との間に接続された少なくとも１つの，トランジスタ
（Ｑ1 ，Ｑ3 ）の第２の電流ミラー（２２）とから構成
されているものである。
にあっては，前記電流ミラー構造は，少なくとも１つ
の，トランジスタ（Ｑ1 ，Ｑ2 ）の電流ミラー（２１）
と，第１および第２のトランスコンダクタンス・ステー
ジ（２，３）の対応する出力と前記基準電圧（ＧＮＤ）
との間に接続された少なくとも１つの，トランジスタ
（Ｑ1 ，Ｑ3 ）の第２の電流ミラー（２２）とから構成
されているものである。
【００２９】また，請求項４に係る高域通過フィルター
にあっては，さらに，前記入力端子（ＩＮ）と前記第１
のトランスコンダクタンス・ステージ（２）との間に挿
入されたインピーダンス（２７）を含んでいるものであ
る。
にあっては，さらに，前記入力端子（ＩＮ）と前記第１
のトランスコンダクタンス・ステージ（２）との間に挿
入されたインピーダンス（２７）を含んでいるものであ
る。
【００３０】また，請求項５に係る高域通過フィルター
にあっては，前記インピーダンス（２７）は，並列に配
置されたコンデンサ（ＣK ）と予め決定されている出力
コンダクタンス（ｇO ）を有する電流発生器（Ｉ1 ）に
より構成されているものである。
にあっては，前記インピーダンス（２７）は，並列に配
置されたコンデンサ（ＣK ）と予め決定されている出力
コンダクタンス（ｇO ）を有する電流発生器（Ｉ1 ）に
より構成されているものである。
【００３１】また，請求項６に係る高域通過フィルター
にあっては，前記電流ミラー構造は，それぞれのベース
端子（Ｂ2 ，Ｂ3 ）が相互に接続されるとともに，第３
のバイポーラ・トランジスタ（Ｑ1 ）のベース端子（Ｂ
1 ）に接続されており，それぞれのエミッタが共通で，
前記基準電圧（ＧＮＤ）に接続されている一対のバイポ
ーラ・トランジスタ（Ｑ2 ，Ｑ3 ）により構成されてい
るものである。
にあっては，前記電流ミラー構造は，それぞれのベース
端子（Ｂ2 ，Ｂ3 ）が相互に接続されるとともに，第３
のバイポーラ・トランジスタ（Ｑ1 ）のベース端子（Ｂ
1 ）に接続されており，それぞれのエミッタが共通で，
前記基準電圧（ＧＮＤ）に接続されている一対のバイポ
ーラ・トランジスタ（Ｑ2 ，Ｑ3 ）により構成されてい
るものである。
【００３２】また，請求項７に係る高域通過フィルター
にあっては，前記第３のバイポーラ・トランジスタ（Ｑ
1 ）に接続されるとともに，前記第１のトランスコンダ
クタンス・ステージ（２）の入力端子（６）にも接続さ
れ，電流発生回路（２９）に挿入されている第４のバイ
ポーラ・トランジスタ（Ｑ）を含んでいるものである。
にあっては，前記第３のバイポーラ・トランジスタ（Ｑ
1 ）に接続されるとともに，前記第１のトランスコンダ
クタンス・ステージ（２）の入力端子（６）にも接続さ
れ，電流発生回路（２９）に挿入されている第４のバイ
ポーラ・トランジスタ（Ｑ）を含んでいるものである。
【００３３】また，請求項８に係る高域通過フィルター
にあっては，前記第４のバイポーラ・トランジスタ
（Ｑ）は，ｐｎｐタイプであり，そのコレクタ端子
（Ｃ）が第３のバイポーラ・トランジスタ（Ｑ1 ）のコ
レクタ端子（Ｃ1 ）に接続されており，そのエミッタ端
子（Ｅ）が前記第１のトランスコンダクタンス・ステー
ジ（２）の入力端子（６）に接続されているものであ
る。
にあっては，前記第４のバイポーラ・トランジスタ
（Ｑ）は，ｐｎｐタイプであり，そのコレクタ端子
（Ｃ）が第３のバイポーラ・トランジスタ（Ｑ1 ）のコ
レクタ端子（Ｃ1 ）に接続されており，そのエミッタ端
子（Ｅ）が前記第１のトランスコンダクタンス・ステー
ジ（２）の入力端子（６）に接続されているものであ
る。
【００３４】また，請求項９に係る高域通過フィルター
にあっては，前記第１の電流ミラー（２１）と前記第２
の電流ミラー（２２）との間のミラー関係がプログラマ
ブルである。
にあっては，前記第１の電流ミラー（２１）と前記第２
の電流ミラー（２２）との間のミラー関係がプログラマ
ブルである。
【００３５】また，請求項１０に係る高域通過フィルタ
ーにあっては，前記四次セル（１８）のゲインは，電流
である。
ーにあっては，前記四次セル（１８）のゲインは，電流
である。
【００３６】すなわち，この発明の基礎となっている技
術的思想は，電圧ゲインの代わりに電流ゲインを示す伝
達関数を有するフィルター構造を利用できるようにする
ことである。この技術的な課題は，上記したようなタイ
プの，そして，上記特許請求の範囲に特徴づけられてい
るフィルター構造によって解決される。この発明に係る
フィルターの特徴と利点を，例示のために示す実施例お
よび図面を参照して，以下に説明する。
術的思想は，電圧ゲインの代わりに電流ゲインを示す伝
達関数を有するフィルター構造を利用できるようにする
ことである。この技術的な課題は，上記したようなタイ
プの，そして，上記特許請求の範囲に特徴づけられてい
るフィルター構造によって解決される。この発明に係る
フィルターの特徴と利点を，例示のために示す実施例お
よび図面を参照して，以下に説明する。
【００３７】
【発明の実施の形態】以下，この発明に係る高域通過フ
ィルターの実施例を図面に基づいて詳細に説明する。図
１において，２０は高周波数アプリケーション用に本発
明に基づいて提供された高域通過フィルターの全体構成
を示している。この実施例に係るフィルター２０を，い
わゆる片面構成で示す。
ィルターの実施例を図面に基づいて詳細に説明する。図
１において，２０は高周波数アプリケーション用に本発
明に基づいて提供された高域通過フィルターの全体構成
を示している。この実施例に係るフィルター２０を，い
わゆる片面構成で示す。
【００３８】このフィルター２０は，図７において示し
た低域通過セル１に類似した構造を有する高域通過四次
セル１８によって構成されている。特に，高域通過四次
セル１８は，それぞれ第２のトランスコンダクタンス・
ステージ３の上流と下流にそれぞれ配置されている回路
ノードＡおよびＢを示している。
た低域通過セル１に類似した構造を有する高域通過四次
セル１８によって構成されている。特に，高域通過四次
セル１８は，それぞれ第２のトランスコンダクタンス・
ステージ３の上流と下流にそれぞれ配置されている回路
ノードＡおよびＢを示している。
【００３９】フィルター２０において，回路ノードＡお
よびＢは，電流ｉK1およびｉK2を発生する電流発生回路
２９に接続されている。
よびＢは，電流ｉK1およびｉK2を発生する電流発生回路
２９に接続されている。
【００４０】加えて，第４のトランスコンダクタンス・
ステージ５の出力端子１３はコンデンサＣ１を介して接
地されている。同様に，回路ノードＢと一致している出
力端子ＯＵＴは他のコンデンサＣ２を介して接地されて
いる。
ステージ５の出力端子１３はコンデンサＣ１を介して接
地されている。同様に，回路ノードＢと一致している出
力端子ＯＵＴは他のコンデンサＣ２を介して接地されて
いる。
【００４１】本実施例によれば，電流発生回路２９では
電流ｉK1とｉK2は，それぞれ以下の値を有している。す
なわち， ｉK2＝Ｖｉｎ＊ｓ＊ＣK1＊Ａ１ ｉK2＝Ｖｉｎ＊ｓ＊ＣK1＊Ａ２ （ここで，Ａ１とＡ２はそれぞれ可変電流ゲイン示して
いる）である。
電流ｉK1とｉK2は，それぞれ以下の値を有している。す
なわち， ｉK2＝Ｖｉｎ＊ｓ＊ＣK1＊Ａ１ ｉK2＝Ｖｉｎ＊ｓ＊ＣK1＊Ａ２ （ここで，Ａ１とＡ２はそれぞれ可変電流ゲイン示して
いる）である。
【００４２】したがって，四次セル１８の伝達関数は，
以下の通りとなる。すなわち， Ｖｏｕｔ／Ｖｉｎ＝［ｇｍ1 ＊ｇｍ2 ／（Ｃ1 ＊Ｃ2 ）
＋ｓ＊（ＣK1＊ｇｍ2 ）／（Ｃ1 ＊Ｃ2 ）＊Ａ１−ｓ２
＊ＣK2／Ｃ２＊Ａ２）／（Ｓ２＊＋ｓ＊（ｇｍ3 ／
ｃ2 ）＋ｇｍ2 ＊ｇｍ4 ／（Ｃ1 ＊Ｃ2 ）〕 である。
以下の通りとなる。すなわち， Ｖｏｕｔ／Ｖｉｎ＝［ｇｍ1 ＊ｇｍ2 ／（Ｃ1 ＊Ｃ2 ）
＋ｓ＊（ＣK1＊ｇｍ2 ）／（Ｃ1 ＊Ｃ2 ）＊Ａ１−ｓ２
＊ＣK2／Ｃ２＊Ａ２）／（Ｓ２＊＋ｓ＊（ｇｍ3 ／
ｃ2 ）＋ｇｍ2 ＊ｇｍ4 ／（Ｃ1 ＊Ｃ2 ）〕 である。
【００４３】図２は，図１に示したフィルター２０の四
次セル１８用電流発生回路２９の構成の詳細を示してい
る。
次セル１８用電流発生回路２９の構成の詳細を示してい
る。
【００４４】図１に示した回路ノードＡおよびＢは，そ
れぞれのベース端子Ｂ2 およびＢ3が相互に接続される
とともに，他のバイポーラｎｐｎトランジスタＱ1 のベ
ース端子Ｂ1 に接続されているバイポーラｎｐｎトラン
ジスタＱ2 およびＱ3 の対により構成されている電流ミ
ラー構造によってＧＮＤに接続されている。
れぞれのベース端子Ｂ2 およびＢ3が相互に接続される
とともに，他のバイポーラｎｐｎトランジスタＱ1 のベ
ース端子Ｂ1 に接続されているバイポーラｎｐｎトラン
ジスタＱ2 およびＱ3 の対により構成されている電流ミ
ラー構造によってＧＮＤに接続されている。
【００４５】バイポーラ・トランジスタＱ1 ，Ｑ2 およ
びＱ3 のエミッタ端子Ｅ1 ，Ｅ2 およびＥ3 はすべて相
互に接続されるとともに，基準信号接地ＧＮＤに接続さ
れている。該エミッタ端子Ｅ1 ，Ｅ2 およびＥ3 にはバ
イアス電流Ｉ1 ，Ｉ2 およびＩ3 が流れている。
びＱ3 のエミッタ端子Ｅ1 ，Ｅ2 およびＥ3 はすべて相
互に接続されるとともに，基準信号接地ＧＮＤに接続さ
れている。該エミッタ端子Ｅ1 ，Ｅ2 およびＥ3 にはバ
イアス電流Ｉ1 ，Ｉ2 およびＩ3 が流れている。
【００４６】第１の電流ミラー２１は，バイポーラ・ト
ランジスタＱ1 およびＱ2 により構成されており，第２
の電流ミラー２２は，バイポーラ・トランジスタＱ1 お
よびＱ3 によって構成されている。バイポーラｎｐｎト
ランジスタＱ1 は，ベースＢ 1 および短絡されたコレク
タＣ1 を有している。
ランジスタＱ1 およびＱ2 により構成されており，第２
の電流ミラー２２は，バイポーラ・トランジスタＱ1 お
よびＱ3 によって構成されている。バイポーラｎｐｎト
ランジスタＱ1 は，ベースＢ 1 および短絡されたコレク
タＣ1 を有している。
【００４７】第１の電流ミラー２１の第１のブランチ２
３は回路ノードＡに接続されており，第２の電流ミラー
２２の第２のブランチ２４は回路ノードＢに接続されて
いる。第１のブランチ２３および第２のブランチ２４は
（スレショルド・）バイポーラ・トランジスタＱ2 およ
びＱ3 のコレクタＣ2 ，Ｃ3 に接続されている。
３は回路ノードＡに接続されており，第２の電流ミラー
２２の第２のブランチ２４は回路ノードＢに接続されて
いる。第１のブランチ２３および第２のブランチ２４は
（スレショルド・）バイポーラ・トランジスタＱ2 およ
びＱ3 のコレクタＣ2 ，Ｃ3 に接続されている。
【００４８】第４のバイポーラｐｎｐトランジスタＱ
は，第３のバイポーラｎｐｎトランジスタＱ1 および第
１のトランスコンダクタンタンス・ステージ２の入力端
子６に接続された電流発生回路２９に挿入されている。
は，第３のバイポーラｎｐｎトランジスタＱ1 および第
１のトランスコンダクタンタンス・ステージ２の入力端
子６に接続された電流発生回路２９に挿入されている。
【００４９】このバイポーラｐｎｐトランジスタＱは，
そのコレクタ端子ＣがバイポーラｎｐｎトランジスタＱ
1 のコレクタＣ1 に接続されるとともに，そのエミッタ
端子Ｅは第１のトランスコンダクタンタンス・ステージ
２の入力端子６に接続されている。
そのコレクタ端子ＣがバイポーラｎｐｎトランジスタＱ
1 のコレクタＣ1 に接続されるとともに，そのエミッタ
端子Ｅは第１のトランスコンダクタンタンス・ステージ
２の入力端子６に接続されている。
【００５０】さらに，エミッタ端子Ｅは：並列に配置さ
れたコンデンサＣK と出力コンダクタンスｇO を有する
の電流発生器Ｉ1 によって構成されたインピーダンス２
７によってアースＧＮＤに接続されている。このインピ
ーダンス２７は基本的にコンダクタンス・パラレルによ
って構成されている。
れたコンデンサＣK と出力コンダクタンスｇO を有する
の電流発生器Ｉ1 によって構成されたインピーダンス２
７によってアースＧＮＤに接続されている。このインピ
ーダンス２７は基本的にコンダクタンス・パラレルによ
って構成されている。
【００５１】バイポーラｐｎｐトランジスタＱはそのベ
ース端子Ｂにより入力端子ＩＮを介して入力電圧Ｖｉｎ
を受け取る。
ース端子Ｂにより入力端子ＩＮを介して入力電圧Ｖｉｎ
を受け取る。
【００５２】電流発生回路２９は，高域通過四次セル１
８の入力端子に積Ｖｉｎ＊Ｈ（ｓ）によって与えられる
電圧Ｖを供給する。ここで，Ｈ（ｓ）は入力構造の基本
電極を決めるプログラマブル・ファクターである。
８の入力端子に積Ｖｉｎ＊Ｈ（ｓ）によって与えられる
電圧Ｖを供給する。ここで，Ｈ（ｓ）は入力構造の基本
電極を決めるプログラマブル・ファクターである。
【００５３】特に，このプログラマブル・ファクターＨ
（ｓ）は，以下の式によって与えられる。すなわち， Ｈ（ｓ）＝１／［１＋（ｇCE＋ｇO ）／ｇｍ］＊［１／
（１＋ｓ＊ＣK ／ｇｍ＋ｇCE＋ｇO ）］ である。なお，ここで，ｇCEはバイポーラ・トランジス
タＱのコレクタ−エミッタ・コンダクタンスであり，ｇ
ｍはトランジスタＱのトランンスコンダクタンスであ
る。
（ｓ）は，以下の式によって与えられる。すなわち， Ｈ（ｓ）＝１／［１＋（ｇCE＋ｇO ）／ｇｍ］＊［１／
（１＋ｓ＊ＣK ／ｇｍ＋ｇCE＋ｇO ）］ である。なお，ここで，ｇCEはバイポーラ・トランジス
タＱのコレクタ−エミッタ・コンダクタンスであり，ｇ
ｍはトランジスタＱのトランンスコンダクタンスであ
る。
【００５４】このプログラマブルファクターＨ（ｓ）
は，第１の電流ミラー２１および第２の電流ミラー２２
間における関係の変動（ｖａｒｉａｔｉｏｎ）によって
プログラムすることができる。この変動はトランジスタ
Ｑ2 ／Ｑ1 とＱ3 ／Ｑ1 との間におけるミラー関係を調
整し，さらに以下の式にしたがって，バイアス電流
Ｉ1，Ｉ2 およびＩ3 を変化させることによって行うこ
とができる。すなわち， Ｖ＝Ｖｉｎ＊Ｈ（ｓ） ｉK1＝Ｖｉｎ＊（ｇo ＋ｓ＊ＣK ＊Ｈ（ｓ）＊Ｉ2 ／Ｉ
1 ｉK2＝Ｖｉｎ＊（ｇO ＋ｓ＊ＣK ）＊Ｈ（ｓ）＊Ｉ3 ／
Ｉ1 である。同様に，本実施例によれば，電流発生回路２９
のゲインが電圧ゲインではなく電流ゲインなので，幅広
い入力信号で稼働することができる。
は，第１の電流ミラー２１および第２の電流ミラー２２
間における関係の変動（ｖａｒｉａｔｉｏｎ）によって
プログラムすることができる。この変動はトランジスタ
Ｑ2 ／Ｑ1 とＱ3 ／Ｑ1 との間におけるミラー関係を調
整し，さらに以下の式にしたがって，バイアス電流
Ｉ1，Ｉ2 およびＩ3 を変化させることによって行うこ
とができる。すなわち， Ｖ＝Ｖｉｎ＊Ｈ（ｓ） ｉK1＝Ｖｉｎ＊（ｇo ＋ｓ＊ＣK ＊Ｈ（ｓ）＊Ｉ2 ／Ｉ
1 ｉK2＝Ｖｉｎ＊（ｇO ＋ｓ＊ＣK ）＊Ｈ（ｓ）＊Ｉ3 ／
Ｉ1 である。同様に，本実施例によれば，電流発生回路２９
のゲインが電圧ゲインではなく電流ゲインなので，幅広
い入力信号で稼働することができる。
【００５５】第１の電流ミラー２１および第２の電流ミ
ラー２２は，フィルター２０の伝達関数に他の極（ｐｏ
ｌｅ）をもたらすが，その全体的なフェーズに及ぼすす
影響は無視し得る程度である。
ラー２２は，フィルター２０の伝達関数に他の極（ｐｏ
ｌｅ）をもたらすが，その全体的なフェーズに及ぼすす
影響は無視し得る程度である。
【００５６】上記プログラマブルファクターＨ（ｓ）の
存在は，それがすべての信号に存在しているので，高域
通過四次セル１８の出力信号には歪みをもたらさない。
また，本実施例に係る高域通過フィルター２０は，フロ
ーティング・キャパシタンスを示さないので，従来の技
術に伴う問題の１つを克服してくれる。
存在は，それがすべての信号に存在しているので，高域
通過四次セル１８の出力信号には歪みをもたらさない。
また，本実施例に係る高域通過フィルター２０は，フロ
ーティング・キャパシタンスを示さないので，従来の技
術に伴う問題の１つを克服してくれる。
【００５７】次に，図３に示す，十分に差動的な構成を
有する高域通過四次セルのフィルター構造について説明
する。この実施例において，上記の実施例と同じ構造お
よび動作を有する詳細部分および部品については，同じ
番号および同じ符号を用いて示すことにする。
有する高域通過四次セルのフィルター構造について説明
する。この実施例において，上記の実施例と同じ構造お
よび動作を有する詳細部分および部品については，同じ
番号および同じ符号を用いて示すことにする。
【００５８】上記の方式で，フィルター２０はそれぞれ
反転，非反転を行う二重入力端子ＩＮ- およびＩＮ
+ と，二重出力端子ＯＵＴ- およびＯＵＴ+ を形成して
いる。
反転，非反転を行う二重入力端子ＩＮ- およびＩＮ
+ と，二重出力端子ＯＵＴ- およびＯＵＴ+ を形成して
いる。
【００５９】フィルター２０内に組み込まれている四次
セル２８は，トランスコンダクタンスを有する差動ステ
ージ３２，３３，３４および３５のカスケード配列を形
成している。
セル２８は，トランスコンダクタンスを有する差動ステ
ージ３２，３３，３４および３５のカスケード配列を形
成している。
【００６０】これもバイポーラ技術によって提供される
電流発生回路２９ａを図４および５に示す。図２の例と
同様，第２の差動ステージ３３の入力端子と出力端子と
の間に接続された電流ミラー４１および４２が設けられ
ている。
電流発生回路２９ａを図４および５に示す。図２の例と
同様，第２の差動ステージ３３の入力端子と出力端子と
の間に接続された電流ミラー４１および４２が設けられ
ている。
【００６１】第１の電流ミラー４１は，トランジスタＱ
1 およびＱ2 により構成されており，一方，第２の電流
ミラー４２は，トランジスタＱ1 およびＱ3 により構成
されている。構造は差動タイプのものなので，トランジ
スタは，図２に示した例と比較して倍になっており，そ
れぞれのブランチ２３ａ，２３ｂおよび２４ａ，２４ｂ
が差動ステージ３２および３３の対応する差動出力端子
に接続されているほぼ倍の電流ミラー４１および４２が
設けられている。
1 およびＱ2 により構成されており，一方，第２の電流
ミラー４２は，トランジスタＱ1 およびＱ3 により構成
されている。構造は差動タイプのものなので，トランジ
スタは，図２に示した例と比較して倍になっており，そ
れぞれのブランチ２３ａ，２３ｂおよび２４ａ，２４ｂ
が差動ステージ３２および３３の対応する差動出力端子
に接続されているほぼ倍の電流ミラー４１および４２が
設けられている。
【００６２】トランジスタＱ2 のエミッタ端子は可変バ
イアス電流発生器２Ｉ2 を介して接地されている。トラ
ンジスタＱ3 のエミッタ端子も可変バイアス電流発生器
２Ｉ 3 を介して接地されている。
イアス電流発生器２Ｉ2 を介して接地されている。トラ
ンジスタＱ3 のエミッタ端子も可変バイアス電流発生器
２Ｉ 3 を介して接地されている。
【００６３】バイアス電流Ｉ2 およびＩ3 を変化させる
ことにより，ミラー関係も修正され，したがって，フィ
ルターの伝達関数ＦｄＴの係数も変化する。基本的に，
修正される係数は伝達関数ＦｄＴの分子に存在している
ものだけなので，したがって“ゼロ”である。
ことにより，ミラー関係も修正され，したがって，フィ
ルターの伝達関数ＦｄＴの係数も変化する。基本的に，
修正される係数は伝達関数ＦｄＴの分子に存在している
ものだけなので，したがって“ゼロ”である。
【００６４】四次セル２８の差動入力ＩＮ- およびＩＮ
+ の間に，補償ブロック２５が挿入されている。図６
（ａ）〜（ｃ）は，直列あるいは並列関係のコンデンサ
ＣK の対を内蔵した補償ブロック２５の実施例を示して
いる。図９（ｃ）の例において，コンデンサＣK の対は
差動入力端子ＩＮ+ ，ＩＮ- と信号アースＧＮＤとの間
に接続されている。
+ の間に，補償ブロック２５が挿入されている。図６
（ａ）〜（ｃ）は，直列あるいは並列関係のコンデンサ
ＣK の対を内蔵した補償ブロック２５の実施例を示して
いる。図９（ｃ）の例において，コンデンサＣK の対は
差動入力端子ＩＮ+ ，ＩＮ- と信号アースＧＮＤとの間
に接続されている。
【００６５】最後に，図５は，バイポーラｎｐｎトラン
ジスタだけで構成されている電流発生回路２９ａの実施
例を示している。補償ブロック２５およびトランジスタ
ＱおよびＱ1 の差動的な構成は当業者にとってはまった
く自明のものである。
ジスタだけで構成されている電流発生回路２９ａの実施
例を示している。補償ブロック２５およびトランジスタ
ＱおよびＱ1 の差動的な構成は当業者にとってはまった
く自明のものである。
【００６６】ＣＭＯＳ技術に基づく電流発生回路２９ａ
の実施も，バイポーラｎｐｎトランジスタをＮ−チャン
ネルＭＯＳトランジスタト取り替えるとともに，バイポ
ーラｐｎｐトランジスタをＰ−チャンネルＭＯＳトラン
ジスタと取り替えることにより，簡単に構成することが
できる。
の実施も，バイポーラｎｐｎトランジスタをＮ−チャン
ネルＭＯＳトランジスタト取り替えるとともに，バイポ
ーラｐｎｐトランジスタをＰ−チャンネルＭＯＳトラン
ジスタと取り替えることにより，簡単に構成することが
できる。
【００６７】上記特許請求の範囲の内容を逸脱せずに，
実施例として上記に説明したフィルターの部品の集積や
変更が可能であることは明らかである。
実施例として上記に説明したフィルターの部品の集積や
変更が可能であることは明らかである。
【図１】本発明に係る高域通過フィルターの構成を示す
説明図である。
説明図である。
【図２】図１に示した電流発生回路の詳細を示す説明図
である。
である。
【図３】十分に差動的な構成の高域通過四次セルを内蔵
したフィルターの構成を示す説明図である。
したフィルターの構成を示す説明図である。
【図４】図３に示した電流発生回路の詳細を示す説明図
である。
である。
【図５】図４に示した電流発生回路の詳細を示す説明図
である。
である。
【図６】図９（ａ）〜（ｂ）は，図４および図５に示し
た補償ブロックの詳細を示す説明図である。
た補償ブロックの詳細を示す説明図である。
【図７】従来における低域通過四次セルの構成を示す説
明図である。
明図である。
【図８】従来における第１のタイプの高域通過四次セル
の構成を示す説明図である。
の構成を示す説明図である。
【図９】従来における第２のタイプの高域通過四次セル
の構成を示す説明図である。
の構成を示す説明図である。
２〜５ トランスコンダクタンス・ステージ １８ （高域通過）四次セル ２０ フィルタ
ー ２１ 第１の電流ミラー ２２ 第２の電
流ミラー ２５ 補償ブロック ２７ インピー
ダンス ２８ 四次セル ２９ 電流発生
回路 ３２〜３５ 差動ステージ ４１ 第１の電
流ミラー ４２ 第２の電流ミラー
ー ２１ 第１の電流ミラー ２２ 第２の電
流ミラー ２５ 補償ブロック ２７ インピー
ダンス ２８ 四次セル ２９ 電流発生
回路 ３２〜３５ 差動ステージ ４１ 第１の電
流ミラー ４２ 第２の電流ミラー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロベルト アリーニ イタリア国，イ−27049 パビア，ストゥ ラデッラ，ビア ディ ビットリオ 24 (72)発明者 バレリオ ピサーティ イタリア国，イ−27049 パビア，ボスナ スコ，ビア カバランテ，19 (72)発明者 パオロ ガドゥッチ イタリア国，イ−20010 ミラノ，バレッ ジョ，ビア ジロッティ，３
Claims (10)
- 【請求項１】 特に高周波数用であり，少なくとも１つ
の入力端子と，少なくとも１つの出力端子を有し，それ
らの間に伝達関数（ＦｄＴ）が形成され，直列構成の第
１〜第４のトランスコンダクタンス・ステージを組み込
んでいる四次セルが挿入されているタイプの高域通過フ
ィルターにおいて，前記フィルタの伝達関数（ＦｄＴ）
にプログラマブルゼロを導入するために前記四次セルの
第１および第２のトランスコンダクタンス・ステージの
対と基準電圧（ＧＮＤ）との間に接続されている可変電
流の電流発生回路により構成されていることを特徴とす
る高域通過フィルター。 - 【請求項２】 前記電流発生回路は，前記第１のトラン
スコンダクタンス・ステージの下流に接続されている少
なくとも第１のブランチと，前記第２のトランスコンダ
クタンス・ステージの下流に接続されている少なくとも
第２のブランチとを有する電流ミラー構造により構成さ
れていることを特徴とする請求項１に記載の高域通過フ
ィルター。 - 【請求項３】 前記電流ミラー構造は，少なくとも１つ
の，トランジスタの電流ミラーと，第１および第２のト
ランスコンダクタンス・ステージの対応する出力と前記
基準電圧（ＧＮＤ）との間に接続された少なくとも１つ
の，トランジスタの第２の電流ミラーとから構成されて
いることを特徴とする請求項２に記載の高域通過フィル
ター。 - 【請求項４】 さらに，前記入力端子と前記第１のトラ
ンスコンダクタンス・ステージとの間に挿入されたイン
ピーダンスを含んでいることを特徴とする請求項１に記
載の高域通過フィルター。 - 【請求項５】 前記インピーダンスは，並列に配置され
たコンデンサと予め決定されている出力コンダクタンス
を有する電流発生器により構成されていることを特徴と
する請求項４に記載の高域通過フィルター。 - 【請求項６】 前記電流ミラー構造は，それぞれのベー
ス端子が相互に接続されるとともに，第３のバイポーラ
・トランジスタのベース端子に接続されており，それぞ
れのエミッタが共通で，前記基準電圧（ＧＮＤ）に接続
されている一対のバイポーラ・トランジスタにより構成
されていることを特徴とする請求項２に記載の高域通過
フィルター。 - 【請求項７】 前記第３のバイポーラ・トランジスタに
接続されるとともに，前記第１のトランスコンダクタン
ス・ステージの入力端子にも接続され，電流発生回路に
挿入されている第４のバイポーラ・トランジスタを含ん
でいることを特徴とする請求項６に記載の高域通過フィ
ルター。 - 【請求項８】 前記第４のバイポーラ・トランジスタ
は，ｐｎｐタイプであり，そのコレクタ端子が第３のバ
イポーラ・トランジスタのコレクタ端子に接続されてお
り，そのエミッタ端子が前記第１のトランスコンダクタ
ンス・ステージの入力端子に接続されていることを特徴
とする請求項７に記載の高域通過フィルター。 - 【請求項９】 前記第１の電流ミラーと前記第２の電流
ミラーとの間のミラー関係がプログラマブルであること
を特徴とする請求項３に記載の高域通過フィルター。 - 【請求項１０】 前記四次セルのゲインは，電流である
ことを特徴とする請求項１に記載の高域通過フィルタ
ー。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT948304019 | 1994-08-12 | ||
| EP94830401A EP0696846B1 (en) | 1994-08-12 | 1994-08-12 | High-pass filter structure with programmable zeros |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0879006A true JPH0879006A (ja) | 1996-03-22 |
| JP3953540B2 JP3953540B2 (ja) | 2007-08-08 |
Family
ID=8218505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20722395A Expired - Fee Related JP3953540B2 (ja) | 1994-08-12 | 1995-08-14 | 高域通過フィルター |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5644267A (ja) |
| EP (1) | EP0696846B1 (ja) |
| JP (1) | JP3953540B2 (ja) |
| DE (1) | DE69431656D1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5764100A (en) * | 1997-02-13 | 1998-06-09 | Motorola, Inc. | Filter |
| DE69710593D1 (de) * | 1997-12-23 | 2002-03-28 | St Microelectronics Srl | Vorwärtsgekoppelte Struktur mit programmierbaren Nullstellen zur Synthese von zeitkontinuierlichen Filtern, Verzögerungsleitungen und dergleichen |
| US6750799B1 (en) * | 1999-11-03 | 2004-06-15 | Ion E. Opris | A/D conversion technique using digital averages |
| US7532045B1 (en) * | 2005-02-08 | 2009-05-12 | Sitel Semiconductor B.V. | Low-complexity active transconductance circuit |
| US7382197B2 (en) * | 2006-09-08 | 2008-06-03 | Intel Corporation | Adaptive tuning circuit to maximize output signal amplitude for an amplifier |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5357208A (en) * | 1993-03-26 | 1994-10-18 | At&T Bell Laboratories | Boost function for filters |
-
1994
- 1994-08-12 DE DE69431656T patent/DE69431656D1/de not_active Expired - Lifetime
- 1994-08-12 EP EP94830401A patent/EP0696846B1/en not_active Expired - Lifetime
-
1995
- 1995-05-31 US US08/455,850 patent/US5644267A/en not_active Expired - Lifetime
- 1995-08-14 JP JP20722395A patent/JP3953540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0696846B1 (en) | 2002-11-06 |
| EP0696846A1 (en) | 1996-02-14 |
| US5644267A (en) | 1997-07-01 |
| DE69431656D1 (de) | 2002-12-12 |
| JP3953540B2 (ja) | 2007-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5182477A (en) | Bipolar tunable transconductance element | |
| KR19980064159A (ko) | 필터 회로 | |
| Lahiri et al. | A novel first-order current-mode all-pass filter using CDTA | |
| Yuce et al. | Universal current-mode active-C filter employing minimum number of passive elements | |
| EP0352790B1 (en) | Integrator and active filter including integrator with simple phase compensation | |
| JPH0621756A (ja) | 相互コンダクタ段の相互コンダクタンスの温度および製造工程変数抑制回路 | |
| US4881043A (en) | Variable gain transconductance amplifier and variable bandwidth filter | |
| EP0655831B1 (en) | High performance transconductance operational amplifier, of the CMOS integrated type | |
| US4105945A (en) | Active load circuits | |
| US5751184A (en) | Low electrical power consumption filter circuit | |
| US7760014B2 (en) | Lowpass biquad VGA filter | |
| JPH0879006A (ja) | 高域通過フィルター | |
| US20060186951A1 (en) | Low noise lowpass filter | |
| KR100298090B1 (ko) | 주파수의존저항기 | |
| US4918402A (en) | Delay circuit having at least one all-pass network | |
| US7265609B2 (en) | Transconductor circuits | |
| Chhabra et al. | Realisation of CBTA based current mode frequency agile filter | |
| US20050068094A1 (en) | Filter circuit and detection circuit having filter circuit | |
| US5973539A (en) | Mixer circuit for mixing two signals having mutually different frequencies | |
| JPH10322143A (ja) | Ａｃ結合回路 | |
| US6127873A (en) | Feedforward circuit structure with programmable zeros for providing programmable group delay of a wide signal band | |
| US6239653B1 (en) | Biquadratic basic cell for programmable analog time-continuous filter | |
| US6943619B1 (en) | Practical active capacitor filter | |
| US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
| KR20020007192A (ko) | 전기 신호 증폭용 장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060303 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060308 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070425 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |