JPH0878409A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPH0878409A
JPH0878409A JP20830294A JP20830294A JPH0878409A JP H0878409 A JPH0878409 A JP H0878409A JP 20830294 A JP20830294 A JP 20830294A JP 20830294 A JP20830294 A JP 20830294A JP H0878409 A JPH0878409 A JP H0878409A
Authority
JP
Japan
Prior art keywords
substrate
film
barrier metal
antireflection film
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP20830294A
Other languages
Japanese (ja)
Inventor
Shuichi Yamane
秀一 山根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP20830294A priority Critical patent/JPH0878409A/en
Publication of JPH0878409A publication Critical patent/JPH0878409A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PURPOSE: To ensure that an Al wiring layer in the periphery of a substrate is not corroded by an alkali developer when a resist after exposure is treated with the alkali developer. CONSTITUTION: A barrier metal film 4 is formed on a substrate 1, the substrate 1 is held on a stage 6 by a clamp ring 5 as if covering the barrier metal film 4 outside an element effective region of the periphery of the substrate 1, an aluminum-containing film 7 is formed on the barrier metal film 4 in the element effective region, the clamp ring 5 is removed from the substrate 1, and a reflection preventing film 8, whose reflectivity is lower than that of the aluminium- containing film 7, is formed as if covering the aluminum-containing film 7.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、詳しくは、1層目のAl配線がTiNからなる
バリアメタルと反射防止膜に挟まれた配線構造の製造技
術に適用することができ、露光後のレジストをアルカリ
現像液で処理する際、基板周辺部のAl配線層をアルカ
リ現像液で腐触されないようにすることができる半導体
装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a manufacturing technique of a wiring structure in which a first-layer Al wiring is sandwiched between a barrier metal made of TiN and an antireflection film. The present invention relates to a method of manufacturing a semiconductor device, which can prevent the Al wiring layer around the substrate from being corroded by the alkaline developer when the exposed resist is treated with the alkaline developer.

【0002】半導体装置の1層目配線には、一般に主に
Al(純アルミニウムの他に、アルミニウム系合金材料
も含む)が用いられている。最近では、バリアメタルに
は、特にSiとAl間のバリアメタルとして機能させる
ことができる点で優れたTiNが用いられ、反射防止膜
には、特にAl配線をパターニングする際のAlの反射
を防止することができる点で優れた前述したバリアメタ
ルと同じTiNが用いられるようになっており、その結
果、Al配線は、バリアメタルと反射防止膜のTiNに
挟まれた構造になる。
Generally, Al (including pure aluminum and aluminum alloy materials) is mainly used for the first layer wiring of a semiconductor device. Recently, TiN, which is excellent in that it can function as a barrier metal between Si and Al, has recently been used as a barrier metal, and an antireflection film prevents the reflection of Al particularly when patterning an Al wiring. The same TiN as the above-mentioned barrier metal, which is excellent in that it can be used, is used, and as a result, the Al wiring has a structure sandwiched between the barrier metal and the TiN of the antireflection film.

【0003】このように、Al配線をバリアメタルと反
射防止膜のTiNで挟んだ状態で配線のパターニング工
程を進めた場合、基板周辺部でTiNに挟まれて側部が
剥き出しになったAlが電池効果によりアルカリ現像液
で腐触される問題が生じ易い。このため、Al配線のパ
ターニング工程を行う際、基板周辺部のAl配線層をア
ルカリ現像液で腐触されないようにすることができる半
導体装置の製造方法が要求されている。
As described above, when the wiring patterning process is carried out with the Al wiring sandwiched between the barrier metal and the TiN of the antireflection film, the Al which is sandwiched between the TiN in the peripheral portion of the substrate and the side portions of which are exposed. The problem of being corroded by the alkaline developer is likely to occur due to the battery effect. Therefore, there is a demand for a method of manufacturing a semiconductor device that can prevent the Al wiring layer in the peripheral portion of the substrate from being corroded by an alkali developing solution when performing the Al wiring patterning step.

【0004】[0004]

【従来の技術】図3は従来の半導体装置の製造方法を示
す図である。図示例では、基板1001周辺部分のみを
示している。従来では、まず、CVD法等によりSi基
板1001上にBPSG絶縁膜1002を形成した後、
スパッタ法等によりBPSG絶縁膜1002上にTi膜
1003、TiNバリアメタル膜1004、1層目の配
線となるAl配線層1005及びTiN反射防止膜10
06を順次形成する(図3(a))。
2. Description of the Related Art FIG. 3 is a diagram showing a conventional method of manufacturing a semiconductor device. In the illustrated example, only the peripheral portion of the substrate 1001 is shown. Conventionally, first, after forming a BPSG insulating film 1002 on a Si substrate 1001 by a CVD method or the like,
A Ti film 1003, a TiN barrier metal film 1004, an Al wiring layer 1005 to be the first wiring, and a TiN antireflection film 10 are formed on the BPSG insulating film 1002 by a sputtering method or the like.
06 are sequentially formed (FIG. 3A).

【0005】ここで、Ti膜1003は、素子有効領域
内の基板1001のSiとAl配線層1005のAlを
コンタクトさせてコンタクト抵抗を低減化させるために
設けている。TiN反射防止膜1006は、Al配線層
1005のみだと反射率が高くてパターニング時の位置
合わせ等が行い難いので、Al配線層1005の反射率
を低減するために設けている。なお、基板1001上に
絶縁膜1002から反射防止膜1006を成膜する際、
基板1001周辺部には、図示しないクランプリングに
より基板1001をステージ上に保持して固定してい
る。
Here, the Ti film 1003 is provided to bring Si of the substrate 1001 in the element effective region into contact with Al of the Al wiring layer 1005 to reduce the contact resistance. The TiN antireflection film 1006 is provided in order to reduce the reflectance of the Al wiring layer 1005 because the reflectance is high only with the Al wiring layer 1005 and it is difficult to perform alignment and the like during patterning. When the antireflection film 1006 is formed from the insulating film 1002 on the substrate 1001,
Around the substrate 1001, the substrate 1001 is held and fixed on the stage by a clamp ring (not shown).

【0006】次に、TiN反射防止膜1006上全面に
レジスト1007を塗布し(図3(b))、露光、アル
カリ現像液による現像によりレジストをパターニングし
てエッチング用マスクとなるレジストマスクを形成した
後、このレジストマスクを用い、RIE等によりTiN
反射防止膜1006からTi膜1003までをエッチン
グして、Al配線層1005がTiN反射防止膜100
6とTiNバリアメタル膜1004で挟まれた配線構造
を形成している。
Next, a resist 1007 is applied on the entire surface of the TiN antireflection film 1006 (FIG. 3B), and the resist is patterned by exposure and development with an alkali developing solution to form a resist mask which serves as an etching mask. Then, using this resist mask, TiN is formed by RIE or the like.
The antireflection film 1006 to the Ti film 1003 are etched so that the Al wiring layer 1005 becomes the TiN antireflection film 100.
6 and a TiN barrier metal film 1004 are sandwiched between them to form a wiring structure.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記し
たような従来の半導体装置の製造方法では、エッチング
マスクを形成するためにレジスト1007を露光した
後、アルカリ現像液によりパターニングしていたため、
図4(a)のAに示す如く、基板1001周辺部でTi
N配線層1005とTiNバリアメタル膜1004で挟
まれて剥き出しになったAl配線層1005が電池効果
によりアルカリ現像液で腐触され、基板1周辺素子領域
までAl配線層1005が腐触され易く、基板1周辺素
子領域のAl配線層1005が消失されることがあると
いう問題があった。
However, in the conventional method of manufacturing a semiconductor device as described above, the resist 1007 is exposed to form an etching mask and then patterned with an alkali developing solution.
As shown in A of FIG. 4A, Ti is formed around the substrate 1001.
The exposed Al wiring layer 1005 sandwiched between the N wiring layer 1005 and the TiN barrier metal film 1004 is corroded by the alkaline developer due to the cell effect, and the Al wiring layer 1005 is easily corroded to the peripheral element region of the substrate 1, There is a problem that the Al wiring layer 1005 in the peripheral element region of the substrate 1 may be lost.

【0008】また、図4(a)に示す如く、基板100
1周辺部でTiN反射防止膜1006が浮いた状態で、
配線構造形成のためのRIE等のエッチングを行うと、
TiN反射防止膜1006の浮いた部分が飛んで塵等に
なって、素子特性に悪影響を与えることがあるという問
題があった。そこで、図4(b)に示す如く、レジスト
現像後の配線形成時のエッチング工程時に、基板100
1周辺部に生じた反射防止膜1006の浮いた部分や反
射防止膜1006が腐触された部分を同時にエッチング
して除去すればよいと考えられるが、この方法でも、結
局、前述したアルカリ現像時に基板1周辺素子領域まで
Al配線層1005が腐触されることを回避することは
できなかった。
Further, as shown in FIG. 4A, the substrate 100
1 In a state where the TiN antireflection film 1006 floats around the periphery,
When etching such as RIE for forming a wiring structure is performed,
There is a problem in that the floating portion of the TiN antireflection film 1006 may fly off and become dust or the like, which may adversely affect the device characteristics. Therefore, as shown in FIG. 4B, the substrate 100 is formed during the etching process for forming wiring after resist development.
1 It is considered that the floating portion of the antireflection film 1006 and the portion where the antireflection film 1006 is corroded in the peripheral portion may be removed by etching at the same time. However, even with this method, after all, at the time of the alkali development described above, It was not possible to prevent the Al wiring layer 1005 from being corroded to the peripheral element region of the substrate 1.

【0009】そこで、本発明は、露光後のレジストをア
ルカリ現像液で処理する際、基板周辺部のAl配線層を
アルカリ現像液で腐触されないようにして、基板周辺素
子領域のAl配線層の消失及び基板周辺部のTiN反射
防止膜の浮きに伴う塵等を生じないようにすることがで
き、安定した配線構造を得ることができる半導体装置の
製造方法を提供することを目的とする。
Therefore, according to the present invention, when the resist after exposure is treated with an alkaline developing solution, the Al wiring layer in the peripheral portion of the substrate is prevented from being corroded by the alkaline developing solution so that the Al wiring layer in the element region around the substrate is protected. It is an object of the present invention to provide a method of manufacturing a semiconductor device, which can prevent the generation of dust and the like due to the disappearance and floating of the TiN antireflection film in the peripheral portion of the substrate, and can obtain a stable wiring structure.

【0010】[0010]

【課題を解決するための手段】請求項1記載の発明は、
基板上にバリアメタル膜を形成する工程と、次いで、該
基板周辺部の素子有効領域外の該バリアメタル膜上を覆
うようにクランプリングにより該基板をステージ上に保
持する工程と、次いで、素子有効領域の該バリアメタル
膜上にアルミニウム含有膜を形成する工程と、次いで、
該クランプリングを該基板から取り外す工程と、次い
で、該アルミニウム含有膜を覆うように該アルミニウム
含有膜よりも反射率の低い反射防止膜を形成する工程
と、次いで、該反射防止膜上にレジストを塗布し、該レ
ジストを露光、現像してレジストマスクを形成する工程
と、次いで、該レジストマスクを用い、該反射防止膜、
該アルミニウム含有膜及び該バリアメタル膜を選択的に
エッチングして配線構造を形成する工程と、次いで、該
レジストマスクを除去する工程とを含むことを特徴とす
るものである。
According to the first aspect of the present invention,
A step of forming a barrier metal film on the substrate, then a step of holding the substrate on the stage by a clamp ring so as to cover the barrier metal film outside the element effective area in the periphery of the substrate, and then the element A step of forming an aluminum-containing film on the barrier metal film in the effective region, and then,
A step of removing the clamp ring from the substrate, a step of forming an antireflection film having a lower reflectance than the aluminum-containing film so as to cover the aluminum-containing film, and a resist on the antireflection film. Coating, exposing and developing the resist to form a resist mask, and then using the resist mask, the antireflection film,
The method is characterized by including the steps of selectively etching the aluminum-containing film and the barrier metal film to form a wiring structure, and then removing the resist mask.

【0011】請求項2記載の発明は、基板上にバリアメ
タル膜を形成する工程と、次いで、該基板周辺部の素子
有効領域外の該バリアメタル膜上を覆うように第1のク
ランプリングにより該基板をステージ上に保持する工程
と、次いで、素子有効領域の該バリアメタル膜上にアル
ミニウム含有膜を形成する工程と、次いで、該第1のク
ランプリングを該基板から取り外す工程と、次いで、該
第1のクランプリングの取り付け位置よりも更に該基板
周辺部外側に第2のクランプリングにより該基板を該ス
テージ上に保持する工程と、次いで、該アルミニウム含
有膜を覆うように該アルミニウム含有膜よりも反射率の
低い反射防止膜を形成する工程と、次いで、該反射防止
膜上にレジストを塗布し、該レジストを露光、現像して
レジストマスクを形成する工程と、次いで、該レジスト
マスクを用い、該反射防止膜、該アルミニウム含有膜及
び該バリアメタル膜を選択的にエッチングして配線構造
を形成する工程と、次いで、該レジストマスクを除去す
る工程とを含むことを特徴とするものである。
According to a second aspect of the present invention, a step of forming a barrier metal film on the substrate is performed, and then a first clamp ring is used to cover the barrier metal film outside the element effective region in the peripheral portion of the substrate. Holding the substrate on a stage, then forming an aluminum-containing film on the barrier metal film in the element effective region, then removing the first clamp ring from the substrate, and then A step of holding the substrate on the stage by a second clamp ring further outside the peripheral portion of the substrate than the mounting position of the first clamp ring; and then, the aluminum-containing film so as to cover the aluminum-containing film. A step of forming an antireflection film having a lower reflectance than that, and then applying a resist on the antireflection film and exposing and developing the resist to form a resist mask. And a step of forming a wiring structure by selectively etching the antireflection film, the aluminum-containing film and the barrier metal film using the resist mask, and then removing the resist mask It is characterized by including a process.

【0012】[0012]

【作用】本発明では、後述する実施例1の図1に示す如
く、素子有効領域A外のバリアメタル膜4上をクランプ
リング5により覆った状態で素子有効領域Aのバリアメ
タル膜4上にAl配線層7を形成し、従来剥き出しにな
っていた基板1周辺部までAl配線層7を全て覆うよう
にTiN反射防止膜8を形成した後、基板1周辺部まで
TiN反射防止膜8でAl配線層7を全て覆った状態
で、エッチングマスクを形成するためにレジストを露
光、アルカリ現像により処理するように構成している。
In the present invention, as shown in FIG. 1 of Embodiment 1 which will be described later, the barrier metal film 4 outside the element effective region A is covered with the clamp ring 5 on the barrier metal film 4 in the element effective region A. After the Al wiring layer 7 is formed and the TiN antireflection film 8 is formed so as to cover the entire Al wiring layer 7 up to the peripheral portion of the substrate 1 which is conventionally exposed, the TiN antireflection film 8 is extended to the peripheral portion of the substrate 1 by the Al. With the wiring layer 7 entirely covered, the resist is exposed and processed by alkali development to form an etching mask.

【0013】このため、基板1周辺部までTiN反射防
止膜8でAl配線層7を全て覆った状態で露光後のレジ
ストをアルカリ現像液で処理することができるので、基
板1周辺部のAl配線層7をアルカリ現像液で腐触され
ないようにすることができる。従って、従来生じていた
基板1周辺素子領域AのAl配線層7の消失及び基板1
周辺部のTiN反射防止膜8の浮き部分に伴う塵等を生
じないようにすることができるため、安定した配線構造
を得ることができる。
Therefore, the resist after exposure can be treated with an alkaline developing solution in a state where the TiN antireflection film 8 is entirely covered up to the peripheral portion of the substrate 1, so that the Al wiring in the peripheral portion of the substrate 1 can be processed. Layer 7 can be protected from corrosion by alkaline developers. Therefore, disappearance of the Al wiring layer 7 in the peripheral element region A of the substrate 1 and the substrate 1
Since it is possible to prevent dust and the like from being caused by the floating portion of the TiN antireflection film 8 in the peripheral portion, a stable wiring structure can be obtained.

【0014】本発明では、後述する実施例2の図2に示
す如く、素子有効領域A外のバリアメタル膜4上をクラ
ンプリング5により覆った状態で素子有効領域Aのバリ
アメタル膜4上にAl配線層7を形成し、素子有効領域
A外の端部をクランプリング11により覆った状態で従
来剥き出しになっていた基板1周辺部までAl配線層7
を全て覆うようにTiN反射防止膜8を形成した後、基
板1周辺部までTiN反射防止膜8でAl配線層7を全
て覆った状態で、エッチングマスクを形成するためにレ
ジストを露光、アルカリ現像により処理するように構成
している。
In the present invention, as shown in FIG. 2 of the second embodiment to be described later, the barrier metal film 4 outside the element effective region A is covered with the clamp ring 5 on the barrier metal film 4 in the element effective region A. The Al wiring layer 7 is formed, and the end portion outside the element effective region A is covered with the clamp ring 11 to the peripheral portion of the substrate 1 which is conventionally exposed.
After the TiN antireflection film 8 is formed so as to entirely cover the Al wiring layer 7 with the TiN antireflection film 8 all the way up to the periphery of the substrate 1, the resist is exposed and alkali-developed to form an etching mask. It is configured to be processed by.

【0015】このため、基板1周辺部までTiN反射防
止膜8でAl配線層7を全て覆った状態で露光後のレジ
ストをアルカリ現像液で処理することができるので、基
板1周辺部のAl配線層7をアルカリ現像液で腐触され
ないようにすることができる。従って、従来生じていた
基板1周辺素子領域AのAl配線層7の消失及び基板1
周辺部のTiN反射防止膜8の浮き部分に伴う塵等を生
じないようにすることができるため、安定した配線構造
を得ることができる。
For this reason, the exposed resist can be treated with an alkaline developing solution in a state where the TiN antireflection film 8 is entirely covered up to the peripheral portion of the substrate 1, so that the Al wiring in the peripheral portion of the substrate 1 can be processed. Layer 7 can be protected from corrosion by alkaline developers. Therefore, disappearance of the Al wiring layer 7 in the peripheral element region A of the substrate 1 and the substrate 1
Since it is possible to prevent dust and the like from being caused by the floating portion of the TiN antireflection film 8 in the peripheral portion, a stable wiring structure can be obtained.

【0016】[0016]

【実施例】以下、本発明の実施例を図面を参照して説明
する。 (実施例1)図1は本発明に係る実施例1の半導体装置
の製造方法を示す図である。図示例では、Si基板1周
辺部分のみを示している。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to Embodiment 1 of the present invention. In the illustrated example, only the peripheral portion of the Si substrate 1 is shown.

【0017】本実施例では、まず、CVD法等によりS
i基板1上に膜厚5000オングストローム程度のBP
SG絶縁膜2を形成した後、スパッタ法等によりBPS
G絶縁膜2上に膜厚200〜300オングストローム程
度のTi膜3及び膜厚1000〜1500オングストロ
ーム程度のTiNバリアメタル膜4を順次形成する。次
に、基板1周辺部の素子有効領域A外のバリアメタル膜
4上を覆うようにクランプリング5により基板1をステ
ージ6上に保持して固定する。この時、素子有効領域A
のバリアメタル膜4上が露出される。
In this embodiment, first, S is formed by the CVD method or the like.
BP with a thickness of about 5000 angstroms on the i substrate 1
After forming the SG insulating film 2, BPS is performed by a sputtering method or the like.
A Ti film 3 having a film thickness of about 200 to 300 angstroms and a TiN barrier metal film 4 having a film thickness of about 1000 to 1500 angstroms are sequentially formed on the G insulating film 2. Next, the substrate 1 is held and fixed on the stage 6 by the clamp ring 5 so as to cover the barrier metal film 4 outside the element effective region A around the substrate 1. At this time, the element effective area A
The barrier metal film 4 is exposed.

【0018】次に、この状態でスパッタ法等により素子
有効領域Aのバリアメタル膜4上に膜厚4000オング
ストローム程度のAl配線層7を形成する(図1
(a))。なお、Ti膜3は、素子有効領域Aの基板1
のSiとAl配線層7のAlをコンタクトさせてコンタ
クト抵抗を低減化させるために設けている。次に、クラ
ンプリング5を基板1から取り外した後、スパッタ法等
によりAl配線層7を覆うようにAl配線層7よりも反
射率の低い膜厚が500オングストローム程度のTiN
反射防止膜8を形成する(図1(b))。
Next, in this state, an Al wiring layer 7 having a film thickness of about 4000 angstrom is formed on the barrier metal film 4 in the element effective region A by the sputtering method or the like (FIG. 1).
(A)). The Ti film 3 is formed on the substrate 1 in the element effective area A.
Is provided to bring Si into contact with Al of the Al wiring layer 7 to reduce the contact resistance. Next, after removing the clamp ring 5 from the substrate 1, TiN having a film thickness of about 500 angstroms, which has a lower reflectance than the Al wiring layer 7 and covers the Al wiring layer 7 by a sputtering method or the like.
The antireflection film 8 is formed (FIG. 1B).

【0019】次に、TiN反射防止膜8上にレジストを
塗布し、露光した後、TMAH(テトラメチルアンモニ
ウムハライド)等のアルカリ現像液によりパターニング
してレジストマスクを形成する。そして、このレジスト
マスクを用い、RIE等によりTiN反射防止膜8、A
l配線層7、TiNバリアメタル膜4及びTi膜3を選
択的にエッチングして、Al配線層7がTiN反射防止
膜8とTiNバリアメタル膜4で挟まれた配線構造を形
成した後、レジストマスクをO2 アッシング等により除
去する。なお、TiN反射防止膜8は、Al配線層7の
みだと反射率が高くてパターニング時の位置合わせ等行
い難いので、Al配線層7の反射率を低減するために設
けている。
Next, a resist is applied on the TiN antireflection film 8 and exposed to light, and then patterned with an alkali developing solution such as TMAH (tetramethylammonium halide) to form a resist mask. Then, using this resist mask, the TiN antireflection film 8, A
l The wiring layer 7, the TiN barrier metal film 4 and the Ti film 3 are selectively etched to form a wiring structure in which the Al wiring layer 7 is sandwiched between the TiN antireflection film 8 and the TiN barrier metal film 4, and then the resist is formed. The mask is removed by O 2 ashing or the like. The TiN antireflection film 8 is provided in order to reduce the reflectance of the Al wiring layer 7 because the reflectance is high only with the Al wiring layer 7 and it is difficult to perform alignment during patterning.

【0020】このように、本実施例では、素子有効領域
A外のバリアメタル膜4上をクランプリング5により覆
った状態で素子有効領域Aのバリアメタル膜4上にAl
配線層7を形成し、従来剥き出しになっていた基板1周
辺部までAl配線層7を全て覆うようにTiN反射防止
膜8を形成した後、基板1周辺部までTiN反射防止膜
8でAl配線層7を全て覆った状態で、エッチングマス
クを形成するためにレジストを露光、アルカリ現像によ
り処理するように構成している。
As described above, in the present embodiment, the barrier metal film 4 outside the element effective area A is covered with the clamp ring 5 and the Al is formed on the barrier metal film 4 in the element effective area A.
After the wiring layer 7 is formed and the TiN antireflection film 8 is formed so as to cover the Al wiring layer 7 up to the peripheral portion of the substrate 1 which is conventionally exposed, the TiN antireflection film 8 extends to the peripheral portion of the substrate 1 by the Al wiring. With the entire layer 7 covered, the resist is exposed and processed by alkali development to form an etching mask.

【0021】このため、基板1周辺部までTiN反射防
止膜8でAl配線層7を全て覆った状態で、露光後のレ
ジストをアルカリ現像液で処理することができるので、
基板1周辺部のAl配線層7をアルカリ現像液で腐触さ
れないようにすることができる。従って、従来生じてい
た基板1周辺素子領域AのAl配線層7の消失及び基板
1周辺部のTiN反射防止膜8の浮き部分に伴う塵等を
生じないようにすることができるため、安定した配線構
造を得ることができる。 (実施例2)図2は本発明に係る実施例2の半導体装置
の製造方法を示す図である。図示例では、Si基板1周
辺部分のみを示している。
Therefore, the resist after exposure can be treated with an alkali developing solution in a state where the TiN antireflection film 8 covers the entire periphery of the substrate 1 and the Al wiring layer 7 is entirely covered.
It is possible to prevent the Al wiring layer 7 around the substrate 1 from being corroded by the alkali developing solution. Therefore, it is possible to prevent the disappearance of the Al wiring layer 7 in the peripheral element region A of the substrate 1 and the generation of dust or the like due to the floating portion of the TiN antireflection film 8 in the peripheral portion of the substrate 1, which is stable. A wiring structure can be obtained. (Embodiment 2) FIG. 2 is a diagram showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention. In the illustrated example, only the peripheral portion of the Si substrate 1 is shown.

【0022】本実施例では、まず、CVD法等によりS
i基板1上に膜厚5000オングストローム程度のBP
SG絶縁膜2を形成した後、スパッタ法等によりBPS
G絶縁膜2上に膜厚200〜300オングストローム程
度のTi膜3及び膜厚1000〜1500オングストロ
ーム程度のTiNバリアメタル膜4を順次形成する。次
に、基板1周辺部の素子有効領域A外のバリアメタル膜
4上を覆うようにクランプリング5により基板1をステ
ージ6上に保持して固定する。この時、素子有効領域A
のバリアメタル膜4上が露出される。
In this embodiment, first, S is formed by the CVD method or the like.
BP with a thickness of about 5000 angstroms on the i substrate 1
After forming the SG insulating film 2, BPS is performed by a sputtering method or the like.
A Ti film 3 having a film thickness of about 200 to 300 angstroms and a TiN barrier metal film 4 having a film thickness of about 1000 to 1500 angstroms are sequentially formed on the G insulating film 2. Next, the substrate 1 is held and fixed on the stage 6 by the clamp ring 5 so as to cover the barrier metal film 4 outside the element effective region A around the substrate 1. At this time, the element effective area A
The barrier metal film 4 is exposed.

【0023】次に、この状態でスパッタ法等により素子
有効領域Aのバリアメタル膜4上に膜厚4000オング
ストローム程度のAl配線層7を形成する(図2
(a))。なお、Ti膜3は、素子有効領域Aの基板1
のSiとAl配線層7のAlをコンタクトさせてコンタ
クト抵抗を低減化させるために設けている。次に、クラ
ンプリング5を基板1から取り外した後、図2(a)の
クランプリング5の取り付け位置よりも更に基板1周辺
部外側にクランプリング11により基板1をステージ6
上に保持する。
Next, in this state, an Al wiring layer 7 having a film thickness of about 4000 angstrom is formed on the barrier metal film 4 in the element effective region A by the sputtering method or the like (FIG. 2).
(A)). The Ti film 3 is formed on the substrate 1 in the element effective area A.
Is provided to bring Si into contact with Al of the Al wiring layer 7 to reduce the contact resistance. Next, after the clamp ring 5 is removed from the substrate 1, the clamp ring 11 is provided outside the peripheral portion of the substrate 1 beyond the mounting position of the clamp ring 5 in FIG.
Hold on.

【0024】次に、スパッタ法等によりAl配線層7を
覆うようにAl配線層7よりも反射率の低い膜厚が50
0オングストローム程度のTiN反射防止膜8を形成す
る(図2(b))。次に、TiN反射防止膜8上にレジ
ストを塗布し、露光した後、TMAH等のアルカリ現像
液によりパターニングしてレジストマスクを形成する。
Next, a film having a reflectance lower than that of the Al wiring layer 7 is 50 so as to cover the Al wiring layer 7 by a sputtering method or the like.
A TiN antireflection film 8 having a thickness of about 0 Å is formed (FIG. 2B). Next, a resist is applied on the TiN antireflection film 8, exposed, and then patterned with an alkali developing solution such as TMAH to form a resist mask.

【0025】そして、このレジストマスクを用い、RI
E等によりTiN反射防止膜8、Al配線層7、TiN
バリアメタル膜4及びTi膜3を選択的にエッチングし
て、Al配線層7がTiN反射防止膜8とTiNバリア
メタル膜4で挟まれた配線構造を形成した後、レジスト
マスクをO2 アッシング等により除去する。なお、Ti
N反射防止膜8は、Al配線層7のみだと反射率が高く
てパターニング時の位置合わせ等行い難いので、Al配
線層7の反射率を低減するために設けている。
Then, using this resist mask, RI
TiN antireflection film 8, Al wiring layer 7, TiN
After the barrier metal film 4 and the Ti film 3 are selectively etched to form a wiring structure in which the Al wiring layer 7 is sandwiched between the TiN antireflection film 8 and the TiN barrier metal film 4, the resist mask is O 2 ashed or the like. To remove. Note that Ti
The N antireflection film 8 is provided in order to reduce the reflectance of the Al wiring layer 7 because the reflectance is high only with the Al wiring layer 7 and it is difficult to perform alignment or the like during patterning.

【0026】このように、本実施例では、素子有効領域
A外のバリアメタル膜4上をクランプリング5により覆
った状態で素子有効領域Aのバリアメタル膜4上にAl
配線層7を形成し、素子有効領域A外の端部をクランプ
リング11により覆った状態で従来剥き出しになってい
た基板1周辺部までAl配線層7を全て覆うようにTi
N反射防止膜8を形成した後、基板1周辺部までTiN
反射防止膜8でAl配線層7を全て覆った状態で、エッ
チングマスクを形成するためにレジストを露光、アルカ
リ現像により処理するように構成している。
As described above, in the present embodiment, Al is formed on the barrier metal film 4 in the element effective region A with the clamp ring 5 covering the barrier metal film 4 outside the element effective region A.
The wiring layer 7 is formed, and the Al wiring layer 7 is entirely covered up to the peripheral portion of the substrate 1 which is conventionally exposed in a state where the end portion outside the element effective region A is covered with the clamp ring 11.
After forming the N antireflection film 8, TiN is applied to the peripheral portion of the substrate 1.
With the antireflection film 8 entirely covering the Al wiring layer 7, the resist is exposed and processed by alkali development to form an etching mask.

【0027】このため、基板1周辺部までTiN反射防
止膜8でAl配線層7を全て覆った状態で露光後のレジ
ストをアルカリ現像液で処理することができるので、基
板1周辺部のAl配線層7をアルカリ現像液で腐触され
ないようにすることができる。従って、従来生じていた
基板1周辺素子領域AのAl配線層7の消失及び基板1
周辺部のTiN反射防止膜8の浮き部分に伴う塵等を生
じないようにすることができるため、安定した配線構造
を得ることができる。
Therefore, the exposed resist can be treated with an alkaline developing solution in a state where the TiN antireflection film 8 is entirely covered up to the peripheral portion of the substrate 1, so that the Al wiring in the peripheral portion of the substrate 1 can be processed. Layer 7 can be protected from corrosion by alkaline developers. Therefore, disappearance of the Al wiring layer 7 in the peripheral element region A of the substrate 1 and the substrate 1
Since it is possible to prevent dust and the like from being caused by the floating portion of the TiN antireflection film 8 in the peripheral portion, a stable wiring structure can be obtained.

【0028】本発明では、後述する実施例2の図2に示
す如く、素子有効領域A外のバリアメタル膜4上をクラ
ンプリング5により覆った状態で素子有効領域Aのバリ
アメタル膜4上にAl配線層7を形成し、素子有効領域
A外の端部をクランプリング11により覆った状態で従
来剥き出しになっていた基板1周辺部までAl配線層7
を全て覆うようにTiN反射防止膜8を形成した後、基
板1周辺部までTiN反射防止膜8でAl配線層7を全
て覆った状態で、エッチングマスクを形成するためにレ
ジストを露光、アルカリ現像により処理するように構成
している。
In the present invention, as shown in FIG. 2 of Embodiment 2 described later, the barrier metal film 4 outside the element effective region A is covered with the clamp ring 5 on the barrier metal film 4 in the element effective region A. The Al wiring layer 7 is formed, and the end portion outside the element effective region A is covered with the clamp ring 11 to the peripheral portion of the substrate 1 which is conventionally exposed.
After the TiN antireflection film 8 is formed so as to entirely cover the Al wiring layer 7 with the TiN antireflection film 8 all the way up to the periphery of the substrate 1, the resist is exposed and alkali-developed to form an etching mask. It is configured to be processed by.

【0029】このため、基板1周辺部までTiN反射防
止膜8でAl配線層7を全て覆った状態で露光後のレジ
ストをアルカリ現像液で処理することができるので、基
板1周辺部のAl配線層7をアルカリ現像液で腐触され
ないようにすることができる。従って、従来生じていた
基板1周辺素子領域AのAl配線層7の消失及び基板1
周辺部のTiN反射防止膜8の浮き部分に伴う塵等を生
じないようにすることができるため、安定した配線構造
を得ることができる。
For this reason, the resist after exposure can be treated with an alkaline developing solution in a state where the TiN antireflection film 8 is entirely covered up to the peripheral portion of the substrate 1, so that the Al wiring in the peripheral portion of the substrate 1 can be processed. Layer 7 can be protected from corrosion by alkaline developers. Therefore, disappearance of the Al wiring layer 7 in the peripheral element region A of the substrate 1 and the substrate 1
Since it is possible to prevent dust and the like from being caused by the floating portion of the TiN antireflection film 8 in the peripheral portion, a stable wiring structure can be obtained.

【0030】なお、上記実施例では、Al配線層7上に
形成する反射防止膜8にはTiNを用いて構成したが、
本発明はこれのみに限定されるものではなく、Alより
も貴な金属、TiW等を用いて構成してもよい。
In the above embodiment, the antireflection film 8 formed on the Al wiring layer 7 was made of TiN.
The present invention is not limited to this, and may be formed using a metal that is nobler than Al, TiW, or the like.

【0031】[0031]

【発明の効果】本発明によれば、露光後のレジストをア
ルカリ現像液で処理する際、基板周辺部のAl配線層を
アルカリ現像液で腐触されないようにして、基板周辺素
子領域のAl配線層の消失及び基板周辺部のTiN反射
防止膜の浮きに伴う塵等を生じないようにすることがで
き、安定した配線構造を得ることができるという効果が
ある。
According to the present invention, when the exposed resist is treated with an alkaline developing solution, the Al wiring layer in the peripheral portion of the substrate is prevented from being corroded by the alkaline developing solution so that the Al wiring in the peripheral element region of the substrate is prevented. It is possible to prevent generation of dust and the like due to disappearance of the layer and floating of the TiN antireflection film in the peripheral portion of the substrate, and it is possible to obtain a stable wiring structure.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係る実施例1の半導体装置の製造方法
を示す図である。
FIG. 1 is a diagram showing a method for manufacturing a semiconductor device according to a first embodiment of the present invention.

【図2】本発明に係る実施例2の半導体装置の製造方法
を示す図である。
FIG. 2 is a diagram showing a method for manufacturing a semiconductor device according to a second embodiment of the present invention.

【図3】従来例の半導体装置の製造方法を示す図であ
る。
FIG. 3 is a diagram showing a method of manufacturing a semiconductor device of a conventional example.

【図4】従来例の課題を示す図である。FIG. 4 is a diagram showing a problem of a conventional example.

【符号の説明】[Explanation of symbols]

1 基板 2 絶縁膜 3 Ti膜 4 バリアメタル膜 5,11 クランプリング 6 ステージ 7 Al配線層 8 反射防止膜 1 substrate 2 insulating film 3 Ti film 4 barrier metal film 5, 11 clamp ring 6 stage 7 Al wiring layer 8 antireflection film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】基板(1)上にバリアメタル膜(4)を形
成する工程と、次いで、該基板(1)周辺部の素子有効
領域外の該バリアメタル膜(4)上を覆うようにクラン
プリング(5)により該基板(1)をステージ(6)上
に保持する工程と、次いで、素子有効領域の該バリアメ
タル膜(4)上にアルミニウム含有膜(7)を形成する
工程と、次いで、該クランプリング(5)を該基板
(1)から取り外す工程と、次いで、該アルミニウム含
有膜(7)を覆うように該アルミニウム含有膜(7)よ
りも反射率の低い反射防止膜(8)を形成する工程と、
次いで、該反射防止膜(8)上にレジストを塗布し、該
レジストを露光、現像してレジストマスクを形成する工
程と、次いで、該レジストマスクを用い、該反射防止膜
(8)、該アルミニウム含有膜(7)及び該バリアメタ
ル膜(4)を選択的にエッチングして配線構造を形成す
る工程と、次いで、該レジストマスクを除去する工程と
を含むことを特徴とする半導体装置の製造方法。
1. A step of forming a barrier metal film (4) on a substrate (1), and then covering the barrier metal film (4) outside the element effective region in the peripheral portion of the substrate (1). Holding the substrate (1) on the stage (6) by a clamp ring (5), and then forming an aluminum-containing film (7) on the barrier metal film (4) in the element effective region, Next, a step of removing the clamp ring (5) from the substrate (1), and then an antireflection film (8) having a lower reflectance than the aluminum-containing film (7) so as to cover the aluminum-containing film (7). ) Is formed, and
Next, a step of applying a resist on the antireflection film (8) and exposing and developing the resist to form a resist mask, and then using the resist mask, the antireflection film (8) and the aluminum A method of manufacturing a semiconductor device, comprising: a step of selectively etching the containing film (7) and the barrier metal film (4) to form a wiring structure; and then a step of removing the resist mask. .
【請求項2】基板(1)上にバリアメタル膜(4)を形
成する工程と、次いで、該基板(1)周辺部の素子有効
領域外の該バリアメタル膜(4)上を覆うように第1の
クランプリング(5)により該基板(1)をステージ
(6)上に保持する工程と、次いで、素子有効領域の該
バリアメタル膜(4)上にアルミニウム含有膜(7)を
形成する工程と、次いで、該第1のクランプリング
(5)を該基板(1)から取り外す工程と、次いで、該
第1のクランプリング(5)の取り付け位置よりも更に
該基板(1)周辺部外側に第2のクランプリング(1
1)により該基板(1)を該ステージ(6)上に保持す
る工程と、次いで、該アルミニウム含有膜(7)を覆う
ように該アルミニウム含有膜(7)よりも反射率の低い
反射防止膜(8)を形成する工程と、次いで、該反射防
止膜(8)上にレジストを塗布し、該レジストを露光、
現像してレジストマスクを形成する工程と、次いで、該
レジストマスクを用い、該反射防止膜(8)、該アルミ
ニウム含有膜(7)及び該バリアメタル膜(4)を選択
的にエッチングして配線構造を形成する工程と、次い
で、該レジストマスクを除去する工程とを含むことを特
徴とする半導体装置の製造方法。
2. A step of forming a barrier metal film (4) on a substrate (1), and then covering the barrier metal film (4) outside the element effective region in the peripheral portion of the substrate (1). A step of holding the substrate (1) on the stage (6) by the first clamp ring (5), and then forming an aluminum-containing film (7) on the barrier metal film (4) in the element effective region. And then removing the first clamp ring (5) from the substrate (1), and then outside the peripheral portion of the substrate (1) further than the mounting position of the first clamp ring (5). The second clamp ring (1
1) holding the substrate (1) on the stage (6), and then an antireflection film having a lower reflectance than the aluminum-containing film (7) so as to cover the aluminum-containing film (7). A step of forming (8), and then applying a resist on the antireflection film (8), exposing the resist,
A step of developing to form a resist mask, and then using the resist mask, the antireflection film (8), the aluminum-containing film (7) and the barrier metal film (4) are selectively etched to form wiring. A method of manufacturing a semiconductor device, comprising: a step of forming a structure; and then a step of removing the resist mask.
JP20830294A 1994-09-01 1994-09-01 Manufacture of semiconductor device Withdrawn JPH0878409A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20830294A JPH0878409A (en) 1994-09-01 1994-09-01 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20830294A JPH0878409A (en) 1994-09-01 1994-09-01 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPH0878409A true JPH0878409A (en) 1996-03-22

Family

ID=16554006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20830294A Withdrawn JPH0878409A (en) 1994-09-01 1994-09-01 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPH0878409A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351696B1 (en) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 Method of forming a semiconductor device and semiconductor manufacturing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100351696B1 (en) * 1998-04-08 2002-09-11 닛본 덴기 가부시끼가이샤 Method of forming a semiconductor device and semiconductor manufacturing apparatus

Similar Documents

Publication Publication Date Title
US5219788A (en) Bilayer metallization cap for photolithography
US7427569B2 (en) Metal etching process and rework method thereof
JP2000150644A (en) Manufacture of semiconductor device
JPS6074529A (en) Method of forming pattern of integrated circuit by photoetching
JP7124959B2 (en) Semiconductor device manufacturing method
US6043163A (en) HCL in overetch with hard mask to improve metal line etching profile
US5871886A (en) Sandwiched middle antireflection coating (SMARC) process
JPH0878409A (en) Manufacture of semiconductor device
US5962346A (en) Fluorine-doped silicate glass hard mask to improve metal line etching profile
JP2861785B2 (en) Method for forming wiring of semiconductor device
JP3326709B2 (en) Pattern formation method
US5869365A (en) Method of forming T electrode in field effect transistor
US6200886B1 (en) Fabricating process for polysilicon gate
JPH08272107A (en) Forming method for resist pattern
JP2002231748A (en) Method for forming bump electrode
JP2580681B2 (en) Method for manufacturing semiconductor device
JP2521329B2 (en) Method for manufacturing semiconductor device
KR100541671B1 (en) Method of manufacturing semiconductor device
US20050186780A1 (en) Method for reducing defects after a metal etching in semiconductor devices
JPH04144230A (en) Semiconductor device and its manufacture
JP3652491B2 (en) Manufacturing method of semiconductor device
US6417569B1 (en) Fluorine-doped silicate glass hard mask to improve metal line etching profile
JP3546752B2 (en) Method for manufacturing semiconductor device
JP2774791B2 (en) Electronic device
JP2005051019A (en) Forming method of electrode for semiconductor device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011106