JPH086855A

JPH086855A - メモリ

Info

Publication number: JPH086855A
Application number: JP7106723A
Authority: JP
Inventors: Joseph H Hassoun; ジョセフ・ハニ・ハッソウン
Original assignee: Hewlett Packard Co
Current assignee: HP Inc
Priority date: 1994-05-03
Filing date: 1995-04-28
Publication date: 1996-01-12
Anticipated expiration: 2020-12-21
Also published as: JP3729891B2; US5737757A; EP0681240B1; DE69519816T2; EP0681240A3; DE69519816D1; EP0681240A2

Abstract

(57)【要約】【目的】キャッシュ・コヒーレンシ・チェックを直接
主メモリ・コントローラによって行うことができるメモ
リを提供する。【構成】プロセッサ・モジュール２０，２２，２４の
キャッシュ・メモリ５０，５２，５４に必要とするデー
タが格納されていない場合に、プロセッサ・モジュール
２０，２２，２４から主メモリ・コントローラ１４，１
６にトランザクションを送り、主メモリ・コントローラ
１４，１６から対応するデータをプロセッサ・モジュー
ル２０，２２，２４のキャッシュ・メモリ５０，５２，
５４に格納し、キャッシュ・メモリ５０，５２，５４の
１つに格納されたデータ・ラインに対応し、キャッシュ
・タグ・アレー４４，４６内のキャッシュ・タグが主メ
モリ・コントローラ１４，１６に対してデータ・ライン
を要求した最後のプロセッサ・モジュール２０，２２，
２４を示す。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリに関し、より詳
細には１つあるいはそれ以上のプロセッサがキャッシュ
・メモリを有する共有メモリ・マルチプロセッサに関す
る。

【０００２】

【従来の技術】コンピュータは通常プロセッサ、記憶装
置、および入出力装置等の複数の構成要素を有する。こ
れらの構成要素は通常それぞれが１つあるいはそれ以上
のプロセッサ、記憶装置および／または入出力装置を有
する構成要素モジュールとしてまとめられる。構成要素
モジュールは一般に従来の「読み出し」トランザクショ
ンや「書き込み」トランザクションといった「トランザ
クション」の形態で互いに通信する。たとえば、典型的
な読み出しトランザクションでは、１つのモジュール
が、それが必要とするデータを識別し、その識別された
データを送ることを要求する信号を別のモジュールに送
る。これに応答するモジュールはこの要求を処理しデー
タを返す。

【０００３】多くのコンピュータにおいて、装置で実行
するソフトウエアは１つあるいはそれ以上の主記憶装置
を共有する２つ以上の主プロセッサ・モジュールによっ
て実行される。この種の装置はよく「共有メモリ・マル
チプロセッサ」装置と呼ばれる。

【０００４】共有メモリ・マルチプロセッサ装置におい
ては、トランザクションは一般に従来の共有バスや従来
のクロス・バー・スイッチ等の共有メモリ相互接続上で
プロセッサ・モジュールと主記憶装置モジュール間で転
送される。トランザクションは「サイクル」中にこの共
有メモリ相互接続を介して送出される。それぞれのサイ
クルはある限られた数のトランザクションをその共有メ
モリ相互接続上で転送可能な期間である。クロス・バー
・スイッチにおいては、それぞれのモジュールは通常各
サイクル中にこのスイッチにトランザクションを送り、
スイッチからトランザクションを受け取ることができ
る。これは、ある１つのサイクル中には１つのモジュー
ルだけがバス上にトランザクションを送ることのできる
従来の共有バスと対照的である。

【０００５】従来の多くの共有メモリ相互接続では「分
割トランザクション」が可能である。分割トランザクシ
ョンでは、要求にただちに応答する必要はない。たとえ
ば、あるモジュールがあるサイクル中に別のモジュール
への読み出し、トランザクションをクロス・バー・スイ
ッチ上で送る場合がある。この他方のモジュールは他の
タスクを実行するために使用中で１つあるいはそれ以上
のサイクルの間この読み出しトランザクションを処理で
きない場合がある。最終的には、この応答側のモジュー
ルは後のサイクルでこのトランザクションを処理し、要
求されたデータを返す。要求トランザクションとそれに
対する応答を相互に関係付けるために、それぞれの要求
トランザクションには一般にそのトランザクションを開
始するモジュールを識別し、そのトランザクションをそ
のモジュールが発した他のトランザクションと区別する
ためのトランザクション識別コードが含まれる。応答ト
ランザクションは一般に、その応答をその要求トランザ
クションと関係付けることができるように、このトラン
ザクション識別コードを付して送られる。たとえば、あ
る読み出しトランザクションに対して返されるデータは
そのデータを返す対象となる特定の読み出しトランザク
ションを識別する。

【０００６】共有メモリ・マルチプロセッサ装置では、
主プロセッサは一般に共有メモリ相互接続と直結されて
いる。それぞれの主プロセッサは一般に別々の主メモリ
・コントローラを介して共有メモリ相互接続に接続され
ている。装置が２つ以上の主メモリを有する場合、それ
ぞれのメモリは相互に排他的なデータアドレスの集合を
含む。あるプロセッサがある主メモリからデータを読み
出すとき、あるいはある主メモリにデータを書き込むと
き、このプロセッサはそのメモリの主メモリ・コントロ
ーラと通信しなければならない。

【０００７】装置内の主メモリに加えて、それぞれのプ
ロセッサ・モジュールもまたキャッシュ・メモリを有す
る。かかるキャッシュ・メモリはモジュールによるアク
セスを高速化するために最近用いられたデータを格納す
る。通常、キャッシュ・メモリには最近使用されたデー
タとそれらのデータ項目が格納された関係する主メモリ
のアドレスの両方が格納される。モジュールが主メモリ
内のあるアドレスからデータを探すとき、モジュールは
そのデータに関係付けられたアドレスを用いてそのキャ
ッシュ・メモリにそのデータを要求する。キャッシュ・
メモリはそのアドレスに関係付けられたデータを保持し
ているかどうかをチェックする。保持している場合、キ
ャッシュ・メモリは要求されたデータをプロセッサに直
接返す。キャッシュ・メモリが所望のデータを保持して
いない場合（すなわち「キャッシュ・ミス」が発生した
場合）、通常、正規のメモリ・アクセスが発生する。キ
ャッシュ・メモリは通常主メモリ（一般にはＲＡＭ）へ
のアクセスがマイクロプロセッサの速度と比較して遅い
場合に有益である。キャッシュ・メモリは主ＲＡＭより
速い。

【０００８】それぞれのプロセッサがキャッシュ・メモ
リを有する共有メモリ・マルチプロセッサ装置の場合に
は、状況はキャッシュ・メモリを有する単一プロセッサ
装置より多少複雑である。マルチプロセッサ装置では、
特定の主メモリ・アドレスに対応する現行データを１つ
あるいはそれ以上のキャッシュ・メモリおよび／または
主メモリに格納することができる。キャッシュ・メモリ
内のデータはプロセッサによって操作されて主メモリに
格納された値と異なる値になっている場合がある。した
がって、任意のアドレスについての現行のデータ値が、
データ値がどこにあるかにかかわりなく提供されるよう
に「キャッシュ・コヒーレンシ法」を実行しなければな
らない。

【０００９】

【発明が解決しようとする課題】通常のコヒーレンシ法
では、モジュール間で相当な量の通信が行われ、これが
コンピュータに不必要な遅延をもたらすことがある。典
型的なコヒーレンシ法において、あるモジュールがデー
タを要求するとき、キャッシュ・メモリを有するそれぞ
れのモジュールは、そのキャッシュ・メモリの「コヒー
レンシ・チェック」を実行して要求されたアドレスに関
係付けられたデータを持っているかどうかを判定してそ
のコヒーレンシ・チェックの結果を報告すべき旨の通知
を受ける。すると、モジュールはコヒーレンシ・チェッ
クを行い、その結果を報告しなければならない。コヒー
レンシ・チェックの実行すべき旨のモジュールへの通知
およびその結果の報告はいずれも処理遅延を発生させる
ことがある。

【００１０】キャッシュ・メモリに要求されたデータを
保持しているかどうかの報告に加えて、それぞれのモジ
ュールは一般にそのキャッシュ・メモリに格納されたデ
ータの状態に関する報告を行う。たとえば、モジュール
がデータのコピーを持っており、そのコピーが「使用」
（すなわち、そのデータはそのモジュールしか利用する
ことができない）である、あるいはそのデータが「共
有」（すなわち、そのデータは２つ以上のキャッシュ・
メモリに同時に存在することができる）であるといった
報告を行うことがある。あるいは、モジュールは、デー
タが「きれい」である（すなわち、主メモリ内の同じア
ドレスのデータと同じである）、あるいは「汚れてい
る」（すなわち、そのデータが獲得された後に操作され
ている）といった報告を行うこともある。通常、専用の
汚れているデータのコピーは常に１つしか存在してはな
らない。一般に、キャッシュ・メモリに格納されたある
特定のデータ・ラインについてのコヒーレンシ状態情報
はそのデータ・ラインに対する「キャッシュ・タグ」と
して知られる１組のフィールドに格納される。

【００１１】「コヒーレントなトランザクション」と
は、要求したプロセッサに供給すべきデータのソースを
判定するためにすべてのメモリのチェックを必要とする
任意のトランザクションをいう。コヒーレントなトラン
ザクションは一般に共有メモリ相互接続の任意の利用可
能なサイクル中に発生しうるものである。しかし、モジ
ュールによっては内部的に使用中であり、そのトランザ
クションについてのコヒーレンシ・チェックをただちに
行うことができず、キャッシュ・コヒーレンシ・チェッ
クが完了するのに数サイクルを要する場合がある。コヒ
ーレントなトランザクションが発生する速度に対応する
ために、モジュールがコヒーレンシ・チェックが実行可
能になるまでコヒーレントなトランザクションを格納す
るためのキャッシュ・コヒーレンシを持つこともある。
コヒーレンシ・チェックの実行速度に応じて、特定のモ
ジュールのコヒーレンシ待ちライン列に多数のコヒーレ
ントなトランザクションを格納して、かかるトランザク
ションの実行を比較的長時間にわたって延期することが
できる。

【００１２】それぞれのモジュールによって実行される
コヒーレンシ・チェックの結果が分析され、そのデータ
を要求したモジュールに最も新しいデータが提供され
る。たとえば、要求されたデータのコピーを持つキャッ
シュ・メモリがない場合、データは主メモリから供給さ
れる。あるモジュールが専用の操作されたコピーを持っ
ている場合、このコピーは主メモリ・コントローラに返
され、主メモリ・コントローラがこのデータを供給する
か、あるいはこのコピーはキャッシュ間コピーで要求し
たモジュールに直接供給される。データが供給される
と、各モジュールはそれぞれのキャッシュ・メモリも状
態を更新する。たとえば、ある専用のデータ・コピーが
ある特定のモジュールに供給される場合、他のモジュー
ルは通常そのデータのコピーを持っている場合にはそれ
に無効のマークを付ける。

【００１３】したがって、不必要な遅延を発生させるこ
となくキャッシュ・コヒーレンシ・チェックを行うこと
のできる、主メモリとキャッシュ・メモリを有するメモ
リが必要とされている。

【００１４】したがって、本発明の目的は改良されたコ
ヒーレントなメモリを提供することである。

【００１５】本発明の他の目的は、キャッシュ・コヒー
レンシ・チェックが可能であり、コヒーレントなトラン
ザクションに過大な遅延を生じさせない、主メモリおよ
びキャッシュ・メモリを有するメモリを提供することで
ある。

【００１６】本発明の以上の目的およびその他の目的は
当業者には、本発明とその実施例に関する以下の詳細な
説明、添付図面および特許請求の範囲から明らかになる
であろう。

【００１７】

【課題を解決するための手段】本発明は広義には複製キ
ャッシュ・タグ・メモリを包含する。このメモリは受け
取ったトランザクションに応じてデータを供給する主メ
モリ・コントローラを有する。このメモリはまた２つあ
るいはそれ以上のモジュールを有し、それぞれのモジュ
ールは主メモリ・コントローラによってそのモジュール
に供給されたデータを格納するためのキャッシュ・メモ
リを有する。それぞれのモジュールはメモリ・コントロ
ーラにトランザクションを送ってそのモジュールが必要
とするがそのモジュールのキャッシュ・メモリに格納さ
れていないデータを要求する。

【００１８】また、このメモリは主メモリ・コントロー
ラに結合されたキャッシュ・タグ・アレー有する。この
キャッシュ・タグ・アレーは前記のモジュールのキャッ
シュ・メモリのうちの１つに格納されたそれぞれのデー
タ・ラインに対応するキャッシュ・タグを有する。ある
データ・ラインのキャッシュ・タグは主メモリ・コント
ローラに最後にそのデータ・ラインを要求したモジュー
ルを示す。

【００１９】好適な実施例においては、かかるキャッシ
ュ・タグはまた関連するデータ・ラインが専用であるが
共有であるかを示す。

【００２０】

【実施例】本発明は１つあるいはそれ以上のプロセッサ
・モジュールおよび／または入出力もがキャッシュ・メ
モリを有する共有メモリ・マルチプロセッサ・コンピュ
ータのための改良されたメモリを包含する。本発明によ
れば、それぞれの主メモリの主メモリ・コントローラ
は、キャッシュ・メモリに格納された主メモリからのデ
ータ・ラインの状態に関する現ラインの情報を含む複製
キャッシュ・タグ・アレーを有する。したがって、コヒ
ーレンシ・チェックは主メモリ・コントローラによって
直接実行することができる。これによってそれぞれのプ
ロセッサが、キャッシュ・メモリに個別にコヒーレンシ
・チェックを実行させ、そのコヒーレンシ・チェックの
結果を主メモリ・コントローラに送らせることが不要と
なり、その結果コヒーレントなトランザクションの処理
にかかわる遅延が低減される。

【００２１】本発明のメモリを用いたコンピュータを図
１の１０に示す。

【００２２】コンピュータ１０はクロス・バー・スイッ
チ１２とクロス・バー・スイッチ１２に接続された複数
の構成要素を有するマルチプロセッサ・コンピュータで
ある。かかる構成要素には主メモリ・コントローラ１
４，１６、出力モジュール（図示せず）およびモジュー
ルとしてのプロセッサ・モジュール２０，２２，２４が
ある。これらの構成要素はクロス・バー・スイッチ１２
上で互いにトランザクションを送出する。

【００２３】トランザクションはサイクル中にクロス・
バー・スイッチ１２によって授受される。メモリ・コン
トローラ、入出力モジュール、およびプロセッサ・モジ
ュールはそれぞれ、各サイクル中にクロス・バー・スイ
ッチ１２上にトランザクションを送りだし、またクロス
・バー・スイッチ１２からトランザクションを受け取る
ことができる。

【００２４】クロスバースイッチに送られるそれぞれの
トランザクションは、そのトランザクションを送るべき
モジュールを識別し、そのトランザクションをそのモジ
ュールが発した他の未処理のトランザクションと区別す
るためのトランザクション識別情報を含む。トランザク
ションはまたそのトランザクションを送る相手である応
答側モジュールを識別する。クロス・バー・スイッチは
あるサイクル中に受け取ったトランザクションをこの応
答側モジュールに送る。

【００２５】応答側モジュールがトランザクションを処
理する速度より高いバースト・トランザクション発行速
度に対処するために、クロス・バー・スイッチ１２はそ
れぞれのモジュールに対応する待ちライン列を含む。ク
ロス・バー・スイッチ１２によってあるモジュールに送
られるトランザクションはそれぞれのモジュールに対応
する待ちライン列に入れられ、その待ちライン列からモ
ジュールに先入れ先出し（「FIFO」）で送られる。待ち
ライン列３０，３２，３６，３８および４０は主メモリ
・コントローラ１４，１６およびプロセッサ・モジュー
ル２０，２２，２４にそれぞれ対応する。

【００２６】２つ以上のモジュールがあるサイクル中に
ある特定のモジュールに送る場合に対処するために、そ
れぞれのモジュールに所定の優先順位が割り当てられて
いる。同じサイクル中にクロス・バー・スイッチに置か
れ、同じモジュールを対象とする複数のトランザクショ
ンは、送出側モジュールの優先順位にしたがってこの応
答側のモジュールの待ちライン列に入れられる。したが
って、１つのサイクル中にクロス・バー・スイッチが受
け取った１つの受信側モジュールを対象とする複数のト
ランザクションは、この受信側モジュールに別々のサイ
クル中に送られる。

【００２７】主メモリ・コントローラ１４および１６は
それぞれ、従来の方法で主メモリ１５および１７から情
報を読み出し、また対応する主メモリに情報を格納する
責任がある。主メモリ・コントローラ１４および１６は
主メモリ１５および１７と直接あるいは従来のバスを介
してインターフェースする。

【００２８】プロセッサ・モジュール２０、２２および
２４はコンピュータ１０の主プロセッサである。このコ
ンピュータのソフトウエアはすべてのプロセッサ上で同
時に実行することができる。

【００２９】プロセッサ・モジュール２０、２２および
２４はそれぞれキャッシュ・メモリ５０、５２および５
４を有する。最近使用されたデータが、そのデータの主
メモリ・アドレスとそのデータのコヒーレンシ状態に関
する情報とともに、キャッシュ・メモリ５０、５２およ
び５４に格納される。主メモリ・アドレスとコヒーレン
シ情報はキャッシュ・メモリに格納されたそれぞれのデ
ータ・ラインに関係付けられた「キャッシュ・タグ」と
みることができる。

【００３０】好適な実施例において、それぞれのキャッ
シュ・ライン（すなわち、キャッシュ・メモリに格納さ
れるデータ・ラインのコピー）の状態が「無効」、「専
用」、「共有」、「専用−未処理」、「共有−未処理」
の５つのうちのいずれかとして定義される。「専用」ラ
インは１つのプロセッサ・モジュールのキャッシュ・メ
モリにのみ存在でき、またそのプロセッサ・モジュール
だけが使用できるものである。あるプロセッサ・モジュ
ールが専用データ・ラインを保持している場合、このプ
ロセッサ・モジュールはそのデータ・ラインをそのデー
タの現在の値を表わす任意の方法で用いることができ
る。「共有」ラインは２つ以上のプロセッサ・モジュー
ルのキャッシュに同時に存在することのできるものであ
る。共有とマークされたあるデータ・ラインの現在の値
をあるプロセッサ・モジュールによって変更されるため
には、他のプロセッサ・モジュールの保持する共有され
たコピーが無効とマークされ、そのプロセッサ・モジュ
ールはそのデータ・ラインを専用データ・ラインとして
得なければならない。「無効」とは、そのデータを使用
してはならないことを示す。専用−未処理あるいは共有
−未処理の状態については後に説明する。

【００３１】それぞれのプロセッサ・モジュールのキャ
ッシュ・タグに加えて、それぞれの主メモリ・コントロ
ーラはプロセッサ・モジュールの保持するその主メモリ
に関係するそれぞれのキャッシュ・ラインの現在の状態
を格納する複製キャッシュ・タグ・アレーを有する。複
製キャッシュ・タグ・アレー４４は主メモリ・コントロ
ーラ１４に対応する。複製キャッシュ・タグ・アレー４
６は主メモリ・コントローラ１６に対応する。

【００３２】それぞれの主メモリに対応する複製キャッ
シュ・タグ・アレーは、キャッシュ・メモリに格納され
たその主メモリからのそれぞれのデータ・ラインに関係
付けられたキャッシュ・タグに対応する「複製キャッシ
ュ・タグ」を含む。複製キャッシュ・タグはそのデータ
に関係付けられる主メモリ・アドレスとそのキャッシュ
・ラインのコヒーレンシ状態を含む。複製キャッシュ・
タグはまたそれぞれのデータ・ラインを有するプロセッ
サを識別する情報あるいはそのラインを要求したプロセ
ッサのトランザクション識別コードを含む。したがっ
て、任意の時にそれぞれの主メモリは常にその主メモリ
に関係するそれぞれのデータ・ラインに関する現在のキ
ャッシュ・コヒーレンシ状態を有する複製キャッシュ・
タグ・アレーへのアクセスを有する。それぞれのモジュ
ールはコヒーレントなトランザクションについてキャッ
シュ・コヒーレンシ・チェックを実行し、またその結果
を主メモリコントローラに報告する必要がない。

【００３３】「複製キャッシュ・タグ」は関連するキャ
ッシュ・タグの正確なコピーではないことに注意しなけ
ればならない。むしろ、複製キャッシュ・タグは実際の
キャッシュ・タグに含まれるすべてのコヒーレンシ状態
情報、あるいは後述するように最新の情報を持っていな
ければならないという点においてのみ複製という。

【００３４】あるプロセッサ・モジュールがある特定の
データ・ラインのコピーを必要とするとき、このプロセ
ッサ・モジュールはクロス・バー・スイッチ上にそのデ
ータ・ラインを要求する読み出しトランザクションを送
りだす。この読み出しトランザクションはトランザクシ
ョン識別コードを含み、またそのデータの共有コピーが
必要であるのか専用コピーが必要であるのかを指定す
る。読み出し−専用トランザクションはデータの専用コ
ピーに対する要求であり、読み出し−共有トランザクシ
ョンはデータの共有コピーに対する要求である。読み出
しトランザクションは指定されたメモリアドレスを含む
主メモリの主メモリ・コントローラに送られる。

【００３５】主メモリ・コントローラは読み出しトラン
ザクションを受け取ると、複製キャッシュ・タグ・アレ
ーをチェックしてそのデータ・ラインがキャッシュ・メ
モリに保持されているか、またそのラインのコヒーレン
シ状態を判定する。そのデータ・ラインを保持するキャ
ッシュ・メモリがない場合、主メモリ・コントローラは
そのラインを主メモリからそれを要求したプロッセサ・
モジュールに供給する。

【００３６】そのラインが１つあるいはそれ以上のキャ
ッシュ・メモリに共有されている場合、主メモリ・コン
トローラはそのデータ・ラインを主メモリから供給す
る。共有データが要求されている場合（すなわち、読み
出し−共有トランザクションである場合）、データは単
純にそれを要求したプロッセサ・モジュールに送られ
る。専用データが要求されている場合（すなわち、読み
出し−専用トランザクションである場合）、主メモリ・
コントローラはそのデータを主メモリから供給し、それ
ぞれのプロッセサ・モジュールに対して、そのデータの
共有されたコピーを無効としてマークするように指示す
るパージ・トランザクション（無効化トランザクショ
ン）を送る。本発明のある実施例では、主メモリ・コン
トローラはあるデータ・ラインの共有コピーを有するす
べてのプロッセサ・モジュールを記録しておくことがで
きる。このような実施例では、主メモリ・コントローラ
はそのデータ・ラインの共有コピーを有するプロッセサ
・モジュールにパージ・トランザクションを送るだけで
よい。

【００３７】データがあるプロッセサ・モジュールのキ
ャッシュ・メモリに専用として保持されている場合、主
メモリ・コントローラは当該プロッセサ・モジュールに
対して、そのデータを要求している読み出しトランザク
ションのトランザクション識別コードとともにフラッシ
ュ・バック（すなわちデータ返送）トランザクションを
送る。このフラッシュ・バック・トランザクションに応
じて、そのプロッセサ・モジュールはそのデータ・ライ
ンに対する自己のキャッシュ・タグを無効としてマーク
し、そのデータ・ラインを、トランザクション識別コー
ドとともにそれを要求した主メモリ・コントローラに返
送する。主メモリ・コントローラはそのデータ・ライン
を受け取ると、これを要求したプロッセサ・モジュール
に供給し、主メモリ内の関連のアドレスを更新する。

【００３８】このフラッシュ・バック・トランザクショ
ンを関係するプロッセサ・モジュールに送るとき、主メ
モリ・コントローラは、要求を出したプロッセサ・モジ
ュールをそのデータ・ラインの所有者とし、また所有権
が未決である、すなわちデータがまだそのラインの所有
者に送られていないことを示すように、自己の複製キャ
ッシュ・タグの状況を更新する。そのデータ・ラインが
専用として要求された場合、その状態は「未処理・専
用」として記録される。そのデータ・ラインが共有とし
て要求された場合、その状態は「未処理・共有」として
記録される。

【００３９】そのデータを要求するトランザクションが
他のプロッセサ・モジュールから受け取られないと仮定
すると、この複製キャッシュ・タグはフラッシュ・バッ
クに応答してそのデータがこの主メモリによって受け取
られたとき再度更新される。そのデータ・ラインが専用
として要求された場合、複製キャッシュ・タグは専用・
未処理ではなく専用状態を反映するように更新され、そ
のデータが要求したプロッセサ・モジュールに送られ
る。そのデータ・ラインが共有として要求された場合、
複製キャッシュ・タグは未処理・共有ではなく共有状態
を反映するように更新され、そのデータが要求したプロ
ッセサ・モジュールに送られる。

【００４０】フラッシュ・バックに応じてそのデータ・
ラインが受け取られる前にそのデータを要求するトラン
ザクションが別のプロッセサ・モジュールから受け取ら
れた場合、多少異なる処理が必要になる。上述したよう
に、フラッシュ・バックが送られるとき、複製キャッシ
ュ・タグは要求中のプロッセサ・モジュールを現在の所
有者とするように更新され、フラッシュ・バックととも
にそのトランザクション識別コードが送られる。このト
ランザクション識別コードにはまたそのデータが主メモ
リ・コントローラにいつ返送されるかを示すデータが含
まれる。次に説明する理由から、これによって同じデー
タ・ラインに対する複数の要求が未処理である場合に対
処することができる。

【００４１】主メモリ・コントローラがデータに対する
第２の要求を受け取ったとき、そのデータの複製キャッ
シュ・タグはすでにそのデータに対する第１の要求に基
づいて未処理状態としてマークされている。第２の要求
の時点で、複製キャッシュ・タグはその新しい要求プロ
セッサ・モジュールとそのデータ要求がこの新しいプロ
セッサ・モジュールによる専用要求であるか共有要求で
あるかを反映するように更新される。第１の要求プロセ
ッサ・モジュールがそのデータを専用として要求した場
合、この第１の要求プロセッサ・プロセッサ・モジュー
ルに対して、そのデータに対する第２の要求を識別する
トランザクション識別コードとともにフラッシュ・バッ
クトランザクションが送られる。第１の要求モジュール
が共有データを要求していた場合、第１の要求プロセッ
サ・モジュールにパージ・トランザクションが送られ
る。第１の要求プロセッサ・モジュールは、要求したデ
ータを受け取り、それを一度用いた後、これらのトラン
ザクションにしたがって動作する。

【００４２】第１のデータ要求に対するフラッシュ・バ
ックに応答してデータが主メモリ・コントローラによっ
て受け取られたとき、複製キャッシュ・タグはすでに第
２のデータ要求を反映するように更新されている。しか
し、上述したように、このデータは第１の要求に対する
トランザクション識別コードとともに主メモリ・コント
ローラに返される。このようにして、主メモリ・コント
ローラはそのデータを適切に供給することができる。主
メモリ・コントローラがこのデータを受け取ったとき、
この情報に基づいて第１の要求プロセッサ・モジュール
に送る。さらに、第１の要求プロセッサ・モジュールが
共有データを受け取る場合、このデータは第１の要求プ
ロセッサ・モジュールにも送られる。

【００４３】第１の要求プロセッサ・モジュールが専用
データを要求していた場合、そのデータが受け取られる
前に、第１の要求プロセッサ・モジュールはすでにフラ
ッシュ・バック・トランザクションを受け取っている。
この順序の狂ったコマンド・シーケンスは第１の要求プ
ロセッサ・モジュールに対して、第１の要求プロセッサ
・モジュールがそのデータを一度用いることができ、次
にそのデータを主メモリ・コントローラに返送しなけれ
ばならないことを指示するのに用いられる。

【００４４】第１の要求プロセッサ・モジュールが共有
データを要求していた場合、そのデータが受け取られる
前に、第１の要求プロセッサ・モジュールはすでにパー
ジ・トランザクションを受け取っている。この順序外の
コマンド・シーケンスは第１の要求プロセッサ・モジュ
ールに対して、それがそのデータを一度用いることがで
き、次にそのコピーを無効とマークしなければならない
ことを指示するのに用いられる。

【００４５】前に要求されたデータに対して第３あるい
は後続の要求があった場合、同じ手順が用いられる。複
製キャッシュ・タグはそのデータに対する最新の要求を
反映するように更新される。前の要求者が専用データを
要求したか共有データを要求したかに応じて、前の要求
者にフラッシュ・バックトランザクションあるいはパー
ジ・トランザクションが送られる。前の要求者が共有デ
ータを要求していた場合、主メモリ・コントローラはそ
のデータを受け取るとそれを前の要求者とそれ以後の要
求者の両方に送る。

【００４６】本発明の動作の一例として、コンピュータ
１０の場合を考察する。各キャッシュ・メモリ５０，５
２，および５４に対するそれぞれのキャッシュ・タグは
初めに無効としてマークされる。それぞれの複製キャッ
シュ・タグはしたがって無効とマークされる。

【００４７】クロス・バー・スイッチ１２の１つのサイ
クル中に、プロセッサ・モジュール２０は主メモリ・コ
ントローラ１４に対して、データ・ライン「Ａ」の専用
コピーを探索中であることを示す読み出し−専用トラン
ザクションを送る。データ・ラインＡは主メモリ１５に
のみ格納されているため、主メモリ・コントローラ１４
は次のサイクル中にデータ・ラインＡをプロセッサ・モ
ジュール２０に供給し、複製キャッシュ・タグ・アレー
４４をデータ・ラインＡがプロセッサ・モジュール２０
によって専用されることを示すように更新する。

【００４８】プロセッサ・モジュール２０はデータ・ラ
インＡを受け取る。データ・ラインＡは、そのデータが
専用に保持されることを示すキャッシュ・タグとともに
キャッシュ・メモリ５０に格納される。プロセッサ・モ
ジュール２０はそのキャッシュ・メモリ５０内のデータ
・ラインＡの値を自由に変更することができる。

【００４９】次のサイクル中に、プロセッサ・モジュー
ル２２が主メモリ・コントローラ１４に、データ・ライ
ンＡの専用コピーを探索中であることを示す読み出し−
専用トランザクションを送る。主メモリ・コントローラ
１４は複製キャッシュ・タグアレー４４をチェックして
データ・ラインＡがプロセッサ・モジュール２０によっ
て専用として保持されていることを判定する。主メモリ
・コントローラ１４はプロセッサ・モジュール２０に対
してプロセッサ・モジュール２０が保持するデータ・ラ
インＡの専用コピーを主メモリ・コントローラ１４に送
り返すように要求するフラッシュバックＡ｛あるいはイ
ールドＡ（yield A ）｝トランザクションを送る。ま
た、プロセッサ・モジュール２２によって送られる読み
出し−専用トランザクションを示すトランザクション識
別コードが、このフラッシュ・バック・トランザクショ
ンとともにプロセッサ・モジュール２０に送られる。主
メモリ・コントローラ１４はまた、プロセッサ・モジュ
ール２２が専用・未処理データ・ラインＡを所有するこ
とを示すように複製キャッシュ・タグ・アレー４４を更
新する。

【００５０】プロセッサ・モジュール２０はこのフラッ
シュ・バック・トランザクションを受け取ると、主メモ
リ・コントローラ１４に対して、プロセッサ・モジュー
ル２２の読み出し−専用トランザクションに対するトラ
ンザクション識別コードとともにデータ・ラインＡを送
り、そのデータ・ラインＡのコピーを無効としてマーク
する。

【００５１】データ・ラインＡに対する要求がそれ以上
なかったとすると、主メモリ・コントローラ１４はデー
タ・ラインＡを受け取ったとき、データ・ラインＡを、
トランザクション識別コードとともにプロセッサ・モジ
ュール２２に送り、複製キャッシュ・タグ・アレー４４
をデータ・ラインＡがプロセッサ・モジュール２２によ
って専用として保持されていることを示すように更新す
る。

【００５２】次に、主メモリ・コントローラ１４がプロ
セッサ・モジュール２０からデータ・ラインＡを受け取
る前にプロセッサ・モジュール２４がデータ・ラインＡ
の共有コピーを受け取っていた場合を考える。この場
合、プロセッサ・モジュール２４の読み出し−共有トラ
ンザクションが受け取られると、データ・ラインＡに対
する複製キャッシュ・タグが、プロセッサ・モジュール
２４をデータ・ラインＡの所有者として「未処理・共
有」の状態で示すように更新される。プロセッサ・モジ
ュール２２に対して、プロセッサ・モジュール２４によ
って送られる読み出し−共有トランザクションのトラン
ザクション識別コードとともにフラッシュ・バックが送
られる。

【００５３】主メモリ・コントローラ１４がプロセッサ
・モジュール２０からデータ・ラインＡを受け取ると、
データ・ラインＡはこのデータとともに返されるトラン
ザクション識別コードに基づいてプロセッサ・モジュー
ル２２に送られる。プロセッサ・モジュール２２はデー
タ・ラインＡを一度用い、次にそれをプロセッサ・モジ
ュール２４によって送られた読み出し−共有トランザク
ションのトランザクション識別コードとともに主メモリ
・コントローラ１４に返す。プロセッサ・モジュール２
２はまたデータ・ラインＡのそのコピーをマークする。

【００５４】主メモリ・コントローラ１４はプロセッサ
・モジュール２２からデータ・ラインＡを受け取ると、
データ・ラインＡをプロセッサ・モジュール２４に送
る。主メモリ・コントローラ１４はまたデータ・ライン
Ａに対する複製キャッシュ・タグを、それがプロセッサ
・モジュール２４に共有されていることを示すように更
新する。プロセッサ・モジュール２４のキャッシュ・メ
モリ５４は、データ・ラインＡとそのデータが共有され
ていることを示すキャッシュ・タグによって更新され
る。

【００５５】当業者には、データの専用コピーが関係す
る主メモリ・コントローラによって受け取られるたび
に、主メモリをデータの現在の値に更新することができ
ることが理解されるであろう。

【００５６】本発明をキャッシュ・メモリを有するプロ
セッサ・モジュールを用いて説明したが、これは例とし
て掲げたに過ぎない。本発明はキャッシュ・メモリを有
する入出力モジュール等の他の任意の種類のモジュール
に適用することが可能であることは当業者には明らかで
あろう。

【００５７】当業者には以上の説明と添付図面から本発
明にさまざまな変更を加えうることは明らかであろう。
したがって、本発明は特許請求の範囲によってのみ限定
されるものである。

【００５８】以上、本発明の各実施例について詳述した
が、ここで各実施例の理解を容易にするために、各実施
例ごとに要約して以下に列挙する。

【００５９】１．受け取ったトランザクションに応じ
てデータを供給する主メモリコントローラ（１４，１
６）、それぞれが、前記主メモリコントローラ（１４，
１６）によってそれに供給されるデータを格納するため
のキャッシュ・メモリ（５０，５２，５４）を有し、ま
たそれぞれが前記主メモリ・コントローラ（１４，１
６）にトランザクションを送ってそれが必要としそのキ
ャッシュ・メモリには格納されていないデータを要求す
る複数のモジュール（２０，２２，２４）、および前記
主メモリ・コントローラ（１４，１６）に接続されたキ
ャッシュ・タグ・アレー（４４，４６）であって、前記
モジュール（２０，２２，２４）の前記キャッシュ・メ
モリ（５０，５２，５４）の１つに格納されたそれぞれ
のデータ・ラインに対するキャッシュ・タグを含み、前
記キャッシュ・タグが前記主メモリ・コントローラ（１
４，１６）に対して前記データ・ラインを要求した最後
のモジュールを示すキャッシュ・タグ・アレー（４４，
４６）からなるメモリである。

【００６０】２・前記キャッシュ・タグ・アレー（４
４、４６）は前記のキャッシュ・メモリ（５０，５２，
５４）の１つに格納された前記データ・ラインのキャッ
シュ・コヒーレンシ状況を示す情報を含む上記１に記載
のメモリである。

【００６１】３．データを要求する前記トランザクシ
ョンのそれぞれは、前記トランザクションによって要求
されたデータに対する所望の転送先モジュールを示す転
送先符号を含み、前記主メモリ・コントローラ（１４，
１６）は要求されたデータを前記の転送先符号によって
示される転送先モジュールに送る上記１に記載のメモリ
である。

【００６２】４．前記主メモリ・コントローラ（１
４，１６）は、あるモジュールのあるキャッシュ・メモ
リ内に専用として保持されているデータ・ラインを要求
するトランザクションを受け取ると、前記のモジュール
にデータ返送トランザクションを送って前記モジュール
に前記データ・ラインを前記主メモリ・コントローラ
（１４，１６）に返送させ、その後前記主メモリ・コン
トローラ（１４，１６）は前記のデータ・ラインを前記
の転送先モジュールに送る上記３に記載のメモリであ
る。

【００６３】５．前記データ返送トランザクションは
前記転送先符号を含み、前記データ・ラインは前記転送
先符号とともに前記主メモリ・コントローラ（１４，１
６）に返送される上記５に記載のメモリである。

【００６４】６．前記モジュールが前記データ・ライ
ンを受け取る前にある選択されたデータ・ラインに対す
るデータ返送トランザクションを受け取るモジュールは
前記データ・ラインを受け取ると前記データ・ラインを
返送する前に前記データ・ラインを一度用いて処理を実
行することができる上記５に記載のメモリである。

【００６５】

【発明の効果】以上のように本発明によれば、複数のモ
ジュールから受け取ったトランザクションに応じて主メ
ッモリ・コントローラは主メモリからデータを読み取
り、その読み取ったデータをモジュールに供給し、モジ
ュールはそのデータを自己に所属するキャッシュ・メモ
リに格納し、このキャッシュ・メモリの一つに格納され
たデータ・ラインに対するキャッシュ・タグが主メモリ
・コントローラに対してデータ・ラインを要求した最後
のモジュールを示すようにしたので、キャッシュ・コヒ
ーレンシ・チェックが可能であり、コヒーレントなトラ
ンザクションに過大な遅延を生じさせない主メモリおよ
びキャッシュ・メモリを有するメモリを得ることができ
る。

【図面の簡単な説明】

【図１】本発明の複製キャッシュ・タグ・メモリを用い
たコンピュータの一実施例を示すブロック図である。

【符号の説明】

１０コンピュータ１２クロス・バー・スイッチ１４，１６主メモリ・コントローラ１５，１７主メモリ２０，２２，２４プロセッサ・モジュール３０，３２，３６，３８，４０待ちライン列４４，４６複製キャッシュ・タグ・アレー５０，５２，５４キャッシュ・メモリ

Claims

【特許請求の範囲】

【請求項１】受け取ったトランザクションに応じてデ
ータを供給する主メモリ・コントローラ（１４，１
６）、それぞれが、前記主メモリ・コントローラ（１４，１
６）によってそれに供給されるデータを格納するための
キャッシュ・メモリ（５０，５２，５４）を有し、また
それぞれが前記主メモリ・コントローラ（１４，１６）
にトランザクションを送ってそれが必要としそのキャッ
シュ・メモリには格納されていないデータを要求する複
数のモジュール（２０，２２，２４）、および前記主メ
モリ・コントローラ（１４，１６）に接続されたキャッ
シュ・タグ・アレー（４４，４６）であって、前記モジ
ュール（２０，２２，２４）の前記キャッシュ・メモリ
（５０，５２，５４）の１つに格納されたそれぞれのデ
ータ・ラインに対するキャッシュ・タグを含み、前記キ
ャッシュ・タグが前記主メモリ・コントローラ（１４，
１６）に対して前記データ・ラインを要求した最後のモ
ジュールを示すキャッシュ・タグ・アレー（４４，４
６）からなるメモリ。