JPH0864917A - Board - Google Patents

Board

Info

Publication number
JPH0864917A
JPH0864917A JP22260094A JP22260094A JPH0864917A JP H0864917 A JPH0864917 A JP H0864917A JP 22260094 A JP22260094 A JP 22260094A JP 22260094 A JP22260094 A JP 22260094A JP H0864917 A JPH0864917 A JP H0864917A
Authority
JP
Japan
Prior art keywords
solder
electronic component
positioning
accumulating
display means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP22260094A
Other languages
Japanese (ja)
Other versions
JP3629726B2 (en
Inventor
Koji Hori
宏治 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP22260094A priority Critical patent/JP3629726B2/en
Publication of JPH0864917A publication Critical patent/JPH0864917A/en
Application granted granted Critical
Publication of JP3629726B2 publication Critical patent/JP3629726B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3421Leaded components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3468Applying molten solder

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: To provide a board wherein the generation of a bridge between terminals of an electronic component is prevented, mount position precision of the electronic component can be improved, and board area can be efficiently used. CONSTITUTION: In a board 20 for soldering an electronic component 21, a reference indicating means 46 for positioning used as the reference of positioning at the Line of setting the electronic component 21 serves as a means for storing solder which is arranged in order to prevent the generation of a solder bridge on the terminals of the electronic component, at the time of dipping the terminals in solder.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電子部品を半田付けす
るための基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a board for soldering electronic parts.

【0002】[0002]

【従来の技術】プリント配線板のような基板に対して
は、QFP(Quad Flat Package)の
ような電子部品を半田付けする。このような電子部品と
しては、QFPの他に、たとえばDIP(Dual I
nline Package)等、多くのピンを有する
ものがある。
2. Description of the Related Art An electronic component such as a QFP (Quad Flat Package) is soldered to a substrate such as a printed wiring board. As such an electronic component, in addition to QFP, for example, DIP (Dual I
Some have many pins, such as an nline package).

【0003】多ピンの電子部品を、基板の所定位置に搭
載して、各ピン(端子)を基板の所定の導体パターンに
半田付けするために、基板を半田にディップ(DIP)
する。
In order to mount a multi-pin electronic component at a predetermined position on a board and solder each pin (terminal) to a predetermined conductor pattern on the board, the board is dipped in solder (DIP).
To do.

【0004】このようにして、電子部品の多ピンを導体
パターンに対して半田により電気的に接続する場合に
は、ピン間において半田ブリッジが生じるおそれがあ
る。そこで、半田ブリッジを防ぐために、従来では、図
9に示すように基板1に対して半田溜まり2,3,4を
形成している。この半田溜まり2,3,4は、QFPの
ような電子部品5の3つの角に対応して基板1の上に形
成されている。つまり半田溜まり2,3,4は、基板1
を半田にディップする方向に対してたとえば45度の角
度で傾けた方向、つまりピン6において半田が流れる方
向に配置されている。これらの半田溜まり2,3,4
は、電子部品5のピン6の余分な半田を導いて溜めるこ
とができ、これにより多数のピン間の半田ブリッジを防
ぐことができる。
As described above, when the multiple pins of the electronic component are electrically connected to the conductor pattern by soldering, a solder bridge may occur between the pins. Therefore, in order to prevent the solder bridge, conventionally, solder pools 2, 3 and 4 are formed on the substrate 1 as shown in FIG. The solder pools 2, 3 and 4 are formed on the substrate 1 corresponding to the three corners of the electronic component 5 such as QFP. That is, the solder pools 2, 3 and 4 are the substrate 1
Are arranged in a direction inclined at an angle of, for example, 45 degrees with respect to the direction in which the solder is dipped in the solder, that is, in the direction in which the solder flows in the pins 6. These solder pools 2, 3, 4
Can guide and store the extra solder of the pin 6 of the electronic component 5, thereby preventing the solder bridge between many pins.

【0005】半田溜まり2,3,4は、図10と図11
のような構造になっている。図11は、図10のA−A
線における断面図であり、基板1の表面にレジスト膜7
を形成している。このレジスト膜7により正方形に囲ま
れた部分には、銅はく8のみを形成する。この銅はく8
とレジスト膜7の段差部分が、半田溜まり2,3,4で
ある。
The solder pools 2, 3 and 4 are shown in FIGS.
It has a structure like. FIG. 11 shows AA of FIG.
FIG. 3 is a cross-sectional view taken along the line of FIG.
Is formed. Only the copper foil 8 is formed in a portion surrounded by the resist film 7 in a square shape. This copper foil 8
And the step portions of the resist film 7 are the solder pools 2, 3 and 4.

【0006】また、従来の基板1では、図12に示すよ
うに、QFPのような電子部品5を所定の位置にマウン
トする際に、そのマウントの位置精度を上げるため、電
子部品5の近傍、特に電子部品5の2つのコーナーの部
分に位置合せマーク8,8を形成することがある。この
位置合せマーク8は図13に拡大して示しており、さら
に図14には図13のB−B線における断面図を示して
いる。図13と図14において、基板1の上に銅はく9
を形成し、その銅はく9の上にさらにレジスト膜10を
形成することによって、上から見て正方形のパターンに
している。この銅はく9とレジスト膜10の穴には、位
置合せ用の円形のマーク8aが銅はくのみで形成されて
いる。このマーク8aと銅はく9およびレジスト膜10
の間には銅はくもレジスト膜もないスペース8bとなっ
ている。
Further, in the conventional substrate 1, as shown in FIG. 12, when the electronic component 5 such as a QFP is mounted at a predetermined position, in order to improve the position accuracy of the mount, in the vicinity of the electronic component 5, Especially, the alignment marks 8 may be formed at the two corners of the electronic component 5. The alignment mark 8 is shown in an enlarged manner in FIG. 13, and FIG. 14 is a sectional view taken along line BB in FIG. In FIGS. 13 and 14, the copper foil 9 is placed on the substrate 1.
And a resist film 10 is further formed on the copper foil 9 to form a square pattern when viewed from above. A circular mark 8a for alignment is formed in the holes of the copper foil 9 and the resist film 10 only by the copper foil. The mark 8a, the copper foil 9 and the resist film 10
Between them is a space 8b having no copper foil or resist film.

【0007】[0007]

【発明が解決しようとする課題】このように従来では、
基板に対して、半田ディップ作業の際の電子部品の端子
間のブリッジを防ぐために半田溜まりを形成したり、あ
るいは電子部品のマウント精度を上げるために位置合せ
マークを形成している。しかし、プリント配線板のよう
な基板には、多くに電子部品がマウントされるので、各
電子部品毎に半田溜まりと位置合せマークを別個に形成
しているのでは、基板面積の有効利用が図れない。
As described above, conventionally,
A solder pool is formed on the board in order to prevent bridging between the terminals of the electronic component during the solder dipping operation, or an alignment mark is formed in order to improve the mounting accuracy of the electronic component. However, many electronic components are mounted on a board such as a printed wiring board. Therefore, if the solder pool and the alignment mark are formed separately for each electronic component, the board area can be effectively used. Absent.

【0008】そこで本発明は上記課題を解消するために
なされたものであり、電子部品の端子間のブリッジを防
ぐとともに電子部品のマウント位置精度を同時に上げる
ことができ、基板面積の有効利用ができる基板を提供す
ることを目的としている。
Therefore, the present invention has been made in order to solve the above-mentioned problems, and it is possible to prevent the bridge between terminals of an electronic component and simultaneously improve the mounting position accuracy of the electronic component, thereby effectively utilizing the substrate area. The purpose is to provide a substrate.

【0009】[0009]

【課題を解決するための手段】上記目的は、本発明にあ
っては、電子部品を半田付けするための基板において、
前記電子部品を設定する際に位置決めの基準とする位置
決め用の基準表示手段が、半田にディップする際に電子
部品の端子に半田ブリッジが生じるのを防止するための
半田を溜めるための手段を兼ねている基板により、達成
される。本発明にあっては、好ましくはレジスト層によ
り囲まれるようにして、前記位置決め用の基準表示手段
を兼ねる半田を溜めるための手段が形成されている。本
発明にあっては、好ましくは前記位置決め用の基準表示
手段を兼ねる半田を溜めるための手段は、前記レジスト
層により囲まれる導電体部を有し、前記導電体部は前記
半田を溜める部分である。本発明にあっては、好ましく
は前記位置決め用の基準表示手段を兼ねる半田を溜める
ための手段のうちの位置決め用の基準表示手段は、前記
導電体部に形成された穴部である。本発明にあっては、
好ましくは前記導電体部は銅はくである。
According to the present invention, the above object is to provide a board for soldering electronic parts,
The reference display means for positioning, which serves as a reference for positioning when setting the electronic component, also serves as a means for accumulating solder for preventing a solder bridge from occurring in the terminal of the electronic component when dipping into the solder. This is achieved by the substrate being mounted. In the present invention, preferably, the means for accumulating the solder, which also functions as the reference display means for positioning, is formed so as to be surrounded by the resist layer. In the present invention, preferably, the means for accumulating the solder which also serves as the reference display means for positioning has a conductor part surrounded by the resist layer, and the conductor part is a part for accumulating the solder. is there. In the present invention, preferably, the positioning reference display means of the means for accumulating the solder which also serves as the positioning reference display means is a hole formed in the conductor portion. In the present invention,
Preferably the conductor portion is a copper foil.

【0010】[0010]

【作用】上記構成によれば、位置決め用の基準表示手段
が、半田を溜めるための手段を兼ねているので、最小限
の基板のスペースで電子部品のマウント位置の精度の向
上と半田のブリッジの防止を図ることができる。好まし
くはレジスト層により囲まれる部位に位置決め用の基準
表示手段を兼ねる半田を溜めるための手段が形成されて
いて、この半田を溜めるための手段には、電子部品のピ
ンで半田ブリッジを起こさないように、余分な半田を導
いて溜めておく。好ましくは位置決め用の基準表示手段
を兼ねる半田を溜めるための手段には、レジスト層によ
り囲まれる導電体部があり、この導体部により余分な半
田を導いて溜める。好ましくは導電体部に形成された穴
部により、電子部品のマウントの位置決めを行う。
According to the above structure, the reference display means for positioning also serves as a means for accumulating the solder, so that the accuracy of the mounting position of the electronic component can be improved and the solder bridge can be formed with the minimum board space. It can be prevented. Preferably, a means for accumulating solder also serving as a reference display means for positioning is formed in a portion surrounded by the resist layer, and the means for accumulating the solder does not cause a solder bridge at a pin of the electronic component. Then, guide the excess solder and store it. Preferably, the means for accumulating the solder, which also serves as the reference display means for positioning, has a conductor portion surrounded by the resist layer, and the conductor portion guides and accumulates the excess solder. Preferably, the mount of the electronic component is positioned by the hole formed in the conductor part.

【0011】[0011]

【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。なお、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT A preferred embodiment of the present invention will be described in detail below with reference to the accompanying drawings. The examples described below are
Since it is a preferred specific example of the present invention, various technically preferable limitations are attached, but the scope of the present invention is, unless otherwise stated to limit the present invention, in the following description.
It is not limited to these modes.

【0012】図1は、本発明の基板の好ましい実施例を
示している。図1は、説明を簡単にするために、基板2
0の上に1つの電子部品21をマウントした例を示して
いる。基板20は、たとえばプリント配線板である。図
1において、電子部品21をマウントした基板20は、
矢印X方向に沿って半田に対してディップ(DIP)す
ることにより、電子部品21の端子(ピンあるいはリー
ドともいう)を、基板20の上の所定の導体パターンに
対して電気的に接続する。
FIG. 1 shows a preferred embodiment of the substrate of the present invention. FIG. 1 shows a substrate 2 for ease of explanation.
An example in which one electronic component 21 is mounted on 0 is shown. The substrate 20 is, for example, a printed wiring board. In FIG. 1, the substrate 20 on which the electronic component 21 is mounted is
By dipping (DIP) the solder along the direction of the arrow X, the terminals (also referred to as pins or leads) of the electronic component 21 are electrically connected to a predetermined conductor pattern on the substrate 20.

【0013】この電子部品21は、たとえば多数のピン
を有するQFPである。この電子部品21は、4つのコ
ーナー部21a,21b,21c,21dを有してい
る。そして電子部品21の4つの辺に対応して多数のピ
ン6が設けられている。
The electronic component 21 is, for example, a QFP having many pins. The electronic component 21 has four corner portions 21a, 21b, 21c, 21d. A large number of pins 6 are provided corresponding to the four sides of the electronic component 21.

【0014】図2は、図1の電子部品21が搭載されて
いる付近を拡大して示す平面図である。電子部品21の
2つのコーナー部21b,21dに対応して、半田を溜
めるための手段を兼ねている位置決め用の表示手段3
0,30が形成されている。電子部品21のもう1つの
コーナー部21cに対応して、通常の半田溜まり32が
形成されている。この半田溜まり32は、従来の図10
で示した半田溜まりと同様の構造である。
FIG. 2 is an enlarged plan view showing the vicinity where the electronic component 21 of FIG. 1 is mounted. Positioning display means 3 corresponding to the two corners 21b and 21d of the electronic component 21 and also serving as means for accumulating solder.
0 and 30 are formed. A normal solder pool 32 is formed corresponding to the other corner portion 21c of the electronic component 21. This solder pool 32 is formed by
It has the same structure as the solder pool shown in.

【0015】この半田を溜めるための手段兼位置決め用
の表示手段30は、図3および図4に示すような構造に
なっている。図3は、図2の半田を溜めるための手段兼
位置決め用の表示手段30を示す平面図であり、図4は
図3のC−C線における断面図である。基板20の上に
は、レジスト層(レジスト膜ともいう)40が形成され
ている。このレジスト層40により囲まれるスペース4
2は、図3で示すようにたとえば正方形である。このス
ペース42内には、銅はく44が形成されている。この
銅はく44の中央には、基準表示手段46としての穴部
が形成されている。
The means for accumulating the solder and the display means 30 for positioning have a structure as shown in FIGS. 3 and 4. FIG. 3 is a plan view showing the display means 30 for accumulating the solder and positioning shown in FIG. 2, and FIG. 4 is a sectional view taken along the line CC of FIG. A resist layer (also referred to as a resist film) 40 is formed on the substrate 20. Space 4 surrounded by this resist layer 40
2 is, for example, a square as shown in FIG. A copper foil 44 is formed in the space 42. At the center of the copper foil 44, a hole serving as the reference display means 46 is formed.

【0016】銅はく44とレジスト層40で形成される
段差部分は、図2のピン6間に半田ブリッジが生じるの
を防止するために余分な半田を導いて半田を溜めるため
の手段53である。つまり、半田を溜めるための手段5
3は、基板20を半田に対してディップをする際に、電
子部品21のピン6間に半田ブリッジが生じるのを防止
するために、余分な半田を銅はく44により導いて溜め
る部分である。穴部は、電子部品21を基板20の上に
位置決めする際の基準となる基準表示手段46である。
この位置決め用の基準表示手段46は、図3と図4の実
施例では、上から見て円形になっている。
The stepped portion formed by the copper foil 44 and the resist layer 40 is a means 53 for guiding excess solder and storing solder in order to prevent a solder bridge from occurring between the pins 6 in FIG. is there. That is, means 5 for accumulating solder
Reference numeral 3 denotes a portion for guiding the excess solder by the copper foil 44 so as to prevent a solder bridge from occurring between the pins 6 of the electronic component 21 when the board 20 is dipped in the solder. . The hole is a reference display unit 46 that serves as a reference when positioning the electronic component 21 on the substrate 20.
The positioning reference display means 46 has a circular shape when viewed from above in the embodiments shown in FIGS.

【0017】その他には、図2のおいて、レジスト層4
0と基板20の間に所定の回路配線用の導体パターン5
0が形成されている。このように、従来別々に形成され
ていた位置決め用の表示手段と、半田を溜めるための手
段を、本発明の実施例では共通な位置に形成している。
In addition, the resist layer 4 shown in FIG.
0 and the substrate 20 and a predetermined conductor pattern 5 for circuit wiring
0 is formed. As described above, the display means for positioning and the means for accumulating the solder, which are conventionally formed separately, are formed at the common position in the embodiment of the present invention.

【0018】半田を溜めるための手段と位置決め用の基
準表示手段を兼用することにより、基板の面積の有効利
用が可能である。特に、基板に対して多数の電子用部品
を搭載する場合に、基板面積を有効利用するという点
で、本発明は特に有効である。
By using the means for accumulating the solder and the reference display means for positioning as well, the area of the substrate can be effectively used. In particular, the present invention is particularly effective in that the substrate area is effectively used when a large number of electronic components are mounted on the substrate.

【0019】図5は、図1に示した本発明の実施例と異
なる別の形の半田を溜めるための手段兼位置決め用の基
準表示手段90の例を示している。同様にして図6は半
田を溜めるための手段兼位置決め用の基準表示手段10
0を示しており、図7はさらに別の半田を溜めるための
手段兼位置決め用の基準表示手段110を示している。
図5の実施例では、レジスト層94と銅はく44は、正
方形状の半田を溜めるための手段92を形成している。
位置決め用の基準表示手段96は、長方形もしくは正方
形型に作られている。
FIG. 5 shows an example of a reference display means 90 for positioning and also serving as a means for accumulating another type of solder different from the embodiment of the present invention shown in FIG. Similarly, FIG. 6 shows a reference display means 10 for storing solder and also for positioning.
0, and FIG. 7 shows a reference display means 110 for positioning and positioning another solder.
In the embodiment of FIG. 5, the resist layer 94 and the copper foil 44 form means 92 for accumulating the square solder.
The reference display means 96 for positioning is formed in a rectangular or square shape.

【0020】図6の実施例では、レジスト層104と銅
はく44は、半田を溜めるための手段102と、位置決
め用の基準表示手段106を有し、これらは同心円状の
円形となっている。半田を溜めるための手段102内に
は銅はく44が形成されている。図7の実施例では、図
6の場合と異なり、位置決め用の基準表示手段116が
正方形または長方形となっている。それ以外は図6の実
施例と同様である。
In the embodiment shown in FIG. 6, the resist layer 104 and the copper foil 44 have means 102 for accumulating solder and reference display means 106 for positioning, which are concentric circles. . A copper foil 44 is formed in the means 102 for storing solder. In the embodiment of FIG. 7, unlike the case of FIG. 6, the reference display means 116 for positioning is a square or a rectangle. Other than that is the same as the embodiment of FIG.

【0021】ところで基板としては、たとえば紙基材エ
ポキシ樹脂基板、合成繊維布基材エポキシ樹脂、ガラス
布基材エポキシ樹脂、紙基材フェノール樹脂あるいはガ
ラス布、紙複合基材エポキシ樹脂ガラス布、ガラス不織
布複合基材エポキシ樹脂、セラミック等を採用すること
ができる。またレジスト層としては、通常用いられてい
る耐酸性材料である。
As the substrate, for example, a paper base epoxy resin substrate, a synthetic fiber cloth base epoxy resin, a glass cloth base epoxy resin, a paper base phenol resin or glass cloth, a paper composite base epoxy resin glass cloth, glass. A non-woven composite base material such as epoxy resin or ceramic can be adopted. The resist layer is a commonly used acid resistant material.

【0022】図8は、本発明の別の実施例を示してい
る。図8の電子部品61は、DIPである。このような
電子部品61の2つのコーナー61aと61bに対応し
て、2つの半田を溜めるための手段兼位置決め用の基準
表示手段70,70が、基板60の上に形成されてい
る。この半田を溜めるための手段兼位置決め用の基準表
示手段70は、図1の半田を溜めるための手段兼位置決
め用の基準表示手段30と同様の構造であるのでその説
明を省略する。
FIG. 8 shows another embodiment of the present invention. The electronic component 61 in FIG. 8 is a DIP. Corresponding to the two corners 61a and 61b of the electronic component 61, reference display means 70, 70 for storing two solders and also for positioning are formed on the substrate 60. The means for accumulating the solder and the reference display means 70 for positioning have the same structure as the means for accumulating the solder and reference display means 30 for the positioning in FIG.

【0023】ところで、本発明は上記実施例に限定され
ない。上述した実施例では、半田を溜めるための手段兼
位置決め用の基準表示手段は、正方形や円形のパターン
を用いて形成しているが、これに限らず三角形あるいは
五角形以上の形状あるいは楕円、菱形、ハート形、その
他の形状を採用することができる。また本発明は、電子
部品として、QFPやDIP等の多ピンのICの他に、
チップ部品を基板に搭載する場合にも適応することも可
能である。このチップ部品とは、たとえば角型や円筒型
の抵抗、コンデンサ、トランジスタ等である。
The present invention is not limited to the above embodiment. In the above-described embodiment, the means for accumulating solder and the reference display means for positioning are formed by using a square or circular pattern, but not limited to this, a triangle or a pentagon or more, an ellipse, a rhombus, Heart shape and other shapes can be adopted. In addition to the multi-pin ICs such as QFP and DIP, the present invention is an electronic component,
It is also possible to apply it when mounting chip components on a substrate. The chip component is, for example, a rectangular or cylindrical resistor, capacitor, transistor or the like.

【0024】[0024]

【発明の効果】以上説明したように本発明によれば、電
子部品の端子間のブリッジを防ぐとともに電子部品のマ
ウント位置精度を同時に上げることができ、基板面積の
有効利用ができる基板を提供することができる。
As described above, according to the present invention, it is possible to prevent the bridge between the terminals of the electronic component, improve the mount position accuracy of the electronic component at the same time, and provide a substrate which can effectively utilize the substrate area. be able to.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の半田を溜めるための手段兼位置決め用
基準表示手段を備える基板の一例を示す斜視図。
FIG. 1 is a perspective view showing an example of a board provided with a means for accumulating solder according to the present invention and a reference display means for positioning.

【図2】図1の電子部品と半田を溜めるための手段兼位
置決め用基準表示手段を示す平面図。
FIG. 2 is a plan view showing the electronic component of FIG. 1 and a means for accumulating solder and a reference display means for positioning.

【図3】図2の半田を溜めるための手段兼位置決め用基
準表示手段を拡大して示す図。
FIG. 3 is an enlarged view showing a unit for accumulating solder and a reference display unit for positioning shown in FIG. 2;

【図4】図3におけるC−C線における断面図。4 is a cross-sectional view taken along the line CC of FIG.

【図5】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
FIG. 5 is a diagram showing another embodiment of the means for accumulating solder and the reference display means for positioning of the present invention.

【図6】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
FIG. 6 is a view showing another embodiment of the means for accumulating solder and the positioning reference display means of the present invention.

【図7】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を示す図。
FIG. 7 is a view showing another embodiment of the means for accumulating solder and the positioning reference display means of the present invention.

【図8】本発明の半田を溜めるための手段兼位置決め用
基準表示手段の別の実施例を、DIPに適用した例を示
す図。
FIG. 8 is a diagram showing an example in which another embodiment of the means for accumulating solder and the positioning reference display means of the present invention is applied to a DIP.

【図9】従来の半田溜まりのパターンと電子部品を示す
平面図。
FIG. 9 is a plan view showing a conventional solder pool pattern and an electronic component.

【図10】図9の半田溜まりを拡大して示す図。FIG. 10 is an enlarged view showing the solder pool in FIG. 9;

【図11】図10のA−A線における断面図。11 is a cross-sectional view taken along the line AA of FIG.

【図12】従来の電子部品の位置合せマークの例と電子
部品を示す図。
FIG. 12 is a view showing an example of a conventional alignment mark of an electronic component and the electronic component.

【図13】図12の位置合せマークを示す平面図。13 is a plan view showing the alignment mark of FIG.

【図14】図3のB−B線における断面図。14 is a cross-sectional view taken along the line BB of FIG.

【符号の説明】[Explanation of symbols]

20 基板 21 電子部品 21b,21d 電子部品のコーナー部 30 半田を溜めるための手段兼位置決め用
の表示手段 40 レジスト膜 42 半田を溜めるための手段 44 銅はく(導電体) 46 位置決め用の表示手段 53 半田を溜めるための手段
20 Substrate 21 Electronic Components 21b, 21d Corners of Electronic Components 30 Means for Retaining Solder and Displaying Means for Positioning 40 Resist Film 42 Means for Retaining Solder 44 Copper Foil (Conductor) 46 Displaying Means for Positioning 53 Means for collecting solder

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 電子部品を半田付けするための基板にお
いて、 前記電子部品を設定する際に位置決めの基準とする位置
決め用の基準表示手段が、半田にディップする際に電子
部品の端子に半田ブリッジが生じるのを防止するための
半田を溜めるための手段を兼ねていることを特徴とする
基板。
1. A board for soldering an electronic component, wherein a reference display means for positioning, which serves as a reference for positioning when setting the electronic component, has a solder bridge on a terminal of the electronic component when dipping into solder. A substrate which also functions as a means for accumulating solder for preventing the occurrence of soldering.
【請求項2】 レジスト層により囲まれるようにして、
前記位置決め用の基準表示手段を兼ねる半田を溜めるた
めの手段が形成されている請求項1に記載の基板。
2. A method for surrounding a resist layer,
The board according to claim 1, wherein means for accumulating the solder, which also functions as the reference display means for positioning, is formed.
【請求項3】 前記位置決め用の基準表示手段を兼ねる
半田を溜めるための手段は、前記レジスト層により囲ま
れる導電体部を有し、前記導電体部は前記半田を溜める
部分請求項2に記載の基板。
3. The means for accumulating solder, which also serves as the reference display means for positioning, has a conductor portion surrounded by the resist layer, and the conductor portion is a portion for accumulating the solder. Board.
【請求項4】 前記位置決め用の基準表示手段を兼ねる
半田を溜めるための手段のうちの位置決め用の基準表示
手段は、前記導電体部に形成された穴部である請求項3
に記載の基板。
4. The positioning reference display means of the means for accumulating the solder which also serves as the positioning reference display means is a hole formed in the conductor portion.
The substrate according to.
【請求項5】 前記導電体部は銅はくである請求項3ま
たは請求項4に記載の基板。
5. The substrate according to claim 3, wherein the conductor portion is a copper foil.
JP22260094A 1994-08-24 1994-08-24 substrate Expired - Fee Related JP3629726B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22260094A JP3629726B2 (en) 1994-08-24 1994-08-24 substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22260094A JP3629726B2 (en) 1994-08-24 1994-08-24 substrate

Publications (2)

Publication Number Publication Date
JPH0864917A true JPH0864917A (en) 1996-03-08
JP3629726B2 JP3629726B2 (en) 2005-03-16

Family

ID=16785018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22260094A Expired - Fee Related JP3629726B2 (en) 1994-08-24 1994-08-24 substrate

Country Status (1)

Country Link
JP (1) JP3629726B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225569A (en) * 2012-04-20 2013-10-31 Canon Inc Printed wiring board and image forming apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013225569A (en) * 2012-04-20 2013-10-31 Canon Inc Printed wiring board and image forming apparatus

Also Published As

Publication number Publication date
JP3629726B2 (en) 2005-03-16

Similar Documents

Publication Publication Date Title
JPS61288493A (en) Part terminal number display for circuit board
JPH0864917A (en) Board
JPH0983093A (en) Printed wiring board
JPH04147660A (en) Package of electronic component and mounting structure thereof
JP2001156416A (en) Connection structure of flexible wiring board
JPH0639479Y2 (en) Printed wiring board
JPH02111093A (en) Surface-mounting structure of semiconductor device
JPH10163587A (en) Printed board
JP2636332B2 (en) Printed board
JPH0349418Y2 (en)
JPH05291735A (en) Printed wiring board
JPS61107791A (en) Printed wiring board
JPH0744042Y2 (en) Single in-line type hybrid integrated circuit device
JPS60231383A (en) Printed circuit board
JPH08293663A (en) Wiring board and electronic apparatus
JPH11145340A (en) Electronic component
JPS63241983A (en) Circuit wiring board
JPH04269894A (en) Soldering method for surface mount component on printed circuit board
JPH0252495A (en) Method of mounting flat package ic
JPH05183009A (en) Ic module connection structure
JP2004063745A (en) Printed wiring board and electronic circuit forming method using the same
JPH09186283A (en) Hybrid ic
JPH04354173A (en) Surface mounting parts and mounted parts of printed wiring board
JPH0637434A (en) Printed circuit board for surface mounting of pga-type parts
JPH04309255A (en) Semiconductor device

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040922

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20041124

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041207

LAPS Cancellation because of no payment of annual fees