JPH0863497A - プローブ情報生成装置 - Google Patents

Abstract

(57)【要約】 【目的】論理シミュレーションにおいて設計回路にメガ
マクロが含まれる場合に、ユーザが指定したメガマクロ
内部を容易に解析可能とする情報を提供すること。 【構成】回路接続情報ファイル(101)、プローブ対象の
メガマクロの内部素子の一般名称が記述された一般名称
ファイル(102)、メガマクロの内部の特定素子の一般名
称と該メガマクロの内部の特定素子のプローブ情報が記
述された対比情報ファイイル(103)、及びプローブ情報
を生成するプローブ情報生成部(104)から成り、回路接
続情報に一般名称で指定されるメガマクロが存在する場
合、対比情報に含まれる前記メガマクロの内部素子の実
際の名称に基づき、論理シミュレータ用のプローブ情報
をプローブ情報ファイル(105)に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はLSIを設計する際の論理
シミュレーションに関し、特に論理シミュレーションに
おけるLSI内部論理状態の観測を可能とする制御情報を
生成する装置に関する。

【０００２】

【従来の技術】従来、マイクロコンピュータ応用システ
ムは、標準LSI製品とゲートアレイ設計によるユーザ独
自のLSIを使用し、ボード上に構成されてきたが、近
時、半導体製造技術の向上に伴い、これらのシステムを
１つのLSIチップ上に構成する、いわゆるシステムオン
チップがASIC（Application Specific IC:特殊用途向け
IC）により実現可能となってきている。

【０００３】ASICを使用することで、高性能化、高信頼
性に加えて低コスト化、他社製品との差別化が可能とな
るため、こうしたLSI開発に対する市場の要求は強い。

【０００４】こうした背景から、近時、大部分の半導体
メーカーがASICをサポートしている。半導体メーカー
は、標準LSIに相当する論理シミュレーションモデル
（以下、この論理シミュレーションモデルを単に「メガ
マクロ」という）とユーザ独自の回路設計のための基本
論理素子とをユーザに提供し、ユーザは、これらを適宜
組み合わせて所望のシステムを１チップ化することが可
能となっている。

【０００５】例えば、日本電気(株)のCB−C7ファミリは
この種のASICであり、メガマクロとして同社の標準LSI
であるμPD70116H(V30HL)、μPD70108H(V20HL)、μPD71
051、54、55、59等の相当モデルと、基本論理素子とし
てNANDゲート、NORゲートやマルチプレクサ、フリップ
フロップ等が提供されている（参考資料 セルベースＩ
Ｃ 日本電気株式会社発行 IF-328A September 1991, I
EU-790 February 1992）。

【０００６】ASICを設計するためには、回路の一部、又
は回路全体をコンピュータ上で論理シミュレーション
し、LSIが正しく設計されたかを確認する必要がある。

【０００７】論理シミュレーションとは、LSIの入力端
子にパターン（信号の時間的変化情報）を与えて、計算
されるLSIの出力端子のパターンを観測するLSI動作の確
認方法である。

【０００８】一般に、所望のLSI動作に完成させるまで
には、論理シミュレーションと回路設計の訂正が繰返し
必要となる。出力端子のパターンが期待する結果と異な
る場合には、回路動作の詳細情報が必要となり、出力端
子のパターンだけではなく、回路内部に使用されている
論理素子やメガマクロの入力、出力端子も観測すること
が必要となる。

【０００９】論理シミュレータにおいて、回路素子の状
態を観測するための情報を、プローブ情報という。

【００１０】図８は、設計中の回路図を示しており、LS
I801は、入力端子802、論理素子803〜806、出力端子807
から構成されている。

【００１１】図８の入力端子802にパターンを印加し、
出力端子807から出力されるパターンを観測する論理シ
ミュレーションにおいて、期待する結果が出力端子807
から得られない場合、論理素子803〜806の入力端子及び
出力端子のプローブ情報を作成し、その状態を観測する
ことにより、不良（FAIL）の原因を調査することが必要
とされる。

【００１２】図８においては、論理素子803〜806がNAND
ゲート、NORゲートやマルチプレクサ、フリップフロッ
プといった基本論理素子であるため、その動作はごく単
純であり、それらの入力端子及び出力端子を観測するこ
とにより、回路動作は完全に把握することができる。

【００１３】しかし、仮に、これらの論理素子803〜806
が、例えばμPD70116H(V30HL)、μPD70108H(V20HL)、μ
PD71051、54、55、59等といったメガマクロであるとし
た場合、その動作は複雑であり、たとえメガマクロの入
力端子及び出力端子が観測できても動作が把握できない
ことがある。

【００１４】これは、メガマクロが単純な組合せ回路で
なく、多段の順序回路であるため、外部端子情報だけか
らはメガマクロの内部状態を判明することができないこ
とによる。

【００１５】このため、さらに詳細なメガマクロ情報、
例えば、演算回路の出力、汎用レジスタの記憶データ、
及び内部データバスの状態等のメガマクロの内部状態を
解析するための情報が必要となる。

【００１６】図９は、多段の順序回路で構成されるメガ
マクロを概念的に示した図である。図９を参照して、メ
ガマクロ901は、入力端子902、組合せ回路903〜906、ラ
ッチ907〜909、出力端子910から構成されている。

【００１７】ここで、出力端子910から出力されるパタ
ーンが期待する結果と異なる場合を想定する。この場
合、ユーザは、入力端子902を観測し、出力端子910の状
態を解析する。不良原因が判明しない場合には、メガマ
クロ内部がどのような状態になっているかを知る必要が
あるが、通常、メガマクロ内部の解析は、半導体メーカ
のみで行なわれ、ユーザが解析することは不可能とされ
ている。

【００１８】これは、メガマクロは半導体メーカからユ
ーザに提供されるものであり、通常、メガマクロの内部
構造とその機能的な意味まで、ユーザが理解することは
必要とされず、内部構造及び機能等をユーザは把握して
いないことによる。

【００１９】しかしながら、メガマクロの使い方、例え
ば、ある演算を行わせるためには、入力端子へどのよう
なパターンを入力し、その結果として、内部の演算結果
やレジスタがどのように変化し、出力端子にどのような
結果が現われるのかは、ユーザは理解している。

【００２０】メガマクロは、ユーザにとっては、ある機
能を実現するための大規模ブロックであり、内部回路が
いかに構成されているか問題ではないのである。

【００２１】図９を例に説明すると、メガマクロの内部
記憶素子であるラッチ907〜909がいかなる値を保持して
いるかは、ラッチ907〜909のプローブ情報を作成するこ
とにより観測できるが、ユーザはそのプローブ情報が何
を意味するのかを理解できない。

【００２２】これは、ラッチ907〜909の機能的な意味が
判明していないためであり、ユーザが知りたい演算回路
の出力や、汎用レジスタや、内部データバスとラッチ90
7〜909の対応がわからないためである。

【００２３】上記のように、ユーザがメガマクロ内部の
解析を行なうことは不可能とされ、ユーザがメガマクロ
を用いたASICを論理シミュレーションするに際して、回
路動作の不良原因を解析することができず、著しい不具
合が生じていた。

【００２４】なお、特開平3-159252号公報には、ＥＢテ
スタにおける故障像の解析において、CADデータベース
からバックトレース経路に存在する論理セルのレイアウ
ト情報を取り出すようにした集積回路試験装置が提案さ
れ、故障パターンを起点とするバックトレーズ経路にあ
る論理セルについて観測故障パターンとの重なりをもつ
もののみを表示して、故障解析を容易化する装置が開示
されている。しかしながら、前記特開平3-159252号公報
にはＥＢテスタによる集積回路試験装置における故障像
生成装置が開示されており、前記したメガマクロの内部
素子の論理シミュレーションにおける故障解析を行なう
ための情報を提供するものではない。

【００２５】従って、本発明は前記問題点を解消し、AS
ICの論理シミュレーションにおいて、設計回路にメガマ
クロが含まれる場合に、ユーザが所望するメガマクロ内
部の解析を容易にするための情報を生成するプローブ情
報生成装置を提供することを目的とする。

【００２６】

【問題を解決するための手段】前記目的を達成するため
本発明は、プローブ対象のメガマクロの内部素子を指定
する一般名称と、メガマクロの内部素子の一般名称と該
内部素子のプローブ情報との対応を示す対比情報、とを
入力し、回路中に前記一般名称で指定されるメガマクロ
が存在する場合、前記対比情報に含まれる前記メガマク
ロの内部素子のプローブ情報に基づき、論理シミュレー
タ用のプローブ情報を出力する、ことを特徴とするプロ
ーブ情報生成装置を提供する。

【００２７】また、本発明のプローブ情報生成装置は、
好ましい態様として、回路接続情報を記憶格納する回路
接続情報記憶部と、プローブ対象のメガマクロの内部素
子を一般名称にて指定する一般名称指定手段と、前記メ
ガマクロの内部素子の一般名称と該メガマクロの内部素
子のプローブ情報との対応を示す対比情報を記憶する対
比情報記憶部と、を備え、前記回路接続情報記憶部から
入力した回路接続情報に、前記一般名称指定手段にて指
定されるプローブ対象のメガマクロが含まれる場合、前
記対比情報を参照して、前記メガマクロの内部の素子の
一般名称から、前記メガマクロの内部の素子の状態を論
理シミュレータにて観測するためのプローブ情報を自動
的に生成出力するように構成される。

【００２８】さらに、上記目的は、請求項３〜６の従属
項に記載された、本発明の好適な態様によっても同様に
して達成される。

【００２９】

【作用】本発明によれば、ユーザは、解析したいメガマ
クロのプローブ情報を生成するために、プローブ対象の
メガマクロの内部素子の一般名称、例えばレジスタ名称
や内部データバス名称等を一般名称ファイルに記述する
だけでよい。すなわち、プローブ情報生成のために、メ
ガマクロの詳細な内部構造について指定することは必要
とされない。

【００３０】また、本発明によれば、半導体メーカは、
メガマクロの内部素子の一般名称と論理シミュレーショ
ンモデルにおける実際の名称との対応を記述した対比情
報ファイルを提供することにより、メガマクロ解析情報
がユーザに提供可能である。

【００３１】

【実施例】図面を参照して、本発明の実施例を以下に説
明する。

【００３２】

【実施例１】図１は、本発明の一実施例に係るプローブ
情報生成装置の構成を示す図である。図１を参照して、
本実施例は、回路接続情報ファイル101、プローブ情報
生成対象のメガマクロの内部素子の一般名称を含む一般
名称ファイル102、メガマクロの内部の特定素子の一般
名称と、該メガマクロの内部の特定素子のプローブ情報
と、を互いに対応させて含む対比情報ファイル103、プ
ローブ情報を生成するプローブ情報生成部104、及び、
生成されたプローブ情報ファイル105から構成されてい
る。

【００３３】図２は、本実施例の処理フローを示す流れ
図である。

【００３４】図２の流れ図を参照して、図１に示す本実
施例の処理フローを説明する。

【００３５】プローブ情報生成部104は、まず回路接続
情報ファイル101を読み込む（ステップ201）。回路接続
情報ファイル101には、設計回路に使用されている素子
の接続情報が格納されている。

【００３６】プローブ情報生成部104は、一般名称ファ
イル102からメガマクロの内部素子の一般名称を読み込
む（ステップ202)。前記の通り、一般名称ファイル102
は、プローブ情報を生成したいメガマクロの内部素子の
一般名称を含んでいる。

【００３７】図３は、一般名称ファイル102の具体例を
示す図であり、メガマクロＶ30のＡレジスタとＢレジス
タ、及びメガマクロ71055のMODEレジスタがプローブ対
象情報として指定されている。

【００３８】Ａレジスタ、Ｂレジスタ、及びMODEレジス
タ等は、設計マニュアル等でその機能的な意味が明確化
されているメガマクロ内部の素子の一般名称であり、こ
こでは、ユーザは、これらの機能的な意味を理解し、そ
の名称も周知であることを想定している。

【００３９】図２を参照して、プローブ情報生成部104
は、一般名称ファイル102からメガマクロの一般名称を
順次読み出す（ステップ203）。ステップ203の判定処理
において、一般名称の読み込みが全て終了すると、プロ
ーブ情報生成処理が終了する。

【００４０】図３に示す一般名称ファイル102を参照し
て、最初にメガマクロＶ30のＡレジスタが読み出され
る。

【００４１】プローブ情報生成部104は、回路接続情報
ファイル101にメガマクロＶ30が含まれているか否かを
調査する（ステップ204）。

【００４２】メガマクロＶ30が回路接続情報ファイル10
1に含まれない場合には、ステップ202に戻って、次の一
般名称であるメガマクロ71055（図３参照）が読み出さ
れ、プローブ情報生成部104は、回路接続情報ファイル1
01にメガマクロ71055が含まれているか否かを調査する
ことになる。

【００４３】一方、メガマクロＶ30が回路接続情報ファ
イル101に含まれる場合には、ステップ205に進む。

【００４４】プローブ情報生成部104は、対比情報ファ
イル103を読み込む（ステップ205）。

【００４５】図４は、対比情報ファイル103の具体例を
示す図であり、メガマクロＶ30の一般名称Ａレジスタ
と、このＡレジスタの実際の名称、Ｘ１／Ｙ１／Ａが対
比されて記憶されている。

【００４６】ここで、Ｘ１／Ｙ１／Ａは、メガマクロＶ
30の論理シミュレーションモデルが、内部構成素子とし
て実際に持っている素子の名称である。メガマクロの内
部構成素子の実際の名称は、ユーザには情報として提供
されておらず、一般には、Ａレジスタとしてのみ知らさ
れているものである。

【００４７】同様に、図４を参照して、メガマクロＶ30
のＢレジスタは、Ｘ２／Ｙ２／Ｂが実際の名称であり、
Ｃレジスタは、Ｘ３／Ｙ３／Ｃ、メガマクロ71055のMOD
Eレジスタは、Ｘ４であることがわかる。

【００４８】プローブ情報生成部104は、ステップ204で
調査したメガマクロの回路接続情報での存在位置の情報
と、ステップ205におけるメガマクロの内部素子の実際
の名称とから、プローブ情報ファイル105を生成する
（ステップ206）。

【００４９】プローブ情報は、論理シミュレータが回路
素子の状態を観測するための情報であり、プローブ情報
を論理シミュレータに供給することにより、プローブ対
象の回路素子を容易に観測することができる。

【００５０】図５は、出力されたプローブ情報ファイル
105の具体例を示すものであり、図３に示す一般名称フ
ァイル102でユーザが要求したメガマクロＶ30のＡレジ
スタが、Ｚ１／Ｘ１／Ｙ１／Ａというプローブ情報とな
っている。

【００５１】ここで、Ｚ１は、回路接続情報ファイル10
1内のメガマクロＶ30の存在位置の情報、Ｘ１／Ｙ１／
Ａは、メガマクロＶ30のＡレジスタの実際の名称であ
る。従って、Ｚ１／Ｘ１／Ｙ１／Ａは、回路接続情報フ
ァイル101内のメガマクロＶ30のＡレジスタを示してお
り、この情報を論理シミュレータに入力することによ
り、メガマクロＶ30のＡレジスタが観測できる。

【００５２】同様にメガマクロＶ30のＢレジスタ、メガ
マクロ71055のMODEレジスタがそれぞれ、Ｚ１／Ｘ２／
Ｙ２／Ｂ、Ｚ２／Ｘ４に対応しており、論理シミュレー
タで利用できるプローブ情報となっている。

【００５３】

【実施例２】次に、本発明の第２の実施例を説明する。
図６は、本実施例における一般名称ファイルの内容を示
している。

【００５４】図６に示すように、本実施例では、メガマ
クロの内部素子の一般名称を特定して指定するのではな
く、解析できる情報の全てを指定することを可能として
いる点が前記第１の実施例と相違している。

【００５５】図６を参照して、「＊ＡＬＬ」が解析でき
る情報の全てを指定するものであり、この場合、メガマ
クロＶ30と71055の提供できるすべてのプローブ情報を
要求したことになる。

【００５６】図７は、図６の一般名称ファイル102に基
づきプローブ情報生成部104により出力されたプローブ
情報ファイルである。

【００５７】図７を参照して、図４の対比情報ファイル
103が持つメガマクロＶ30と71055のすべてのプローブ情
報が出力されている。

【００５８】

【発明の効果】以上、説明したように本発明のプローブ
情報生成装置によれば、ASICの論理シミュレーションに
おいて、設計回路にメガマクロが含まれる場合に、ユー
ザが知りたいメガマクロ内部を解析するための情報が容
易に生成できるという効果を有している。このため、本
発明は、メガマクロを用いた回路設計に際して論理シミ
ュレーションによる動作解析・検証作業を効率化し、メ
ガマクロを用いたLSIの設計開発工程を特段に効率化す
るものである。

【００５９】また、本発明によれば、ユーザは、解析し
たいメガマクロのプローブ情報を生成するために、対象
メガマクロの内部素子の一般名称、例えばレジスタ名称
や内部データバス名称を一般名称ファイルに記述するだ
けでよい。

【００６０】さらに、本発明によれば、半導体メーカ
は、メガマクロの内部素子の一般名称と論理シミュレー
ションモデルにおける実際の名称との対応を記述した対
比情報ファイルを提供することにより、メガマクロ解析
情報を容易にユーザに提供することが可能とされる。

【００６１】そして、本発明によれば、プローブ対象を
指定する一般名称として解析できる情報の全てを指定す
ることが可能とされ、メガマクロを用いた回路設計にお
ける動作解析を更に容易化している。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示す図である。

【図２】本発明の一実施例の処理フローを示す流れ図で
ある。

【図３】本発明の一実施例における一般名称ファイルの
一例を示す図である。

【図４】本発明の一実施例における対比情報ファイルの
一例を示す図である。

【図５】本発明の一実施例におけるプローブ情報ファイ
ルの一例を示す図である。

【図６】本発明の第２の実施例における一般名称ファイ
ルの一例を示す図である。

【図７】本発明の第２の実施例におけるプローブ情報フ
ァイルの例を示す図である。

【図８】設計途中の回路図の一例を説明する図である。

【図９】従来のメガマクロの概念図である。

【符号の説明】

101 回路接続情報ファイル 102 一般名称ファイル 103 対比情報ファイル 104 プローブ情報生成部 105 プローブ情報ファイル 801 LSI 802 入力端子 803、804、805、806 論理素子 807 出力端子 901 メガマクロ 902 入力端子 903、904、905、906 組合せ回路 907、908、909 ラッチ 910 出力端子

Claims (6)

【特許請求の範囲】
1. 【請求項１】プローブ対象のメガマクロの内部素子を指
   定する一般名称と、メガマクロの内部素子の一般名称と
   該内部素子のプローブ情報との対応を示す対比情報、と
   を入力し、回路中に前記一般名称で指定されるメガマク
   ロが存在する場合、前記対比情報に含まれる前記メガマ
   クロの内部素子のプローブ情報に基づき、論理シミュレ
   ータ用のプローブ情報を出力する、ことを特徴とするプ
   ローブ情報生成装置。
2. 【請求項２】回路接続情報を記憶格納する回路接続情報
   記憶部と、 プローブ対象のメガマクロの内部素子を一般名称にて指
   定する一般名称指定手段と、 前記メガマクロの内部素子の一般名称と該メガマクロの
   内部素子のプローブ情報との対応を示す対比情報を記憶
   する対比情報記憶部と、を備え、 前記回路接続情報記憶部から入力した回路接続情報に、
   前記一般名称指定手段にて指定されるプローブ対象のメ
   ガマクロが含まれる場合、前記対比情報を参照して、前
   記メガマクロの内部素子の一般名称から、前記メガマク
   ロの内部素子の状態を論理シミュレータにて観測するた
   めのプローブ情報を自動的に生成出力する、ことを特徴
   とするプローブ情報生成装置。
3. 【請求項３】前記対比情報が、メガマクロの内部素子の
   一般名称と該メガマクロの内部素子の論理シミュレーシ
   ョンモデルにおける実際の名称とを対応させて成ること
   を特徴とする請求項１又は２記載のプローブ情報生成装
   置。
4. 【請求項４】前記プローブ対象のメガマクロの内部素子
   を、メガマクロ名と、該内部素子の一般名称との対で指
   定することを特徴とする請求項１又は２記載のプローブ
   情報生成装置。
5. 【請求項５】プローブ対象のメガマクロの内部素子の一
   般名称についてその全てを指定する形態で指定するよう
   に構成されたことを特徴とする請求項１又は２記載のプ
   ローブ情報生成装置。
6. 【請求項６】前記回路接続情報に、前記一般名称指定手
   段にて指定されるプローブ対象のメガマクロが含まれる
   場合、該メガマクロの位置情報と、前記対比情報を参照
   して前記メガマクロの内部素子の一般名称から検索され
   る前記メガマクロの内部素子の実際の名称と、に基づ
   き、前記メガマクロの内部素子の状態を論理シミュレー
   タにて観測するためのプローブ情報を生成出力すること
   を特徴とする請求項２記載のプローブ情報生成装置。