JPH0862578A - アクティブマトリクス型液晶表示装置およびその駆動方法 - Google Patents
アクティブマトリクス型液晶表示装置およびその駆動方法Info
- Publication number
- JPH0862578A JPH0862578A JP19924794A JP19924794A JPH0862578A JP H0862578 A JPH0862578 A JP H0862578A JP 19924794 A JP19924794 A JP 19924794A JP 19924794 A JP19924794 A JP 19924794A JP H0862578 A JPH0862578 A JP H0862578A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- electrode
- voltage
- display device
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
平行な電界を液晶に印加し光を変調する表示方式におい
て、配線数の減少により高い歩留まりで量産可能，高開
口率、かつ、交流駆動することにより耐用時間が長く、
残像減少が発生しない高画質のアクティブマトリクス型
液晶表示装置を得る。 【構成】各画素のスイッチングトランジスタ素子に画素
電極を接続し、画素電極と、隣接する画素の走査電極
を、基板面にほぼ平行な電界を印加するように配置し、
両電極により液晶組成物層の液晶分子の長軸方向を基板
面とほぼ平行を保ちながら動作させ、かつ、スイッチン
グトランジスタ素子のゲートしきい値ＶTHと、入射光の
透過率または反射率を最大に変調するために液晶組成物
に印加する電圧ＶLCの関係がＶTH＞｜ＶLC｜を満足する
ように構成する。
Description
費電力のアクティブマトリクス型液晶表示装置に関す
る。
ほぼ平行な方向とする表示方式は、広視野角，低負荷容
量等の特徴を持ち、アクティブマトリクス型液晶表示装
置に関して有望な技術である。前者の特徴に関しては、
特表平5−505247 号公報に、後者の特徴に関しては特公
昭63−21907 号公報に記載されている。
報の提案の中で、次段の行電極に基準電極を兼用させた
例がある。この構成は、寄生容量を低減でき、低負荷で
あり、低消費電力のアクティブマトリクス型液晶表示装
置を得ることができ、かつ、配置電極数が少なく高歩留
まりで製造でき、さらに画素領域を有効に開口領域に活
用できる。しかし、提案の構成には、トランジスタ素子
の特性及び液晶素子の光学特性に関する記述がなく、通
常のトランジスタ素子の特性では、液晶に印加する電圧
が常に片極性（基準電極電位に対して表示用電極電位が
常に正極性）である直流駆動しか行うことができない。
だが、液晶は直流駆動すると、劣化が激しく耐用時間が
著しく低下する、また、残留電荷が蓄積され残像現象が
生じ画質が劣化するという問題があった。
費電力を実現できる表示方式を用いたアクティブマトリ
クス型液晶表示装置において、高歩留まり，高開口率、
かつ、耐用時間が長く、高画質なアクティブマトリクス
型液晶表示装置を提供することにある。
に、本発明は以下を特徴とするアクティブマトリクス型
液晶表示装置を構成したものである。
物が挿入され、第一の基板には、マトリクス状に配置さ
れた複数の走査電極と信号電極により複数の画素部が構
成されており、前記画素部にはスイッチングトランジス
タ素子が形成されており、液晶組成物の配向状態と偏向
手段により入射光の透過率または反射率を変調すること
ができるアクティブマトリクス型液晶表示装置におい
て、前記スイッチングトランジスタ素子には画素電極が
接続され、前記画素電極と前記複数の走査電極の中の少
なくとも一つの走査電極は、基板面にほぼ平行な電界を
印加するように配置され、前記両電極により液晶組成物
層の液晶分子の長軸方向を基板面とほぼ平行を保ちなが
ら動作でき、前記スイッチングトランジスタ素子のしき
い値ＶTHと、入射光の透過率または反射率を最大に変調
するために液晶組成物に印加する電圧ＶONの関係がＶTH
＞｜ＶON｜を満足する。
の長手方向に伸びた突起が形成されており、前記突起と
画素電極により液晶組成物層の液晶分子の長軸方向を基
板面とほぼ平行を保ちながら動作でき、前記突起がドレ
イン電極と隣接するように構成されている。
物が挿入され、第一の基板には、マトリクス状に配置さ
れた複数の走査電極と信号電極により複数の画素部が構
成されており、前記画素部にはスイッチングトランジス
タ素子が形成されており、液晶組成物の配向状態と偏向
手段により入射光の透過率または反射率を変調すること
ができ、前記スイッチングトランジスタ素子には画素電
極が接続され、前記画素電極と前記複数の走査電極の中
の少なくとも一つの走査電極は、基板面にほぼ平行な電
界を印加するように配置され、前記両電極により液晶組
成物層の液晶分子の長軸方向を基板面とほぼ平行を保ち
ながら動作できるアクティブマトリクス型液晶表示装置
において、前記走査電極に印加されるゲート電圧のオフ
レベルの電位を基準にして、前記画素電極に印加される
電圧は交流電圧であり、実質的にほぼ正負対称になるよ
うに駆動する。
動は液晶に印加する電圧をアクティブ素子をスイッチ
し、表示用電極（以下画素電極と称する）に電圧を充
電，保持することによって駆動する。一画素の液晶素子
から見るとデューティ比１で駆動されていることになる
ので、高コントラストで、高速応答の駆動ができる。液
晶を交流駆動するために基準電極に対して画素電極に充
電される電圧波形が交流波形となるようにドレイン電極
から映像信号を充電する。
いられている代表的なアクティブ素子として、アモルフ
ァスシリコン薄膜トランジスタ（ａ−ＳｉＴＦＴ），ポ
リシリコン薄膜トランジスタ（ｐ−ＳｉＴＦＴ）があ
る。これらのトランジスタ素子は、ゲート電圧が０Ｖ付
近でドレイン電流が流れ始める特性を有する。すなわ
ち、ゲートしきい値電圧ＶTHが０Ｖ付近である。しか
し、ゲート電圧のオフレベルを基準電圧として用いる
と、トランジスタ素子では基準電圧に対して負の電圧は
充電しても保持できない。なぜなら、ゲート電圧のオフ
レベルが画素電極電位よりも高いレベルにあるので、ゲ
ートしきい値電圧ＶTHが０Ｖ付近のトランジスタ素子は
オン状態になり、画素電極電位はゲート電圧のオフレベ
ルまでリークしてしまうためである。したがって、液晶
を交流駆動するためには、基準電極を別に設け、基準電
圧はゲート電圧のオフレベルよりも高いレベルに設定し
なければならない。しかし、図１に示されるようなドレ
イン電流−ゲート電圧特性を有する本発明のトランジス
タを用いることによって、ゲート電極を基準電極，ゲー
ト電圧のオフレベルを基準電圧として用いても負の電圧
を充電，保持することができ交流駆動が可能となる。本
発明のトランジスタはゲートしきい値電圧ＶTHが液晶に
印加する最大電圧ＶON（入射光の透過率または反射率を
最大にする画素電極とゲート電極の間の電圧、または、
入射光の透過率または反射率を最小にする画素電極とゲ
ート電極の間の電圧）を超えることが特徴である。これ
により、ゲート電圧のオフレベルを基準にして、負の電
圧ＶONを充電した後、トランジスタはオフ状態になり負
の電圧ＶONを保持することができる。したがって、液晶
を交流駆動することができ、基板面に平行な電界を印加
する表示方式において、高歩留まり、高開口率、かつ耐
用時間が長く、残留現象が発生しない高画質のアクティ
ブマトリクス型液晶表示装置を得ることができる。
を研磨した透明なガラス基板を２枚用いる。これらの基
板のうち一方の基板の上に薄膜トランジスタを形成し、
更にその上の最表面に配向膜を形成した。本実施例では
配向膜としてポリイミドを採用し、その上を液晶を配向
させるためのラビング処理をした。他方の基板上にもポ
リイミドを塗布し同様のラビング処理をした。上下界面
上のラビング方向は互いにほぼ平行で、かつ印加電界方
向とのなす角度を８５度（φLC1＝φLC2＝８５°）とし
た。これらの基板間に誘電率異方性Δεが正でその値が
１４.８(１ＫＨｚ）であり、屈折率異方性Δｎが０.０
８６５(５８９ｎｍ，２０℃）のネマチック液晶組成物
を挟んだ。ギャップｄは球形のポリマビーズを基板間に
分散して挟持し、液晶封入状態で３.６μｍ とした。よ
ってΔｎ・ｄは０.３１１μｍ である。２枚の偏光板
〔日東電工社製G1220DU 〕でパネルを挟み、一方の偏光
板の偏光透過率をラビング方向より若干小さな角度、即
ち、φP1＝８５°（即ち、φLC＝φP1）に設定し、他方
をそれに直交、即ち、φP2＝−５°とした。これによ
り、液晶層に電界を印加し、光強度を変調する電極(後
述の画素電極と隣接する走査電極の一部)間のギャップ
を１２μｍとしたとき、図２に示すような低電圧（Ｖ
OFF＝０Ｖ ）で暗状態、高電圧（ＶON＝５.２Ｖ ）で明
状態をとるノーマリクローズ特性を得た。なお、誘電率
異方性Δεが正の液晶を用いたが、負の液晶を用いても
よく、本発明の液晶材料に関する条件を満足すればよ
い。
造を図３に示す。図３（ａ）は基板面に垂直な方向から
見た正面図、図３（ｂ),（ｃ）は側断面図を示す。薄膜
トランジスタ素子１４は画素電極（ソース電極）３，信
号電極（ドレイン電極）２，走査電極（ゲート電極）
１、及びアモルファスシリコン１３から構成される。薄
膜トランジスタは逆スタガ構造とし、走査電極１を最下
層に形成し、ゲート絶縁膜５を介して信号電極２と画素
電極３を同一の金属層をパターン化して構成した。蓄積
容量素子１５は、画素電極３と前行の走査電極１１でゲ
ート絶縁膜５を挟む構造として形成した。画素電極は正
面図（図３（ａ））において、走査電極１から垂直方向
に伸びた突起部分６の間に配置されている。液晶層の液
晶分子の配向は、主に画素電極３と突起部分６の間の水
平方向の電界Ｅによって制御される。光は、画素電極３
と突起部分６の間を透過し、液晶層に入射され、変調さ
れる。なお、本実施例では、信号電極の長手方向を垂直
方向，走査電極の長手方向を水平方向として定義してい
る。また、本実施例では前行の走査電極から突起を出し
たが、後行の走査配線から出してもよい。
間）は１１０μｍ，垂直方向（すなわち走査電極間）は
３３０μｍとした。電極幅は、走査電極，信号電極をそ
れぞれ１０μｍ，９μｍとした。一方、画素電極、及び
前行の走査電極１１の突起部分６の幅はそれぞれ８μｍ
とした。また画素電極３と信号電極の間隔を６μｍとし
た。これらの電極幅は画素電極３と突起部分６の間隙部
を４分割して設けたとき、画素電極３と突起部分６の電
極ギャップｄSGが１２μｍと成るように決定した。ま
た、コントラストを向上するため、不要な間隙部（画素
電極３と突起部分６の間以外の間隙部）には絶縁性のブ
ラックマトリクスを形成した。
が、ギャップｄSGに関する条件が本発明を満足するよう
に構成されればよく、分割数は限定しない。
本の走査電極とにより６４０×３×４８０個とし、Ｒ
（赤），Ｇ（緑），Ｂ（青）の３色のカラーフィルタを
薄膜トランジスタ素子群を有する基板と対向する基板上
に垂直方向に縦長の縦ストライプ状に形成し、カラー化
した。複数画素から構成されるパネルの部分を図１３に
示す。カラーフィルタの上には表面を平坦化する透明樹
脂を積層してある。
査電極）にクロム（Ｃｒ），ゲート絶縁膜には窒化シリ
コン膜を用い、膜厚３５０ｎｍとし、アモルファスシリ
コン膜厚１５ｎｍで構成した。この構成で図１のような
ドレイン電流ＩD −ゲート電圧ＶG特性を得た。ゲート
しきい値電圧ＶTHは９.３Ｖである。ゲートしきい値電
圧ＶTHの制御に関しては様々のパラメータがあるが、本
実施例では、アモルファスシリコン膜厚を薄膜化するこ
とによって高電圧側にシフトさせ、ゲートしきい値電圧
ＶTHを制御した。図４にゲートしきい値電圧ＶTHのアモ
ルファスシリコン膜厚依存性を示す。ここで、ゲートし
きい値電圧ＶTHが液晶に印加する最大電圧｜ＶON｜以上
となるアモルファスシリコン膜厚は１００ｎｍ以下であ
る。また、本実施例の薄膜トランジスタ素子では、サブ
スレショルド領域の傾きｓ＝ｄＶG／ｄlog（ＩD）は０.
９ であり、ドレイン電流ＩD＝１×１０-13Ａ以下の非
導通状態を維持できるゲート電圧ＶG の最大値は５.７
Ｖ である。したがって、本実施例のトランジスタ素子
は液晶に印加する最大電圧ＶONが５.７Ｖ まで適用可能
であり、前述のように、本実施例のセル構成(液晶材料)
ではｄSG＝１２μｍの時、明状態にするために液晶層に
印加する電圧ＶONは５.２Ｖ であるので、ゲートのオフ
レベルを基準にして負の電圧（−５.２Ｖ ）を画素電極
に充電しても十分保持動作できる。サブスレッショルド
領域の傾きｓはトランジスタ特性により変化するが、Ｖ
TH＞｜ＶON｜の条件は、ｓ＞０としている。また、ゲー
トしきい値電圧ＶTHは、図１（ａ）においてＶTH＜ＶG
＜ＶD＋ＶTHの範囲で、ドレイン電流の平方根√ＩD を
ゲート電圧ＶG に対してプロットし、直線近似した時
に、その直線とゲート電圧ＶG 軸との交点のゲート電圧
ＶG と定義している。なお、オーミックコンタクトをと
るために信号電極２および画素電極３とアモルファスシ
リコン１３との間には、ｎ＋型アモルファスシリコンを
形成している。また、本実施例では、半導体膜の薄膜化
によってゲートしきい値電圧を制御したが、ゲート電極
材料，ゲート絶縁膜，半導体膜等の材料選択，ドーピン
グ，バックチャネル制御等による制御を行う方法もあ
り、それらの一つまたは組合せで制御しても良く、ゲー
トしきい値電圧に関する条件を満足していれば、本発明
の範囲内である。また、本実施例では、逆スタガ構造で
薄膜トランジスタを構成したが、トランジスタの断面構
造は正スタガ構造，コプレーナ構造でも良く特に限定は
しない。また、図５に示すように本発明の液晶表示パネ
ル２０のＴＦＴ基板上に垂直走査回路１８，映像信号駆
動回路１９を接続し、電源回路，コントローラ１７から
走査信号電圧，映像信号電圧，タイミング信号を供給
し、アクティブマトリクス駆動した。図６に本発明の駆
動波形を示す。走査電極電圧を図６（ａ）に、信号電極
電圧を図６（ｂ）に画素電極電圧（ソース電圧）を図６
（ｃ）に示す。走査電極電圧ＶG は、パルス幅３４.５
μｓ で繰返し周期は１６.６ｍｓ の矩形波で、パルス
のオン電圧ＶGH（ハイレベル）は２２Ｖ，オフ電圧ＶGL
(ローレベル)は０Ｖに設定した。液晶に印加する最大電
圧は５.２Ｖ であるので、信号電極電圧ＶD は、センタ
電圧ＶD-CENTERを中心に表示階調に従い±５.２Ｖ まで
印加する。センタ電圧ＶD-CENTERは、走査電極電圧をオ
フ電圧したときに起こる画素電極電圧ＶS が変動量ΔＶ
S(＋）とΔＶS(−）の平均値だけ走査電極電圧のオフ電
圧ＶGLより高く設定し、液晶駆動電圧ＶLC（前行の走査
電極と画素電極の間の電圧：≒ＶS−ＶGL ）が実質的
（実効的）に正負対称となるように設定した。画素電極
電圧を観測した結果、ＶD-CENTER＝２Ｖに設定した。画
素電極電位の最低電位ＶSLは−５.２Ｖであり、薄膜ト
ランジスタのゲート電圧(ＶG−ＶS)は５.２Ｖとなりド
レイン電流ＩD＝７×１０-14Ａであるので、画素電極電
位を十分に保持することができる。また、画素電極電位
の正極側の充電電圧ＶSH＝ＶDHは７.２Ｖであり、走査
電極電圧のオンレベルは２０Ｖであるので、ゲート電圧
(ＶG−ＶS)＝１４.８Ｖ となりドレイン電流ＩD＝４×
１０-7Ａ であるので十分にオン状態になり充電動作で
きる。オン電流／オフ電流の比は約７桁あり、上記の条
件で十分なスイッチング動作をしているといえる。
特徴を持つ基板面に平行な電界を印加する表示方式で、
基準電極を形成しないため、配線数が減少し、配線交差
数も減少するので歩留まりが向上する。
ON｜＝５.２Ｖを超えるようにすることで、ゲート電圧
のオフレベルを基準にして負の電圧を充電保持すること
ができ、液晶を交流駆動することが可能になる。したが
って、耐用時間が長くなり、また、残像現象が発生しな
い高画質のアクティブマトリクス型液晶表示装置を得る
ことができる。
を除けば、実施例１と同等である。
の構造を図７に示す。図７（ａ）は基板面に垂直な方向
から見た正面図、図７（ｂ),（ｃ）は側断面図を表す。
本実施例では、走査電極１から垂直方向に突起部分を信
号電極に隣接するように構成した。
間に走査電極の突起部分６を配置した。この時、電極幅
は、走査電極，信号電極をそれぞれ１０μｍとし、画素
電極、及び走査電極１１の突起部分６の幅はそれぞれ９
μｍとした。また画素電極３と信号電極の間隔を３.５
μｍ とした。画素電極３と突起部分６の電極ギャップ
ｄSGは実施例１と同様に１２μｍと成る。
突起部分６を配置したため、信号電極からの電気力線の
ほとんどが走査電極の突起部分に終端する。走査電極は
自行を充電するための期間を除くほとんどの期間でオフ
電圧で一定になるように走査回路ドライバから電位を付
与されているので、信号電極の電圧変動を吸収し、信号
電極の電圧変動が画素電極の電圧におよぼす影響は激減
する。したがって、信号電極の電圧が映像信号によって
変動しても、画素電極の電圧は変化しないので、信号電
極と画素電極のクロストーク、特に垂直方向に発生する
すじ状の画質不良（縦スミア）がなくなる。
が得られ、さらにクロストークのない高画質のアクティ
ブマトリクス型液晶表示装置を得ることができる。
った特徴を持つ基板面に平行な電界を液晶に印加し光を
変調する表示方式において、配線数の減少により高い歩
留まりで量産可能，高開口率、かつ、交流駆動すること
により耐用時間が長く、残像減少が発生しない高画質の
アクティブマトリクス型液晶表示装置が得られる。
性図。
図。
図。
ゲートしきい値電圧のアモルファスシリコン膜厚依存性
を示す特性図。
ト絶縁膜、６…突起部分、１３…アモルファスシリコ
ン、１４…薄膜トランジスタ素子、１５…蓄積容量素
子、１７…コントローラ、１８…垂直走査回路、１９…
映像信号駆動回路、２０…液晶表示パネル。
Claims (3)
- 【請求項１】第一および第二の基板間に液晶組成物が挿
入され、前記第一の基板には、マトリクス状に配置され
た複数の走査電極と信号電極により複数の画素部が構成
されており、前記画素部にはスイッチングトランジスタ
素子が形成されており、前記液晶組成物の配向状態と偏
向手段により入射光の透過率または反射率を変調するこ
とができるアクティブマトリクス型液晶表示装置におい
て、 前記スイッチングトランジスタ素子には画素電極が接続
され、前記画素電極と前記複数の走査電極の中の少なく
とも一つの走査電極は、基板面にほぼ平行な電界を印加
するように配置され、前記両電極により液晶組成物層の
液晶分子の長軸方向を基板面とほぼ平行を保ちながら動
作でき、 前記スイッチングトランジスタ素子のしきい値ＶTHと、
入射光の透過率または反射率を最大に変調するために液
晶組成物に印加する電圧ＶONの関係がＶTH＞｜ＶON｜を
満足するように構成されたことを特徴とするアクティブ
マトリクス型液晶表示装置。 - 【請求項２】請求項１において、前記ゲート電極には、
ドレイン電極の長手方向に伸びた突起が形成されてお
り、前記突起と前記画素電極により液晶組成物層の液晶
分子の長軸方向を基板面とほぼ平行を保ちながら動作で
き、前記突起が前記ドレイン電極と隣接するように構成
されているアクティブマトリクス型液晶表示装置。 - 【請求項３】第一および第二の基板間に液晶組成物が挿
入され、前記第一の基板には、マトリクス状に配置され
た複数の走査電極と信号電極により複数の画素部が構成
されており、前記画素部にはスイッチングトランジスタ
素子が形成されており、前記液晶組成物の配向状態と偏
向手段により入射光の透過率または反射率を変調するこ
とができ、前記スイッチングトランジスタ素子には画素
電極が接続され、前記画素電極と前記複数の走査電極の
中の少なくとも一つの走査電極は、基板面にほぼ平行な
電界を印加するように配置され、前記両電極により液晶
組成物層の液晶分子の長軸方向を基板面とほぼ平行を保
ちながら動作できるアクティブマトリクス型液晶表示装
置において、 前記走査電極に印加されるゲート電圧のオフレベルの電
位を基準にして、前記画素電極に印加される電圧は交流
電圧であり、実質的にほぼ正負対称になるようにしたこ
とを特徴とするアクティブマトリクス型液晶表示装置の
駆動方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19924794A JP3566989B2 (ja) | 1994-08-24 | 1994-08-24 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
| TW084108342A TW289097B (ja) | 1994-08-24 | 1995-08-10 | |
| CN95116615A CN1099046C (zh) | 1994-08-24 | 1995-08-23 | 有源矩阵型液晶显示装置 |
| KR1019950026063A KR100394760B1 (ko) | 1994-08-24 | 1995-08-23 | 액티브매트릭스형액정표시장치 |
| US08/519,101 US5831707A (en) | 1994-08-24 | 1995-08-24 | Active matrix type liquid crystal display apparatus |
| US09/179,859 US6108065A (en) | 1994-08-24 | 1998-10-28 | Parallel field liquid crystal display with counter electrodes connected to the scan lines |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19924794A JP3566989B2 (ja) | 1994-08-24 | 1994-08-24 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862578A true JPH0862578A (ja) | 1996-03-08 |
| JP3566989B2 JP3566989B2 (ja) | 2004-09-15 |
Family
ID=16404622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19924794A Expired - Lifetime JP3566989B2 (ja) | 1994-08-24 | 1994-08-24 | アクティブマトリクス型液晶表示装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3566989B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998023995A1 (fr) * | 1996-11-27 | 1998-06-04 | Hitachi, Ltd. | Unite d'affichage a cristaux liquides a matrice active |
| US6356330B1 (en) | 1998-10-27 | 2002-03-12 | Hitachi, Ltd. | Active matrix liquid crystal display device |
| US6396556B1 (en) | 1998-08-13 | 2002-05-28 | Nec Corporation | Liquid crystal display |
| US6600524B1 (en) * | 1999-10-05 | 2003-07-29 | Hitachi, Ltd. | Active matrix type liquid crystal display apparatus with silicon oxide at different portions |
-
1994
- 1994-08-24 JP JP19924794A patent/JP3566989B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998023995A1 (fr) * | 1996-11-27 | 1998-06-04 | Hitachi, Ltd. | Unite d'affichage a cristaux liquides a matrice active |
| EP1008893A1 (en) * | 1996-11-27 | 2000-06-14 | Hitachi, Ltd. | Active matrix liquid crystal display |
| US6184946B1 (en) * | 1996-11-27 | 2001-02-06 | Hitachi, Ltd. | Active matrix liquid crystal display |
| EP1008893A4 (en) * | 1996-11-27 | 2001-09-05 | Hitachi Ltd | LIQUID CRYSTAL DISPLAY WITH ACTIVE MATRIX |
| KR100450544B1 (ko) * | 1996-11-27 | 2004-10-01 | 가부시키가이샤 히타치세이사쿠쇼 | 액티브 매트릭스형 액정 표시 장치 |
| US6396556B1 (en) | 1998-08-13 | 2002-05-28 | Nec Corporation | Liquid crystal display |
| US6356330B1 (en) | 1998-10-27 | 2002-03-12 | Hitachi, Ltd. | Active matrix liquid crystal display device |
| US6600524B1 (en) * | 1999-10-05 | 2003-07-29 | Hitachi, Ltd. | Active matrix type liquid crystal display apparatus with silicon oxide at different portions |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3566989B2 (ja) | 2004-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108065A (en) | Parallel field liquid crystal display with counter electrodes connected to the scan lines | |
| US6067141A (en) | Liquid crystal display device with reduced viewing angle dependency | |
| JP3014291B2 (ja) | 液晶表示パネル、液晶表示装置及び液晶表示パネルの製造方法 | |
| US8581816B2 (en) | Liquid crystal display and driving method thereof | |
| US6762819B2 (en) | Liquid crystal display device with electrodes on barrier ribs and fabricating method thereof | |
| JPH10325961A (ja) | アクティブマトリクス型液晶表示装置 | |
| US7511776B2 (en) | Liquid crystal electro-optical device and method of driving the same | |
| KR100780714B1 (ko) | 액정 표시장치 | |
| US6055028A (en) | Liquid crystal electro-optical device | |
| JPH08286176A (ja) | 液晶表示装置 | |
| JP2001033758A (ja) | 液晶表示装置 | |
| KR100308103B1 (ko) | 액정디스플레이 | |
| KR101148400B1 (ko) | Ｉｐｓ 모드 액정표시소자 | |
| KR101101007B1 (ko) | 액정표시장치 | |
| JPH11258624A (ja) | 液晶表示装置 | |
| JP3583755B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US20130342780A1 (en) | Display substrate, a method of manufacturing the same and a display apparatus having the same | |
| JP3566989B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| US6342936B1 (en) | Liquid crystal display device | |
| JP3625283B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH08327978A (ja) | アクティブマトリクス型液晶表示装置 | |
| US6052163A (en) | Thin film transistor and liquid crystal display device | |
| KR100627107B1 (ko) | 멀티 도메인 액정표시소자 및 그 제조방법 | |
| JP3243185B2 (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法 | |
| EP1384226B1 (en) | REDUCING THE BIAS ON Spatial LIGHT MODULATORS |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040428 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040614 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |