JPH0855195A - 連続呈示処理を可能にするスマートカード及び同呈示を処理するためのプロセス - Google Patents
連続呈示処理を可能にするスマートカード及び同呈示を処理するためのプロセスInfo
- Publication number
- JPH0855195A JPH0855195A JP7148996A JP14899695A JPH0855195A JP H0855195 A JPH0855195 A JP H0855195A JP 7148996 A JP7148996 A JP 7148996A JP 14899695 A JP14899695 A JP 14899695A JP H0855195 A JPH0855195 A JP H0855195A
- Authority
- JP
- Japan
- Prior art keywords
- presentation
- card
- memory space
- memory
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
- G06Q20/00—Payment architectures, schemes or protocols
- G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
- G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
- G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07F—COIN-FREED OR LIKE APPARATUS
- G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
- G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
- G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
- G07F7/1025—Identification of user by a PIN code
- G07F7/1083—Counting of PIN attempts
Landscapes
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Business, Economics & Management (AREA)
- Accounting & Taxation (AREA)
- Computer Networks & Wireless Communication (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Strategic Management (AREA)
- General Business, Economics & Management (AREA)
- Theoretical Computer Science (AREA)
- Storage Device Security (AREA)
- Communication Control (AREA)
- Prepayment Telephone Systems (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】第４のメモリスペースを、例えばＥＥＰＲＯＭ
型の永続的な連続的に消去可能かつ書換え可能なメモリ
Ｍに割り当てるスマートカードを提供する。 【構成】カードリーダからの連続的呈示の処理を可能に
し、同リーダとのデータ交換を可能にするための少なく
とも１つのメモリ及び１つの許可回路ＡＵＴＯを備え、
リーダにより伝達される値Ｐ及びＥを記憶するための手
段及び連続的かつ不適正な呈示Ｑの数を計算するための
手段を備え、当初、Ｑの数は０であり、不適正な呈示毎
に１ユニットだけ増加させられるとともに、適正な呈示
毎に０にリセットされ、同メモリは少なくとも所有者コ
ードＣＰのデータ項目を記憶するための第１のメモリス
ペース、発行者コードＣＥのデータ項目を記憶するため
の第２のメモリスペース、不適正な呈示のデータ項目Ｎ
ＭＰの最大数を記憶するための第３のメモリスペース及
び連続的呈示の結果を記憶するための第４のメモリスペ
ースを有する。同第４メモリスペースは、例えばＥＥＰ
ＲＯＭ型の永続的な連続的に消去可能かつ書換え可能な
メモリＭに割り当てられる。
型の永続的な連続的に消去可能かつ書換え可能なメモリ
Ｍに割り当てるスマートカードを提供する。 【構成】カードリーダからの連続的呈示の処理を可能に
し、同リーダとのデータ交換を可能にするための少なく
とも１つのメモリ及び１つの許可回路ＡＵＴＯを備え、
リーダにより伝達される値Ｐ及びＥを記憶するための手
段及び連続的かつ不適正な呈示Ｑの数を計算するための
手段を備え、当初、Ｑの数は０であり、不適正な呈示毎
に１ユニットだけ増加させられるとともに、適正な呈示
毎に０にリセットされ、同メモリは少なくとも所有者コ
ードＣＰのデータ項目を記憶するための第１のメモリス
ペース、発行者コードＣＥのデータ項目を記憶するため
の第２のメモリスペース、不適正な呈示のデータ項目Ｎ
ＭＰの最大数を記憶するための第３のメモリスペース及
び連続的呈示の結果を記憶するための第４のメモリスペ
ースを有する。同第４メモリスペースは、例えばＥＥＰ
ＲＯＭ型の永続的な連続的に消去可能かつ書換え可能な
メモリＭに割り当てられる。
Description
【０００１】
【産業上の利用分野】本発明は、カードリーダからの連
続的呈示の処理を可能にし、同リーダとのデータ交換を
可能にするための少なくとも１つのメモリ及び１つの許
可回路ＡＵＴＯを備え、リーダにより伝達される値Ｐ及
びＥを記憶するための手段及び連続的かつ不適正な呈示
Ｑの数を計算するための手段を備え、当初、この数は０
であり、不適正な呈示毎に１ユニットだけ増加させられ
るとともに、適正な呈示毎に０にリセットされ、同メモ
リは少なくとも所有者コードＣＰのデータ項目を記憶す
るための第１のメモリスペース、即ち所有者コード領域
と、発行者コードＣＥのデータ項目を記憶するための第
２のメモリスペース、即ち発行者コード領域と、不適正
な呈示のデータ項目ＮＭＰの最大数を記憶するための第
３のメモリスペース、即ち呈示領域と、連続的呈示の結
果を記憶するための第４のメモリスペース、即ちアクセ
ス領域とを有するスマートカードに関するものである。
続的呈示の処理を可能にし、同リーダとのデータ交換を
可能にするための少なくとも１つのメモリ及び１つの許
可回路ＡＵＴＯを備え、リーダにより伝達される値Ｐ及
びＥを記憶するための手段及び連続的かつ不適正な呈示
Ｑの数を計算するための手段を備え、当初、この数は０
であり、不適正な呈示毎に１ユニットだけ増加させられ
るとともに、適正な呈示毎に０にリセットされ、同メモ
リは少なくとも所有者コードＣＰのデータ項目を記憶す
るための第１のメモリスペース、即ち所有者コード領域
と、発行者コードＣＥのデータ項目を記憶するための第
２のメモリスペース、即ち発行者コード領域と、不適正
な呈示のデータ項目ＮＭＰの最大数を記憶するための第
３のメモリスペース、即ち呈示領域と、連続的呈示の結
果を記憶するための第４のメモリスペース、即ちアクセ
ス領域とを有するスマートカードに関するものである。
【０００２】
【従来の技術】メモリ中のデータへのアクセスが、ある
種のアルゴリズムを基にカードリーダとのデータ交換を
許可或いは拒否する許可回路ＡＵＴＯによって制御され
るようなスマートカードは周知である。カードが秘密の
コードタイプの安全特性を備えて通常に機能している
時、カードはカードリーダとのデータ交換を許可する前
に所有者がカードに基づく取引を行う権限を有するか否
かをチェックする。呈示にはリーダによるコード（所有
者又は発行者）の伝達に引き続いてリーダとのデータ交
換を許可或いは拒否するまでのカードが行う全ての操作
が備わる。
種のアルゴリズムを基にカードリーダとのデータ交換を
許可或いは拒否する許可回路ＡＵＴＯによって制御され
るようなスマートカードは周知である。カードが秘密の
コードタイプの安全特性を備えて通常に機能している
時、カードはカードリーダとのデータ交換を許可する前
に所有者がカードに基づく取引を行う権限を有するか否
かをチェックする。呈示にはリーダによるコード（所有
者又は発行者）の伝達に引き続いてリーダとのデータ交
換を許可或いは拒否するまでのカードが行う全ての操作
が備わる。
【０００３】各呈示は幾つかの段階にて実施され、リー
ダが送信する所有者コードＰを読み取り、アクセス要求
の結果を記録できるアクセス領域にスペースが存在する
か否かを許可回路によりチェックし、リーダが送信した
所有者コードと所有者コード領域に存在する所有者コー
ドＣＰのデータ項目とを許可回路により比較する。
ダが送信する所有者コードＰを読み取り、アクセス要求
の結果を記録できるアクセス領域にスペースが存在する
か否かを許可回路によりチェックし、リーダが送信した
所有者コードと所有者コード領域に存在する所有者コー
ドＣＰのデータ項目とを許可回路により比較する。
【０００４】２つのコードが一致すると、カードはアク
セス領域に「適正な呈示」結果を記憶し、許可回路はリ
ーダとのデータ交換を許可する。こうして呈示が完了す
る。一方、コードが異なると、カードはアクセス領域に
「不適正な呈示」結果を記憶し、許可回路は連続的かつ
不適正な呈示を呈示領域に記憶された不適正な呈示のデ
ータ項目ＮＭＰの最大数と比較する。Ｑの数がＮＭＰを
下回ると、カードは再度リーダによるＰコードの呈示を
要求する。
セス領域に「適正な呈示」結果を記憶し、許可回路はリ
ーダとのデータ交換を許可する。こうして呈示が完了す
る。一方、コードが異なると、カードはアクセス領域に
「不適正な呈示」結果を記憶し、許可回路は連続的かつ
不適正な呈示を呈示領域に記憶された不適正な呈示のデ
ータ項目ＮＭＰの最大数と比較する。Ｑの数がＮＭＰを
下回ると、カードは再度リーダによるＰコードの呈示を
要求する。
【０００５】一方、Ｑの数がＮＭＰ以上であると、許可
回路はアクセス領域に「連続的アクセスの失敗数の過
多」結果を記憶し、カードを阻止して所有者によるアク
セスを阻止し、リーダによる「発行者キー」の呈示を待
つ。こうして呈示が完了する。
回路はアクセス領域に「連続的アクセスの失敗数の過
多」結果を記憶し、カードを阻止して所有者によるアク
セスを阻止し、リーダによる「発行者キー」の呈示を待
つ。こうして呈示が完了する。
【０００６】カードがいわゆる「発行者キー」コードの
呈示を待つ時に、リーダが呈示する発行者キーＥと発行
者領域に含まれる発行者コードＣＥのデータ項目とが同
一でないと、許可回路はアクセス領域に「発行者キーの
誤り」結果を記憶する。
呈示を待つ時に、リーダが呈示する発行者キーＥと発行
者領域に含まれる発行者コードＣＥのデータ項目とが同
一でないと、許可回路はアクセス領域に「発行者キーの
誤り」結果を記憶する。
【０００７】一方、発行者キーＥと発行者コードＣＥと
が同一であれば、許可回路はカード及びリーダの交換を
許可する。従来より、第４メモリスペース、即ちアクセ
ス領域の処理は種々の理由により困難である。
が同一であれば、許可回路はカード及びリーダの交換を
許可する。従来より、第４メモリスペース、即ちアクセ
ス領域の処理は種々の理由により困難である。
【０００８】第１に、アクセス領域は特に寸法及び構造
により、その容量が制限され、第２に、不適正な呈示Ｎ
ＭＰの最大数は多くても３であり、最後に、得られるメ
モリスペースの全てを使用するわけではないが、カード
の寿命が短い。
により、その容量が制限され、第２に、不適正な呈示Ｎ
ＭＰの最大数は多くても３であり、最後に、得られるメ
モリスペースの全てを使用するわけではないが、カード
の寿命が短い。
【０００９】実際、アクセス領域は４つの「カルテッ
ト」、即ち４ビット領域に分割されている。許可回路は
第１カルテットに作用し、その第１ビットは伝達の開始
前には活性化されない。流動カルテットとして周知のこ
のカルテットは［１０００］、［０１００］、［０１１
０］、［１１００］、［１１１０］、［０１１１］の値
を想定でき、従来より１は活性ビットを表すのに使用さ
れ、０は非活性ビットを表すのに使用される。
ト」、即ち４ビット領域に分割されている。許可回路は
第１カルテットに作用し、その第１ビットは伝達の開始
前には活性化されない。流動カルテットとして周知のこ
のカルテットは［１０００］、［０１００］、［０１１
０］、［１１００］、［１１１０］、［０１１１］の値
を想定でき、従来より１は活性ビットを表すのに使用さ
れ、０は非活性ビットを表すのに使用される。
【００１０】適正な呈示は流動カルテットの第１ビット
に１、即ち［１０００］を記憶し、カードが相互作用す
るのを許可する。次に、不適正な呈示は新しい流動カル
テットの第２ビットに１、即ち［１０００、０１００］
を記憶する。
に１、即ち［１０００］を記憶し、カードが相互作用す
るのを許可する。次に、不適正な呈示は新しい流動カル
テットの第２ビットに１、即ち［１０００、０１００］
を記憶する。
【００１１】次に、第２の不適正な呈示が再度流動カル
テットの第３ビットに１、即ち［１０００、０１１０］
を記憶する。第２の呈示が適正であれば、［１０００、
１１００］となる。
テットの第３ビットに１、即ち［１０００、０１１０］
を記憶する。第２の呈示が適正であれば、［１０００、
１１００］となる。
【００１２】２つの不適正な呈示後に適正な呈示が流動
カルテットの第１ビットに１を記憶し、カードの相互作
用を許可し、即ち［１０００、１１１０］となる。他の
２つの不適正な呈示後の不適正な呈示が流動カルテット
の第４ビットに１を記憶し、即ち［１０００、０１１
１］となり、カードが使えなくなる。
カルテットの第１ビットに１を記憶し、カードの相互作
用を許可し、即ち［１０００、１１１０］となる。他の
２つの不適正な呈示後の不適正な呈示が流動カルテット
の第４ビットに１を記憶し、即ち［１０００、０１１
１］となり、カードが使えなくなる。
【００１３】この種のスマートカードには、アクセス領
域が容量において制限されるとともに線形に処理され、
アクセス領域の最後のカルテットが書き込まれる時にカ
ードは引き続いての操作には使用できずに交換されなけ
ればならないという問題がある。
域が容量において制限されるとともに線形に処理され、
アクセス領域の最後のカルテットが書き込まれる時にカ
ードは引き続いての操作には使用できずに交換されなけ
ればならないという問題がある。
【００１４】更に、従来のアクセス領域を処理する方法
では、不適正な呈示ＮＭＰの最大数が少なくとも３に等
しく、アクセス領域の寸法に制限があるためにカードが
すぐに飽和状態に達するという２つの問題点がある。
では、不適正な呈示ＮＭＰの最大数が少なくとも３に等
しく、アクセス領域の寸法に制限があるためにカードが
すぐに飽和状態に達するという２つの問題点がある。
【００１５】
【発明が解決しようとする課題】本発明は上記問題点を
解決するためになされたものであって、その目的は、第
４のメモリスペースが、例えばＥＥＰＲＯＭ型の永続的
な連続的に消去可能かつ書換え可能なメモリＭに割り当
てられることを特徴とするスマートカードを提供するこ
とにある。
解決するためになされたものであって、その目的は、第
４のメモリスペースが、例えばＥＥＰＲＯＭ型の永続的
な連続的に消去可能かつ書換え可能なメモリＭに割り当
てられることを特徴とするスマートカードを提供するこ
とにある。
【００１６】
【課題を解決するための手段及び作用】上記目的を達成
するため、本発明のスマートカードでは、カードリーダ
からの連続的呈示の処理を可能にし、同リーダとのデー
タ交換を可能にするための少なくとも１つのメモリ及び
１つの許可回路ＡＵＴＯを備え、リーダにより伝達され
る値Ｐ及びＥを記憶するための手段及び連続的かつ不適
正な呈示Ｑの数を計算するための手段を備え、当初、同
Ｑの数は０であり、不適正な呈示毎に１ユニットだけ増
加させられるとともに、適正な呈示毎に０にリセットさ
れ、同メモリは少なくとも所有者コードＣＰのデータ項
目を記憶するための第１のメモリスペース、即ち所有者
コード領域と、発行者コードＣＥのデータ項目を記憶す
るための第２のメモリスペース、即ち発行者コード領域
と、不適正な呈示のデータ項目ＮＭＰの最大数を記憶す
るための第３のメモリスペース、即ち呈示領域と、連続
的呈示の結果を記憶するための第４のメモリスペース、
即ちアクセス領域とを有し、同第４メモリスペースが、
例えばＥＥＰＲＯＭ型の永続的な連続的に消去可能かつ
書換え可能なメモリＭに割り当てられる。
するため、本発明のスマートカードでは、カードリーダ
からの連続的呈示の処理を可能にし、同リーダとのデー
タ交換を可能にするための少なくとも１つのメモリ及び
１つの許可回路ＡＵＴＯを備え、リーダにより伝達され
る値Ｐ及びＥを記憶するための手段及び連続的かつ不適
正な呈示Ｑの数を計算するための手段を備え、当初、同
Ｑの数は０であり、不適正な呈示毎に１ユニットだけ増
加させられるとともに、適正な呈示毎に０にリセットさ
れ、同メモリは少なくとも所有者コードＣＰのデータ項
目を記憶するための第１のメモリスペース、即ち所有者
コード領域と、発行者コードＣＥのデータ項目を記憶す
るための第２のメモリスペース、即ち発行者コード領域
と、不適正な呈示のデータ項目ＮＭＰの最大数を記憶す
るための第３のメモリスペース、即ち呈示領域と、連続
的呈示の結果を記憶するための第４のメモリスペース、
即ちアクセス領域とを有し、同第４メモリスペースが、
例えばＥＥＰＲＯＭ型の永続的な連続的に消去可能かつ
書換え可能なメモリＭに割り当てられる。
【００１７】本発明のスマートカードの呈示処理のプロ
セスでは、スマートカードのアクセス領域の最初の２ビ
ットはカードが最初に使用され始める前に活性状態にお
かれ、ａ）値Ｐを所有者コードＣＰのデータ項目と比較
し、ｂ）ＰがＣＰに等しいならば活性ビット後に位置す
る第１ビットをアクセス領域において活性化させ、Ｐが
ＣＰと異なれば活性ビット後に位置する第２ビットを活
性化させ、ｃ）Ｑの数をデータ項目ＮＭＰと比較し、
ｄ）ＱがＮＭＰに等しいならばカードを阻止し、ＱがＮ
ＭＰを下回れば処理を継続する連続ステップからなる。
セスでは、スマートカードのアクセス領域の最初の２ビ
ットはカードが最初に使用され始める前に活性状態にお
かれ、ａ）値Ｐを所有者コードＣＰのデータ項目と比較
し、ｂ）ＰがＣＰに等しいならば活性ビット後に位置す
る第１ビットをアクセス領域において活性化させ、Ｐが
ＣＰと異なれば活性ビット後に位置する第２ビットを活
性化させ、ｃ）Ｑの数をデータ項目ＮＭＰと比較し、
ｄ）ＱがＮＭＰに等しいならばカードを阻止し、ＱがＮ
ＭＰを下回れば処理を継続する連続ステップからなる。
【００１８】
【実施例】以下、本発明を具体化した非限定的実施例を
図１〜図１４に従って説明する。これらの図はスマート
カードのメモリＭ及びこの種のカードにおける種々のメ
モリスペースの概略図である。本実施例はカードリーダ
とのデータ交換を可能にするための許可回路ＡＵＴＯ
（図示せず）を更に備えている。
図１〜図１４に従って説明する。これらの図はスマート
カードのメモリＭ及びこの種のカードにおける種々のメ
モリスペースの概略図である。本実施例はカードリーダ
とのデータ交換を可能にするための許可回路ＡＵＴＯ
（図示せず）を更に備えている。
【００１９】図１は、所有者コードＣＰのデータ項目を
記憶するための第１メモリスペースＡ、即ち所有者コー
ド領域と、発行者コードＣＥのデータ項目を記憶するた
めの第２メモリスペースＢ、即ち発行者コード領域と、
不適正な呈示のデータ項目ＮＭＰの数を記憶するための
第３メモリスペースＣ、即ち呈示領域と、連続的呈示の
結果を記憶するための第４メモリスペースＤ、即ちアク
セス領域とを有するメモリＭを示す。
記憶するための第１メモリスペースＡ、即ち所有者コー
ド領域と、発行者コードＣＥのデータ項目を記憶するた
めの第２メモリスペースＢ、即ち発行者コード領域と、
不適正な呈示のデータ項目ＮＭＰの数を記憶するための
第３メモリスペースＣ、即ち呈示領域と、連続的呈示の
結果を記憶するための第４メモリスペースＤ、即ちアク
セス領域とを有するメモリＭを示す。
【００２０】前記のように、従来技術のアクセス領域Ｄ
は図２Ａ〜Ｆに示すように、「カルテット」、即ち４ビ
ット領域に分割されている。カードを使用したいと考え
るカード所有者は、例えば銀行業務を行うためにカード
リーダにカードを挿入する。カードリーダとのデータ交
換を許可する前に、カードは該所有者がカードに基づく
取引を行う権限を有するか否かをチェックする。従来よ
り、リーダによるコード（所有者又は発行者）の送信に
引き続き、カードがリーダとのデータ交換を許可或いは
拒否するまで、カードが実施する操作は呈示のみである
とみなされている。
は図２Ａ〜Ｆに示すように、「カルテット」、即ち４ビ
ット領域に分割されている。カードを使用したいと考え
るカード所有者は、例えば銀行業務を行うためにカード
リーダにカードを挿入する。カードリーダとのデータ交
換を許可する前に、カードは該所有者がカードに基づく
取引を行う権限を有するか否かをチェックする。従来よ
り、リーダによるコード（所有者又は発行者）の送信に
引き続き、カードがリーダとのデータ交換を許可或いは
拒否するまで、カードが実施する操作は呈示のみである
とみなされている。
【００２１】各呈示は、リーダが送信する所有者コード
Ｐをカードが読み取り、アクセス要求の結果を記憶でき
るスペースがアクセス領域Ｄに存在するか否かを許可回
路ＡＵＴＯがチェックし、リーダが送信した所有者コー
ドＰを所有者コード領域に存在する所有者コードＣＰの
データ項目と比較するという段階を経て実施される。
Ｐをカードが読み取り、アクセス要求の結果を記憶でき
るスペースがアクセス領域Ｄに存在するか否かを許可回
路ＡＵＴＯがチェックし、リーダが送信した所有者コー
ドＰを所有者コード領域に存在する所有者コードＣＰの
データ項目と比較するという段階を経て実施される。
【００２２】これまで見てきたように、流動カルテット
は図２Ａに示す値を想定できる。図２Ｂに示すように、
第１の適正呈示は流動カルテットの第１ビットに１を記
憶するとともにカードの相互作用を許可し、図２Ｃに示
すように、第１の不適正呈示は流動カルテットの第２ビ
ットに１を記憶する。
は図２Ａに示す値を想定できる。図２Ｂに示すように、
第１の適正呈示は流動カルテットの第１ビットに１を記
憶するとともにカードの相互作用を許可し、図２Ｃに示
すように、第１の不適正呈示は流動カルテットの第２ビ
ットに１を記憶する。
【００２３】図２Ｄに示すように、第１の適正呈示に引
き続き、不適正呈示が新たな流動カルテットの第２ビッ
トに１を記憶する。次に、図２Ｅに示すように、第２の
不適正呈示は流動カルテットの第３ビットに１を記憶す
る。該第２呈示が適正であれば、図２Ｆに示すように、
流動カルテットの第１ビットが活性化される。
き続き、不適正呈示が新たな流動カルテットの第２ビッ
トに１を記憶する。次に、図２Ｅに示すように、第２の
不適正呈示は流動カルテットの第３ビットに１を記憶す
る。該第２呈示が適正であれば、図２Ｆに示すように、
流動カルテットの第１ビットが活性化される。
【００２４】図２Ｇに示すように、２つの不適正呈示後
の適正呈示は流動カルテットの第１ビットに１を記憶
し、カードの相互作用を許可する。図２Ｈに示すよう
に、他の２つの不適正呈示に引き続く不適正呈示は流動
カルテットの第４ビットに１を記憶し、カードが使用不
能になる。
の適正呈示は流動カルテットの第１ビットに１を記憶
し、カードの相互作用を許可する。図２Ｈに示すよう
に、他の２つの不適正呈示に引き続く不適正呈示は流動
カルテットの第４ビットに１を記憶し、カードが使用不
能になる。
【００２５】図２Ｉにおいて、１つの適正呈示、２つの
不適正呈示、１つの適正呈示及び３つの不適正呈示のシ
ーケンスを示している。こうして、従来技術においては
呈示の最大数は多くても３に等しい。
不適正呈示、１つの適正呈示及び３つの不適正呈示のシ
ーケンスを示している。こうして、従来技術においては
呈示の最大数は多くても３に等しい。
【００２６】一方、本発明では、リーダにより伝達され
る値Ｐ及びＥを記録するための手段及び連続的かつ不適
正な呈示Ｑの数を計算するための手段を備え、当初、こ
の数は０であり、不適正な呈示毎に１ユニットだけ増加
させられるとともに、適正な呈示毎に０にリセットさ
れ、このアクセス領域Ｄが、例えばＥＥＰＲＯＭ型の永
続的な連続的に消去可能かつ書換え可能なメモリＭに割
り当てられるスマートカードの利用を提案している。
る値Ｐ及びＥを記録するための手段及び連続的かつ不適
正な呈示Ｑの数を計算するための手段を備え、当初、こ
の数は０であり、不適正な呈示毎に１ユニットだけ増加
させられるとともに、適正な呈示毎に０にリセットさ
れ、このアクセス領域Ｄが、例えばＥＥＰＲＯＭ型の永
続的な連続的に消去可能かつ書換え可能なメモリＭに割
り当てられるスマートカードの利用を提案している。
【００２７】加えて、図３に示すように、メモリＭは複
数のページ（Ｐ1 ，…，Ｐi ，…，Ｐk （ｋ≧３））を
備え、この処理は構造にされ、即ちページＰi はモジュ
ールｋの一致関係を介して別のページＰi+k に物理的に
等しく、従来より１ページは好ましくは物理的に連続性
の、即ち隣接する一組の複数ビットである。
数のページ（Ｐ1 ，…，Ｐi ，…，Ｐk （ｋ≧３））を
備え、この処理は構造にされ、即ちページＰi はモジュ
ールｋの一致関係を介して別のページＰi+k に物理的に
等しく、従来より１ページは好ましくは物理的に連続性
の、即ち隣接する一組の複数ビットである。
【００２８】カードの寿命を延ばすべく、使用できなく
なったページを消去する効果的な手段が設けられたが、
これについては後述する。本発明に基づき、スマートカ
ードの呈示を処理するためのプロセスは以下のステップ
からなり、図４に示すように、カードの使用開始前にカ
ードのアクセス領域の最初の２ビットが活性状態におか
れるように規定する。
なったページを消去する効果的な手段が設けられたが、
これについては後述する。本発明に基づき、スマートカ
ードの呈示を処理するためのプロセスは以下のステップ
からなり、図４に示すように、カードの使用開始前にカ
ードのアクセス領域の最初の２ビットが活性状態におか
れるように規定する。
【００２９】リーダにより所有者コードＰが送信された
時、本発明のプロセスに基づき、以下の事柄が生じる。 １）図５に示すように、所有者コードＰが領域Ａに存在
するデータ項目ＣＰに等しければ、図４に存在する活性
ビット後に位置する第１ビットが活性化される。
時、本発明のプロセスに基づき、以下の事柄が生じる。 １）図５に示すように、所有者コードＰが領域Ａに存在
するデータ項目ＣＰに等しければ、図４に存在する活性
ビット後に位置する第１ビットが活性化される。
【００３０】２）所有者コードＰが不適正ならば、即ち
データ項目ＣＰと異なれば、第１の不適正呈示の状態が
生じ、当初０であるＱの数が値１に増加させられる。加
えて、図６に示すように、Ｑの値がデータ項目ＮＭＰの
値を下回れば、処理プログラムは活性ビット後に位置す
る第２ビットを活性化させる。
データ項目ＣＰと異なれば、第１の不適正呈示の状態が
生じ、当初０であるＱの数が値１に増加させられる。加
えて、図６に示すように、Ｑの値がデータ項目ＮＭＰの
値を下回れば、処理プログラムは活性ビット後に位置す
る第２ビットを活性化させる。
【００３１】一方、Ｑの値、即ち１がＮＭＰの値に等し
ければ、カード所有者に対してカードが阻止される。こ
の場合、カードの発行主、例えば銀行側ではカードの阻
止を解くために発行者コードＥを呈示せねばならない。
この発行者コードＥは領域Ｂに存在するデータ項目ＣＥ
と比較され、発行者コードＥがＣＥデータ項目と異なれ
ば、図７に示すように、最後の活性ビット後に位置する
第３ビットが活性化される。次に、カードは確実に阻止
され、使用不能になる。
ければ、カード所有者に対してカードが阻止される。こ
の場合、カードの発行主、例えば銀行側ではカードの阻
止を解くために発行者コードＥを呈示せねばならない。
この発行者コードＥは領域Ｂに存在するデータ項目ＣＥ
と比較され、発行者コードＥがＣＥデータ項目と異なれ
ば、図７に示すように、最後の活性ビット後に位置する
第３ビットが活性化される。次に、カードは確実に阻止
され、使用不能になる。
【００３２】一方、発行者コードＥが適正であり、ＣＥ
データ項目に等しければ、例えば次の２ビットを活性化
させ、カードを元の状態に戻すことによって所有者によ
るカードの使用が再開される。
データ項目に等しければ、例えば次の２ビットを活性化
させ、カードを元の状態に戻すことによって所有者によ
るカードの使用が再開される。
【００３３】他の実施例について説明する。図８は２つ
の適正呈示及び引き続いての４つの不適正呈示を有する
ビットの活性化を示す。ここで、データ項目ＮＭＰがパ
ラメータ表示可能であることは明らかである。図９は１
０個の連続適正呈示を有するビットの活性化を示す。図
１０は１０個の連続適正呈示、引き続く３つの不適正呈
示及び２つの適正呈示のシーケンスを示す。図１１は１
４個の適正呈示、所有者による３つの不適正呈示及び発
行者による１つの不適正呈示を示し、これは明らかにカ
ードの使用不能となる。
の適正呈示及び引き続いての４つの不適正呈示を有する
ビットの活性化を示す。ここで、データ項目ＮＭＰがパ
ラメータ表示可能であることは明らかである。図９は１
０個の連続適正呈示を有するビットの活性化を示す。図
１０は１０個の連続適正呈示、引き続く３つの不適正呈
示及び２つの適正呈示のシーケンスを示す。図１１は１
４個の適正呈示、所有者による３つの不適正呈示及び発
行者による１つの不適正呈示を示し、これは明らかにカ
ードの使用不能となる。
【００３４】更に、ページＰ1 後のページＰ2 に、より
一般的にはページＰn 後のページＰ n+1 にビットを書き
込むことを伴うメモリのページの循環処理により、以下
のように、Ｑの数がデータ項目ＮＭＰを下回れば、使用
できなくなったページを、消去することによって効果的
に再利用できるようになる。流動ページＰn がページＰ
k-1 であると仮定する。図１２に示すように、許可プロ
グラムは各呈示後にページＰk-1 （Ｐn に等しい）の最
後の２ビットの少なくとも１ビットが活性化されたか否
かをチェックする。
一般的にはページＰn 後のページＰ n+1 にビットを書き
込むことを伴うメモリのページの循環処理により、以下
のように、Ｑの数がデータ項目ＮＭＰを下回れば、使用
できなくなったページを、消去することによって効果的
に再利用できるようになる。流動ページＰn がページＰ
k-1 であると仮定する。図１２に示すように、許可プロ
グラムは各呈示後にページＰk-1 （Ｐn に等しい）の最
後の２ビットの少なくとも１ビットが活性化されたか否
かをチェックする。
【００３５】次に、図１３に示すように、（Ｐn+2 ＝Ｐ
k-1+2 ＝Ｐk+1 、Ｐk+1 ＝Ｐ1 、Ｐ n+2 ＝Ｐ1 、ｋはモ
ジュール）を有するページＰn+2 は消去され、図１４に
示すように、ページＰn に書き込むことができる。
k-1+2 ＝Ｐk+1 、Ｐk+1 ＝Ｐ1 、Ｐ n+2 ＝Ｐ1 、ｋはモ
ジュール）を有するページＰn+2 は消去され、図１４に
示すように、ページＰn に書き込むことができる。
【００３６】更に一般的には、Ｑがデータ項目ＮＭＰを
下回り続ければ、かつ下回り続けた場合のみ、並びにペ
ージＰn が完成されていれば、ページＰn+2 のビットは
０にリセットされる。このチェックは各呈示後に実施さ
れる。
下回り続ければ、かつ下回り続けた場合のみ、並びにペ
ージＰn が完成されていれば、ページＰn+2 のビットは
０にリセットされる。このチェックは各呈示後に実施さ
れる。
【００３７】これにより、アクセス領域のメモリを再利
用することによって、より長期間にわたりカードを使用
できるようになる。上記では、本発明に基づき、カード
及びプロセスの非限定例を示している。
用することによって、より長期間にわたりカードを使用
できるようになる。上記では、本発明に基づき、カード
及びプロセスの非限定例を示している。
【００３８】本発明のスマートカードは、理論的に制約
を受けないと同時に寸法が制限されているアクセス領域
と関連するカードの利用数と、１〜３から更に大きな数
にパラメータ表示可能な多数の不適正な呈示ＮＭＰと、
ビット書込み位置を分散することによってカードの寿命
を延ばすＥＥＰＲＯＭメモリの分散耐久性とを提供して
いる。
を受けないと同時に寸法が制限されているアクセス領域
と関連するカードの利用数と、１〜３から更に大きな数
にパラメータ表示可能な多数の不適正な呈示ＮＭＰと、
ビット書込み位置を分散することによってカードの寿命
を延ばすＥＥＰＲＯＭメモリの分散耐久性とを提供して
いる。
【００３９】本発明の実施例に基づき、メモリＭは複数
のページ（Ｐ1 ，…，Ｐi ，…，Ｐ k （ｋ≧３））を備
え、この処理は構造にされ、即ちページＰi はモジュー
ルｋの一致関係を介して別のページＰi+k に物理的に等
しく、従来より１ページは好ましくは物理的に連続性
の、即ち隣接する一組の複数ビットである。
のページ（Ｐ1 ，…，Ｐi ，…，Ｐ k （ｋ≧３））を備
え、この処理は構造にされ、即ちページＰi はモジュー
ルｋの一致関係を介して別のページＰi+k に物理的に等
しく、従来より１ページは好ましくは物理的に連続性
の、即ち隣接する一組の複数ビットである。
【００４０】この種の循環処理とはページＰi のビット
後にページＰi+1 のビットが活性化されるということで
ある。こうして、以前に使用され、利用できなくなった
ページを予め消去することによって再利用できる。
後にページＰi+1 のビットが活性化されるということで
ある。こうして、以前に使用され、利用できなくなった
ページを予め消去することによって再利用できる。
【００４１】メモリＭは更に第５のメモリスペースを形
成する少なくとも１つの追加ページを備え、これは循環
状には処理されず、効果的である。この追加メモリスペ
ースは、例えば既存のシステム又は他のプログラムとの
互換性を確実にするものである。
成する少なくとも１つの追加ページを備え、これは循環
状には処理されず、効果的である。この追加メモリスペ
ースは、例えば既存のシステム又は他のプログラムとの
互換性を確実にするものである。
【００４２】本発明の改良に基づき、第４メモリスペー
スに属するページＰn+2 がページＰ n+1 への書込み前に
消去され、即ちページＰn+2 のビットは以下の２条件が
満たされれば、かつ満たされた場合のみ、０にリセット
される。
スに属するページＰn+2 がページＰ n+1 への書込み前に
消去され、即ちページＰn+2 のビットは以下の２条件が
満たされれば、かつ満たされた場合のみ、０にリセット
される。
【００４３】Ｃ1 ：ページＰn が完了、 Ｃ2 ：Ｑの数がＮＭＰを下回る。 このテスト（Ｃ1 ，Ｃ2 ）は各呈示後に実施される。
【００４４】こうして、妥当な寸法であるとともに全く
の限定寸法のアクセス領域により、消去時に得られる不
適正な呈示Ｑの数のような必要な情報を有する可能性が
あるページを時期尚早に消去しないように留意すると同
時に、使用できなくなったページを再利用することが可
能になる。
の限定寸法のアクセス領域により、消去時に得られる不
適正な呈示Ｑの数のような必要な情報を有する可能性が
あるページを時期尚早に消去しないように留意すると同
時に、使用できなくなったページを再利用することが可
能になる。
【００４５】条件Ｃ1 の成立が前記ページＰn 上の最後
の２ビットの少なくとも１つが活性化されたか否かをチ
ェックすることによって判断されることは効果的であ
る。このテストはページＰn が実際に完了したか否かを
チェックできる有効なテストである。
の２ビットの少なくとも１つが活性化されたか否かをチ
ェックすることによって判断されることは効果的であ
る。このテストはページＰn が実際に完了したか否かを
チェックできる有効なテストである。
【００４６】また、本発明は上記のようにスマートカー
ドの呈示を処理するためのプロセスに関し、カードのア
クセス領域の最初の２ビットはカードが最初に使用され
始める前に活性状態におかれている。このプロセスは、
ａ）前記値Ｐを所有者コードＣＰのデータ項目と比較
し、ｂ）ＰがＣＰに等しいならば活性ビット後に位置す
る第１ビットをアクセス領域において活性化させ、Ｐが
ＣＰと異なれば活性ビット後に位置する第２ビットを活
性化させ、ｃ）Ｑの数をデータ項目ＮＭＰと比較し、
ｄ）ＱがＮＭＰに等しいならばカードを阻止し、ＱがＮ
ＭＰを下回れば処理を継続する連続ステップからなって
いる。
ドの呈示を処理するためのプロセスに関し、カードのア
クセス領域の最初の２ビットはカードが最初に使用され
始める前に活性状態におかれている。このプロセスは、
ａ）前記値Ｐを所有者コードＣＰのデータ項目と比較
し、ｂ）ＰがＣＰに等しいならば活性ビット後に位置す
る第１ビットをアクセス領域において活性化させ、Ｐが
ＣＰと異なれば活性ビット後に位置する第２ビットを活
性化させ、ｃ）Ｑの数をデータ項目ＮＭＰと比較し、
ｄ）ＱがＮＭＰに等しいならばカードを阻止し、ＱがＮ
ＭＰを下回れば処理を継続する連続ステップからなって
いる。
【００４７】更に、本発明に基づくプロセスは、リーダ
が発行者コードを送信する時、ｅ）値Ｅをデータ項目Ｃ
Ｅと比較し、ｆ）ＥがＣＥと異なれば最後の活性ビット
後の第３ビットを活性化させ、この結果、カードを明確
に阻止し、ｇ）ＥがＣＥに等しければ処理を継続するス
テップからなり、これは効果的である。
が発行者コードを送信する時、ｅ）値Ｅをデータ項目Ｃ
Ｅと比較し、ｆ）ＥがＣＥと異なれば最後の活性ビット
後の第３ビットを活性化させ、この結果、カードを明確
に阻止し、ｇ）ＥがＣＥに等しければ処理を継続するス
テップからなり、これは効果的である。
【００４８】
【発明の効果】以上詳述したように、本発明によれば、
第４のメモリスペースを、例えばＥＥＰＲＯＭ型の永続
的な連続的に消去可能かつ書換え可能なメモリＭに割り
当てることができるという優れた効果がある。
第４のメモリスペースを、例えばＥＥＰＲＯＭ型の永続
的な連続的に消去可能かつ書換え可能なメモリＭに割り
当てることができるという優れた効果がある。
【図１】 第１〜第４メモリスペースを有するメモリＭ
を示す概略図。
を示す概略図。
【図２】 （Ａ）スマートカードのメモリＭ及びこの種
のカードにおける種々のメモリスペースの概略図、
（Ｂ）第１の適正呈示が流動カルテットの第１ビットに
１を記憶するとともにカードの相互作用を許可する様子
を示す概略図、（Ｃ）第１の不適正呈示が流動カルテッ
トの第２ビットに１を記憶する様子を示す概略図、
（Ｄ）第１の適正呈示に引き続き、不適正呈示が新たな
流動カルテットの第２ビットに１を記憶する様子を示す
概略図、（Ｅ）第２の不適正呈示が流動カルテットの第
３ビットに１を記憶する様子を示す概略図、（Ｆ）流動
カルテットの第１ビットが活性化される様子を示す概略
図、（Ｇ）２つの不適正呈示後の適正呈示が流動カルテ
ットの第１ビットに１を記憶し、カードの相互作用を許
可する様子を示す概略図、（Ｈ）他の２つの不適正呈示
に引き続く不適正呈示が流動カルテットの第４ビットに
１を記憶し、カードが使用不能になる様子を示す概略
図、（Ｉ）１つの適正呈示、２つの不適正呈示、１つの
適正呈示及び３つの不適正呈示のシーケンスを示す概略
図。
のカードにおける種々のメモリスペースの概略図、
（Ｂ）第１の適正呈示が流動カルテットの第１ビットに
１を記憶するとともにカードの相互作用を許可する様子
を示す概略図、（Ｃ）第１の不適正呈示が流動カルテッ
トの第２ビットに１を記憶する様子を示す概略図、
（Ｄ）第１の適正呈示に引き続き、不適正呈示が新たな
流動カルテットの第２ビットに１を記憶する様子を示す
概略図、（Ｅ）第２の不適正呈示が流動カルテットの第
３ビットに１を記憶する様子を示す概略図、（Ｆ）流動
カルテットの第１ビットが活性化される様子を示す概略
図、（Ｇ）２つの不適正呈示後の適正呈示が流動カルテ
ットの第１ビットに１を記憶し、カードの相互作用を許
可する様子を示す概略図、（Ｈ）他の２つの不適正呈示
に引き続く不適正呈示が流動カルテットの第４ビットに
１を記憶し、カードが使用不能になる様子を示す概略
図、（Ｉ）１つの適正呈示、２つの不適正呈示、１つの
適正呈示及び３つの不適正呈示のシーケンスを示す概略
図。
【図３】 メモリＭが複数のページを備え、この処理が
循環構造にてなされる様子を示す概略図。
循環構造にてなされる様子を示す概略図。
【図４】 カードの使用開始前にカードのアクセス領域
の最初の２ビットが活性状態におかれる様子を示す概略
図。
の最初の２ビットが活性状態におかれる様子を示す概略
図。
【図５】 所有者コードＰが領域Ａに存在するデータ項
目ＣＰに等しい様子を示す概略図。
目ＣＰに等しい様子を示す概略図。
【図６】 Ｑの値がデータ項目ＮＭＰの値を下回れば、
処理プログラムが活性ビット後に位置する第２ビットを
活性化させる様子を示す概略図。
処理プログラムが活性ビット後に位置する第２ビットを
活性化させる様子を示す概略図。
【図７】 最後の活性ビット後に位置する第３ビットが
活性化される様子を示す概略図。
活性化される様子を示す概略図。
【図８】 ２つの適正呈示及び引き続いての４つの不適
正呈示を有するビットの活性化を示す概略図。
正呈示を有するビットの活性化を示す概略図。
【図９】 １０個の連続適正呈示を有するビットの活性
化を示す概略図。
化を示す概略図。
【図１０】 １０個の連続適正呈示、引き続く３つの不
適正呈示及び２つの適正呈示のシーケンスを示す概略
図。
適正呈示及び２つの適正呈示のシーケンスを示す概略
図。
【図１１】 １４個の適正呈示、所有者による３つの不
適正呈示及び発行者による１つの不適正呈示を示す概略
図。
適正呈示及び発行者による１つの不適正呈示を示す概略
図。
【図１２】 許可プログラムが各呈示後にページＰk-1
の最後の２ビットの少なくとも１ビットが活性化された
か否かをチェックする様子を示す概略図。
の最後の２ビットの少なくとも１ビットが活性化された
か否かをチェックする様子を示す概略図。
【図１３】 （Ｐn+2 ＝Ｐk-1+2 ＝Ｐk+1 、Ｐk+1 ＝Ｐ
1 、Ｐn+2 ＝Ｐ1 、ｋはモジュ─ル）を有するページＰ
n+2 が消去される様子を示す概略図。
1 、Ｐn+2 ＝Ｐ1 、ｋはモジュ─ル）を有するページＰ
n+2 が消去される様子を示す概略図。
【図１４】 ページＰn に書き込むことができる様子を
示す概略図。
示す概略図。
Ａ…第１のメモリスペース、Ｂ…第２のメモリスペー
ス、Ｃ…第３のメモリスペース、ＣＥ…発行者コード、
ＣＰ…所有者コード、Ｄ…第４のメモリスペース、Ｅ…
リーダにより伝達される値、Ｍ…永続的な連続的に消去
可能かつ書換え可能なメモリ、ＮＭＰ…不適正な呈示の
データ項目、Ｐ…リーダにより伝達される値、Ｑ…連続
的かつ不適正な呈示。
ス、Ｃ…第３のメモリスペース、ＣＥ…発行者コード、
ＣＰ…所有者コード、Ｄ…第４のメモリスペース、Ｅ…
リーダにより伝達される値、Ｍ…永続的な連続的に消去
可能かつ書換え可能なメモリ、ＮＭＰ…不適正な呈示の
データ項目、Ｐ…リーダにより伝達される値、Ｑ…連続
的かつ不適正な呈示。
Claims (7)
- 【請求項１】 カードリーダからの連続的呈示の処理を
可能にし、同リーダとのデータ交換を可能にするための
少なくとも１つのメモリ及び１つの許可回路ＡＵＴＯを
備え、リーダにより伝達される値（Ｐ）及び（Ｅ）を記
憶するための手段及び連続的かつ不適正な呈示（Ｑ）の
数を計算するための手段を備え、 当初、前記（Ｑ）の数は０であり、不適正な呈示毎に１
ユニットだけ増加させられるとともに、適正な呈示毎に
０にリセットされ、 前記メモリは少なくとも所有者コード（ＣＰ）のデータ
項目を記憶するための第１のメモリスペース（Ａ）、即
ち所有者コード領域と、発行者コード（ＣＥ）のデータ
項目を記憶するための第２のメモリスペース（Ｂ）、即
ち発行者コード領域と、不適正な呈示のデータ項目（Ｎ
ＭＰ）の最大数を記憶するための第３のメモリスペース
（Ｃ）、即ち呈示領域と、連続的呈示の結果を記憶する
ための第４のメモリスペース（Ｄ）、即ちアクセス領域
とを有するスマートカードにおいて、 前記第４メモリスペース（Ｄ）が、例えばＥＥＰＲＯＭ
型の永続的な連続的に消去可能かつ書換え可能なメモリ
（Ｍ）に割り当てられることを特徴とするスマートカー
ド。 - 【請求項２】 前記メモリ（Ｍ）は複数のページ
（Ｐ1 ，…，Ｐi ，…，Ｐ k （ｋ≧３））を備え、この
処理は循環構造にされ、即ちページ（Ｐi ）はモジュー
ルｋの一致関係を介して別のページ（Ｐi+k ）に物理的
に等しいことを特徴とする請求項１に記載のスマートカ
ード。 - 【請求項３】 前記メモリ（Ｍ）は更に循環状に処理さ
れない第５のメモリスペースを形成する少なくとも１つ
の追加ページを備えて、例えば既存のシステム又は他の
プログラムとの互換性を確実にしたことを特徴とする請
求項２に記載のスマートカード。 - 【請求項４】 前記第４メモリスペース（Ｄ）に属する
ページ（Ｐn+2 ）はページ（Ｐn+1 ）への書込み前に消
去され、即ちページ（Ｐn+2 ）のビットが、Ｃ1 ：ペー
ジ（Ｐn ）が完了及びＣ2 ：Ｑの数がＮＭＰを下回る、
の２条件を満たせば、かつ満たした場合にのみ０にリセ
ットされ、同テスト（Ｃ1 ，Ｃ2 ）は各呈示後に実施さ
れる請求項２及び３のいずれか１項に記載のスマートカ
ード。 - 【請求項５】 前記条件（Ｃ1 ）の成立が前記ページ
（Ｐn ）の最後の２ビットの少なくとも１つが活性化さ
れたか否かをチェックすることによって判断されること
を特徴とする請求項４に記載のスマートカード。 - 【請求項６】 前記カードのアクセス領域の最初の２ビ
ットはカードが最初に使用され始める前に活性状態にお
かれ、ａ）前記値（Ｐ）を所有者コード（ＣＰ）のデー
タ項目と比較し、ｂ）ＰがＣＰに等しいならば活性ビッ
ト後に位置する第１ビットをアクセス領域において活性
化させ、ＰがＣＰと異なれば活性ビット後に位置する第
２ビットを活性化させ、ｃ）Ｑの数をデータ項目（ＮＭ
Ｐ）と比較し、ｄ）ＱがＮＭＰに等しいならばカードを
阻止し、ＱがＮＭＰを下回れば処理を継続する連続ステ
ップからなる請求項１乃至５のいずれか１項に記載のス
マートカードの呈示を処理するためのプロセス。 - 【請求項７】 更に、ｅ）値（Ｅ）をデータ項目（Ｃ
Ｅ）と比較し、ｆ）ＥがＣＥと異なれば最後の活性ビッ
ト後の第３ビットを活性化させ、この結果、カードを明
らかに使用不能にし、ｇ）ＥがＣＥに等しければ処理を
継続するステップからなる請求項６に記載の阻止状態に
あるスマートカードの呈示を処理するためのプロセス。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9407313A FR2721420B1 (fr) | 1994-06-15 | 1994-06-15 | Carte à mémoire assurant la gestion des présentations successives et procédé de gestion de ces présentations. |
| FR9407313 | 1994-06-15 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0855195A true JPH0855195A (ja) | 1996-02-27 |
Family
ID=9464240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7148996A Pending JPH0855195A (ja) | 1994-06-15 | 1995-06-15 | 連続呈示処理を可能にするスマートカード及び同呈示を処理するためのプロセス |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP0687999B1 (ja) |
| JP (1) | JPH0855195A (ja) |
| AT (1) | ATE175049T1 (ja) |
| DE (1) | DE69506789T2 (ja) |
| FR (1) | FR2721420B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2834157A1 (fr) * | 2001-12-20 | 2003-06-27 | Schlumberger Systems & Service | Procede et dispositif d'authentification entre un poste utilisateur a ecran et un organe d'authentification |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61210488A (ja) * | 1985-03-14 | 1986-09-18 | Toppan Moore Co Ltd | Ｉｃカ−ド |
| FR2618000B1 (fr) * | 1987-07-07 | 1989-11-03 | Schlumberger Ind Sa | Procede et dispositif antifraude pour un systeme a acces selectif |
| FR2668278A1 (fr) * | 1990-10-19 | 1992-04-24 | Gemplus Card Int | Procede pour la ratification de codes secrets pour cartes a memoires. |
| FR2674647A1 (fr) * | 1991-03-29 | 1992-10-02 | Widmer Michel | Appareil formant chequier electronique pour transactions financieres et procede d'utilisation d'un tel appareil. |
| FR2675287B1 (fr) * | 1991-04-15 | 1993-06-18 | Bull Sa | Circuit coupleur et son utilisation dans une carte et procede. |
-
1994
- 1994-06-15 FR FR9407313A patent/FR2721420B1/fr not_active Expired - Lifetime
-
1995
- 1995-06-14 AT AT95401390T patent/ATE175049T1/de not_active IP Right Cessation
- 1995-06-14 EP EP95401390A patent/EP0687999B1/fr not_active Expired - Lifetime
- 1995-06-14 DE DE69506789T patent/DE69506789T2/de not_active Expired - Lifetime
- 1995-06-15 JP JP7148996A patent/JPH0855195A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0687999A1 (fr) | 1995-12-20 |
| DE69506789T2 (de) | 1999-07-22 |
| ATE175049T1 (de) | 1999-01-15 |
| FR2721420B1 (fr) | 1996-08-30 |
| EP0687999B1 (fr) | 1998-12-23 |
| FR2721420A1 (fr) | 1995-12-22 |
| DE69506789D1 (de) | 1999-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0330404B1 (en) | Integrated circuit cards | |
| US5227612A (en) | Method and device for the management of transactions using microchip cards | |
| JP2755828B2 (ja) | 複数のマイクロプロセッサ間でアプリケーション・データおよび手続きを共用するための安全なアプリケーション・カード | |
| US6371377B2 (en) | Card type recording medium and access control method for card type recording medium and computer-readable recording medium having access control program for card type recording medium recorded | |
| US5379344A (en) | Smart card validation device and method | |
| US5754762A (en) | Secure multiple application IC card using interrupt instruction issued by operating system or application program to control operation flag that determines the operational mode of bi-modal CPU | |
| JPS63788A (ja) | Ｉｃカード | |
| US8983072B2 (en) | Portable data carrier featuring secure data processing | |
| US4819204A (en) | Method for controlling memory access on a chip card and apparatus for carrying out the method | |
| US5442165A (en) | Secure IC card system with reusable prototype IC card | |
| US5828053A (en) | Portable storage medium and portable storage medium issuing system | |
| JP3178881B2 (ja) | 携帯可能電子装置 | |
| JPH04264688A (ja) | メモリカードの暗証コードを承認する方法 | |
| JPH09259235A (ja) | 携帯可能情報記憶媒体、申請者情報入力装置、携帯可能情報記憶媒体システム、及び携帯可能情報記憶媒体のデータアクセス方法 | |
| JPH0855195A (ja) | 連続呈示処理を可能にするスマートカード及び同呈示を処理するためのプロセス | |
| JPH0434788B2 (ja) | ||
| JPH09265254A (ja) | 情報記憶媒体の相互認証システム | |
| EP1079340A2 (en) | Integrated circuit card protected from unauthorized access | |
| JPS61211787A (ja) | Ｉｃカ−ド | |
| JPH11306301A (ja) | 期限つきセキュリティステータスを有するｉｃカード | |
| JP3302348B2 (ja) | 携帯可能電子装置およびキー照合方法 | |
| JP2004334745A (ja) | Ｉｃカード | |
| CN117407928B (zh) | 存储装置、存储装置的数据保护方法、计算机设备及介质 | |
| JPH1069435A (ja) | Ｉｃカード | |
| JP2007513421A (ja) | フラッシュメモリ内でのアクセスを制御するための方法、およびこのような方法の実施のためのシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080725 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090725 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090725 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20100725 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20120725 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 10 |