JPH08510617A - ビデオディスプレイのための走査用コンバーター - Google Patents

ビデオディスプレイのための走査用コンバーター

Info

Publication number
JPH08510617A
JPH08510617A JP7522761A JP52276195A JPH08510617A JP H08510617 A JPH08510617 A JP H08510617A JP 7522761 A JP7522761 A JP 7522761A JP 52276195 A JP52276195 A JP 52276195A JP H08510617 A JPH08510617 A JP H08510617A
Authority
JP
Japan
Prior art keywords
field
input
output
line
rate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7522761A
Other languages
English (en)
Inventor
ウェストン,マーティン
オーエン,クリス
ロングクロフト,サイモン
Original Assignee
スネル アンド ウィルコックス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB9403858A external-priority patent/GB9403858D0/en
Priority claimed from GB9405524A external-priority patent/GB9405524D0/en
Priority claimed from GB9413286A external-priority patent/GB9413286D0/en
Application filed by スネル アンド ウィルコックス リミテッド filed Critical スネル アンド ウィルコックス リミテッド
Publication of JPH08510617A publication Critical patent/JPH08510617A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/01Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0127Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
    • H04N7/0132Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter the field or frame frequency of the incoming video signal being multiplied by a positive integer, e.g. for flicker reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Television Systems (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】 各出力フィールドラインは、少なくとも三つの入力フィールドの各々からの少なくとも三つの入力フィールドラインから内挿される、ディスプレイアップコンバージョン方法。1.5倍(単純なフィールド倍増の代わりに)にフィールドレイトを増やし、1.5倍に(単純なライン倍増の代わりに)ラインレイトを増やすことにより、支配可能な範囲内でデータフローレイトを維持しながら、実質的な画像品質の向上が得られる。

Description

【発明の詳細な説明】 ビデオディスプレイのための走査用コンバーター 技術分野 本発明は、改良されたディスプレイを提供するためのビデオ信号処理に関する 。 背景技術 従来、テレビジョンの映像は、一定の時間に表示されるフィールド数を増やす ことによって改良できるという認識があった。これは、標準の50ヘルツ(ある いは、NTSCの60ヘルツ)フィールドレイトから起こるちらつきがさらに顕 著になるため、平均より大きく、あるいは明るいディスプレイにとって特に有利 である。特に、視覚は、周辺視において、明るい物体の動きにより敏感である。 ディスプレイフィールドレイトを倍増するために、いくつかの技術が提案され ている。一つの方法は、各フィールドを、垂直方向にずれた二つの位置に表示す ることである。しかしながら、この方法では、画像の細かな水平方向の特徴が垂 直方向の変位の故に、元のフィールドレイトでは、上下に飛んで(ホップして) いるように見えるという欠点がある。さらに、画像中の動きが円滑でなくなるた め、動体像はゆらいで(ジャダー)見えてしまう。 これらの問題点を減らすためのこれまでの一つの試みでは、二つの特別なフィ ールドが一つ置きの入力フィールドの前後に挿入されている。その結果生じるシ ーケンスは、引き続くフィールドの始点間と同じ間隔を与えるように時間を調節 される。この特別なフィールドの各々は、隣接する元のフィールドから内挿され て、元のフィールドから半ラインピッチだけ垂直方向にずらされる。この方法で は、画像の上下の飛びはないが、元のフィールドと内挿されたフィールドとの間 で、細かな水平方向の特徴の鮮明さに変動があり、その変動によってそのような 特徴が振動(トゥイター)しているように見える。この方法でもなお、ジャダー は残る。 トゥイターの問題を克服しようとする、他の従来方法では、二つの新たなフィ ールドが、各元のフィールドから内挿され、元のフィールドから1/4ラインピ ッチ各々上下にずらされる。この方法では、ホップやトゥイターを減少できるが 、まだジャダーと垂直方向の解像度の劣化という欠点がある。 本発明の目的は、ジャダー、ホップ、トゥイター、および垂直方向の解像度の 劣化という問題をほとんど生ずることなく、フィールドディスプレイレイトを上 げることができる、改良されたビデオディスプレイ変換方法を提供することにあ る。 発明の開示 したがって、本発明は、フィールドディスプレイレイトを上げるビデオディス プレイ変換方法にあり、そこでは、変換による各出力フィールドが二つ以上の入 力フィールドから情報を得て内挿されている。 本発明では、二つ以上の元のフィールドから情報を得て各出力フィールドを創 出することにより、ジャダーを著しく減少できると同時に、公知の手法よりもさ らに垂直方向の解像度を向上できることが認められた。さらに、一つの出力フィ ールドから他のフィールドへの垂直方向の解像度の変動を避けることができ、そ の結果、表示された画像から不快なトゥイターを除去することが可能となる。 図面の簡単な説明 本発明について添付の図面を参照し、実施例を通して説明する。 図1は、出力フィールドがビデオディスプレイ変換でフィールドレイトを倍増 して得られる本発明による方法を示す図である。 図2は、新しい表記を導入している図1と同様の図である。 図3は、変形例の図2と同様の図である。 図4は、他の変形例の図2、および図3と同様の図である。(明瞭にするため 矢印は省略する) 図5は、フィールドレイトを1.5倍に上げるビデオディスプレイ変換で出力 フィールドを得る本発明のさらなる実施例による方法を示す図である。 図6は、変形例の図5と同様の図である。 図7は、本発明による装置を示すブロック図である。 まず、図1を参照して、元の、すなわち入力フィールドシーケンスにおけるラ インは“+”で印され、内挿された、すなわち出力フィールドシーケンスにおけ るラインは“○”で印される。入力ライン+と出力ライン○との間に延在する矢 印は、内挿処理において用いられる入力ラインからのコントリビューション(貢 献度)を示す。 二つの入力フィールドは各出力フィールドを創出するために用いられ、各入力 フィールドからの全コントリビューションはその入力フィールドと当の内挿され た出力フィールドとの時間差に反比例して決定されることがわかる。したがって 、図示された配列では、近くのフィールドから各出力ラインへのコントリビュー ション(3/8の二つのコントリビューション、あるいは3/4の一つのコント リビューション)は、合計4分の3となり、一方、遠くのフィールドからのコン トリビューション(1/4の一つのコントリビューション、あるいは1/8の二 つのコントリビューション)は、合計4分の1となる。これにより、ジャダーは 著しく減少する。 図1は、出力ラインが常に一つの入力フィールドの入力ラインと垂直方向に整 列されることを示す。整列された入力ラインのみが整列されたフィールドから利 用され、二つの最も近接したラインは他の入力フィールドから利用され、そのコ ントリビューションはそれらの間で分割される。 同様の配列が図2に示されるが、本発明のより複雑な実施例の説明に役立つ異 なった表記が用いられる。この表記では、出力ラインの位置は重ねられており、 出力ライン○へ向かうあらゆるコントリビューションが示される。対応する入力 ライン+は、一例として示されている。 次に図3を参照して、変形例を説明するために図2で導入された表記が用いら れる。 図2の配列では、出力ラインは一つの入力フィールドにおけるラインと整列さ れ、その入力ラインから1/4、あるいは3/4のいずれかのコントリビューシ ョンを得ることに留意する。1/8の二つの等しい、あるいは3/8の二つの等 しいコントリビューションは、整列されたラインのない他の入力フィールドから 得られる。対照的に、図3の配列では、二つの入力フィールドのいずれのライン とも整列されない出力ラインを有する。コントリビューションは二つの最も近接 したライン間において、3対1の割合で本質的に得られる。したがって、コント リビューションは最も近接した入力フィールドにおける二つの入力ラインから、 最も近接したラインの場合は9/16の値で、また、最も離間したラインの場合 は3/16の値で得られる。他の入力フィールドでは、コントリビューションは 最も近接したラインの場合は3/16の値であり、最も離間したラインの場合は 1/16の値である。 この配列では図2の配列よりトゥイターが少ないが、垂直方向の解像度のわず かな低下がある。図2、および図3の両方の場合において、理想的な時間的挙動 からはいくぶん離れている。多数のフィールドからコントリビューションを得る ことは、必然的に、複合された映像、あるいは動いている映像のぼけを作り出す 危険がある。しかしながら、ジャダーを避けられたため、視覚的効果は非常に向 上する。 垂直方向の解像度と時間的挙動は、ラインコントリビューションの重みづけを 変更することによって改良することが可能であり、その例を図4に示す。この図 で、入力ラインから出力ラインへ至る矢印は明瞭化のために省略する。前述のよ うに、一セットの入力ラインが+で印されている。この配列では、コントリビュ ーションは三つのライン、および三つのフィールドから得られることがわかる。 さらに、ある重み係数はマイナスであることがわかる。最も近接したラインから のコントリビューションは単一であり、他のラインからのコントリビューション は代数学的に合計ゼロになるようにして所望の結果が得られる。 図4に例示されるような配列では、公知のフィールド倍増アップコンバータと 比較した場合、映像のジャダー、およびトゥイターを著しく減少させることがで きる。実際、本発明は、表示された映像を改良する能力について、フィールド倍 増に満たないフィールドレイトの上昇で所望のレベルの性能を得られることが明 らかである。 ディスプレイのちらつきは、約70ヘルツ以上の周波数ではほとんど感知でき なくなることが分かっており、したがって、本発明による技術を用いて達成可能 な品質をもって変換がなされるとすると、一般に使用される50ヘルツや60ヘ ルツのフィールドレイトでは、1.5倍というレイトの上昇で十分である。 次に図5には、出力フィールドライン○が入力フィールドライン+のフィール ドレイトの1.5倍で創出される方法が示されている。各出力ライン○は、三つ のフィールドの各々からの三つの入力ライン+を利用して作り出される。したが って、例えば、図5に●で印されたある出力ラインは、+´で印された9つまで の入力フィールドラインからの情報を利用する。下の表Iに便利な重み係数のセ ットが記載されている。 適当な3×3個の係数は、有効な入力ラインに関して、創出される出力ライン の時間と空間、あるいは位相における位置いかんによって、係数のセット全体か ら選択されることが理解される。ここで、関連する位相は6つの値のうちの1つ に量子化されるため、セット全体は6×3×3=54の係数を含む。この係数の 配列は垂直、および水平軸に関し対称を有し、したがって、所望の処理は単純化 される。 実用的なテレビジョンのディスプレイでは、可能性のあるディスプレイライン 周波数について経済上の限界がしばしば存在する。これは、電気的要素における 応力が、ライン周波数の増加とともに非常に急速に増加するからである。一定の ディスプレイライン周波数にとって、2倍の代わりに1.5倍のフィールドレイ トの上昇で、“時間的”性能の所望の改良を達成することにより、フィールドご とのライン数が増加できる。これにより、ライン構造の可視度を下げることによ り、空間的性能が向上する。 図6を参照して、ディスプレイ変換が、フィールドレイトを1.5倍に上昇さ せるだけでなく、フィールドごとのライン数も1.5倍に増加させる配列を示す 。したがって、“空間的”性能の実質的向上が見られる。しかしながら、2.2 5の全ディスプレイライン周波数の増加は、従来のフィールド倍増ディスプレイ アップコンバータのそれより辛うじて大きいのみである。 重み係数の適当なセットが下の表IIに表示される。 再び、適当な3×3個の係数は、有効な入力ラインに関連した出力ラインの位 相いかんで選択される。出力ラインは、与えられたフィールドの入力ラインに関 して、垂直方向の三つの位置のいずれにも創出され得るので、3×6の可能性の ある位相値が存在し、係数のセット全体は18×3×3=108の値を含む。 位相の進みのある点で、出力ラインと入力ラインの実質的に一致する場合が存 在し、その入力ラインに対し98%の重みづけになることに注意する。また、重 み係数の配列は垂直軸に関して対称性を有することにも注目する。 本発明は、例のみを通して説明されてきたが、本発明の範囲を逸脱することな く広範囲にわたる種々の変形がさらに可能であることが理解される。 したがって、2倍、あるいは1.5倍以外のフィールドレイトの変更にも適応 が可能であり、利点をもたらすだろう。必要とされる係数の数は、通常、増加さ れるであろう。もし、理論上の係数の数が禁制になる場合には、上記した変換の “位相”は量子化され得るだろう。上昇したディスプレイフィールドレイトが7 2ヘルツであることは、特記すべきことである。なぜなら、それは、コンピュー ターディスプレイに広く利用されるディスプレイレイトだからである。ビデオや コンピューターベースの器具に共通のディスプレイレイトを有することは、ある 分野では、利点があるだろう。 フィールドディスプレイのレイトと、表示されたラインのフィールド当りの数 とを、ディスプレイライン周波数の一般的で実際的な限界内に維持しながら、増 加させるディスプレイ変換の利点について述べてきた。フィールドディスプレイ のレイトと、表示されたラインのフィールド当りの数との両方とも1.5倍増と した例について言及したが、この例は、フィールドレイトディスプレイ、および ライン数の増加に対するそれぞれの係数pとqの積が2と3の間、あるいは好ま しくは、2と2.5の間に保たれる構成の一例にすぎない。 本発明による装置は、モニターのみでなくプロジェクターや壁ビデオも含む種 々のディスプレイ装置に、多様なフォーマットで出力を供給するために用いるこ とができる。本装置は、ある場合には、特定の入力フォーマットや特定の出力フ ォーマットのために用いられるだろう。さらに一般的に、この装置は一組の入力 フォーマットを受容することができ、ユーザーが多数の出力フォーマットの中か ら選択できるようになし得る。ゆえに、例えば、625/50入力は、625/ 100、1125/60、1050/59.94、875/75、あるいは、7 87.5/60等の出力に任意に変換されるだろう。さらにまた、625/50 信号を、例えば640×480/60のVGA信号に変換することも可能であろ う。同様の方法で、525/59.94入力は、525/119.88、あるい は735/89.91のうちから選択される出力に変換され得る。 本装置は、現在の入力フォーマットとユーザーが選択する出力間の変換に必要 なフィルター係数を、例えばPROMに保持できるであろう。 変形例では、ユーザーは、出力基準のようなものだけでなく、フィールドレイ トディスブレイとライン数のそれぞれの増加のための所望の係数pとqをも選択 することができる。 本発明による装置の特別な例を図7に示す。 このブロック図は、本発明の実施例を示し、M個のフィールドストア70は、 ディジタルビデオ入力端子72で受信され水平内挿器74を通過して入力するデ ータを蓄積するために用いられる。フィールドストア70は、M個のフィールド 各々のN本のラインからのデータが同時に得られるように配列されたタップを備 えている。次に、各タップからのデータは、上述のように、入力、および出力の ラインおよびフィールドの相対的位置によって変化する係数をブロック76で掛 けられる。結果として生じる値は、次に、ブロック78で合算されて、各出力デ ータ値を作る。 本実施例では、たとえ出力フィールドレイトが入力フィールドレイトの非整数 比率(例えば、1.5倍)であっても、出力フィールドを、任意に入力フィール ドに関連した定位置(あるいは、一連の定位置)に固定することができる。これ は、出力側、および入力側電圧制御発振器(VCOs)80および82を用いる ことによって達成され、各電圧制御発振器は、公知の方法により、フィードバッ クループを用いてライン固定クロックを発生する。クロックは、出力分周器81 のごときカウンタあるいはディバイダーを駆動し、ラインレイトまで分周して、 基準ライン同期信号と同相とされることのできる信号を発生する。入力側では、 VC082は、入力84で基準同期信号を受信する。出力側では、これらの基準 同期信号は、スウィッチャー86を介して、ゲンロック入力やフリーランニング 発振器、あるいは入力クロックを伝送する分周器から抽出される。図示された実 施例では、この分周器は、入力側VCO分周器を2つの部分87と89に分割す ることによって構成され、“共通倍数”の周波数を出力している。この出力は、 さらに、91で分周され出力ラインレートを創出する一方、2.1や2.25等 の比率をなお許容する。入力クロックを伝送する分周器の方を選んだ場合、入力 ラインの長さは、出力ラインの長さの、一定倍数になる。ゆえに、出力フィール ドレイトは、その出力フィールドのライン数に応じて、入力フィールドレイトの 一定倍数となる。そして、出力フィールドを、入力フィールドに関して一定位置 に固定することは、出力ラインカウンターを一連の入力フィールドの適当な点で リセットする“キック”パルスを生成することになる。 このように、出力フィールドの位置を固定することによって、限定された係数 位相の組のみが必要とされ、因って、任意の出力フィールドの位相をもつ最良の 性能を保証するために必要なあらゆる係数の組を蓄積する必要がないという利点 がもたらされる。さらにこれは、上記の構成では、フィールドストアへの書き込 みは、読み出しに明瞭に維持されることを意味する。従って、全てのフィールド ストアからのデータを同時に利用しながら、書き込みの過多や読み出し過多をほ とんど避けることができる。 図7にはまた、アップコンバージョンハードウェアが、追加的に、ダウンコン バージョン(ラインレイトを下げるために)を最適な方法で行えるようにできる 構成が示されている。この場合、インターポレーターは必要とされる出力ライン レイトの(少なくとも)2倍の速度で動作することができるため、余分な処理時 間を利用することができる。さらに、内挿には、より多数の垂直方向のタップが 必要とされる。これは、ここでのN個の入力ラインは、出力画像における垂直方 向の比較的小さい間隔開けを表すからである。したがって、内挿は、出力ライン レイトの2倍の速度で行われ、ファーストインファーストアウトメモリー(FI FO)92は、加算処理にフィードバックされるデータを蓄積するために使用さ れる。各出力ラインの前半では、内挿の半分が、各フィールドからのN個のライ ンを用いて行われる。次に、各出力ラインの後半では、残りの半分の内挿が、別 のN個の入力ラインを用いて行われ、前半の結果が加えられる。これは、スウィ ッチャー94で制御される。出力データ通路中のFIFO96は、後に続くライ ンの間、必要とされるレイトでこのデータの読み出しを許可する。このように、 有効数の垂直方向タップが余分な処理時間を利用して倍増された。
───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 9413286.7 (32)優先日 1994年7月1日 (33)優先権主張国 イギリス(GB) (81)指定国 EP(AT,BE,CH,DE, DK,ES,FR,GB,GR,IE,IT,LU,M C,NL,PT,SE),AU,CA,JP,US (72)発明者 オーエン,クリス イギリス国,ハムプシャー ジーユー32 2エイエイ,ピーターズフィールド,サン ドリングハム ロード 12 (72)発明者 ロングクロフト,サイモン イギリス国,ハムプシャー ジーユー31 4イーユー,ピーターズフィールド,クレ ア ガーデンズ 70

Claims (1)

  1. 【特許請求の範囲】 1.フィールドレイトディスプレイのレイトを増加させるビデオディスプレイの 変換方法において、変換による各出力フィールドが二つ以上の入力フィールドか ら情報を得て内挿されることを特徴とするビデオディスプレイの変換方法。 2.請求項1に記載の方法において、出力フィールドは各々三つの入力フィール ドから情報を得て内挿されることを特徴とする方法。 3.請求項1、あるいは請求項2に記載の方法において、フィールドレイトディ スプレイのレイトは1.5倍に増加されることを特徴とする方法。 4.前記請求項のいずれかに記載の方法において、フィールド当りのライン数が 増加されることを特徴とする方法。 5.フィールドストア手段と、二つ以上の入力フィールドから情報を得て内挿に より各出力フィールドを創出する内挿手段とを備え、フィールドレイトディスプ レイのレイトを上昇させるためのビデオディスプレイ変換装置。 6.請求項5に記載の装置において、出力フィールドは、各々、三つの入力フィ ールドから情報を得て内挿されることを特徴とする装置。 7.請求項5、あるいは請求項6に記載の装置において、フィールドレイトディ スプレイのレイトは1.5倍に増加されることを特徴とする装置。 8.請求項5乃至7のいずれかに記載の装置において、フィールド当りのライン 数が増加されることを特徴とする装置。 9.係数pによってフィールドディスプレイのレイトを増加し、係数qによって フィールド当りのライン数を増加するビデオディスプレイの変換方法において、 各出力フィールドラインは、少なくとも二つの入力フィールドの各々からの少な くとも一つの入力フィールドラインから内挿されることを特徴とする変換方法。 10.請求項9に記載の方法において、各出力フィールドラインは、少なくとも 三つの入力フィールドの各々からの少なくとも三つの入力フィールドラインから 内挿されることを特徴とする方法。 11.請求項9、あるいは請求項10に記載の方法において、pとqの少なくと も一方は非整数であることを特徴とする方法。 12.請求項11に記載の方法において、pとqの両方が非整数であることを特 徴とする方法。 13.請求項9乃至12のいずれかに記載の方法において、係数pとqの積は2 と3の間であることを特徴とする方法。 14.請求項13に記載の方法において、係数pとqの積は2と2.5の間であ ることを特徴とする方法。 15.請求項9乃至14のいずれかに記載の方法において、入力、および出力フ ィールドはともに、係数pとqによって分割された入力ラインの長さの関数とし て出力ラインの長さを得る方法によって固定されることを特徴とする方法。 16.係数pによってフィールドディスプレイのレイトを増加し、係数qによっ てフィールド当りのライン数を増やす役目を果たすビデオディスプレイ変換装置 において、各出力フィールドラインが、少なくとも二つの入力フィールドの各々 からの少なくとも一つの入力フィールドラインから内挿されるように適合された 内挿手段を有するビデオディスプレイ変換装置。 17.請求項16に記載の装置において、各出力フィールドラインは、少なくと も三つの入力フィールドの各々からの少なくとも三つの入力フィールドラインか ら内挿されることを特徴とする装置。 18.請求項16、あるいは請求項17に記載の装置において、pとqの少なく とも一方か、好ましくは両方が非整数であることを特徴とする装置。 19.請求項16乃至18のいずれかに記載の装置において、係数pとqの積は 2と3の間か、好ましくは2と2.5の間であることを特徴とする装置。 20.係数pとqによって分割された入力ラインの長さの関数として出力ライン の長さを抽出する方法により、入力、および出力フィールドがともに固定される ように接続された分周手段を備えた請求項16乃至19のいずれかに記載の装置 。 21 各出力ポイントの内挿に用いられる垂直方向、あるいは時間的タップの数 を増やすためにデータを再循環することによって、1未満の係数pとqの積を用 いてダウンコンバージョンを行う追加能力を与えるためのデータ再循環手段をさ らに備えた請求項16乃至20のいずれかに記載の装置。
JP7522761A 1994-03-01 1995-03-01 ビデオディスプレイのための走査用コンバーター Pending JPH08510617A (ja)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
GB9403858.5 1994-03-01
GB9403858A GB9403858D0 (en) 1994-03-01 1994-03-01 Video processing for display
GB9405524A GB9405524D0 (en) 1994-03-21 1994-03-21 Video processing for display
GB9405524.1 1994-03-21
GB9413286A GB9413286D0 (en) 1994-07-01 1994-07-01 Video processing for display
GB9413286.7 1994-07-01
PCT/GB1995/000433 WO1995024097A1 (en) 1994-03-01 1995-03-01 Scanning converter for video display

Publications (1)

Publication Number Publication Date
JPH08510617A true JPH08510617A (ja) 1996-11-05

Family

ID=27267072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7522761A Pending JPH08510617A (ja) 1994-03-01 1995-03-01 ビデオディスプレイのための走査用コンバーター

Country Status (8)

Country Link
US (1) US6054977A (ja)
EP (1) EP0696401B1 (ja)
JP (1) JPH08510617A (ja)
AT (1) ATE201799T1 (ja)
AU (1) AU704658B2 (ja)
CA (1) CA2160030C (ja)
DE (1) DE69521086T2 (ja)
WO (1) WO1995024097A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658056B1 (en) * 1999-03-30 2003-12-02 Sony Corporation Digital video decoding, buffering and frame-rate converting method and apparatus
US6597402B1 (en) * 2000-05-10 2003-07-22 Sage, Inc. Reduced television display flicker and perceived line structure with low horizontal scan rates

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1306130A (ja) * 1969-11-10 1973-02-07
US4322750A (en) * 1979-05-08 1982-03-30 British Broadcasting Corporation Television display system
US4543607A (en) * 1982-10-28 1985-09-24 Quantel Limited Video processors
GB2140644B (en) * 1983-05-17 1986-09-17 Sony Corp Television standards converters
US4694337A (en) * 1986-01-23 1987-09-15 Princeton Electronics Products, Inc. Video line rate converter
GB8608876D0 (en) * 1986-04-11 1986-05-14 Rca Corp Television display system
US4700232A (en) * 1986-10-24 1987-10-13 Grass Valley Group, Inc. Interpolator for television special effects system
EP0266079B2 (en) * 1986-10-31 1999-01-27 British Broadcasting Corporation Interpolating lines of video signals
JPS63179685A (ja) * 1987-01-21 1988-07-23 Toshiba Corp 順次走査変換回路
JP2578859B2 (ja) * 1987-12-25 1997-02-05 日本電気株式会社 テレビジョン信号方式変換装置
GB2223141A (en) * 1988-09-21 1990-03-28 Sony Corp Slow motion video signal generator with motion compensated interpolation
GB8822415D0 (en) * 1988-09-23 1988-10-26 Snell & Wilcox Electronic Cons Video signal processing & video stores
US4941045A (en) * 1988-10-11 1990-07-10 Scientific-Atlanta, Inc. Method and apparatus for improving vertical definition of a television signal by scan conversion
DE3914550A1 (de) * 1989-05-03 1990-11-08 Thomson Brandt Gmbh Signalverarbeitungssystem
FR2650718B1 (fr) * 1989-08-04 1991-10-04 Europ Rech Electr Lab Dispositif de transformation d'une information de mouvement en un signal de detection de mouvement a la frequence trame et au nombre de lignes souhaites pour un recepteur de television haute definition
US5227863A (en) * 1989-11-14 1993-07-13 Intelligent Resources Integrated Systems, Inc. Programmable digital video processing system
JP2773337B2 (ja) * 1989-12-29 1998-07-09 ソニー株式会社 映像信号変換方法
US5221966A (en) * 1990-01-17 1993-06-22 Avesco Plc Video signal production from cinefilm originated material
IT1240384B (it) * 1990-07-06 1993-12-10 Seleco Spa Dispositivo convertitore di scansione perfezionato per segnali televisivi
US5124804A (en) * 1990-09-10 1992-06-23 Ncr Corporation Programmable resolution video controller
US5159451A (en) * 1991-03-19 1992-10-27 Faroudja Y C Field memory expansible line doubler for television receiver
GB2259212B (en) * 1991-08-27 1995-03-29 Sony Broadcast & Communication Standards conversion of digital video signals
GB2264417B (en) * 1992-02-17 1995-12-06 Sony Broadcast & Communication Video standards conversion
US5349385A (en) * 1992-08-06 1994-09-20 Florida Atlantic University Adaptive scan converter
IT1261633B (it) * 1993-10-26 1996-05-23 Seleco Spa Metodo per la conversione della frequenza di ripetizione delle trame di un segnale video da 50 hz a 75 hz con compensazione del movimento eapparecchiatura per la implementazione di tale metodo.
US5374955A (en) * 1993-12-03 1994-12-20 Hitachi, Ltd. High-definition imaging device, and apparatuses for recording and playing back high-definition picture information

Also Published As

Publication number Publication date
ATE201799T1 (de) 2001-06-15
AU3070295A (en) 1995-09-18
CA2160030C (en) 2005-08-09
CA2160030A1 (en) 1995-09-08
WO1995024097A1 (en) 1995-09-08
EP0696401A1 (en) 1996-02-14
EP0696401B1 (en) 2001-05-30
DE69521086D1 (de) 2001-07-05
AU704658B2 (en) 1999-04-29
DE69521086T2 (de) 2002-03-07
US6054977A (en) 2000-04-25

Similar Documents

Publication Publication Date Title
US5781241A (en) Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers
JP3228420B2 (ja) 非対称画面圧縮
US5351087A (en) Two stage interpolation system
US5986635A (en) Processor for converting pixel number of video signal and display apparatus using the same
JP2907988B2 (ja) ワイドテレビジョン受信機
US5365278A (en) Side by side television pictures
US5374963A (en) Picture resolution enhancement with dithering and dedithering
JPH08510617A (ja) ビデオディスプレイのための走査用コンバーター

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050601

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061115

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070201

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070208