JPH08509840A - 半導体材料のマッピング方法および装置 - Google Patents

Abstract

(57)【要約】 半導体部への電流の流れを引き起こすことおよび表面プローブ対間で発生された電位の測定による、半導体材料の固有抵抗マッピングに対する方法と装置。固有抵抗マップは収集された情報を使用することにより生成される。

Description

【発明の詳細な説明】 半導体材料のマッピング方法および装置 本発明は、半導体材料マップの開発に関する。マップは不均質性を検出するの に使用される。 半導体の場合、電荷キャリア濃度あるいは化学的および物理的な不純物におけ る不均一性のために、固有抵抗（resistivity）の不均質性が生じ得る。また材 料の厚さの局所的な変化により、不均一性が生じ得る。（簡単化のため、そのよ うな固有抵抗の変化を効果的に生ずる変化については、固有抵抗の変化と称する 。）そのような不均一性は、半導体材料の形成時ないし熱処理後での成長プロセ スの結果として生ずる。ここでの半導体材料は、他の元素物質（例えば、シリコ ン、ゲルマニウム、ダイアモンド）や、合金／化合物（例えば、ガリウム砒素、 カドミウム水銀テルル化物）、およびシリコンゲルマニウム砒素のような半絶縁 材料からなる。 従来の固有抵抗マップは４点検査（4-point probe）を使用することにより描 かれてきた。プローブの４点は、典型的に一列あるいは正方形に配列されている 。電流が４つのプローブの内の２つを用いて半導体本体に注入し、それにより生 ずる電位を、他の２つのプローブ間で測定する。この方法は、プローブを測定す る都度に再配置しなければならないことから遅くなる。また、半導体本体の固有 抵抗の全体図を作成するため、多くの測定値が必要とされる。それに加えて、ウ エハのような半導体本体の注入電流に対する応答性は、端と例えば中心の間で変 化する。それ故にこれらの変化に対する補償を、ウエハ中の電流の流れによる測 定電位に対して施す必要があって、測定方法を余計に複雑にしている。この方法 はまた、プローブがウエハの全ての部分に接触するために破壊方法である。 半導体の固有抵抗マッピングで使用される他の技術としては、誘導電流（うず 電流）法や電磁波法（microwave methods）がある。このように、電流を発生す るのに使用されるプローブは、抵抗の絶対値を得るために、周知の固有抵抗の均 一 な物体を基準として較正しておく必要がある。また、電流が誘導された時に、実 際に試験中の材料は、高導電性を呈するものでなければならない。そのため、正 確に測定しうる材料の固有抵抗の範囲が限られている。また、ウエハのプロット 図は、プローブあるいはウエハを場所から場所へと移動させることにより描かれ る。 本発明の１つの態様によれば、半導体本体上もしくはその近傍に間隔を置いて 複数の表面プローブを配置することにより半導体の固有抵抗をマッピングし、電 流が半導体本体を流れるようにし、表面プローブ対間に発生した電位を測定し、 測定電位と半導体本体が所定の構成を有すると仮定した時に決定される電位との 間の対応を表すデータを生成し、生成したデータを使用して半導体本体の固有抵 抗をマッピングする方法が提供される。 固有抵抗をマッピングするステップは、生成データと少なくとも１つの周知の 固有抵抗パターンを持った半導体本体を表すデータを比較することであっても良 い。 所定の構成を有する仮定された半導体本体は均一な固有抵抗の本体であっても よい。データ生成ステップは、測定された電位と所定の電位との差を得ること、 および所定の電位を基準として差を正規化することであってもよい。データ生成 ステップに対するもう１つの選択肢は、測定電位と所定電位との割合を得ること が考えられる。 固有抵抗をマッピングするステップは、試験中の半導体本体が均一な固有抵抗 を有すると仮定して表面プローブにより測定される半導体本体上の位置を通過す る等電位線の位置を計算することであってもよい。次に、等電位線間の仮定され た固有抵抗は、固有抵抗マップを形成するために生成されるデータに従って修正 される。 本発明は、半導体材料の結晶体、ボーラス（boules）、シリンダー等三次元の 物体に対して利用できる。しかしながら、特に、平面板、スライス板、シート、 およびウエハのような疑似２次元幾何学的なものに適用して特に有利である。こ れは、この種の用途では、検出される固有抵抗の変化が、測定中の平面の外側を 流れる電流によって多大な影響を受けないためである。よく制御された本質的な ２次元構成物においては、測定される変化は、測定された電位が平面の内側と同 様に外側を流れる電流により、影響される３次元物体に対して可能となるものよ り高い解像度での不均質性に関連した有益な情報が得られる。測定値が、幾何学 と物体の平面抵抗の不均質性の両方に依存するため、もしこれらの構成の１つが 分かれば、他の１つを見つけ出すことができる。別の方法としては、構成の１つ をより正確に知ることができればできるほど、他の１つをより正確に決定できる 。３次元半導体本体に対しては、平面の外側を流れる電流は、正確さと解像度を 減少させる。 しかしながら、解像度における改善は、正確さと、その物体に関連した半導体 本体の中に電流の流れを引き起こすプローブの位置を定義する再現性とにより実 現される。プローブの正確な配置は、より高い精度を実現するために試験中の物 質と比較のために使用される半導体とから予期される電位の計算を可能とする。 疑似２次元半導体ウエハの試験に対して、プローブカードにおいて好ましくは、 プローブはウエハの周囲をたどり、ウエハの中心に正確に配置してもよい。ウエ ハの周囲上あるいは近くに接触を配置することにより、その方法はウエハの利用 可能部分への接触を避け、それ故、本質的に非侵襲（non-invasive）である。 電磁誘導を使用することにより物質において電流が誘導されるが、接触を介し て電流を注入することはより有効である。この後者の方法は、固有抵抗マップが 相対抵抗値よりもむしろ絶対抵抗値からなりうるという利点がある。 表面プローブを使用して物質の中を流れる電流を引き起こし、物質の表面で発 生した電位を測定し物質の内部の構成情報を取り出す、医学用画像処理および流 体の流れ解析において今まで用いられている方法は、電気的インピーダンス断層 写真術（ＥＩＴ,electrical impedance tomography）として知られている。本発 明は、少なくとも部分的に、医学用画像処理やパイプ中の流体のようなプロセス 制御の用途における電気的インピーダンス断層写真術が半導体材料の固有抵抗マ ップの作成に利用できるという認識に少なからず基づいている。 電気的インピーダンス断層写真術の利用は、半導体本体において不均質性の絶 対測定を可能とするため、特に半導体本体の固有抵抗マッピングに役に立つ。絶 対測定は、物理的な意味、すなわち、半導体本体の電荷キャリアの濃度あるいは 例えば半導体ウエハの厚さ、があるために有効である。それらは、固有抵抗にお ける小さな変化に対して、測定電位が、構造における特性の不均質性を決定しす るために使用される抵抗の変化に関連して線形傾向にあるということから可能で ある。原則として、この関係における非線形性は、絶対固有抵抗を計算するとき に考慮されるであろう。しかしながら、実際には、計算は物質の中の抵抗におけ る変化が小さいシステムにおいてはずっと単純になる。疑似２次元半導体材料に おいて、電流密度の濃度における変化のように、物質の厚さの変化は極端に小さ くなる傾向にある。双方ともたいてい１０％以下である。 物質の平面上の抵抗の変化が一旦決定されると、これらの変化は画像形式で表 示されることと、疑似２次元半導体と電荷キャリア濃度のいずれか一方または両 方を製造する間の、厚さと温度変化のいずれか一方または両方を決定するために 使用することのいづれか一方または両方が可能である。 本発明の２番目の態様において、本発明は、プローブカード上に整列して半導 体本体の周辺構成に一致した複数のプローブと、疑似２次元半導体本体に電流を 流す２つのプローブを活動化する手段と、半導体本体を電流が流れる結果として プローブ組間で発生した電位を測定する測定手段と、測定電位と半導体主物質要 部が所定の構成を有すると仮定した時に決定される電位との対応を表すデータの 生成手段と、生成データを使用して半導体の固有抵抗をマッピングする手段とか らなる、周知の周辺環境構成の疑似２次元半導体本体のマッピング装置が提供さ れる。 本発明の装置と方法は、従来技術の固有抵抗マップ作成方法に対して、比較的 に少ない接触で、高い解像度のマップが得られるという利点がある。従来技術の 誘導電流プローブでのように、特性において、接触は非侵襲でありうる。測定時 間はたいてい、同じ解像度のマップに対する従来技術で可能なものより短くなる 。接触の数が与えられた解像度に対して最少となりうるという利点は、特に、広 いバンド幅の半導体材料のような接触させるのが困難な材料に対して有効である 。 さらに、プローブの位置に対する補償を必要とせず、またマップの精度を改善す る。 以下に、本発明の実施の形態について、以下の添付の図面の図１から図１０を 参照して、より詳細に説明する。 図１は、周知の固定された位置にプローブを保持した典型的なプローブカード 。 図２は、プローブカードの動作のブロック回路概略図。 図３は、半導体ウエハと接触するプローブを持つ図１のプローブカードを示す 。 図４は、図２に示されたハードウエアを使用して画像を生成するためのステッ プを説明するフローチャート 図５は、固有抵抗マップを構成する方法を表した概略図。 図６は、図示されている角度で切断されたブリッジマン成長結晶におけるドー パントの予期される変化を示す概略図。 図７は、図６で示された方法で形成されるＰ型ガリウム砒素ウエハの４点正方 形配列プローブを使用する従来技術で作成された固有抵抗マップ。 図８は、図４で示された方法で形成されるＰ型ガリウム砒素ウエハの電気的イ ンピーダンス断層写真術（ＥＩＴ）の画像のプリント出力。 図９は、チョチラルスキ法（Czochralski method）により成長させられた結晶 を引き上げ方向に対して垂直方向に薄く切断することにより得られるＩｎＰのウ エハにおけるドーパントの予期される変化を示す概略図。 図１０は、図９のＩｎＰウエハに対するＥＩＴ画像のプリント出力。 図１と図２において、プローブカード１０は、円周上に並んだ１６個のプロー ブ１２を有する。電流源１４からの電流は、マルチプレクサ１６により順番にプ ローブカード１０の隣接するプローブ１２を一対として各対に供給される。プロ ーブ１２は、その周辺の近くの材料１８のウエハに接触する（図３）。プローブ カード１０および関連した配置機構は、プローブ１２のそれぞれの間の幾何学的 関係を確かにする、また、ウエハ１８は十分に定義され、再現性がある。電流源 １４からの電流を受ける隣接したプローブ1２のそれぞれの対に対して、電流が 供給されているプローブの対以外の隣接するプローブ１２の対の間の合成電位差 が、測定され、アナログからデジタルへのＡ／Ｄ変換器２０により数字に変換さ れる。Ａ／Ｄ変換器２０は、必要に応じて、適当な信号調整回路を有する。図１ は、多くの考えられる回路の中のただ１つとプローブの並びを表す。例えば、プ ローブ１２とウエハ１８の間の接触を改善するために、あるいは、温度を制御す るために、余分の回路が必要となるかもしれない。プローブカード１０の構成と プローブ1２の数のいづれか一方あるいは両方および並びは、異なる形状の半導 体の使用に対して、異なることもある。例えば１６個のプローブの代わりに３２ 個のプローブが使用されることもある。 ウエハ１８と電気的接触している１対のプローブ１２の間に電位を供給（注入 ）することにより、あるいは、電磁誘導（誘導）により、電流が物質の中を流し てもよい。注入は、電流が既知であることと、従って、よりよい解像度が得られ るという点で利点がある。誘導は、システムがウエハとプローブ１２との間で物 理的な接触をせずに動作するという点で利点がある。 図３の実施の形態において、電流の流れは注入により引き起こされる。それ故 、プローブ１２と半導体ウエハ１８の間で良好な接触が実現されることは重要で ある。接触は、ウエハ１８の半導体材料の性質に依存する異なる方法により実現 できる。瞬間的な接触（touch）、圧力の利用、静電結合、および試験時のウエ ハ１８とプローブ１２間の電流を通過させることにより形成される接触などによ り所定の接触を形成してもよい。接触させる材料は、半導体の性質および採用さ れる接触方法に依存する。たいてい、金属プローブによる半導体への瞬間的な接 触はオーム接触（すなわち、両方向へ等しく十分に電流を流す）にならず、金属 プローブで半導体に接触するのみで整流接触になるように実現するのが望ましい 。 試験中のウエハ１８がシリコンからなる場合、硬いタングステンカーバイドの 針からなるプローブに圧力を加えることにより、プローブとウエハ１８の間での 接触が実現される。この例での、接触は、プローブの先端での微少な割れ目の結 果として形成されるものと考えられる、またこの技術はこの材料において従来の ４点プローブシステムにおいて一般的に採用されている。ガリウム砒素のような ポテンシャル障壁の高さが高い材料から作られたウエハの場合では、オーム接触 を形成することは困難である。この場合での接触の良さは、接触部を順バイアス し障壁をなくすか、あるいは、接触点で半導体に適当な材料を混合することによ り改善されうる。ガリウム砒素、インジウム、すずおよび亜鉛が、一般的に混合 物として使用される。接触は、ウエハ１８上への十分に定義された接触パッドを 与える蒸着処理を使用しながら、あるいはプローブ１２の先端を適当な接触材料 でコーティングすることにより、生成されうる、次にプローブと試験中のウエハ の間で電流を流す。後者の場合、プローブ１２の先端での局所的発熱は、ウエハ に対しプローブ先端上のいくつかの材料を混合する。 プローブ１２とウエハ１８間で実現される接触の品質は、任意の２つの接触部 間の電流を変化させたときの接触部間の電圧がどのように変化するかを測定する ことにより調べられる。理想的には、電圧は電流に対し線形に変化すべきである 。そのような線形関係がないと、不良接触を示す。不良接触は、また固有抵抗マ ップを生成するための測定において異常な変化でスポットされる。また、生成さ れたマップの不安定性は、不良接触を指示することが可能である。一旦、接触の 品質が検出されると、ステップが実行されて理想的でない接触を改善する。しか しながら、もし、これが不可能であるとわかった時、測定は良好な接触を与える プローブのみ使用することにより行われうる。この活動可能なプローブの数の減 少は、結果として、固有抵抗マッピングにおいて解像度の減少をもたらす。 注入電流については、電流源は、好ましくは、定電流発生器であり、この場合 は電流源１４になる。低抵抗から中抵抗の材料の場合、小さい信号レベルをより 容易に測定でき、熱電子効果が除去でき、高い障壁を持った材料における接触品 質がＤＣバイアスの重ね合わせにより改善されることができるから、ＡＣ駆動が 好ましい。しかしながら、電圧測定機器の入力インピーダンスは、サンプルのイ ンピーダンスよりも大きくなければならない。電圧測定機器の入力インピーダン スが周波数の増加に伴い減少するため、高抵抗材料は低い周波数、すなわち究極 的にはＤＣを必要とする。それ故、半絶縁ＧａＡｓのような高抵抗材料に対して 、ＤＣ駆動が好ましい。 半導体材料は一般的に温度、光および他の放射線に対して敏感である。それ故 、 固有抵抗マップが、半導体材料に対するこれらの影響を検出するために使用され る。半導体が光と熱に影響されるため、測定は、一般的に暗闇でまた一定な既知 温度の下で行われる。狭いバンド幅の半導体は、しばしば、熱に対して特に敏感 であり低い温度での測定が要求される。温度安定性は、固有抵抗の高い温度係数 を持つ材料については、特に重要である。 半導体の機構において、温度が特に重要であるため、温度の関数としての固有 抵抗の測定は、原則として、半導体製造に対する有益な情報を与えるかもしれな い。例えば、半導体の固有抵抗の高い温度係数は、システムの加熱あるいは冷却 において温度均一性を調べるために使用されても良い。この場合、室温でのウエ ハの測定は、より高いおよびより低い温度で測定された固有抵抗に対する基準デ ータを与えるため使用されうる。これは、計算から任意の接触位置の効果を除去 する。 図５は、本発明の方法の実施の形態の動作の概略図を示す。電流は隣接する接 触２４間の電流源１４から供給される。簡単化のために、８個の接触のみが示さ れている。電流を供給するために使用される接触の各対に対し、残りの接触２６ の隣接する各対の間で電位測定が行われる。簡単化のために、固有抵抗マップを 作成するために使用されるアルゴリズムは、接触から放射する等電位線の間にあ る材料が、固有抵抗の均一性を有することを仮定する（すなわち、物質が均一な 固有抵抗を有する。）。等電位線間の測定電位差は、均一な固有抵抗の仮定に基 づいた計算値と比較される。等電位線間の領域は、これらの差に従った値に割り 当てられる。適当なアルゴリズムは、英国特許登録公報第２１１９５２０号と米 国特許第４，６１７，９３９号に詳細に説明されている。最終的なマップ２８は 、電流を半導体ウエハに注入するための隣接した接触の各対に対して測定電位を 使用して得られる寄与を加えることにより構成される。 最大量の情報は、すなわち最大解像度は、すべてのユニークな「接触セット」 に対する測定を行うことにより得られる。「接触セット」は、電流駆動プローブ １２対および電圧検出プローブ対からなり、電流駆動対と電圧検出対の接触のう ちのどれ１つも共有されない。もし、他の接触からのデータの結合により統合さ れてないとき、接触セットの測定は、ユニークであると考えられる。複数の接触 セットの構成が可能である。しかしながら、この実施の形態において、１６個の プローブが採用され、また電流駆動プローブに隣接するがどちらにも共有しない １対のプローブから始まり、電流駆動プローブの反対側で隣接するがどちらにも 共有しない１対のプローブで終わる、隣接した１対のプローブ１２で測定された 電位に対して、電流が、電流駆動の隣接した１対のプローブ１２を介して注入さ れる。これにより、接触抵抗の干渉を避ける。 電位のセットは、駆動接触の可能な各対に対し収集されまた測定されるデータ セットを構成する。 例： １６個の接触 電流駆動対 Ｉ_x,y 電位検出対 Ｖ_p,q 断層写真測定： この例において、接触セット（Ｉ_x,y Ｖ_p,q）と（Ｉ_p,q Ｖ_x,y）が同じ結果と なる相互関係が成り立ち、結果として１０４個の値のみがユニークとなり解像度 に貢献する。実際には、全ての２０８個の値が使用される。この超過サンプリン グは平均化によるデータの円滑化の結果としてノイズレベルの除去を与える。 測定電位のデータセットは、その後、基準データセットとして知られている同 じ幾何学の均一な半導体ウエハから得られる電流値と比較される。この情報は不 均一性を計算するのに使用される。基準電位データセットは、数値的方法を使用 して計算されるか、あるいは適切な均一性の物質上の測定か、あるいは他の適切 な手段により得ることができる。 固有抵抗の変化を描写する便利な方法は、ピクセル強度の差が測定された電位 における差に対応する画像を生成することによる。そのような画像生成に対する 測定処理のステップを図４に示す。 画像は、測定されたデータセットと基準データセットの差より生成される。こ れには複数の方法がある。現状で、これらの最も成功したものは、英国特許登録 公報第２１１９５２０号および米国特許第４，６１７，９３９号に説明されてい る。しかしながら、１つの他の選択肢は、均一な物質を基準として正規化した測 定電位データを、入力として全ての正規化電位データを持ち、出力として、それ ぞれ、均一性の度合い、同心円分布となる範囲、しま模様の範囲を表す３つの図 を持つニューラルネットワークに送信することであってもよい。画像は、測定デ ータが各図に一致する範囲で従う３つの図を結合することにより生成される。画 像を形成するかわりに、ウエハの平均の固有抵抗と共にこれらの３つの値はウエ ハの品質を認める長所図として使用されうる。 この特定の実施の形態において、これは必ずしもいつも該当するものではない が、このステージでの画像は、ピクセル強度間で相対的な差を含む。絶対抵抗が 、独立に測定データセットからの全物質の平均の固有抵抗を抽出することにより 得られる。これは、複数の方法により実行され、最も簡単なものは、バン・デア ・ポー（A Method of Measuring Specific Resistivity and Hall Effect of Di sc of Arbitrary Shape by L.J.Van der Pauw,Philips Research Reports 13，1 -9, 1958、特別固有抵抗測定法および独断的形状の円盤のホール効果）により発表さ れた解析法を使用すること、および測定データセットにおける複数の読込みに対 する計算された固有抵抗を平均することである。一旦、物質の平均固有抵抗が分 かれば、抵抗の絶対値はピクセル強度によるものとすることができる。 英国特許登録公報第２１１９５２０号および米国特許第４，６１７，９３９号 に説明されている後方投影法（the back projection method）の場合、半導体本 体における固有抵抗の変化を与えることは、あまり重要なことではない、測定処 理は本質的に線形である、すなわち、ピクセル値間の相対的差は、絶対値になる 固有抵抗の相対的差の対数に対応する。上述したように、これは、固有抵抗にお ける局所的内部変化の結果として、ほとんど変化しない半導体本体の残りの部分 の電流の流れにより、境界で観察された電位変化が弱まるため、固有抵抗の小さ な変化のみに対して真になる傾向にある。原則として、これらの非線形性は、も しそれが必要だと判明し、大きな固有抵抗変化を排除できなければ、考慮に入れ ることができる。 本発明の実施の形態により生成された固有抵抗マップの例を、図面の図６から 図１０を参照して説明する。図６は、水平成長結晶を斜角度で切断することによ り得られるガリウム砒素のウエハを概略的に示す。ウエハを得るこの方法は、し ばしば、ウエハ中の固有抵抗の縞模様の変化をもたらす。この方法により形成さ れたウエハの従来の４点プローブシステムにより生成された固有抵抗マップを図 ７に示す。比較のため、図８は、本発明の実施の形態により生成された少ない数 の接触を使用して得られるより高い解像度の画像を示す。図８のマップ上の数字 は、ｒｆ技術（rf techniques）による比較のために生成されたデータのもう１ つのセットを表す。 さらに、図９は、に垂直成長結晶を引き上げ方向と直交して切断することによ り形成されるＩｎＰウエハを示し、また図１０は、同心円状に並んだ固有抵抗の 変化を示す本発明の実施の形態を使用して得られる固有抵抗マップを示す。これ は、この成長処理方法がウエハの生成において使用された時に予期される。 本発明の実施の形態は、従来の固有抵抗マッピング法（resitivity mapping m ethod）で必要とされるよりもずっと少ない数の接触により、半導体ウエハおよ び他の半導体本体の高解像度の固有抵抗マップの作成を可能とする。異なるプロ ーブ構成および解析技術を、本発明の改善に使用することもできるであろう。 上述したように、固有抵抗をマッピングするときの特別な構成を仮定する言及 は、構成をマッピングするときの特別な固有抵抗の仮定を含む。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロバーツ、ジョン・スチュアート イギリス、シェフィールド・エス６・６イ ーダブリュ、スタニントン、ロマス・リー ２番 (72)発明者 フリーストン、イアン・レスリー イギリス、シェフィールド・エス10・１デ ィーエイチ、ハーコート・ロード35番 (72)発明者 トザー、リチャード・チャールズ イギリス、シェフィールド・エス10・１エ ルエル、スプリングベイル・ロード351番 (72)発明者 ゴービン、アンソニー・チャールズ イギリス、レスター・エルイー５・１イー エイチ、ハンバーストーン、アボッツ・ク ロウズ８番 (72)発明者 メイズ、イアン・クリストファー イギリス、ベッズ・エムケイ45・２アール エス、アンプシル、ホーランド・ロード56 番 (72)発明者 ジャンジ、フランソワ・ジャン イギリス、ハーツ・エイチピー１・３エイ チユー、ヘメル・ヘンプステッド、ゲイド ブリッジ、マンスクロフト・ロード３番 (72)発明者 ブライト、スティーブン・リチャード イギリス、ミドルセックス・エイチエイ １・３アールティー、ハロウ・オン・ザ・ ヒル、ハーガ・コート68番

Claims (1)

1. 【特許請求の範囲】 １．半導体本体上または近くに複数の表面プローブを隔離して配置することに より半導体本体の固有抵抗をマッピングし、半導体本体に電流を流し、表面プロ ーブ対の間で発生される結果としての電位を測定し、測定電位と所定の構成を持 った半導体を仮定する所定の電位の間の対応を表すデータを生成し、また生成デ ータを使用して半導体本体の固有抵抗をマッピングするマッピング方法。 ２．請求項１に記載のマッピング方法において、固有抵抗マッピングステップ は、生成データと、知られた固有抵抗パターンを持つ少なくとも１つの半導体本 体を表すデータを比較することからなるマッピング方法。 ３．請求項１または２に記載のマッピング方法において、所定の構成を持った 仮定された半導体本体が、均一な固有抵抗の物質からなるマッピング方法。 ４．請求項１、２または３に記載のマッピング方法において、データ生成ステ ップは、測定電位と所定電位との割合を得ることからなるマッピング方法。 ５．請求項１、２または３に記載のマッピング方法において、データ生成ステ ップは、測定電位と所定電位の差を得ること、および所定電位を基準とした差を 正規化することからなるマッピング方法。 ６．上記請求項に記載のマッピング方法において、固有抵抗マッピングステッ プは、半導体本体における電流の流れと全表面プローブ上の結果電位の関係を計 算すること、および次に、仮定された固有抵抗分布を修正し半導体本体上の測定 電位を等しくすることからなるマッピング方法。 ７．請求項１から５までのいずれかの一請求項に記載のマッピング方法におい て、固有抵抗のマッピングステップは、ニューラルネットワークを使用して生成 データを処理することからなるマッピング方法。 ８．上記の請求項に記載のマッピング方法において、半導体本体は疑似２次元 であることを特徴をするマッピング方法。 ９．請求項８に記載のマッピング方法において、半導体本体上へのマッピング において決定された固有抵抗における変化は疑似２次元物質における厚さの変化 として計算されることを特徴をするマッピング方法。 １０．請求項８に記載のマッピング方法において、半導体本体上への固有抵抗 マッピングにおける変化は、疑似２次元物質における電荷キャリア濃度の変化と して計算されることを特徴をするマッピング方法。 １１．請求項８に記載のマッピング方法において、半導体本体上への固有抵抗 マッピングにおける変化は、疑似２次元物質における温度の変化として計算され ることを特徴をするマッピング方法。 １２．上記の請求項に記載のマッピング方法において、半導体本体の固有抵抗 マッピングは、画像のピクセルの強度における相対的な変化が物質上の固有抵抗 における相対的な変化に対応する画像として示されることを特徴をするマッピン グ方法。 １３．上記の請求項に記載のマッピング方法において、半導体本体の平均固有 抵抗が決定され固有抵抗マッピングは絶対抵抗値を与えられることを特徴とする マッピング方法。 １４．上記の請求項に記載のマッピング方法において、電気接触により半導体 本体の中の電流の流れを引き起こすことを特徴とするマッピング方法。 １５．請求項１から請求項１３中のいずれか一項に記載のマッピング方法にお いて、誘導により半導体本体の中の電流の流れを引き起こすことを特徴とするマ ッピング方法。 １６．上記の請求項に記載のマッピング方法において、複数のプローブの中の ２つを活動化することにより電流の流れを引き起こすことを特徴とするマッピン グ方法。 １７．請求項１６に記載のマッピング方法において、電位はどちらも活動化さ れていないプローブの組の間で測定されることを特徴とするマッピング方法。 １８．プローブカード上に並び半導体本体の周囲の構成に従う複数のプローブ と、疑似２次元半導体本体の中を電流を流すことを可能とするプローブの２つを 活動化する手段と、半導体本体中を流れる電流の結果としてプローブの組の間で 発生した電位を測定する手段と、測定電位と半導体本体が所定の構成をもつと仮 定する所定電位との対応を表すデータ生成手段と、生成データを使用して半導体 本体の固有抵抗をマッピングする手段とからなる、周知の周辺構成の疑似２次元 半導体本体の固有抵抗をマッピングする装置。 １９．半導体本体上に隔離してまたは近くに複数の表面プローブを配置するこ とにより半導体本体の構成をマッピングし、半導体本体に電流を流し、表面プロ ーブの組の間で発生される結果としての電位を測定し、測定電位と所定の固有抵 抗を持った半導体を仮定する所定の電位の間の対応を表すデータを生成し、生成 データを使用して半導体本体の構成をマッピングする方法。 ２０．プローブカード上に並び半導体本体の周囲の構成に従う複数のプローブ と、疑似２次元半導体本体中を電流を流すことを可能とするプローブの２つを活 動化する手段と、半導体本体の中を流れる電流の結果としてプローブの組の間で 発生した電位を測定する手段と、測定電位と半導体本体が所定の構成をもつと仮 定する所定電位との対応を表すデータ生成手段と、生成データを使用して半導体 本体の構成をマッピングする手段とからなる、知られている周辺構成の疑似２次 元半導体本体の固有抵抗をマッピングする装置。