JPH0837274A - Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof - Google Patents

Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof

Info

Publication number
JPH0837274A
JPH0837274A JP6170806A JP17080694A JPH0837274A JP H0837274 A JPH0837274 A JP H0837274A JP 6170806 A JP6170806 A JP 6170806A JP 17080694 A JP17080694 A JP 17080694A JP H0837274 A JPH0837274 A JP H0837274A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
circuit device
semiconductor integrated
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6170806A
Other languages
Japanese (ja)
Inventor
Norio Kishikawa
範夫 岸川
Seishi Imasu
誠士 今須
Ikuo Yoshida
育生 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP6170806A priority Critical patent/JPH0837274A/en
Publication of JPH0837274A publication Critical patent/JPH0837274A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

PURPOSE:To effectively prevent inner leads from being deformed when a lead frame of tape dam type is clamped by a molding die. CONSTITUTION:A tape dam 7a which functions as a dam to stop a flow of package molding resin when a package main body 2 is molded is provided onto a lead 5 so as to be located outside the package outline of a package molding die or the package main body 2.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、リードフレーム、それ
を用いた半導体集積回路装置およびその製造技術に関
し、特に、QFP(Quad Flat Package) 等のような多ピ
ン、狭ピッチのLSIに適用して有効な技術に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a lead frame, a semiconductor integrated circuit device using the lead frame, and a manufacturing technique thereof, and particularly to a multi-pin, narrow-pitch LSI such as QFP (Quad Flat Package). And effective technology.

【0002】[0002]

【従来の技術】ゲートアレイやマイクロコンピュータ等
のような論理LSIにおいては、ゲート数の増加ととも
に、外部回路との接続を行うための端子(入出力ピン)
の数も年々増えつつある。
2. Description of the Related Art In a logic LSI such as a gate array or a microcomputer, a terminal (input / output pin) for connecting to an external circuit as the number of gates increases.
The number of is increasing year by year.

【0003】そして、入出力ピン数の増加に伴って、Q
FP等に代表される樹脂モールド形パッケージにおいて
は、リードの微細化とともに、隣接リード間の狭ピッチ
化が進められている。
As the number of input / output pins increases, Q
In resin-molded packages represented by FP and the like, the leads are becoming finer and the pitch between adjacent leads is becoming narrower.

【0004】しかし、多ピン化に伴うリードの微細化お
よび隣接リード間の狭ピッチ化によって、樹脂モールド
後におけるアウターリードのダムバー落し(ダムカッ
ト)が非常に困難になってきている。
However, due to the miniaturization of the leads and the narrowing of the pitch between the adjacent leads due to the increase in the number of pins, it has become very difficult to drop the dam bar of the outer leads after the resin molding.

【0005】リードが微細であるためにダムカットに際
して曲がってしまったり、隣接リード間が狭いために曲
がったリードが隣接リードに接触したり、あるいは隣接
リード間が狭いためにダムカットの際に生じた切断残り
がリード間を短絡させたりする等の問題が生じ易くなる
からである。
The leads are fine and therefore bent at the time of dam cutting, the bent leads come into contact with the adjacent leads due to the narrow space between the adjacent leads, or the cutting caused at the dam cut due to the narrow space between the adjacent leads. This is because the rest easily causes problems such as short-circuiting between leads.

【0006】そこで、ダムバーとリードとを一体に成形
する手段に変えて、例えば特開昭58−28841号公
報には、薄い絶縁テープをリードフレームに貼り付け、
これを樹脂モールド時にリード間に圧入させてダムバー
とする、いわゆるテープダム方式が提案されている。
Therefore, instead of a means for integrally forming the dam bar and the lead, for example, in Japanese Patent Laid-Open No. 58-28841, a thin insulating tape is attached to a lead frame,
A so-called tape dam method has been proposed in which this is pressed into between the leads during resin molding to form a dam bar.

【0007】このテープダム方式によれば、テープが絶
縁材で構成されているので樹脂モールド後のダムカット
が不要となり、リードの多ピン化および狭ピッチ化を促
進させることができる。
According to this tape dam method, since the tape is made of an insulating material, dam cutting after resin molding is unnecessary, and it is possible to promote the increase in the number of pins of leads and the reduction in pitch.

【0008】[0008]

【発明が解決しようとする課題】図20は、本発明者が
検討した、テープダム方式のリードフレーム100がモ
ールド金型に装着されている状態を示している。
FIG. 20 shows a state where the tape dam type lead frame 100 studied by the present inventor is mounted on a molding die.

【0009】モールド金型は上型101aと下型101
bとで構成され、リードフレーム100は下型101b
の上面に位置決めされる。リードフレーム100は、リ
ード102とダイパッド部103とで構成されており、
リード102の中途部(インナーリード部とアウターリ
ード部との境界部)の片面には、ポリイミド樹脂のよう
な絶縁材からなる薄いテープダム104が接着剤によっ
て貼り付けられている。ダイパッド部103の上面に接
合された半導体チップ105は、ボンディングワイヤ1
06を介してリード102と電気的に接続されている。
The mold dies are an upper mold 101a and a lower mold 101.
and the lead frame 100 is a lower mold 101b.
Is positioned on the upper surface of. The lead frame 100 includes a lead 102 and a die pad portion 103,
A thin tape dam 104 made of an insulating material such as a polyimide resin is attached to one surface of a middle portion of the lead 102 (a boundary portion between the inner lead portion and the outer lead portion) with an adhesive. The semiconductor chip 105 bonded to the upper surface of the die pad portion 103 has the bonding wire 1
It is electrically connected to the lead 102 via 06.

【0010】上記半導体チップ105を樹脂モールドす
るには、まず、上型101aと下型101bとを密着さ
せて型締めを行う。すると、リードフレーム100の片
面(図13に示す例では上面)に接着されたテープダム
104は、上型101aとリードフレーム100とに挟
まれて押し潰され、その一部がリード102とリード1
02の隙間に充填される。
To mold the semiconductor chip 105 with resin, first, the upper mold 101a and the lower mold 101b are brought into close contact with each other and the mold is clamped. Then, the tape dam 104 adhered to one surface (the upper surface in the example shown in FIG. 13) of the lead frame 100 is sandwiched between the upper die 101a and the lead frame 100 and crushed, and a part of the tape dam 104 and the lead 1 are formed.
The gap 02 is filled.

【0011】次に、金型のキャビティ内に溶融樹脂を注
入して半導体チップ105をモールドする。このとき、
リード102とリード102の隙間には、絶縁テープ1
04が充填されているので、この隙間から溶融樹脂が金
型の外部に流出することはない。
Next, a molten resin is injected into the cavity of the mold to mold the semiconductor chip 105. At this time,
Insulating tape 1 is provided in the gap between the leads 102.
Since 04 is filled, the molten resin does not flow out of the mold through this gap.

【0012】その後、リードフレーム100を金型から
取出してリード102に半田メッキ処理を施し、さらに
リードフレーム100の不要な箇所をプレスで切断、除
去した後、リード102を所定の形状に折り曲げること
より、LSIパッケージが完成する。
After that, the lead frame 100 is taken out of the mold, the leads 102 are subjected to solder plating, and unnecessary portions of the lead frame 100 are cut and removed by a press, and then the leads 102 are bent into a predetermined shape. , The LSI package is completed.

【0013】ところで、QFPに代表されるLSIのモ
ールド金型は、前記図20に示すように、上型101a
と下型101bの形状が対称になっている。
By the way, as shown in FIG. 20, the molding die of the LSI represented by QFP is an upper die 101a.
The shape of the lower mold 101b is symmetrical.

【0014】ところが、前記片面テープダム方式のリー
ドフレーム100をこのようなモールド金型に装着して
型締めを行うと、リード102の中途部(インナーリー
ド部とアウターリード部との境界部)は、その下面が直
接下型101bでクランプされるのに対し、上面はテー
プダム104を介して上型101aでクランプされるの
で、図21に示すように、リード102のインナーリー
ド部がテープダム貼り付け面と反対の方向(下方)に屈
曲してしまう。また、テープダム104がリードフレー
ム100の下面に貼り付けてある場合は上方に屈曲す
る。
However, when the single-sided tape dam type lead frame 100 is mounted in such a molding die and the mold is clamped, the middle portion of the lead 102 (the boundary portion between the inner lead portion and the outer lead portion) is The lower surface is directly clamped by the lower die 101b, while the upper surface is clamped by the upper die 101a via the tape dam 104. Therefore, as shown in FIG. 21, the inner lead portion of the lead 102 serves as the tape dam attachment surface. Bends in the opposite direction (downward). Further, when the tape dam 104 is attached to the lower surface of the lead frame 100, it bends upward.

【0015】その結果、リード102と半導体チップ1
05とを接続しているボンディングワイヤ106が変形
(ワイヤよれ)してワイヤショートを引き起こしたり、
ダイパッド部103(および半導体チップ105)が傾
いたりするモールド不良が発生する。
As a result, the lead 102 and the semiconductor chip 1
The bonding wire 106 connecting with 05 is deformed (twisted) to cause a wire short,
A mold defect occurs in which the die pad portion 103 (and the semiconductor chip 105) is tilted.

【0016】この場合、テープダム104をリードフレ
ーム100の両面に貼り付ければ、リード102の中途
部にも上下両方向から均等な荷重が加わるので、インナ
ーリード部の屈曲は生じないが、この方法では、モール
ド金型を型締めする際、絶縁テープ104がリードフレ
ーム100の上下両方向からリード102の隙間に圧入
されるので、狭ピッチのリードフレーム100の場合
は、リード102が横方向に押し広げられて変形してし
まう。
In this case, if the tape dams 104 are attached to both sides of the lead frame 100, even loads are applied to the middle portions of the leads 102 from both upper and lower directions, so that the inner lead portions are not bent. When the mold die is clamped, the insulating tape 104 is pressed into the gaps between the leads 102 from above and below the lead frame 100. Therefore, in the case of the lead frame 100 having a narrow pitch, the leads 102 are spread laterally. It will be transformed.

【0017】本発明の目的は、テープダム方式のリード
フレームをモールド金型でクランプする際のインナーリ
ード曲がりを有効に防止することのできる技術を提供す
ることにある。
It is an object of the present invention to provide a technique capable of effectively preventing inner lead bending when a tape dam type lead frame is clamped by a molding die.

【0018】本発明の前記ならびにその他の目的と新規
な特徴は、明細書の記述および添付図面から明らかにな
るであろう。
The above and other objects and novel features of the present invention will be apparent from the description of the specification and the accompanying drawings.

【0019】[0019]

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
Of the inventions disclosed in the present application, a representative one will be briefly described below.
It is as follows.

【0020】すなわち、本発明のリードフレームは、絶
縁性テープダム形成用の絶縁性テープを、パッケージ成
形用のモールド金型におけるパッケージ外形線よりも外
側に貼り付けたものである。
That is, in the lead frame of the present invention, the insulating tape for forming the insulating tape dam is attached to the outside of the package outline of the mold for molding the package.

【0021】また、本発明の半導体集積回路装置の製造
方法は、前記リードフレームのダイパッド上に実装され
た半導体チップを樹脂モールドする際に、前記リードフ
レーム上に貼り付けられた絶縁性テープを、前記パッケ
ージ成形用のモールド金型におけるパッケージ外形線の
外側平坦部によって押し潰し、前記絶縁性テープをリー
ド間に圧入することにより、絶縁性テープダムを形成す
る工程と、前記モールド金型によって形成されたキャビ
ティ内に樹脂を導入することにより、前記半導体チップ
を樹脂モールドする工程とを有するものである。
Also, in the method for manufacturing a semiconductor integrated circuit device of the present invention, when the semiconductor chip mounted on the die pad of the lead frame is resin-molded, the insulating tape attached on the lead frame is used. A step of forming an insulating tape dam by pressing the insulating tape between the leads by crushing by the outer flat portion of the package outline of the mold for molding the package; And a step of resin-molding the semiconductor chip by introducing a resin into the cavity.

【0022】[0022]

【作用】上記した手段によれば、絶縁性テープダム形成
用の絶縁性テープを、リードフレーム上において、モー
ルド金型のパッケージ外形線の外側に貼り付けたことに
より、樹脂モールド工程に際して絶縁性テープをモール
ド金型によって押し潰しリード間に圧入する場合に、そ
の絶縁性テープを、その上面の全体および下面の全体を
モールド金型におけるパッケージ外形線の外側平坦面で
挟み込み、その上面内および下面内に加わる圧力を均一
にした状態で押し潰すことができる。
According to the above-mentioned means, the insulating tape for forming the insulating tape dam is attached to the outside of the package outline of the molding die on the lead frame so that the insulating tape can be used during the resin molding process. When crushed by a molding die and press-fitted between leads, sandwich the insulating tape between the entire upper surface and the entire lower surface with the outer flat surface of the package outline of the molding die and in the upper surface and the lower surface. It can be crushed with a uniform pressure applied.

【0023】[0023]

【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。
Embodiments of the present invention will now be described in detail with reference to the drawings.

【0024】図1は本発明の一実施例である半導体集積
回路装置の断面図、図2は図1の半導体集積回路装置の
要部斜視図、図3は図1の半導体集積回路装置の要部断
面図、図4は図1の半導体集積回路装置の要部断面図、
図5は図1の半導体集積回路装置に用いるリードフレー
ムの要部平面図、図6は図5のリードフレームの要部斜
視図、図7は図5のリードフレームの要部斜視図、図8
は図5のリードフレームの要部断面図、図9は図5のリ
ードフレームの要部拡大断面図、図10は図5のリード
フレームの要部拡大断面図、図11は図1の半導体集積
回路装置の製造工程を説明するための工程図、図12は
図1の半導体集積回路装置のダイボンディング工程後の
断面図、図13は図1の半導体集積回路装置のワイヤボ
ンディング工程後の断面図、図14は図1の半導体集積
回路装置のモールド工程中における断面図、図15は図
1の半導体集積回路装置のテープダム形成工程中におけ
る要部断面図、図16は図1の半導体集積回路装置のテ
ープダム形成工程中における要部断面図、図17は図1
の半導体集積回路装置のモールド工程後の要部断面図、
図18は図1の半導体集積回路装置のモールド工程後の
断面図である。
FIG. 1 is a sectional view of a semiconductor integrated circuit device which is an embodiment of the present invention, FIG. 2 is a perspective view of a main part of the semiconductor integrated circuit device of FIG. 1, and FIG. 3 is a schematic view of the semiconductor integrated circuit device of FIG. 4 is a sectional view of a part of the semiconductor integrated circuit device of FIG.
5 is a plan view of a main part of a lead frame used in the semiconductor integrated circuit device of FIG. 1, FIG. 6 is a perspective view of a main part of the lead frame of FIG. 5, and FIG. 7 is a perspective view of a main part of the lead frame of FIG.
5 is a sectional view of an essential part of the lead frame in FIG. 5, FIG. 9 is an enlarged sectional view of an essential part of the lead frame in FIG. 5, FIG. 10 is an enlarged sectional view of an essential part of the lead frame in FIG. 5, and FIG. 11 is a semiconductor integrated circuit of FIG. FIG. 12 is a process diagram for explaining a manufacturing process of the circuit device, FIG. 12 is a sectional view of the semiconductor integrated circuit device of FIG. 1 after a die bonding process, and FIG. 13 is a sectional view of the semiconductor integrated circuit device of FIG. 1 after a wire bonding process. 14 is a cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a molding step, FIG. 15 is a cross-sectional view of a main part of the semiconductor integrated circuit device of FIG. 1 during a tape dam forming step, and FIG. 16 is a semiconductor integrated circuit device of FIG. 17 is a cross-sectional view of the main part during the tape dam forming process of FIG.
A cross-sectional view of an essential part of the semiconductor integrated circuit device after the molding step,
FIG. 18 is a cross-sectional view of the semiconductor integrated circuit device of FIG. 1 after the molding process.

【0025】本実施例の半導体集積回路装置を図1〜図
4によって説明する。本実施例の半導体集積回路装置
は、例えばQFP1である。
The semiconductor integrated circuit device of this embodiment will be described with reference to FIGS. The semiconductor integrated circuit device of this embodiment is, for example, QFP1.

【0026】QFP1において、エポキシ系樹脂からな
るパッケージ本体2の内部には、ダイパッド部3、シリ
コン(Si)単結晶からなる半導体チップ4およびリー
ド5のインナーリード部が封止されている。
In the QFP 1, a die pad portion 3, a semiconductor chip 4 made of silicon (Si) single crystal, and inner lead portions of leads 5 are sealed inside a package body 2 made of an epoxy resin.

【0027】半導体チップ4は、例えばエポキシ系樹脂
の接着剤によってダイパッド部3上に接着されている。
半導体チップ4とリード5のインナーリード部とは、例
えば金(Au)、銅(Cu)またはアルミニウム(A
l)からなるボンディングワイヤ6を介して電気的に接
続されている。
The semiconductor chip 4 is adhered onto the die pad portion 3 with, for example, an epoxy resin adhesive.
The semiconductor chip 4 and the inner lead portion of the lead 5 are, for example, gold (Au), copper (Cu) or aluminum (A
It is electrically connected via the bonding wire 6 consisting of 1).

【0028】ところで、本実施例においては、リード5
の中途部においてパッケージ本体2の外側に、例えばポ
リイミド樹脂等のような絶縁材からなるテープダム7a
がリード5の隣接方向に沿って延在した状態で設けられ
ている。
By the way, in this embodiment, the lead 5 is used.
A tape dam 7a made of an insulating material such as a polyimide resin is provided outside the package main body 2 at a middle portion.
Are provided so as to extend along the direction adjacent to the lead 5.

【0029】このテープダム7aは、半導体チップ4を
樹脂封止する際に、その樹脂の流れ止めとして機能する
部材であり、その一部が隣接するリード5,5間に充填
された状態でリード5に接着剤7bによって貼り付けら
れている。
The tape dam 7a is a member that functions as a resin flow stop when the semiconductor chip 4 is sealed with a resin, and the lead 5 is partially filled between the adjacent leads 5 and 5. It is pasted on with adhesive 7b.

【0030】次に、本実施例の半導体集積回路装置の製
造に用いるリードフレームを図5〜図10によって説明
する。なお、図8は図7の断面図であり、図10は図8
の要部拡大断面図である。
Next, a lead frame used for manufacturing the semiconductor integrated circuit device of this embodiment will be described with reference to FIGS. Note that FIG. 8 is a sectional view of FIG. 7, and FIG.
FIG.

【0031】このリードフレーム8は、ダイパッド部
3、このダイパッド部3を支持するためにその四隅に一
本ずつ設けられた吊りリード9、ダイパッド部3の周囲
に配置された複数本のリード5、リード5のインナーリ
ード部とアウターリード部との中途部に貼り付けられた
四角枠状の絶縁性テープ7、リード5および吊りリード
9を支持する外枠10により構成されている。
The lead frame 8 includes a die pad portion 3, suspension leads 9 provided at the four corners of the die pad portion 3 to support the die pad portion 3, and a plurality of leads 5 arranged around the die pad portion 3. The lead 5 is composed of a rectangular frame-shaped insulating tape 7 attached in the middle of the inner lead portion and the outer lead portion, an outer frame 10 supporting the leads 5 and the suspension leads 9.

【0032】リードフレーム8は、42アロイあるいは
Cuからなり、上記ダイパッド部3、リード5、吊りリ
ード9、外枠10などの各部材がプレスあるいはエッチ
ングにより一体に成形されてなる。
The lead frame 8 is made of 42 alloy or Cu, and each member such as the die pad portion 3, the lead 5, the suspension lead 9 and the outer frame 10 is integrally formed by pressing or etching.

【0033】一例として、上記リードフレーム8の板厚
は0.1 mm程度であり、リード5のインナーリード部の幅
は0.13mm程度、ピッチは0.3mm程度である。また、絶
縁性テープ7の厚さは50μm 程度、幅は0.5〜2.0mm
程度であり、テープダム7をリード5に貼り付けている
接着剤7bの厚さは25μm 程度である。
As an example, the plate thickness of the lead frame 8 is about 0.1 mm, the width of the inner lead portion of the lead 5 is about 0.13 mm, and the pitch is about 0.3 mm. The insulating tape 7 has a thickness of about 50 μm and a width of 0.5 to 2.0 mm.
The thickness of the adhesive 7b for attaching the tape dam 7 to the lead 5 is about 25 μm.

【0034】絶縁性テープ7は、上記したテープダム7
aを形成するためのテープであり、この段階において絶
縁性テープ7は、隣接するリード5間に充填されていな
い。
The insulating tape 7 is the tape dam 7 described above.
This is a tape for forming a, and the insulating tape 7 is not filled between the adjacent leads 5 at this stage.

【0035】次に、本実施例の半導体集積回路装置の製
造方法を図11に沿って図12〜図20によって説明す
る。
Next, a method of manufacturing the semiconductor integrated circuit device of this embodiment will be described with reference to FIGS.

【0036】まず、図12に示すように、上記リードフ
レーム8のダイパッド部3に半導体チップ4を接合し
(ダイボンディング工程A)、続いて図13に示すよう
に、リード5と半導体チップ4とをボンディングワイヤ
6で電気的に接続する(ワイヤボンディング工程B)。
First, as shown in FIG. 12, the semiconductor chip 4 is bonded to the die pad portion 3 of the lead frame 8 (die bonding step A), and subsequently, as shown in FIG. 13, the lead 5 and the semiconductor chip 4 are joined together. Are electrically connected by a bonding wire 6 (wire bonding step B).

【0037】なお、テープダム7の貼り付け面は、半導
体チップ4と同一面である必要はなく、用途に応じて半
導体チップ4と同一面あるいは反対面に貼り付ければ良
い。
The tape dam 7 does not have to be attached to the same surface as the semiconductor chip 4, but may be attached to the same surface as the semiconductor chip 4 or the opposite surface depending on the application.

【0038】続いて、図14に示すように、上記リード
フレーム8をモールド金型11に装着する。このモール
ド金型11は一対の上型11aおよび下型11bで構成
されている。リードフレーム8は下型11bの上面に位
置決めされる。
Subsequently, as shown in FIG. 14, the lead frame 8 is mounted on the molding die 11. The molding die 11 is composed of a pair of an upper die 11a and a lower die 11b. The lead frame 8 is positioned on the upper surface of the lower mold 11b.

【0039】ここで、本実施例においては、同図に示す
ように、絶縁性テープ7が、モールド金型11における
パッケージ外形線Lの外側に配置されている。すなわ
ち、絶縁性テープ7は、モールド金型11の平坦部領域
に配置されている。
Here, in the present embodiment, as shown in the figure, the insulating tape 7 is arranged outside the package outline L in the molding die 11. That is, the insulating tape 7 is arranged in the flat portion region of the molding die 11.

【0040】その後、図15および図16に示すよう
に、上型11aの下面と下型11bの上面とを密着させ
て型締めを行う。すると、リードフレーム8の上面に接
着されている絶縁性テープ7は、下型11bと上型11
aとに挟まれて押し潰され、一部がリード5とリード5
との隙間に圧入される。そして、これによって、テープ
ダム7aを形成する。
Thereafter, as shown in FIGS. 15 and 16, the lower surface of the upper mold 11a and the upper surface of the lower mold 11b are brought into close contact with each other to perform mold clamping. Then, the insulating tape 7 adhered to the upper surface of the lead frame 8 has the lower mold 11b and the upper mold 11
It is sandwiched between a and and is crushed, and part of it is lead 5 and lead 5.
It is pressed into the gap between. Then, the tape dam 7a is formed by this.

【0041】この際、リード5上の絶縁性テープ7の下
面全体が、下型11bの平坦面でクランプされ、上面全
体がリード5を介して上型11aの平坦面でクランプさ
れ、その上面内および下面内に加わる圧力を均一にした
状態で押し潰すことができるので、リード5のインナー
リード部が上下方向に屈曲することはない。
At this time, the entire lower surface of the insulating tape 7 on the lead 5 is clamped by the flat surface of the lower mold 11b, and the entire upper surface is clamped by the flat surface of the upper mold 11a via the lead 5, and the inside of the upper surface is clamped. Since the pressure applied to the lower surface and the lower surface can be crushed in a uniform state, the inner lead portion of the lead 5 does not bend in the vertical direction.

【0042】次いで、モールド金型11のキャビティ内
に溶融樹脂を注入して半導体チップ4をモールドする
(モールド工程C)。このとき、リード5とリード5と
の隙間には、テープダム7aが充填されているので、こ
の隙間から溶融樹脂が金型の外部に流出することはな
い。
Then, a molten resin is injected into the cavity of the molding die 11 to mold the semiconductor chip 4 (molding step C). At this time, since the tape dam 7a is filled in the gap between the leads 5 and 5, the molten resin does not flow out of the mold through this gap.

【0043】続いて、リードフレーム8を金型から取出
すと、図17および図18に示すように、リード5上に
おいて、パッケージ本体2の外側にテープダム7aが配
置されたQFPが得られる。
Then, when the lead frame 8 is taken out from the mold, a QFP having the tape dam 7a arranged on the outside of the package body 2 on the lead 5 is obtained as shown in FIGS.

【0044】その後、リード5のアウターリード部に半
田メッキ処理を施した後、リードフレーム8の不要な箇
所をプレスで切断、除去し、さらにリード5を所定の形
状に折り曲げることより、前記図1に示したQFP1が
完成する。
After that, the outer lead portions of the leads 5 are solder-plated, the unnecessary portions of the lead frame 8 are cut and removed by a press, and the leads 5 are bent into a predetermined shape. The QFP1 shown in is completed.

【0045】このように、本実施例によれば、以下の効
果を得ることが可能となる。
As described above, according to this embodiment, the following effects can be obtained.

【0046】(1).テープダム形成用の絶縁性テープ7
を、リードフレーム8上において、モールド金型11の
パッケージ外形線Lの外側に貼り付けたことにより、モ
ールド工程Cに際して絶縁性テープ7をモールド金型1
1の平坦部によって押し潰しリード間に圧入することが
できるので、テープダム方式のリードフレーム8をモー
ルド金型11でクランプする際に生じるインナーリード
曲がりを有効に防止することが可能となる。
(1). Insulating tape 7 for forming a tape dam
Is attached to the outside of the package outline L of the molding die 11 on the lead frame 8, so that the insulating tape 7 is attached to the molding die 1 during the molding step C.
Since the flat portion 1 can press and squeeze between the leads, it is possible to effectively prevent inner lead bending that occurs when the tape dam type lead frame 8 is clamped by the molding die 11.

【0047】(2).上記(1) により、インナーリード曲が
りに起因するワイヤショート不良やダイパッドの傾き不
良を防止することが可能となる。したがって、このリー
ドフレーム8を用いたQFP1の歩留りおよび信頼性を
向上させることが可能となる。
(2) Due to the above (1), it is possible to prevent wire short-circuit defects and die pad tilt defects due to inner lead bending. Therefore, the yield and reliability of the QFP 1 using this lead frame 8 can be improved.

【0048】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
Although the invention made by the present inventor has been specifically described based on the embodiments, the present invention is not limited to the embodiments and various modifications can be made without departing from the scope of the invention. Needless to say.

【0049】例えば図19に示すように、パッケージ本
体2の上面に放熱板12を取り付ける構造としても良
い。これにより、半導体チップ4の熱をダイパッド部3
を介して放熱板12に逃がすことができるので、熱抵抗
の小さいQFP1を提供することが可能となる。
For example, as shown in FIG. 19, the heat dissipation plate 12 may be attached to the upper surface of the package body 2. As a result, the heat of the semiconductor chip 4 is transferred to the die pad 3
Since it can be released to the heat dissipation plate 12 via the, it is possible to provide the QFP1 having a small thermal resistance.

【0050】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるQFP
に適用した場合について説明したが、これに限定されず
種々適用可能であり、例えばDIP(Dual Inline Pack
age)、SIP(Single Inline Package)またはSOJ
(Small Outline J-Lead Package)等のような他のパッ
ケージ構造の半導体集積回路装置に適用することも可能
である。
In the above description, the invention made mainly by the present inventor is the field of application which is the background of the invention.
However, the present invention is not limited to this, and various other applications are possible, such as DIP (Dual Inline Pack).
age), SIP (Single Inline Package) or SOJ
(Small Outline J-Lead Package), etc. can be applied to a semiconductor integrated circuit device having another package structure.

【0051】[0051]

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
Advantageous effects obtained by typical ones of the inventions disclosed in the present application will be briefly described.
It is as follows.

【0052】(1).前記した手段によれば、絶縁性テープ
ダム形成用の絶縁性テープを、リードフレーム上におい
て、モールド金型のパッケージ外形線の外側に貼り付け
たことにより、樹脂モールド工程に際して絶縁性テープ
をモールド金型によって押し潰しリード間に圧入する場
合に、その絶縁性テープを、その上面の全体および下面
の全体をモールド金型におけるパッケージ外形線の外側
平坦面で挟み込み、その上面内および下面内に加わる圧
力を均一にした状態で押し潰すことができるので、テー
プダム方式のリードフレームをモールド金型でクランプ
する際に生じるインナーリード曲がりを有効に防止する
ことが可能となる。
(1) According to the above-mentioned means, the insulating tape for forming the insulating tape dam is attached to the outer side of the package outline of the molding die on the lead frame, so that the resin molding step is performed. When the insulating tape is crushed by the mold and press-fitted between the leads, the entire upper surface and the lower surface of the insulating tape are sandwiched by the outer flat surface of the package outline of the mold, and Since the pressure applied to the lower surface and the lower surface can be crushed in a uniform state, it is possible to effectively prevent inner lead bending that occurs when the tape dam type lead frame is clamped by the molding die.

【0053】(2).上記(1) により、インナーリード曲が
りに起因するワイヤショート不良やダイパッドの傾き不
良を防止することが可能となる。したがって、このリー
ドフレームを用いた半導体集積回路装置の歩留りおよび
信頼性を向上させることが可能となる。
(2). Due to the above (1), it is possible to prevent a wire short circuit defect and a die pad inclination defect due to inner lead bending. Therefore, the yield and reliability of the semiconductor integrated circuit device using this lead frame can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例である半導体集積回路装置の
断面図である。
FIG. 1 is a cross-sectional view of a semiconductor integrated circuit device that is an embodiment of the present invention.

【図2】図1の半導体集積回路装置の要部斜視図であ
る。
FIG. 2 is a perspective view of a main part of the semiconductor integrated circuit device of FIG.

【図3】図1の半導体集積回路装置の要部断面図であ
る。
FIG. 3 is a cross-sectional view of essential parts of the semiconductor integrated circuit device of FIG.

【図4】図1の半導体集積回路装置の要部断面図であ
る。
FIG. 4 is a cross-sectional view of main parts of the semiconductor integrated circuit device of FIG.

【図5】図1の半導体集積回路装置に用いるリードフレ
ームの要部平面図である。
5 is a main-portion plan view of a lead frame used in the semiconductor integrated circuit device of FIG. 1;

【図6】図5のリードフレームの要部斜視図である。6 is a perspective view of a main part of the lead frame of FIG.

【図7】図5のリードフレームの要部斜視図である。FIG. 7 is a perspective view of a main part of the lead frame of FIG.

【図8】図5のリードフレームの要部断面図である。8 is a cross-sectional view of a main part of the lead frame of FIG.

【図9】図5のリードフレームの要部拡大断面図であ
る。
9 is an enlarged cross-sectional view of a main part of the lead frame of FIG.

【図10】図5のリードフレームの要部拡大断面図であ
る。
10 is an enlarged cross-sectional view of a main part of the lead frame in FIG.

【図11】図1の半導体集積回路装置の製造工程を説明
するための工程図である。
FIG. 11 is a process drawing for explaining a manufacturing process of the semiconductor integrated circuit device of FIG.

【図12】図1の半導体集積回路装置のダイボンディン
グ工程後の断面図である。
12 is a cross-sectional view of the semiconductor integrated circuit device of FIG. 1 after a die bonding process.

【図13】図1の半導体集積回路装置のワイヤボンディ
ング工程後の断面図である。
13 is a cross-sectional view of the semiconductor integrated circuit device of FIG. 1 after a wire bonding process.

【図14】図1の半導体集積回路装置のモールド工程中
における断面図である。
14 is a cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a molding process.

【図15】図1の半導体集積回路装置のテープダム形成
工程中における要部断面図である。
15 is a cross-sectional view of essential parts in the tape dam forming step of the semiconductor integrated circuit device of FIG.

【図16】図1の半導体集積回路装置のテープダム形成
工程中における要部断面図である。
16 is a main-portion cross-sectional view of the semiconductor integrated circuit device of FIG. 1 during a tape dam forming step.

【図17】図1の半導体集積回路装置のモールド工程後
の要部断面図である。
17 is a cross-sectional view of essential parts in the semiconductor integrated circuit device of FIG. 1 after a molding step.

【図18】図1の半導体集積回路装置のモールド工程後
の断面図である。
18 is a sectional view of the semiconductor integrated circuit device of FIG. 1 after a molding step.

【図19】本発明の他の実施例である半導体集積回路装
置の断面図である。
FIG. 19 is a sectional view of a semiconductor integrated circuit device according to another embodiment of the present invention.

【図20】本発明者が検討した半導体集積回路装置の製
造方法を示すリードフレームの断面図である。
FIG. 20 is a cross-sectional view of a lead frame showing a method for manufacturing a semiconductor integrated circuit device examined by the present inventor.

【図21】本発明者が検討した半導体集積回路装置の製
造方法を示すリードフレームの断面図である。
FIG. 21 is a cross-sectional view of a lead frame showing a method for manufacturing a semiconductor integrated circuit device examined by the present inventor.

【符号の説明】[Explanation of symbols]

1 QFP(半導体集積回路装置) 2 パッケージ本体 3 ダイパッド部 4 半導体チップ 5 リード 6 ボンディングワイヤ 7 絶縁性テープ 7a テープダム 7b 接着剤 8 リードフレーム 9 吊りリード 10 外枠 11 モールド金型 11a 上型 11b 下型 12 放熱板 100 リードフレーム 101a 上型 101b 下型 102 リード 103 ダイパッド部 104 テープダム 105 半導体チップ 106 ボンディングワイヤ 1 QFP (semiconductor integrated circuit device) 2 package body 3 die pad part 4 semiconductor chip 5 lead 6 bonding wire 7 insulating tape 7a tape dam 7b adhesive 8 lead frame 9 suspension lead 10 outer frame 11 mold die 11a upper die 11b lower die 12 heat sink 100 lead frame 101a upper die 101b lower die 102 lead 103 die pad portion 104 tape dam 105 semiconductor chip 106 bonding wire

フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 A 6921−4E Continuation of front page (51) Int.Cl. 6 Identification number Office reference number FI technical display location H01L 23/28 A 6921-4E

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 絶縁性テープダム形成用の絶縁性テープ
を、パッケージ成形用のモールド金型におけるパッケー
ジ外形線よりも外側に貼り付けたことを特徴とするリー
ドフレーム。
1. A lead frame, wherein an insulating tape for forming an insulating tape dam is attached to the outside of a package outline in a mold for molding a package.
【請求項2】 前記リードフレームのダイパッド上に実
装された半導体チップを樹脂からなるパッケージによっ
て封止してなることを特徴とする請求項1記載のリード
フレームを用いた半導体集積回路装置。
2. A semiconductor integrated circuit device using a lead frame according to claim 1, wherein the semiconductor chip mounted on the die pad of the lead frame is sealed with a package made of resin.
【請求項3】 QFPであることを特徴とする請求項2
記載の半導体集積回路装置。
3. The QFP according to claim 2, which is a QFP.
13. The semiconductor integrated circuit device according to claim 1.
【請求項4】 前記リードフレームのダイパッド上に実
装された半導体チップを樹脂モールドする際に、前記リ
ードフレーム上に貼り付けられた絶縁性テープを、前記
パッケージ成形用のモールド金型におけるパッケージ外
形線の外側平坦部によって押し潰し、前記絶縁性テープ
をリード間に圧入することにより、絶縁性テープダムを
形成する工程と、前記モールド金型によって形成された
キャビティ内に樹脂を導入することにより、前記半導体
チップを樹脂モールドする工程とを有することを特徴と
する請求項2または3記載の半導体集積回路装置の製造
方法。
4. When a semiconductor chip mounted on a die pad of the lead frame is resin-molded, an insulating tape attached on the lead frame is used as a package contour line in a mold for molding the package. By pressing the insulating tape between the leads by crushing by the outer flat part of the insulating tape dam, and by introducing a resin into the cavity formed by the molding die, the semiconductor 4. The method of manufacturing a semiconductor integrated circuit device according to claim 2, further comprising a step of resin-molding the chip.
JP6170806A 1994-07-22 1994-07-22 Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof Pending JPH0837274A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6170806A JPH0837274A (en) 1994-07-22 1994-07-22 Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6170806A JPH0837274A (en) 1994-07-22 1994-07-22 Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof

Publications (1)

Publication Number Publication Date
JPH0837274A true JPH0837274A (en) 1996-02-06

Family

ID=15911692

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6170806A Pending JPH0837274A (en) 1994-07-22 1994-07-22 Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof

Country Status (1)

Country Link
JP (1) JPH0837274A (en)

Similar Documents

Publication Publication Date Title
US8390133B2 (en) Semiconductor device and manufacturing method thereof
JP3207738B2 (en) Resin-sealed semiconductor device and method of manufacturing the same
JP2017028333A (en) Semiconductor device manufacturing method
JP2001313363A (en) Resin-encapsulated semiconductor device
JPH0546045U (en) Semiconductor package
JPH0878605A (en) Lead frame and semiconductor integrated circuit device utilizing the same
US5929513A (en) Semiconductor device and heat sink used therein
JP2000188366A (en) Semiconductor device
US5708294A (en) Lead frame having oblique slits on a die pad
JP2000077435A (en) Semiconductor device and manufacture thereof
US4951120A (en) Lead frame and semiconductor device using the same
JP3151346B2 (en) Semiconductor integrated circuit device, method of manufacturing the same, and mold used for the manufacture thereof
JP3638750B2 (en) Semiconductor device
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH08139218A (en) Hybrid integrated circuit device and its manufacture
JP3075617B2 (en) Semiconductor integrated circuit device
JPH0837274A (en) Lead frame, semiconductor integrated circuit device equipped therewith, and manufacture thereof
JP3404438B2 (en) Semiconductor device and manufacturing method thereof
JPH11186449A (en) Semiconductor device and its manufacture
JP4651218B2 (en) Manufacturing method of semiconductor device
JP2856455B2 (en) Semiconductor device
JP2001077275A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP3195515B2 (en) Semiconductor device and manufacturing method thereof
JPH08130286A (en) Semiconductor device
JPH08162596A (en) Lead frame and semiconductor device