JPH0834314B2 - Superlattice device - Google Patents

Superlattice device

Info

Publication number
JPH0834314B2
JPH0834314B2 JP60201945A JP20194585A JPH0834314B2 JP H0834314 B2 JPH0834314 B2 JP H0834314B2 JP 60201945 A JP60201945 A JP 60201945A JP 20194585 A JP20194585 A JP 20194585A JP H0834314 B2 JPH0834314 B2 JP H0834314B2
Authority
JP
Japan
Prior art keywords
superlattice
regions
horizontal
semiconductor layer
composition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60201945A
Other languages
Japanese (ja)
Other versions
JPS6174327A (en
Inventor
チヤールズ ゴザード アーサー
マーク ペトロフ ピエール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
AT&T Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&T Corp filed Critical AT&T Corp
Publication of JPS6174327A publication Critical patent/JPS6174327A/en
Publication of JPH0834314B2 publication Critical patent/JPH0834314B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/151Compositional structures
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/15Structures with periodic or quasi periodic potential variation, e.g. multiple quantum wells, superlattices
    • H01L29/158Structures without potential periodicity in a direction perpendicular to a major surface of the substrate, i.e. vertical direction, e.g. lateral superlattices, lateral surface superlattices [LSS]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/775Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

【発明の詳細な説明】 技術分野 本発明は一般的には超格子デバイス、特に主結晶面か
ら方向のずれた表面上に成長させた層から成り、水平及
び垂直の周期を有するデバイスに係る。
FIELD OF THE INVENTION The present invention relates generally to superlattice devices, and more particularly to devices having layers grown on a surface offset from the main crystallographic plane and having horizontal and vertical periods.

発明の背景 最近の半導体デバイス技術における改善は、いくつか
の領域で行われた。たとえば、より高品質のシリコンす
なわち従来得られた、より欠陥が少なくまたは不要の不
純物の少ないシリコンを作ることに、努力が向けられて
きた。加えて、たとえばGaAsのようなIII−V族化合物
半導体のようなシリコン以外の半導体が、多くのデバイ
ス用に開発されてきた。なぜならば、それらはシリコン
中より高いキヤリヤ移動度を有し、同様のシリコンより
速いデバイス特性をもたらすからである。加えて、電界
効果トランジスタ、なだれ光検出器及びダブルヘテロ構
造レーザのような多くの型のデバイスが製作され、それ
らの特性が研究されてきた。
BACKGROUND OF THE INVENTION Recent improvements in semiconductor device technology have been made in several areas. For example, efforts have been directed towards making higher quality silicon, that is, conventionally obtained silicon with fewer defects or less unwanted impurities. In addition, semiconductors other than silicon, such as III-V compound semiconductors such as GaAs, have been developed for many devices. This is because they have higher carrier mobility than in silicon, resulting in faster device characteristics than similar silicon. In addition, many types of devices such as field effect transistors, avalanche photodetectors and double heterostructure lasers have been fabricated and their properties have been investigated.

分子ビームエピタキシーのような高度なエピタキシヤ
ル成長技術が開発されたことは、これらデバイスの多く
の製作に当を得ている。これらの技術はまた製作すべき
構成半導体とは異なるユニツトセルを有する周期構造を
可能にした。恐らく、最初のそのような構造は、エサキ
(Esaki)とツー(Tsu)により提案され、彼らは現在一
般的に超格子と呼ばれる構造を提案した。それは成長方
向に平行な方向、すなわち基板の主表面に対して垂直
に、周期的な組成変化をもつ。これは周期が基板の主表
面に垂直な方向にあることから、“垂直”超格子と呼ん
でもよい。たとえば、アイビーエム・ジヤーナル・オブ
・リサーチ・アンドデイベロツプメント(IBM・Journal
of Research and Development),14,61−65頁,1970年
1月を参照のこと。そのような構造は異なる組成又は異
なるドーピング濃度の交互になつた層を有する。たとえ
ば、交互になつたGaAs及びAlGaAs層を有する。提案され
た構造は興味のあるしかも重要なデバイスへの応用を有
した。たとえばエサキ(Esaki)らは負性微分導電性が
観測されることを予測した。
The development of advanced epitaxial growth techniques such as molecular beam epitaxy has favored the fabrication of many of these devices. These techniques have also enabled periodic structures with unit cells that differ from the constituent semiconductors to be fabricated. Perhaps the first such structure was proposed by Esaki and Tsu, who now proposed a structure commonly referred to as a superlattice. It has a periodic composition change in a direction parallel to the growth direction, ie perpendicular to the major surface of the substrate. It may be called a "vertical" superlattice because its period lies in the direction perpendicular to the main surface of the substrate. For example, IBM Journal of Research and Development (IBM Journal
of Research and Development, 14, 61-65, January 1970. Such structures have alternating layers of different composition or different doping concentrations. For example, having alternating GaAs and AlGaAs layers. The proposed structure has interesting and important device applications. For example, Esaki et al. Predicted that negative differential conductivity would be observed.

エサキ(Eseki)により先駆者的な仕事がなされたた
め、多くの他の周期構造についても述べられている。た
とえば広範囲の厚さを有する層で、超格子が製作されて
きた。もし層が十分薄いと、キヤリヤエネルギーレベル
の量子化が重要になるとともに、量子力学効果が明らか
になる。たとえば、デイングル(Dingle)及びヘンリー
(Henry)は1976年9月21日承認された米国特許第3,98
2,207号の中で、活性領域が超格子から成る低電流閾値
ダブルヘテロ構造レーザについて述べている。具体的に
述べられた超格子構造は、複数の薄い狭禁制帯層にはさ
まれた複数の薄い広禁制帯層を有し、量子効果により生
じた低エネルギーにおける状態密度の増加のため、レー
ザ発振は低電流閾値で起こる。
Due to the pioneering work done by Eseki, many other periodic structures are also mentioned. Superlattices have been fabricated, for example, with layers having a wide range of thicknesses. If the layers are thin enough, quantization of carrier energy levels becomes important and quantum mechanical effects become apparent. For example, Dingle and Henry are US Pat. No. 3,983, issued on Sep. 21, 1976.
In 2,207, we describe a low current threshold double heterostructure laser whose active region consists of a superlattice. The specifically mentioned superlattice structure has multiple thin wide bandgap layers sandwiched by multiple thin narrow bandgap layers, and due to the increased density of states at low energies caused by quantum effects, Oscillation occurs at a low current threshold.

他の超格子構造についても述べられている。たとえ
ば、デイングル、ゴザード及びステーマに1979年7月31
日に承認された米国特許第4,163,237号は、変調ドープ
デバイスについて述べている。一実施例において、デバ
イスは名目上アンドープ、すなわち真性伝導形の狭禁制
帯層に隣接したドープされた広禁制帯層を有する。狭禁
制帯層の伝導帯端は、広禁制帯領域の不純物状態より、
エネルギー的に下にあり、そのためドーパント原子から
のキヤリヤは、狭禁制帯領域中に移動する。このことは
デバイス動作には望ましい。なぜならば、キヤリヤは名
目上アンドープの狭禁制帯領域に閉じ込められ、一方不
純物ドーパント原子は広禁制帯領域中に存在するからで
ある。不純物原子から散乱されるキヤリヤがないため、
高キヤリヤ移動度が生ずる。
Other superlattice structures are also mentioned. For example, July 31, 1979 on Dingle, Gossard and Theme.
U.S. Pat. No. 4,163,237, issued to date, describes a modulation-doped device. In one embodiment, the device has a doped broad bandgap layer that is adjacent to a nominally undoped, intrinsically conductive narrow bandgap layer. The conduction band edge of the narrow bandgap layer is
It is energetically down, so carriers from the dopant atoms migrate into the narrow bandgap region. This is desirable for device operation. This is because the carriers are nominally confined in the undoped narrow bandgap region, while the impurity dopant atoms are in the wide bandgap region. Since there is no carrier scattered from impurity atoms,
High carrier mobility occurs.

更に他の周期構造についても述べられている。たとえ
ば、デイングル(Dingle)、ゴザード(Gossard)、ペ
トロフ(petroff)及びヴイーグマン(Wiegmann)に198
0年5月27日承認された米国特許第4,205,329号は、超格
子が交互になつた単原子層から成る超格子構造、すなわ
ち第1の複数の単原子層は第1の組成、たとえばGaAsを
有し、それらは第2の組成たとえばAlAsを有する第2の
複数の単原子層にはさまれた構造について述べている。
もちろん、一組成のいくつかの単原子層が成長され、第
2の組成の1ないし複数の単原子層ではさまれた実施例
についても、述べられている。別の実施例は、複数のAl
GaAs層及びGe層を有する。Ge層は円柱状構造に、形成さ
れる。それらの単原子超格子を記述するために考えられ
た表示法は(A)m(B)nで、A及びBは異なる半導
体又は異なるドーピング濃度を有する同じ半導体を表わ
し、及びはそれぞれ単原子層A及びBの数を表わ
す。従つて、構造はAのm原子層と、それに続くBのn
原子層から成る。
Still other periodic structures are mentioned. For example, 198 for Dingle, Gossard, Petroff and Wiegmann.
U.S. Pat. No. 4,205,329, issued May 27, 009, discloses a superlattice structure consisting of alternating monolayers of superlattices, i.e. the first plurality of monolayers comprises a first composition, for example GaAs. And they describe a structure sandwiched between a second plurality of monatomic layers having a second composition, eg AlAs.
Of course, an embodiment is also described in which several monoatomic layers of one composition are grown and sandwiched by one or more monoatomic layers of the second composition. Another example is the use of multiple Al
It has a GaAs layer and a Ge layer. The Ge layer is formed in a columnar structure. The notation considered to describe those monatomic superlattices is (A) m (B) n, where A and B represent different semiconductors or the same semiconductor with different doping concentrations, where m and n are monads, respectively. Represents the number of atomic layers A and B. Therefore, the structure is m atomic layer of A, followed by n of B.
It consists of atomic layers.

堆積中、層毎の成長領域が区別されているため、単原
子層超格子の成長は可能である。臨界基板温度以上で
は、主な成長領域は原子的に荒れた界面が特徴である。
しかし、この領域以下の範囲の基板温度では、薄板状の
成長モードが実現され、原子的に平滑で一原子層に等し
い急峻性をもつ界面が生じる。この範囲以下の堆積温度
では、薄片状成長と島状成長の混合成長が起こり、たと
えばAlAsとGaAsエピタキシヤル薄膜間に、荒い界面が生
じる。荒れた界面は平坦なステツプ上面上の核成長と、
ステツプ端部での核生成間の競合から生じると考えられ
ている。言いかえると、荒れた界面は層の一部が、すで
に堆積した材料上に成長するため、すなわち、単原子に
等価な材料が堆積するが、被覆が均一でないために生じ
る。島の核成長は平坦なステツプ上面上に不純物が存在
すると促進される。このことは、島とは異なり、層成長
機構に対し、成長の広い温度範囲で都合がよい。
During the deposition, the growth region of each layer is distinguished, so that the growth of a monoatomic layer superlattice is possible. Above the critical substrate temperature, the main growth region is characterized by atomically rough interfaces.
However, at a substrate temperature in the range below this region, a thin plate-like growth mode is realized, and an atomically smooth interface having a steepness equivalent to one atomic layer is generated. At a deposition temperature below this range, mixed growth of flaky growth and island growth occurs, and a rough interface occurs between, for example, AlAs and GaAs epitaxial thin films. The rough interface is the growth of nuclei on the flat top surface,
It is believed to result from competition between nucleation at the step edge. In other words, the rough interface occurs because part of the layer grows on the already deposited material, ie the monatomic equivalent material is deposited but the coating is not uniform. Island nucleation is promoted by the presence of impurities on the flat top surface. This is advantageous over the layer growth mechanism in a wide temperature range of growth, unlike islands.

発明の要約 水平方向の周期を有する複数の領域から成り、複数の
ステツプ端を有する表面上に成長させた超格子を有する
デバイスについて述べる。“水平方向の周期”というの
は、周期が基板表面に本質的に平行な方向にあることを
意味する。超格子は(A)m(B)nから成ると表わし
てもよい。ここで、A及びBはそれぞれ第1及び第2の
領域の組成で、m及びnはそれぞれA及びBにより形成
された単原子層の一部又は整数である。周期的なアレイ
を形成するのが望ましいステツプ端は、主結晶面に対
し、表面をずらすことにより形成すると便利である。一
実施例において、超格子領域はGaAs及びAlAsのような二
つの半導体の交互になつた領域から成る。すなわち、超
格子は(GaAs)m(AlAs)nから成り、m及びnは領域
により被覆された端部の割合である。言いかえれば、そ
れぞれGaAs及びAlAsの単原子層の数である。m又はnの
一方又は両方は、1.0より小さいか等しくてよい。加え
て、m及びnは両方とも1.0より大きくてよい。別の実
施例において、m又はnは1.0より小さいか、等しく、
m+nは1.0より大きい。具体的な実施例において、表
面はずらした(100)GaAs基板である。
SUMMARY OF THE INVENTION A device is described having a superlattice grown on a surface consisting of multiple regions with horizontal periods and having multiple step edges. By "horizontal period" is meant that the period is in a direction essentially parallel to the substrate surface. The superlattice may be described as consisting of (A) m (B) n. Here, A and B are the compositions of the first and second regions, respectively, and m and n are a part or an integer of the monoatomic layer formed by A and B, respectively. The step edges, which are desired to form a periodic array, are conveniently formed by offsetting the surface with respect to the main crystallographic plane. In one embodiment, the superlattice region comprises alternating regions of two semiconductors such as GaAs and AlAs. That is, the superlattice consists of (GaAs) m (AlAs) n, where m and n are the proportions of the edges covered by the region. In other words, it is the number of monolayers of GaAs and AlAs, respectively. One or both of m or n may be less than or equal to 1.0. Additionally, both m and n may be greater than 1.0. In another embodiment, m or n is less than or equal to 1.0,
m + n is greater than 1.0. In a specific embodiment, the surface is offset (100) GaAs substrate.

実施例の説明 本発明に従うデバイスの一実施例の断面図が、第1図
に描かれている。構造は高さd幅wを有する複数のステ
ツプ3を有する基板1を含む。基板1上に、第1の組成
から成る第1の複数の領域5と、第2の組成から成る第
2の複数の領域7が配置されている。第1及び第2の領
域は、相互にはさまれている。基板上の第1及び第2の
領域は、水平な超格子を形成する。水平超格子とは、第
1と第2の領域が基板表面に実質的に平行な方向に交互
に配置されているものを称する。ステツプは周期的なア
レイを形成する。すなわち、ステツプは周期的に配置さ
れる。
Description of an Embodiment A cross-sectional view of one embodiment of a device according to the present invention is depicted in FIG. The structure comprises a substrate 1 having a plurality of steps 3 having a height d width w. A first plurality of regions 5 having a first composition and a second plurality of regions 7 having a second composition are arranged on the substrate 1. The first and second regions are sandwiched between each other. The first and second regions on the substrate form a horizontal superlattice. A horizontal superlattice refers to a structure in which first and second regions are alternately arranged in a direction substantially parallel to the substrate surface. The steps form a periodic array. That is, the steps are arranged periodically.

領域は典型的な場合、III−V族化合物半導体のよう
な半導体から成る。しかし、方向をずらした基板上にエ
ピタキシヤル成長する他の半導体及び材料を、用いても
よい。より一般的には、第1及び第2の領域は(A)m
及び(B)nと表わしてよく、A及びBはそれぞれ第1
及び第2の組成で、m及びnはそれぞれA及びBの単原
子層の数である。“組成”という用語は、領域の主成分
だけでなく、ドーパントも表わすために用いられる。た
とえば、領域5及び7はGaAsから成り、異なる伝導形を
有してもよい。
The region typically comprises a semiconductor such as a III-V compound semiconductor. However, other semiconductors and materials that epitaxially grow on offset substrates may be used. More generally, the first and second regions are (A) m
And (B) n, where A and B are the first
And in the second composition, m and n are the numbers of A and B monoatomic layers, respectively. The term "composition" is used to describe not only the major components of the region, but also the dopant. For example, regions 5 and 7 are composed of GaAs and may have different conductivity types.

周期的なステツプは、主結晶面に対し、基板の方向を
ずらすことにより、形成すると便利である。このこと
は、方向のずれたウエハを切断し、原子間隔に等しいス
テツプ高さを有する段差状表面を得るために、エツチン
グすることにより形成すると便利である。実際には、エ
ツチングにより生じた表面中の好ましくない変形を除去
するため、基板材料と同一材料の図示されていないバツ
フア層を成長させるのが望ましい。得られるずれの角
度、すなわち超格子の方向と主結晶面間の角度は、αと
示されている。
It is convenient to form the periodic step by shifting the direction of the substrate with respect to the main crystal plane. This is conveniently formed by cutting a misaligned wafer and etching to obtain a stepped surface having a step height equal to the atomic spacing. In practice, it is desirable to grow an unillustrated buffer layer of the same material as the substrate material in order to eliminate unwanted deformations in the surface caused by etching. The resulting misalignment angle, ie the angle between the direction of the superlattice and the main crystal plane, is designated as α.

二つの周期は、Aのm単原子層とBのn単原子層を、
交互に堆積させることにより、形成してもよい。ここで
m及びnは1.0より大きいか小さい分数又は整数であ
る。水平方向の周期と、垂直方向の周期があつてよい。
このように、新しい型の超格子は単位胞ベクトル▲
▼及び▲▼により生じ、規定される。ベクトルは▲
▼=(m+n)d/tanα及び▲▼=d/sinαによ
り規定される。ここで、dはステツプの高さ、m及びn
はそれぞれ第1及び第2の領域により被覆されたステツ
プの幅の割合、αはずれの角度である。(100)GaAs基
板の場合、d=0.283nmである。被覆されたステツプ幅
の割合は、形成された単原子層の割合に等しい。m及び
nの両方とも1.0より大きくてよい。すなわち、領域は
一単原子層以上でよい。
The two cycles are the m monolayer of A and the n monolayer of B,
It may be formed by alternately depositing. Here, m and n are fractions or integers greater than or less than 1.0. There may be a horizontal period and a vertical period.
Thus, the new type of superlattice is a unit cell vector ▲
It is caused and defined by ▼ and ▲ ▼. Vector is ▲
▼ = (m + n) d / tanα and ▲ ▼ = d / sinα. Where d is the step height, m and n
Is the width ratio of the steps covered by the first and second regions, respectively, and α is the offset angle. For a (100) GaAs substrate, d = 0.283 nm. The percentage of covered step width is equal to the percentage of monolayer formed. Both m and n may be greater than 1.0. That is, the region may be one monoatomic layer or more.

具体的な実施例において、基板はGaAsから成り、第1
及び第2の複数の領域はそれぞれ(GaAs)0.75及び(Al
As)1.25から成つた。すなわち、m及びnはそれぞれ0.
75及び1.25に等しかつた。(100)基板は<110>方向の
一つに対し、角度αだけのずれをもつていた。
In a specific embodiment, the substrate is made of GaAs and the first
And the second plurality of regions are (GaAs) 0.75 and (Al), respectively.
As 1.25. That is, m and n are 0.
Equal to 75 and 1.25. The (100) substrate had a shift of an angle α with respect to one of the <110> directions.

本発明の超格子は、分子線エピタキシー(MBE)によ
り製作するのが便利である。基板は所望の角度に切断さ
れ、研磨される。この角度は所望のステツプ幅を選択す
るために選ばれ、典型的な場合1ないし5度であるが、
それより大きい角及び小さい角を用いてもよい。しか
し、(100)GaAsの場合、この範囲内のずれの角は、10
ないし50nmのステツプ幅を生じる。この範囲の値は、も
し量子効果が望ましく、好ましくないキヤリヤトンネリ
ングを避けるためには、望ましい。ステツプ高さは原子
間隔に等しく、従つてずれの角の関数ではない。しか
し、ステツプ間隔すなわちステツプ幅は、ずれの角が増
すとともに増加する。
The superlattice of the present invention is conveniently manufactured by molecular beam epitaxy (MBE). The substrate is cut to the desired angle and polished. This angle is chosen to select the desired step width, typically 1 to 5 degrees,
Larger and smaller corners may be used. However, for (100) GaAs, the misalignment angle within this range is 10
Yields step widths of ˜50 nm. Values in this range are desirable if quantum effects are desired and to avoid unwanted carrier tunneling. The step height is equal to the atomic spacing and is therefore not a function of the offset angle. However, the step spacing or step width increases as the misalignment angle increases.

標準的な表面の前処理を、エピタキシヤル成長に先立
ち用いた。エピタキシヤル成長はGaAs及びAlAs組成の場
合、約510℃ないし約610℃の範囲の温度における標準的
な高真空分子線エピタキシヤル成長室内で行うとよい。
しかし、これはおおよその範囲である。精密な範囲はヒ
素の全圧、As2/As4の比及び成長速度の関数である。最
適温度範囲の決定は、この材料系の当業者には、容易に
行える。
A standard surface pretreatment was used prior to epitaxial growth. For GaAs and AlAs compositions, epitaxial growth may be performed in a standard high vacuum molecular beam epitaxial growth chamber at temperatures ranging from about 510 ° C to about 610 ° C.
However, this is an approximate range. The precise range is a function of total arsenic pressure, As 2 / As 4 ratio and growth rate. The determination of the optimum temperature range can be easily performed by those skilled in the material system.

第1及び第2領域の量、すなわちm及びnの値は、た
とえばGa及びAlビームを交互に阻止する自動的に制御さ
れたシヤツタシステムを用いることにより、精密に制御
される。シヤツタシステムすなわちビームが基板に到達
することのできる時間を調節することにより、得るべき
m及びnの所望を値を得ることができる。m及びnの値
は整数又は分数でよく、1.0より大きいか小さくてよ
い。堆積された原子は、ステツプ端に移動し、ステツプ
端が核位置として働く成長中、段差のある表面が保在さ
れる。成長はステツプ端での核生成と、横方向の層成長
により、支配される。
The quantities of the first and second regions, ie the values of m and n, are precisely controlled, for example by using an automatically controlled shutter system which alternately blocks the Ga and Al beams. By adjusting the shutter system or the time the beam can reach the substrate, the desired values of m and n to be obtained can be obtained. The values of m and n can be integers or fractions and can be greater or less than 1.0. The deposited atoms move to the step edge, and the stepped surface retains a stepped surface during growth, which acts as a nucleus position. Growth is dominated by step-edge nucleation and lateral layer growth.

他の半導体及び材料を用いた構造の製作も、これまで
の議論の当業者には、容易に実現される。
Fabrication of structures using other semiconductors and materials will be readily accomplished by those of ordinary skill in the art in the discussion above.

ステツプ端に沿つた熱キンクの存在は超格子の製作を
妨げることがある。なぜならば、キンク位置における核
生成の確率がより高くなり、従つてキンクが横方向の層
成長を支配する傾向があるからである。“キンク”とい
う言葉は、ステツプ端の均一性がないことを意味する。
ステツプ端に沿つた異なるステツプ上の横方向層成長
は、従つて原子尺度で不均一になり、超格子は(m+
n)のきわめて小さな値に対し、不規則になる。しか
し、より良好な制御は成長中、より高い基板温度を用
い、ステツプ端の方向を適切に選択することにより行え
る。
The presence of thermal kinks along the step edges can interfere with superlattice fabrication. This is because the probability of nucleation at the kink position is higher, and thus the kink tends to dominate the lateral layer growth. The term "kink" means that there is no step edge uniformity.
Lateral layer growth on different steps along the step edge thus becomes non-uniform on an atomic scale and the superlattice becomes (m +
It becomes irregular for very small values of n). However, better control can be achieved by using higher substrate temperatures during growth and proper choice of step edge orientation.

本発明に従い、多くの他の超格子構造も製作できる。
そのような構造の一つが、第2図に描かれ、この場合の
数字は同一の要素を示すよう、第1図で用いたものと同
一である。この実施例において、超格子領域は組成(Ga
As)0.5(AlAs)0.5から成る。すなわち、第1及び第2
の領域はそれぞれ(GaAs)0.5及び(AlAs)0.5から成
り、mとnはともに0.5に等しい。周期λ=d/tanαを有
する超格子には、成長面に垂直、すなわち基板主表面に
平行に周期がある。第1及び第2の複数の領域が、単原
子層の垂直方向の積み重ね形成することは、容易に認識
される。すなわち、同一の組成の領域は、順次単原子層
中で、相互に重なりあう。しかし、そのような積み重ね
の形成は、第3図に示されるように、(m+n)の比較
的狭い範囲でのみ得られる。第3図において(m+n)
は垂直にプロツトされた水平な超格子の方向と基板との
間の角βに対して、水平にプロツトされている。実線は
2.5度のずれの角αの場合で、鎖線は5度のずれの角の
場合である。描かれた(m+n)とαの他の値の場合、
複数の領域の少なくとも一つは、第2の複数の領域に重
なり、それ自身とは重ならない。
Many other superlattice structures can be made in accordance with the present invention.
One such structure is depicted in FIG. 2, where the numbers are the same as those used in FIG. 1 to indicate the same elements. In this example, the superlattice region has a composition (Ga
As) 0.5 (AlAs) 0.5. That is, the first and second
Regions are composed of (GaAs) 0.5 and (AlAs) 0.5, respectively, and both m and n are equal to 0.5. A superlattice having a period λ = d / tanα has a period perpendicular to the growth surface, that is, parallel to the main surface of the substrate. It is easily recognized that the first and second plurality of regions form a vertical stack of monatomic layers. That is, regions having the same composition sequentially overlap each other in the monoatomic layer. However, the formation of such a stack can only be obtained in a relatively narrow range of (m + n), as shown in FIG. In Fig. 3 (m + n)
Is plotted horizontally with respect to the angle β between the orientation of the vertically plotted horizontal superlattice and the substrate. The solid line is
In the case of an angle α of 2.5 degrees, the chain line represents the case of an angle of 5 degrees. For the drawn (m + n) and other values of α,
At least one of the plurality of regions overlaps the second plurality of regions and does not overlap itself.

第4図は本発明に従うもう一つの半原子層超格子を示
す。この超格子構造において、領域の組成は(GaAs)0.
5(AlAs)0.25である。すなわち、A及びBはそれぞれG
aAs及びAlAsで、m及びnはそれぞれ0.5及び0.25に等し
い。角度βも描かれている。GaAs領域は垂直方向の積み
重ねを形成するが、AlAs領域はGaAs領域に重なり、積み
重ねは形成しない。(m+n)の別の値を有する別の水
平超格子とともに、(m+n)のある与えられた値を有
する水平超格子を交互にすることにより、更に別の構造
が、容易に製作できる。加えて、m及びnの値は一定に
保つて第1及び第2の組成を変えてもよい。すなわち、
第1の超格子上に配置された第2の水平超格子(C)o
(D)pがあつてもよい。同じ考えは、A、B、m及び
nの値に対するのと同様C、D、o及びpの値に対して
も適用できる。水平超格子は垂直の超格子の間にはさん
でもよい。このことにより、リソグラフイプロセスの必
要なしに、量子井戸ワイヤのような構造が容易に製作で
きるようになる。他の変形についても、容易に考えられ
る。
FIG. 4 shows another half-atomic layer superlattice according to the present invention. In this superlattice structure, the composition of the region is (GaAs) 0.
5 (AlAs) is 0.25. That is, A and B are G
For aAs and AlAs, m and n are equal to 0.5 and 0.25, respectively. The angle β is also drawn. The GaAs region forms a vertical stack, but the AlAs region overlaps the GaAs region and does not form a stack. Yet another structure can be easily fabricated by alternating horizontal superlattices with a given value of (m + n) with another horizontal superlattice with another value of (m + n). In addition, the values of m and n may be kept constant and the first and second compositions may be varied. That is,
A second horizontal superlattice (C) o arranged on the first superlattice
(D) p may be available. The same idea applies to the values of C, D, o and p as well as to the values of A, B, m and n. Horizontal superlattices may be sandwiched between vertical superlattices. This allows structures such as quantum well wires to be easily fabricated without the need for lithographic processes. Other variations are easily conceivable.

そのような構造の一つが第5図に描かれている。構造
は複数の積層(GaAs)0.5(AlAs)0.5水平超格子から成
り、それは段差基板表面に垂直方向に周期をもつ積層垂
直(Ga0.7Al0.3As)100構造10にはさまれている。ある
いは、構造10は(AlAs)100単原子層から成つてもよ
い。典型的な場合、構造10と同様、(GaAs)0.5(AlA
s)0.5水平超格子の約100単原子層がある。明確にする
ために、それより少ない数が描かれている。従つて(Ga
As)0.5領域は、禁制帯のより大きな材料で囲まれる。
また典型的な場合、最下層の(GaAs)0.5単原子層と基
板の間に、図示されていないが、広禁制帯材料の緩衝層
がある。基板及び最上部層への各電気的接触20及び22
は、構造をたとえば負性抵抗デバイスとして使用するこ
とを可能にし、またデバイスをレーザとして用いた時、
キヤリヤの注入を可能にする。
One such structure is depicted in FIG. The structure consists of multiple stacked (GaAs) 0.5 (AlAs) 0.5 horizontal superlattices sandwiched between stacked vertical (Ga0.7Al0.3As) 100 structures 10 with a period perpendicular to the stepped substrate surface. Alternatively, structure 10 may consist of a (AlAs) 100 monoatomic layer. Typically, as in structure 10, (GaAs) 0.5 (AlA
s) There are about 100 monolayers of 0.5 horizontal superlattice. Fewer numbers are drawn for clarity. Therefore, (Ga
The 0.5 area is surrounded by a larger forbidden material.
Also typically, there is a buffer layer of wide bandgap material (not shown) between the bottom (GaAs) 0.5 monoatomic layer and the substrate. Electrical contacts 20 and 22 to the substrate and top layer
Allows the structure to be used, for example, as a negative resistance device, and when the device is used as a laser,
Allows injection of carriers.

もし、(GaAs)0.5領域を囲む領域の少なくとも一つ
を、たとえばn形にドープするならば、興味のあるデバ
イス用途が発生する。電子は(GaAs)0.5領域に二次元
的に閉じ込められ、唯一の平行移動の自由度をもつ。従
つて、領域7の水平及び垂直方向の大きさが、量子効果
が十分であるほど十分小さければ、量子井戸ワイヤであ
る。より一般的には、ドープ領域中の電子エネルギーレ
ベルは、隣接した領域の伝導帯エネルギーレベルより低
いはずである。同様の考えはp形伝導形にもあてはま
る。
If at least one of the regions surrounding the (GaAs) 0.5 region is doped, for example n-type, interesting device applications arise. Electrons are two-dimensionally confined in the (GaAs) 0.5 region and have the only freedom of translation. Thus, if the horizontal and vertical dimensions of region 7 are small enough that the quantum effect is sufficient, then it is a quantum well wire. More generally, the electron energy level in the doped region should be lower than the conduction band energy level in the adjacent region. Similar considerations apply to p-type conduction.

他のデバイス用途は容易に考えられる。たとえば、組
成の周期的な変化は、屈折率の周期的変化を発生させ、
それ自身を分布帰還デバイスとする。この実施例におい
て、構造10は狭禁制帯材料たとえばGaAsから成り、相対
する伝導形と適当な周期の二つの広禁制帯幅領域、たと
えば(Ga0.7Al0.3As)及び(AlAs)領域に囲まれる。従
つて、構造10は活性層である。構造はまた電子一光変調
又は光学的な双安定デバイスとしても有用である。ある
種のデバイス用途では、比較的強い励起子結合エネルギ
ーを用いるであろう。構造はまた第6図に描かれたよう
な一次元(1D)FET(電界効果トランジスタ)としても
有用である。デバイスは第5図に描かれたような超格子
領域50を含む。それは、ソース52、ドレイン54及びゲー
ト電極56をもち、それらは超格子領域を貫く電流を制御
する。一次元チヤネルは、ソース領域からドレイン領域
まで走る。
Other device applications are readily envisioned. For example, a periodic change in composition causes a periodic change in refractive index,
Let itself be a distributed feedback device. In this embodiment, the structure 10 comprises a narrow bandgap material such as GaAs and is surrounded by two wide bandgap regions of opposite conductivity type and suitable period, eg (Ga0.7Al0.3As) and (AlAs) regions. . Therefore, structure 10 is the active layer. The structure is also useful as an electronic single light modulation or optical bistable device. Certain device applications will use relatively strong exciton binding energies. The structure is also useful as a one-dimensional (1D) FET (Field Effect Transistor) as depicted in FIG. The device includes a superlattice region 50 as depicted in FIG. It has a source 52, a drain 54 and a gate electrode 56, which control the current through the superlattice region. The one-dimensional channel runs from the source region to the drain region.

上で述べたもう一方の超格子構造の他のデバイス用途
は、上で述べた構造の場合に考えたものが、容易に考え
られる。たとえば、第2図に描かれた構造は、放射に対
する回折格子として有用である。当業者には周知のよう
に、AlGaAs系での組成変動は、屈折率の変化を生じる。
可視又は近赤外放射は、典型的な場合、10毎の摂動のみ
をみる。なぜならば、ステツプ幅は典型的な場合、可視
及び近赤外領域の放射の波長に比べ、大きいからであ
る。しかし、電磁スペクトルのX線部分において、放射
はステツプ幅と同程度の波長をもつ。すなわち、λはス
テツプ幅と同程度で、構造は広帯域X線源用のフイルタ
として、容易に使用できる。第1図に描かれた構造もま
た、回折格子として機能できる。更に、この構造はまた
GaAs単原子層中又はそれを貫いて生じる光放射ととも
に、光導波路としても機能させられる。第5図に描かれ
た構造もまた、構造10が低屈折率の領域で囲まれた時、
導波路として働く。導波路はその壁に沿つて多くのステ
ツプをもつが、ステツプの大きさが小さいため、多量の
光を散乱することはない。すなわち、ステツプの大きさ
は可視又は近赤外領域中の放射の波長より、著しく小さ
い。この描かれた構造は、実際にダブルヘテロ構造導波
路で、先に述べたように、適当にポンピングされた時、
レーザとして働くことは、当業者には容易に認識されよ
う。
Other device applications for the other superlattice structure described above are readily conceivable as envisioned for the structure described above. For example, the structure depicted in Figure 2 is useful as a diffraction grating for radiation. As is well known to those skilled in the art, compositional variations in the AlGaAs system cause changes in the refractive index.
Visible or near-infrared radiation typically sees only every 10th perturbation. This is because the step width is typically large compared to the wavelengths of radiation in the visible and near infrared regions. However, in the X-ray part of the electromagnetic spectrum, the radiation has a wavelength comparable to the step width. That is, λ is about the same as the step width, and the structure can be easily used as a filter for a broadband X-ray source. The structure depicted in Figure 1 can also function as a diffraction grating. Moreover, this structure also
It can also function as an optical waveguide with light emission occurring in or through the GaAs monoatomic layer. The structure depicted in FIG. 5 also has the following structure 10 when surrounded by a region of low refractive index:
Acts as a waveguide. The waveguide has many steps along its wall, but does not scatter a large amount of light due to the small size of the steps. That is, the step size is significantly smaller than the wavelength of the radiation in the visible or near infrared region. This depicted structure is actually a double heterostructure waveguide, which, when properly pumped, as described above,
Acting as a laser will be readily appreciated by those skilled in the art.

他のデパイス用途が、容易に考えられるであろう。本
発明について相互にはさまれた二つの領域を有する水平
超格子に関して、具体的に述べてきたが、水平超格子は
異なる組成を有する3ないしそれ以上の領域から成つて
もよいことが、当業者には容易に認識されよう。
Other depay applications will be readily envisioned. Although the present invention has been specifically described with respect to a horizontal superlattice having two regions sandwiched therebetween, it is understood that the horizontal superlattice may consist of three or more regions having different compositions. It will be easily recognized by the trader.

2ないしそれ以上の波長で発光する量子井戸ワイヤレ
ーザも、製作できる。二つの波長で発光するそのような
レーザの一つが、第7図に描かれている。明確にするた
めに、電極は第8図に描かれている。構造はGaAs基板
1、第1のクラツド層71(n形Ga0.7Al0.3As)、第1の
活性層73第2のクラツド層79(n形Ga0.7Al0.3As)、第
2の活性層81及び第3の活性層(n形Ga0.7Al0.3As)を
含む。活性層は典型的な場合、20ないし40nmの厚さであ
る。第1の活性層は領域75及び77から成り、それらはそ
れぞれp形(GaAs)0.5及びn形(Ga0.7Al0.3As)0.5で
ある。クラツド層は典型的な場合、100単原子層の厚さ
である。第2の活性層は領域83及び85を含み、それらは
それぞれp形(GaAs)0.6及びn形(Ga0.7Al0.3As)0.4
である。領域75及び83は領域77及び85と相対する伝導
形、すなわち、それぞれp及びn形である。GaAs閉じ込
め領域の幅、すなわちエネルギー井戸の幅は、二つの活
性層中で異なり、従つて二つの活性層から放射された光
の波長も異なる。あるいは井戸の幅は同じにでき、井戸
の幅を変えるために、一活性層中の、GaAs井戸にAlを加
えることができる。放射は第7図の面に垂直な方向に放
出されることを認識すべきである。多くの材料系でこの
多波長レーザを実現することは、当業者には容易に明ら
かになる。
Quantum well wire lasers emitting at two or more wavelengths can also be fabricated. One such laser that emits at two wavelengths is depicted in FIG. The electrodes are depicted in FIG. 8 for clarity. The structure is GaAs substrate 1, first cladding layer 71 (n-type Ga0.7Al0.3As), first active layer 73, second cladding layer 79 (n-type Ga0.7Al0.3As), second active layer 81. And a third active layer (n-type Ga0.7Al0.3As). The active layer is typically 20-40 nm thick. The first active layer consists of regions 75 and 77, which are p-type (GaAs) 0.5 and n-type (Ga0.7Al0.3As) 0.5, respectively. The cladding layer is typically 100 monatomic layers thick. The second active layer includes regions 83 and 85, which are p-type (GaAs) 0.6 and n-type (Ga0.7Al0.3As) 0.4, respectively.
Is. Regions 75 and 83 are of opposite conductivity type to regions 77 and 85, ie, p and n type, respectively. The width of the GaAs confinement region, ie the width of the energy well, is different in the two active layers and thus the wavelength of the light emitted from the two active layers. Alternatively, the well widths can be the same and Al can be added to the GaAs well in one active layer to change the well width. It should be recognized that the radiation is emitted in a direction perpendicular to the plane of FIG. Implementing this multi-wavelength laser in many material systems will be readily apparent to those skilled in the art.

第7図のデバイスに電気的な接触を作る方式が第8図
に描かれている。描かれているのは、基板1、超格子領
域181及び第3のクラツド層87である。領域181は第7図
に示された層71、73、79及び81のような中間クラツド層
を含む。n形及びp形領域には、それぞれ電極183及び1
85が接触する。電極は適当なドーパントを拡散させ、合
金化させることにより形成するのが便利である。放出さ
れた放射はλ及びλと印されている。もちろん、活
性層は同一の組成及び寸法を有し、同じ波長で放射を放
出することもできる。
The manner in which electrical contact is made to the device of FIG. 7 is depicted in FIG. Depicted are substrate 1, superlattice region 181, and third cladding layer 87. Region 181 includes intermediate cladding layers such as layers 71, 73, 79 and 81 shown in FIG. Electrodes 183 and 1 are provided in the n-type and p-type regions, respectively.
85 contacts. The electrodes are conveniently formed by diffusing a suitable dopant and alloying. The emitted radiation is marked λ 1 and λ 2 . Of course, the active layers can also have the same composition and dimensions and emit radiation at the same wavelength.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明に従うデバイスの一実施例の断面図; 第2図は本発明のもう一つの実施例の断面図; 第3図は二つの基板のずれの角に対する水平軸の単原子
層の和に対して垂直にずれの角をプロツトした図; 第4図は本発明の更に別の実施例の断面図; 第5図は本発明の更に別の実施例の断面図; 第6図は本発明の別の実施例の断面図; 第7図は一次元量子井戸ワイヤレーザを示す図; 第8図は第7図のレーザへの電極を示す図である。 〔主要部分の符号の説明〕 複数のステツプ……3、高さ……d 幅……w、第1の領域……5 第2の領域……7
1 is a cross-sectional view of one embodiment of the device according to the present invention; FIG. 2 is a cross-sectional view of another embodiment of the present invention; FIG. 3 is a mono-atomic layer of the horizontal axis with respect to the offset angle of two substrates. FIG. 4 is a diagram in which an angle of deviation is plotted perpendicularly to the sum of FIG. 4; FIG. 4 is a sectional view of yet another embodiment of the present invention; FIG. 5 is a sectional view of yet another embodiment of the present invention; FIG. 7 is a sectional view of another embodiment of the present invention; FIG. 7 is a diagram showing a one-dimensional quantum well wire laser; FIG. 8 is a diagram showing electrodes to the laser of FIG. [Explanation of Signs of Main Parts] Multiple Steps ... 3, Height ... d Width ... w, First Area ... 5 Second Area ... 7

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01S 3/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical indication H01S 3/18

Claims (23)

【特許請求の範囲】[Claims] 【請求項1】超格子デバイスにおいて、ある高さと幅を
有するステップを備えた基板表面上の前記ステップの一
部分上の第1の複数の領域は第1の組成を有し、前記ス
テップの別の部分上の第2の複数の領域は第2の組成を
有し、前記第1及び第2の複数の領域は、前記表面上で
交互にはさまれ、かつ基板表面に平行な水平方向に周期
的に配列されていることを特徴とする超格子デバイス。
1. In a superlattice device, a first plurality of regions on a portion of said step on a substrate surface comprising a step having a height and a width has a first composition and another of said steps. A second plurality of regions on the portion has a second composition and the first and second plurality of regions are alternately sandwiched on the surface and are periodic in a horizontal direction parallel to the substrate surface. A superlattice device characterized by being arranged in a regular manner.
【請求項2】特許請求の範囲第1項記載のデバイスにお
いて、前記基板表面は主結晶面に対し、ずれていること
を特徴とする超格子デバイス。
2. A superlattice device according to claim 1, wherein the surface of the substrate is displaced from the main crystal plane.
【請求項3】特許請求の範囲第2項記載のデバイスにお
いて、前記第1及び第2の複数の領域は第1の水平超格
子を形成することを特徴とする超格子デバイス。
3. The device of claim 2, wherein the first and second plurality of regions form a first horizontal superlattice.
【請求項4】特許請求の範囲第3項記載のデバイスにお
いて、前記第1及び第2の複数の領域は、それぞれ
(A)n及び(B)mから成り、n及びmはそれぞれ第
1及び第2の組成により被覆された前記幅の比率である
ことを特徴とする超格子デバイス。
4. The device of claim 3, wherein the first and second plurality of regions comprises (A) n and (B) m, respectively, where n and m are first and second, respectively. A superlattice device characterized in that it is a ratio of said widths covered by a second composition.
【請求項5】特許請求の範囲第4項記載のデバイスにお
いて、A及びBは半導体から成ることを特徴とする超格
子デバイス。
5. A superlattice device according to claim 4, wherein A and B are semiconductors.
【請求項6】特許請求の範囲第5項記載のデバイスにお
いて、前記半導体はIII−V化合物半導体から成るグル
ープから選択されることを特徴とする超格子デバイス。
6. A device according to claim 5, wherein the semiconductor is selected from the group consisting of III-V compound semiconductors.
【請求項7】特許請求の範囲第6項記載のデバイスにお
いて、(n+m)は整数に等しいことを特徴とする超格
子デバイス。
7. A superlattice device according to claim 6, wherein (n + m) is equal to an integer.
【請求項8】特許請求の範囲第4項記載のデバイスにお
いて、更に第3の組成を有する第3の複数の領域と第4
の組成を有する第4の複数の領域が含まれ、前記第3及
び第4の複数の領域は、前記第1の水平超格子上で、交
互にはさまれ、第2の水平超格子を形成することを特徴
とする超格子デバイス。
8. A device according to claim 4, further comprising a third plurality of regions having a third composition and a fourth region.
A fourth plurality of regions having a composition of, wherein the third and fourth plurality of regions are interleaved on the first horizontal superlattice to form a second horizontal superlattice. A superlattice device characterized by:
【請求項9】特許請求の範囲第8項記載のデバイスにお
いて、前記第3及び第4の組成は、それぞれ(C)o及
び(D)pから成り、o及びpはそれぞれ第3及び第4
の組成により被覆された前記幅の比率であることを特徴
とする超格子デバイス。
9. The device of claim 8 wherein the third and fourth compositions are (C) o and (D) p, respectively, and o and p are third and fourth, respectively.
A superlattice device having a ratio of the widths covered by the composition of.
【請求項10】特許請求の範囲第9項記載のデバイスに
おいて、C及びDは半導体から成ることを特徴とする超
格子デバイス。
10. A device according to claim 9, wherein C and D are semiconductors.
【請求項11】特許請求の範囲第10項記載のデバイスに
おいて、前記半導体はIII−V族化合物半導体から選択
されることを特徴とする超格子デバイス。
11. A device according to claim 10, wherein the semiconductor is selected from III-V compound semiconductors.
【請求項12】特許請求の範囲第9項記載のデバイスに
おいて、前記水平超格子上の第3の水平超格子を更に含
むことを特徴とする超格子デバイス。
12. The superlattice device according to claim 9, further comprising a third horizontal superlattice on the horizontal superlattice.
【請求項13】特許請求の範囲第5項記載のデバイスに
おいて、前記水平超格子上の第1の半導体層を更に含む
ことを特徴とする超格子デバイス。
13. The superlattice device according to claim 5, further comprising a first semiconductor layer on the horizontal superlattice.
【請求項14】特許請求の範囲第13項記載のデバイスに
おいて、前記第1の複数の領域は、隣接した半導体領域
の禁制帯より小さな禁制帯を有することを特徴とする超
格子デバイス。
14. The device according to claim 13, wherein the first plurality of regions has a forbidden band smaller than a forbidden band of adjacent semiconductor regions.
【請求項15】特許請求の範囲第13項記載のデバイスに
おいて、前記第1の複数の領域は、前記第2の複数の領
域より、低濃度にドーピングされていることを特徴とす
る超格子デバイス。
15. The superlattice device according to claim 13, wherein the first plurality of regions are lighter doped than the second plurality of regions. .
【請求項16】特許請求の範囲第13項記載のデバイスに
おいて、前記デバイスへの第1及び第2の電極が更に含
まれることを特徴とする超格子デバイス。
16. A device according to claim 13, characterized in that it further comprises first and second electrodes to said device.
【請求項17】特許請求の範囲第16項記載のデバイスに
おいて、前記デバイスへの第3の電極が更に含まれ、前
記第3の電極は前記第1及び第2の電極の間にあること
を特徴とする超格子デバイス。
17. The device of claim 16 further comprising a third electrode to said device, said third electrode being between said first and second electrodes. Characteristic superlattice device.
【請求項18】特許請求の範囲第16項記載のデバイスに
おいて、前記表面及び前記半導体層は反対の伝導形を有
することを特徴とする超格子デバイス。
18. The device of claim 16, wherein the surface and the semiconductor layer have opposite conductivity types.
【請求項19】特許請求の範囲第17項記載のデバイスに
おいて、交互にはさまれた第3及び第4の複数の領域か
ら成る第2の水平超格子と、第2の半導体層が更に含ま
れ、前記第2の水平超格子と半導体層は前記第1の水平
超格子と前記半導体層の間にあり、前記第2の水平超格
子は前記第1の半導体層に最近接していることを特徴と
する超格子デバイス。
19. The device of claim 17, further comprising a second horizontal superlattice consisting of alternating third and fourth regions and a second semiconductor layer. And the second horizontal superlattice and the semiconductor layer are between the first horizontal superlattice and the semiconductor layer, and the second horizontal superlattice is closest to the first semiconductor layer. Characteristic superlattice device.
【請求項20】特許請求の範囲第19項記載のデバイスに
おいて、前記第1及び第3の複数の領域は、前記第2及
び第4の複数の領域とは反対の伝導形を有することを特
徴とする超格子デバイス。
20. The device of claim 19, wherein the first and third plurality of regions have an opposite conductivity type to the second and fourth plurality of regions. And superlattice device.
【請求項21】特許請求の範囲第3項記載のデバイスに
おいて、前記半導体層と前記水平超格子の間の半導体層
と活性層が含まれ、前記表面及び前記半導体層は反対の
伝導形を有し、前記活性層は隣接した領域の禁制帯より
小さな禁制帯を有することを特徴とする超格子デバイ
ス。
21. The device of claim 3, including a semiconductor layer and an active layer between the semiconductor layer and the horizontal superlattice, the surface and the semiconductor layer having opposite conductivity types. A superlattice device, wherein the active layer has a forbidden band smaller than a forbidden band of an adjacent region.
【請求項22】特許請求の範囲第21項記載のデバイスに
おいて、前記デバイスへの第1及び第2の電極が更に含
まれることを特徴とする超格子デバイス。
22. The device of claim 21, further comprising first and second electrodes to said device.
【請求項23】特許請求の範囲第22項記載のデバイスに
おいて、前記第1及び第2の複数の領域は、異なる屈折
率を有することを特徴とする超格子デバイス。
23. The superlattice device according to claim 22, wherein the first and second plurality of regions have different refractive indices.
JP60201945A 1984-09-14 1985-09-13 Superlattice device Expired - Lifetime JPH0834314B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US651044 1984-09-14
US06/651,044 US4591889A (en) 1984-09-14 1984-09-14 Superlattice geometry and devices

Publications (2)

Publication Number Publication Date
JPS6174327A JPS6174327A (en) 1986-04-16
JPH0834314B2 true JPH0834314B2 (en) 1996-03-29

Family

ID=24611369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60201945A Expired - Lifetime JPH0834314B2 (en) 1984-09-14 1985-09-13 Superlattice device

Country Status (2)

Country Link
US (1) US4591889A (en)
JP (1) JPH0834314B2 (en)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6140082A (en) * 1984-07-31 1986-02-26 Sharp Corp Semiconductor device
US4882609A (en) * 1984-11-19 1989-11-21 Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. Semiconductor devices with at least one monoatomic layer of doping atoms
US5060234A (en) * 1984-11-19 1991-10-22 Max-Planck Gesellschaft Zur Forderung Der Wissenschaften Injection laser with at least one pair of monoatomic layers of doping atoms
US5216260A (en) * 1984-11-19 1993-06-01 Max-Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V. Optically bistable semiconductor device with pairs of monoatomic layers separated by intrinsic layers
FR2583577B1 (en) * 1985-06-18 1987-08-07 Thomson Csf METHOD FOR PRODUCING AN AVALANCHE SEMICONDUCTOR PHOTODETECTOR DEVICE AND DEVICE THUS PRODUCED
US4645707A (en) * 1985-11-19 1987-02-24 The General Electric Company, P.L.C. Semiconductor devices
JPS62259492A (en) * 1986-05-02 1987-11-11 Nec Corp Semiconductor laser element
JPS62273791A (en) * 1986-05-21 1987-11-27 Nec Corp Manufacture of semiconductor quantum well laser
DE3620686C2 (en) * 1986-06-20 1999-07-22 Daimler Chrysler Ag Structured semiconductor body
US4751194A (en) * 1986-06-27 1988-06-14 American Telephone And Telegraph Company, At&T Bell Laboratories Structures including quantum well wires and boxes
US4802181A (en) * 1986-11-27 1989-01-31 Nec Corporation Semiconductor superlattice light emitting sevice
US5304820A (en) * 1987-03-27 1994-04-19 Canon Kabushiki Kaisha Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
US4947223A (en) * 1987-08-31 1990-08-07 The United States Of America As Represented By The United States Department Of Energy Semiconductor devices incorporating multilayer interference regions
JP2750856B2 (en) * 1987-11-12 1998-05-13 シャープ株式会社 Semiconductor device
JPH01225175A (en) * 1988-03-03 1989-09-08 Nec Corp Field effect transistor
JP2720930B2 (en) * 1988-07-06 1998-03-04 科学技術振興事業団 Quantum thin film device with grid
US4970566A (en) * 1988-08-08 1990-11-13 Trw Inc. High speed photo detector
JPH0779158B2 (en) * 1988-11-19 1995-08-23 新技術事業団 Coupled quantum box structure semiconductor
EP0386388A1 (en) * 1989-03-10 1990-09-12 International Business Machines Corporation Method for the epitaxial growth of a semiconductor structure
NL8900767A (en) * 1989-03-29 1990-10-16 Philips Nv SEMICONDUCTOR DEVICE WITH ONE-DIMENSION DOSING GUIDES AND METHOD FOR MANUFACTURING SUCH SEMICONDUCTOR DEVICE.
JP2629408B2 (en) * 1989-06-29 1997-07-09 日本電気株式会社 Field effect transistor and method of manufacturing the same
JPH0362513A (en) * 1989-07-28 1991-03-18 Nec Corp Manufacture of semiconductor superlattice
JP2575901B2 (en) * 1989-11-13 1997-01-29 新技術事業団 Quantum structure with grid
US5166100A (en) * 1990-12-06 1992-11-24 Gossard Arthur C Methods of making nanometer period optical gratings
JP3124305B2 (en) * 1991-03-20 2001-01-15 富士通株式会社 Optical signal wavelength selection method and optical wavelength filter
US5298108A (en) * 1991-07-05 1994-03-29 The University Of California Serpentine superlattice methods and devices
US5224115A (en) * 1991-07-17 1993-06-29 The United States Of America As Represented By The Secretary Of The Air Force Distributed feedback laser implemented using an active lateral grating
US5189367A (en) * 1991-11-21 1993-02-23 Nec Research Institute, Inc. Magnetoresistor using a superlattice of GaAs and AlGaAs
US5436468A (en) * 1992-03-17 1995-07-25 Fujitsu Limited Ordered mixed crystal semiconductor superlattice device
US5264711A (en) * 1992-09-15 1993-11-23 The United States Of America As Represented By The Secretary Of The Army Metal-encapsulated quantum wire for enhanced charge transport
US5293050A (en) * 1993-03-25 1994-03-08 International Business Machines Corporation Semiconductor quantum dot light emitting/detecting devices
TW279977B (en) * 1993-09-24 1996-07-01 Philips Electronics Nv
JP3283668B2 (en) * 1993-11-17 2002-05-20 富士通株式会社 Semiconductor device
JP2914203B2 (en) * 1994-02-24 1999-06-28 日本電気株式会社 Heterojunction semiconductor device
US5600483A (en) * 1994-05-10 1997-02-04 Massachusetts Institute Of Technology Three-dimensional periodic dielectric structures having photonic bandgaps
JPH10506756A (en) * 1994-10-05 1998-06-30 マサチューセッツ インスティトゥート オブ テクノロジー Resonant microcavity using one-dimensional periodic dielectric waveguide
US5917195A (en) * 1995-02-17 1999-06-29 B.A. Painter, Iii Phonon resonator and method for its production
US5784400A (en) * 1995-02-28 1998-07-21 Massachusetts Institute Of Technology Resonant cavities employing two dimensionally periodic dielectric materials
SG98018A1 (en) * 2000-12-08 2003-08-20 Inst Materials Research & Eng A method of fabricating a semiconductor structure having quantum wires and a semiconductor device including such structure
JP2004296496A (en) * 2003-03-25 2004-10-21 Fujitsu Ltd Method of manufacturing semiconductor device
KR100580623B1 (en) * 2003-08-04 2006-05-16 삼성전자주식회사 Semiconductor device having super lattice semiconductor layer and manufacturing method thereof
US7113526B2 (en) * 2003-10-09 2006-09-26 Photodigm, Inc. Multi-wavelength grating-outcoupled surface emitting laser system
CN115036366A (en) * 2021-03-05 2022-09-09 联华电子股份有限公司 Semiconductor device and method for fabricating the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577165A (en) * 1980-06-17 1982-01-14 Fujitsu Ltd Semiconductor device
JPS58114455A (en) * 1981-12-28 1983-07-07 Nec Corp Semiconductor device
JPS596078A (en) * 1982-06-30 1984-01-13 美津濃株式会社 Pitching exerciser

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL285294A (en) * 1961-11-14
US4050964A (en) * 1975-12-01 1977-09-27 Bell Telephone Laboratories, Incorporated Growing smooth epitaxial layers on misoriented substrates
US4205329A (en) * 1976-03-29 1980-05-27 Bell Telephone Laboratories, Incorporated Periodic monolayer semiconductor structures grown by molecular beam epitaxy
US4137542A (en) * 1977-04-20 1979-01-30 International Business Machines Corporation Semiconductor structure
US4503447A (en) * 1982-07-16 1985-03-05 The United States Of America As Represented By The Secretary Of The Army Multi-dimensional quantum well device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS577165A (en) * 1980-06-17 1982-01-14 Fujitsu Ltd Semiconductor device
JPS58114455A (en) * 1981-12-28 1983-07-07 Nec Corp Semiconductor device
JPS596078A (en) * 1982-06-30 1984-01-13 美津濃株式会社 Pitching exerciser

Also Published As

Publication number Publication date
JPS6174327A (en) 1986-04-16
US4591889A (en) 1986-05-27

Similar Documents

Publication Publication Date Title
US4591889A (en) Superlattice geometry and devices
US4639275A (en) Forming disordered layer by controlled diffusion in heterojunction III-V semiconductor
US7101444B2 (en) Defect-free semiconductor templates for epitaxial growth
EP0616400B1 (en) Semiconductor laser
US4855255A (en) Tapered laser or waveguide optoelectronic method
JP2002100836A (en) Embedded angle ii-vi compound semiconductor laser diode
CN1221520A (en) InP-based laser with reduced blue shifts
KR910003465B1 (en) Opto-electronic device
EP0252300B1 (en) Metal to semiconductor ohmic contacts
KR100329023B1 (en) Ohmic Contact of the Inclined Type of the P-Type II-VI Semiconductor
JPH0766366A (en) Semiconductor multilayered structure and semiconductor device using same
US5416884A (en) Semiconductor waveguide structure of a II-VI group compound
JP2760596B2 (en) Semiconductor device having waveguide structure and method of manufacturing the same
US4905060A (en) Light emitting device with disordered region
US5270246A (en) Manufacturing method of semiconductor multi-layer film and semiconductor laser
US5024967A (en) Doping procedures for semiconductor devices
US4999316A (en) Method for forming tapered laser or waveguide optoelectronic structures
US5585306A (en) Methods for producing compound semiconductor devices
JPS61168981A (en) Semiconductor laser device
KR20020032438A (en) InGaAsN/GaAs QUANTUM WELL DEVICES
US5491709A (en) Semiconductor laser device
JPH0541560A (en) Semiconductor laser element
JP3157509B2 (en) Semiconductor light receiving element
JPS62173788A (en) Semiconductor laser
JP2643322B2 (en) Compound semiconductor light emitting device