JPH0834253B2 - IC pattern design device - Google Patents

IC pattern design device

Info

Publication number
JPH0834253B2
JPH0834253B2 JP1003331A JP333189A JPH0834253B2 JP H0834253 B2 JPH0834253 B2 JP H0834253B2 JP 1003331 A JP1003331 A JP 1003331A JP 333189 A JP333189 A JP 333189A JP H0834253 B2 JPH0834253 B2 JP H0834253B2
Authority
JP
Japan
Prior art keywords
pattern
circuit
wiring
design
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1003331A
Other languages
Japanese (ja)
Other versions
JPH02183555A (en
Inventor
竜也 ▲吉▼野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP1003331A priority Critical patent/JPH0834253B2/en
Publication of JPH02183555A publication Critical patent/JPH02183555A/en
Publication of JPH0834253B2 publication Critical patent/JPH0834253B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段 作用 実施例 (1)本発明の原理説明(第1、2図) (2)本発明の一実施例(第3〜5図) 発明の効果 〔概要〕 ICパターン設計装置に関し、 配線のRC分布定数の算出および復元回路への挿入の大
部分を自動化して効率のよいICパターン設計を行うこと
のできるICパターン設計装置を提供することを目的と
し、 ICの設計パターンから回路を復元するとともに、回路
復元の際に、配線のRC分布定数の算出および復元回路へ
の挿入を必要とするICパターン設計装置において、前記
配線の設計パターンを抵抗素子線分により分割し、該分
割部分に抵抗素子パターンを形成する分割手段と、該抵
抗素子線分により分割された設計パターンについて等電
位追跡を行い、各分割設計パターンの電位を決定する電
位決定手段と、前記抵抗素子パターンと電位の決定した
設計パターンとの接触から抵抗素子パターンの端子電位
を求め、これから分布定数としての抵抗素子を復元する
とともに、該端子電位に基づいて分布定数としての容量
を算出してRC分布定数を決定する分布定数決定手段と、
を設けるように構成する。
DETAILED DESCRIPTION [Table of Contents] Outline Industrial field of application Conventional technology Problems to be solved by the invention Means for solving the problems Action Example (1) Description of the principle of the present invention (FIGS. 1 and 2) (2) One embodiment of the present invention (FIGS. 3 to 5) Effect of the invention [Outline] Regarding an IC pattern design device, most of the calculation of the RC distribution constant of the wiring and the insertion into the restoration circuit are automated to improve the efficiency. Aiming to provide an IC pattern design device that can perform good IC pattern design, the circuit is restored from the IC design pattern, and at the time of circuit restoration, calculation of the RC distribution constant of the wiring and restoration circuit In the IC pattern designing device that requires insertion of the wiring pattern, the wiring design pattern is divided by the resistive element line segment, and a dividing means for forming the resistive element pattern in the divided portion, and a device divided by the resistive element line segment. The potential of the resistive element pattern is determined from the contact between the potential determining means for determining the potential of each divided design pattern and the contact between the resistive element pattern and the design pattern whose potential has been determined, as a distributed constant. And a distribution constant determining means for determining the RC distribution constant by calculating the capacitance as a distribution constant based on the terminal potential while restoring the resistance element of
Is provided.

〔産業上の利用分野〕[Industrial applications]

本発明は、ICパターン設計装置に係り、詳しくは、IC
の設計パターンから回路を復元する際に、配線のRC分布
定数の大部分を自動的に復元するICパターン設計装置に
関する。
The present invention relates to an IC pattern design device, and more specifically, to an IC pattern design device.
The present invention relates to an IC pattern design device that automatically restores most of the RC distribution constant of wiring when a circuit is restored from the design pattern.

ICの開発において、レイアウト設計はLSI設計の中で
最も重要な設計工程であり、LSIのマスクパターンを設
計する作業である。この場合、設計の妥当性を検証する
ために、設計パターンから、回路および回路定数を自動
復元し、その復元データで回路シュミレーターを作動さ
せ、ICの動作確認を行っている。近年、ICの高集積化に
伴い、幅が細く、長い配線パターンが使用されるように
なってきたため、正確な回路シュミレーションを行うた
めには、配線のRC分布定数が無視出来なくなり、回路復
元装置において配線のRC分布定数を復元する必要性が生
じている。
In IC development, layout design is the most important design process in LSI design, and is the task of designing the mask pattern of LSI. In this case, in order to verify the validity of the design, the circuit and circuit constants are automatically restored from the design pattern, and the circuit simulator is operated with the restored data to check the operation of the IC. In recent years, with the high integration of ICs, narrow and long wiring patterns have come to be used. Therefore, in order to perform accurate circuit simulation, the RC distribution constant of the wiring cannot be ignored and the circuit restoration device There is a need to restore the RC distribution constant of the wiring.

〔従来の技術〕[Conventional technology]

従来のICパターン設計装置では、設計パターンから回
路および回路定数を自動復元しているが、復元回路にお
けるRC分布定数の算出および復元回路への挿入作業につ
いては、あくまでも人手により回路復元の都度行ってい
る。詳細には、RC分布定数を近似的に表現するRC回路網
を算出し、入手により復元回路へ挿入する。
In the conventional IC pattern design device, the circuit and circuit constants are automatically restored from the design pattern, but the calculation of the RC distribution constant in the restoration circuit and the insertion into the restoration circuit must be done manually every time the circuit is restored. There is. In detail, the RC network that approximates the RC distribution constant is calculated, and it is inserted into the restoration circuit when obtained.

〔発明が解決しようとする課題〕[Problems to be Solved by the Invention]

しかしながら、このような従来のICパターン設計装置
にあっては、人手によるRC分布定数の算出、復元回路へ
の挿入作業を回路復元の都度行わなければならない構成
となっていたため、作業量が大きく、人為的ミスの混入
の可能性もあり、迅速で効率のよい設計ができないとい
う問題点があった。
However, in such a conventional IC pattern design device, the amount of work is large because the calculation of the RC distribution constant by hand and the insertion work into the restoration circuit must be performed every time the circuit is restored. There is a possibility that human error may be mixed in, and quick and efficient design cannot be performed.

特に、ICの集積度が高くなるに従い、配線のRC分布定
数を無視した従来の復元回路の回路シュミレーションで
は、その結果と実際のICの動作の間に無視出来ない誤差
を生じる部分が多くなり、人手作業による対処は益々困
難となる。
In particular, as the integration density of ICs increases, in the circuit simulation of the conventional restoration circuit that ignores the RC distribution constant of the wiring, there are many parts that cause a non-negligible error between the result and the actual operation of the IC. Coping with manual labor becomes more difficult.

そこで本発明は、配線のRC分布定数の算出および復元
回路への挿入の大部分を自動化して効率のよいICパター
ン設計を行うことのできるICパターン設計装置を提供す
ることを目的としている。
Therefore, it is an object of the present invention to provide an IC pattern designing device that can automate most of the calculation of RC distribution constants of wiring and insertion into a restoration circuit to perform efficient IC pattern designing.

〔課題を解決するための手段〕[Means for solving the problem]

本発明によるICパターン設計装置は上記目的達成のた
め、ICの設計パターンから回路を復元するとともに、回
路復元の際に、配線のIC分布定数の算出および復元回路
への挿入を必要とするICパターン設計装置において、前
記配線の設計パターンを抵抗素子線分により分割し、該
分割部分に抵抗素子パターンを形成する分割手段と、該
抵抗素子線分による分割された設計パターンについて等
電位追跡を行い、各分割設計パターンの電位を決定する
電位決定手段と、前記抵抗素子パターンと電位の決定し
た設計パターンとの接触から抵抗素子パターンの端子電
位を求め、これから分布定数としての抵抗素子を復元す
るとともに、該端子電位に基づいて分布定数としての容
量を算出してRC分布定数を決定する分布定数決定手段
と、を備えている。
In order to achieve the above object, the IC pattern designing apparatus according to the present invention restores a circuit from an IC design pattern, and at the time of circuit restoration, an IC pattern that requires calculation of an IC distribution constant of wiring and insertion into a restoration circuit. In the designing device, the wiring design pattern is divided by resistive element line segments, and dividing means for forming a resistive element pattern in the divided portion, and equipotential tracing is performed on the divided design pattern by the resistive element line segments, Potential determining means for determining the potential of each divided design pattern, the terminal potential of the resistance element pattern from the contact between the resistance element pattern and the design pattern of the potential determined, and restore the resistance element as a distributed constant from this, And a distribution constant determining unit that calculates a capacitance as a distribution constant based on the terminal potential to determine the RC distribution constant.

〔作用〕[Action]

本発明では、配線の設計パターンが設計者によって位
置を指示された抵抗素子線分により分割され、その部分
に抵抗素子パターンが形成され、その後分割された設計
パターンついて等電位追跡が行われて各分割設計パター
ンの電位が決定され、これから抵抗素子パターンの端子
電位が求められて分布定数としての抵抗素子が復元す
る。一方、該端子電位に基づいて分布定数としての容量
が算出され、結局、RC分布定数が決定される。
In the present invention, the design pattern of the wiring is divided by the resistive element line segment whose position is designated by the designer, the resistive element pattern is formed in that portion, and then the divided design pattern is subjected to equipotential tracing. The potential of the divided design pattern is determined, the terminal potential of the resistance element pattern is obtained from this, and the resistance element as a distributed constant is restored. On the other hand, the capacitance as a distribution constant is calculated based on the terminal potential, and eventually the RC distribution constant is determined.

したがって、回路復元の際に設計者が設計パターンの
所定位置に抵抗素子線分による電位分割を指示すると、
以後は大部分が自動的に配線のRC分布定数の復元が行わ
れ、ICパターン設計の効率が格段と向上する。
Therefore, when the designer instructs the potential division by the resistive element line segment at the predetermined position of the design pattern when the circuit is restored,
After that, most of the time, the RC distribution constant of the wiring is automatically restored, and the efficiency of IC pattern design is greatly improved.

〔実施例〕〔Example〕

以下、本発明を図面に基づいて説明する。 Hereinafter, the present invention will be described with reference to the drawings.

原理説明 最初に、本発明の原理から説明する。第1図は本発明
の原理を示す図であり、特にICパターンから回路を復元
する際の作業手順を示している。
Description of Principle First, the principle of the present invention will be described. FIG. 1 is a diagram showing the principle of the present invention, and particularly shows a work procedure when a circuit is restored from an IC pattern.

まず、ICの配線設計を終えた配線パターン1上の所定
箇所に抵抗素子による電位分割を線分2により指示する
(第1図(a))。ここで、線分2とは始点2a、複数の
通過点2b、2c、終点2dを順に結んだものである。次い
で、線分2を表現可能な最小幅で幅付けする。これは、
線分2に一定の幅を付けるもので、計算機で表現可能な
最小、単位で幅を付ける。このように幅付けされたパタ
ーンは抵抗素子を表わす抵抗素子パターン3となる(第
1図(b))。次いで、配線パターン1から抵抗素子パ
ターン3を図形的に引き算し、配線パターン1を抵抗素
子パターン3により1aと1bに分割する(第1図
(c))。次いで、分割された配線パターン1a、1bの等
電位追跡を行い、各配線パターン1a、1bについてのそれ
ぞれの電位A、Bを決定する。その後、抵抗素子パター
ン3と電位の決定した配線パターン1a、1bとの接触を調
べ(第1図(d))、接触した配線パターン1a、1bの電
位A、Bを抵抗素子4の端子電位とする。このとき、第
1図(e)に示すように抵抗素子パターン3は抵抗の記
号により抵抗素子4と表現され、また、配線パターン1
a、1bはそれぞれ端子5a、5bと表現されて配線パターン
1が回路に復元される。次いで、第2図に示すようにそ
の他の素子の端子電位を決定し、これから各電位間のカ
ップリング容量C1〜C3を自動計算する。これにより、結
果的に復元回路中にRC分布定数を近似的に表現するRC回
路網が復元する。
First, the potential division by the resistance element is instructed by the line segment 2 at a predetermined position on the wiring pattern 1 where the wiring design of the IC is completed (FIG. 1 (a)). Here, the line segment 2 is formed by connecting a starting point 2a, a plurality of passing points 2b and 2c, and an ending point 2d in order. Then, the line segment 2 is widened with a minimum width that can be expressed. this is,
Line segment 2 is given a certain width, and the width is given in the smallest and unit that can be expressed by a computer. The pattern thus widened becomes a resistance element pattern 3 representing a resistance element (FIG. 1 (b)). Then, the resistance element pattern 3 is graphically subtracted from the wiring pattern 1, and the wiring pattern 1 is divided into 1a and 1b by the resistance element pattern 3 (FIG. 1 (c)). Next, the potentials of the divided wiring patterns 1a and 1b are traced to determine the respective potentials A and B of the wiring patterns 1a and 1b. After that, the contact between the resistance element pattern 3 and the wiring patterns 1a and 1b whose potentials are determined is examined (FIG. 1 (d)), and the potentials A and B of the contacted wiring patterns 1a and 1b are regarded as the terminal potential of the resistance element 4. To do. At this time, as shown in FIG. 1 (e), the resistance element pattern 3 is expressed as a resistance element 4 by the symbol of resistance, and the wiring pattern 1
The wiring patterns 1 are restored to the circuit by expressing a and 1b as terminals 5a and 5b, respectively. Then, as shown in FIG. 2, the terminal potentials of the other elements are determined, and from this, the coupling capacitances C 1 to C 3 between the respective potentials are automatically calculated. As a result, the RC network that approximately expresses the RC distribution constant is restored in the restoration circuit.

上記処理では、第1図(a)において配線パターン1
上に抵抗素子による電位分割を線分2で設計者が指示し
た後は、その後の大部分について自動的に処理が行わ
れ、第2図に示すようなRC回路網が復元する。したがっ
て、従来人手で行っていたRC分布定数の算出作業の大部
分とRC分布定数の挿入作業を自動化することができ、効
率のよいICパターン設計を行うことができる。
In the above process, the wiring pattern 1 in FIG.
After the designer instructs the potential division by the resistive element on the line segment 2, most of the subsequent processing is automatically performed, and the RC network as shown in FIG. 2 is restored. Therefore, most of the work of calculating the RC distribution constant and the work of inserting the RC distribution constant, which were conventionally done manually, can be automated, and efficient IC pattern design can be performed.

実施例 次に、第3〜5図は上記原理に基づく本発明の一実施
例を示す図であり、回路復元からシュミレーター、検証
までを行う装置である。
Embodiment Next, FIGS. 3 to 5 are views showing an embodiment of the present invention based on the above-mentioned principle, which is an apparatus for performing circuit restoration, simulation, and verification.

第3図はICパターン設計装置の構成を示すブロック図
であり、この図において、ICパターン設計装置は大きく
分けて図形入力装置11および検証装置12により構成され
る。まず、図形入力装置11は補助記憶装置13、補助記憶
用入出力装置14、CPU15、主記憶装置16、ビデオRAM17、
ビデオ制御装置18、ディスプレイ19、マウス用入力装置
20、マウス21、キーボード用入力装置22、キーボード2
3、通信用入出力装置24および通信用入出力装置25によ
り構成される。
FIG. 3 is a block diagram showing the configuration of the IC pattern designing device. In this figure, the IC pattern designing device is roughly divided into a graphic input device 11 and a verification device 12. First, the graphic input device 11 includes an auxiliary storage device 13, an auxiliary storage input / output device 14, a CPU 15, a main storage device 16, a video RAM 17,
Video controller 18, display 19, mouse input device
20, mouse 21, keyboard input device 22, keyboard 2
3. Composed of a communication input / output device 24 and a communication input / output device 25.

補助記憶装置13は図形入力装置制御プログラム実行コ
ードP1およびレイアウトパターン、抵抗素子線分データ
D1を格納しており、CPU15はICレイアウトパターン設計
者の指示により補助記憶用入出力装置14を介して前記プ
ログラム実行コードP1を主記憶装置16に読み込み、読み
込まれた実行コードP1に基づいて図形入力装置11の各種
制御を行う。また、ICレイアウトパターン設計者はディ
スプレイ19に表示されるパターンを見ながらマウス21を
用いマウス用入力装置20を介してレイアウトパターン、
抵抗素子線分を対話的に入力することができるようにな
っており、同様にパターンに必要な各種の指示はキーボ
ード23によりキーボード用入力装置22を介して対話的に
入力することが可能である。入力レイアウトパターン、
抵抗素子線分データD1は補助記憶装置13上に保持される
とともに、補助記憶装置13上に作成されたパターンデー
タD1はディスプレイ19に表示され、マウス21やキーボー
ド23を用いて対話的に修正することができるようになっ
ている。なお、主記憶装置17およびビデオ制御装置18は
ディスプレイ19に画像を表示するためのものである。さ
らに、補助記憶装置13上に作成されたパターンデータD1
は通信用入出力装置24を介して検証装置12へ送出され
る。
The auxiliary storage device 13 is the graphic input device control program execution code P1, layout pattern, and resistance element line segment data.
D1 is stored, and the CPU 15 reads the program execution code P1 into the main storage device 16 via the auxiliary storage input / output device 14 according to the instruction of the IC layout pattern designer, and draws a graphic based on the read execution code P1. Various controls of the input device 11 are performed. Further, the IC layout pattern designer uses the mouse 21 while looking at the pattern displayed on the display 19, and the layout pattern via the mouse input device 20.
The resistance element line segment can be interactively input, and similarly various instructions necessary for the pattern can be interactively input by the keyboard 23 via the keyboard input device 22. . Input layout pattern,
The resistance element line segment data D1 is held in the auxiliary storage device 13, and the pattern data D1 created in the auxiliary storage device 13 is displayed on the display 19 and is interactively corrected using the mouse 21 and the keyboard 23. Is able to. The main storage device 17 and the video control device 18 are for displaying an image on the display 19. Further, the pattern data D1 created on the auxiliary storage device 13
Is sent to the verification device 12 via the communication input / output device 24.

検証装置12は通信用入出力装置25、CPU26、主記憶装
置27、補助記憶用入出力装置28、端末用入出力装置29、
補助記憶装置30、キーボード31およびディスプレイ32に
より構成される。検証装置12から送出されたパターンデ
ータD1は通信用入出力装置25で受け取られて補助記憶装
置30に格納され、CPU26は補助記憶装置30上にある回路
復元プログラム実行コードP2(本発明の動作制御を含ん
でいる)を主記憶装置27へ読み込むとともに、主記憶装
置27上の制御コードP2に基づいて回路復元の各種処理を
行う。すなわち、補助記憶装置30のレイアウトパター
ン、抵抗素子分線データD1を処理し、復元した回路デー
タD2を補助記憶装置30上に作成する。また、ICレイアウ
ト設計者は図形入力装置11で入力した抵抗線分データD1
から回路復元動作により復元回路データD2上に復元され
る抵抗素子の抵抗値を手計算し、キーボード31から端末
用入出力装置29を介して計算した抵抗値を復元回路デー
タD2内の抵抗素子へ追加することができるようになって
いる。さらに、シュミレーションについては、CPU26は
補助記憶装置30上にある回路シュミレーションプログラ
ム実行コードP3を主記憶装置27へ読み込むとともに、主
記憶装置27上の制御コードP2に基づいて回路シュミレー
ションの動作を実行し、復元された回路データD2の解析
を行い、解析結果D3を補助記憶装置30上に作成する。補
助記憶装置30上の解析結果D3はディスプレイ32へ表示さ
れ、ICレイアウトパターン設計者により解析結果D3が設
計上の要求を満たしている否かを確認できるようになっ
ており、満たしていない場合には図形入力装置11を用い
補助記憶装置13上にあるレイアウトパターン、抵抗素子
線分データD1を修正し、再度補助記憶装置13上に作成さ
れた修正後のパターンデータD1を通信用入出力装置24を
介して検証装置12へ送出することができる。一方、満た
している場合は補助記憶装置13上のレイアウトデータを
用いてICを製造できる構成となっている。
The verification device 12 includes a communication input / output device 25, a CPU 26, a main storage device 27, an auxiliary storage input / output device 28, a terminal input / output device 29,
It is composed of an auxiliary storage device 30, a keyboard 31, and a display 32. The pattern data D1 sent from the verification device 12 is received by the communication input / output device 25 and stored in the auxiliary storage device 30, and the CPU 26 stores the circuit restoration program execution code P2 (operation control of the present invention in the auxiliary storage device 30). Is included in the main memory device 27, and various processes for circuit restoration are performed based on the control code P2 on the main memory device 27. That is, the layout pattern of the auxiliary storage device 30 and the resistance element line data D1 are processed, and the restored circuit data D2 is created in the auxiliary storage device 30. In addition, the IC layout designer uses the resistance line segment data D1 input by the graphic input device 11.
To manually calculate the resistance value of the resistance element restored on the restoration circuit data D2 by the circuit restoration operation from the keyboard 31 to the resistance element in the restoration circuit data D2 via the terminal input / output device 29. It can be added. Further, for the simulation, the CPU 26 reads the circuit simulation program execution code P3 on the auxiliary storage device 30 into the main storage device 27, and executes the circuit simulation operation based on the control code P2 on the main storage device 27. The restored circuit data D2 is analyzed, and the analysis result D3 is created in the auxiliary storage device 30. The analysis result D3 on the auxiliary storage device 30 is displayed on the display 32, and the IC layout pattern designer can check whether or not the analysis result D3 satisfies the design requirement. Is the layout pattern and resistance element line segment data D1 on the auxiliary storage device 13 using the figure input device 11, and the corrected pattern data D1 created again on the auxiliary storage device 13 is used as the communication input / output device 24. Can be sent to the verification device 12 via. On the other hand, when the conditions are satisfied, the IC can be manufactured using the layout data on the auxiliary storage device 13.

次に、作用を説明する。 Next, the operation will be described.

ICレイアウトパターン設計者は図形入力装置11のディ
スプレイ19に表示されるパターンを見ながらマウス21を
用いてレイアウトパターンを作成し、その後パターンデ
ータD1を検証装置12に送出して回路復元を行い、同時に
RC分布定数も復元してRC回路網を作成する。その後、復
元した回路のシュミレーションを行い、その結果が設計
上の要求を満たしているか否かを検証し、満たしていな
ければ再度レイアウトパターンを修正し、満たすまで継
続する。そして、満たしたレイアウトデータに基づいて
ICが製造される。
The IC layout pattern designer creates a layout pattern using the mouse 21 while watching the pattern displayed on the display 19 of the figure input device 11, and then sends the pattern data D1 to the verification device 12 to restore the circuit, and at the same time.
The RC distribution constant is also restored to create the RC network. After that, the restored circuit is simulated, and it is verified whether the result satisfies the design requirement. If the result is not satisfied, the layout pattern is corrected again, and the process is continued until it is satisfied. And based on the filled layout data
IC is manufactured.

ここで、本実施例では上述の回路復元の処理に特徴が
あり、これを第4図に示すフローチャートを用いて説明
する。同図に示すフローチャートはFETを製造する例で
ある。
Here, the present embodiment is characterized by the above-mentioned circuit restoration processing, which will be described with reference to the flowchart shown in FIG. The flowchart shown in the figure is an example of manufacturing a FET.

まず、ステップS1でFETのチャネル領域を抽出する。
これは、第5図(a)に示すようにポリシリコンで形成
されたゲート41にオーバラップして、拡散により形成さ
れソースおよびドレインとなる部分を結合して表わした
拡散領域42がある場合、チャネル43はゲート41と拡散領
域42の重なり合う部分であり、図中右に矢印で示すよう
に区画された大きさで表される。次いで、ステップS2
素子によるパターン切断を行う。具体例では、第5図
(b)に示すように拡散領域42およびチャネル43の合成
部分からチャネル43の部分を図形的に引き算してドレイ
ン領域44およびソース領域45を作る。また、配線領域に
ついては第5図(c)に示すように配線パターン46に抵
抗素子指示用の線分を入れて幅付けして抵抗素子パター
ン47を作った後、配線パターン46から抵抗素子パターン
47を引き算して配線パターン46を46a、46bに分ける。ス
テップS2は分割手段の機能を実現するブロックに相当す
る。
First, in step S 1 , the channel region of the FET is extracted.
This is because when there is a diffusion region 42 which overlaps a gate 41 formed of polysilicon as shown in FIG. The channel 43 is a portion where the gate 41 and the diffusion region 42 overlap each other, and is represented by a size partitioned as indicated by an arrow on the right side of the drawing. Next, in step S 2 , pattern cutting by the element is performed. In the specific example, as shown in FIG. 5B, the drain region 44 and the source region 45 are formed by graphically subtracting the portion of the channel 43 from the combined portion of the diffusion region 42 and the channel 43. As for the wiring region, as shown in FIG. 5 (c), after the resistance element pattern 47 is formed by inserting and widthning the line elements for designating the resistance element into the wiring pattern 46, the resistance element pattern is formed from the wiring pattern 46.
The wiring pattern 46 is divided into 46a and 46b by subtracting 47. Step S 2 corresponds to a block that realizes the function of the dividing unit.

次いで、ステップS3で分割された各パターンについて
等電位追跡を行い、それぞれの電位を決定する。具体例
では、第5図(d)に示すようにドレイン領域44のコン
タクトホール48を介して連なる他の配線パターン49、お
よびこれにさらにコンタクトホール50を介して連なる配
線パターン51を含む部分は全て同電位とみなし、それを
bとする。同様にソース領域45のコンタクトホール52を
介して連なる配線パターン53、およびこれにさらにコン
タクトホール54を介して連なる配線パターン55を含む部
分は全て同電位とみなし、それをaとする。ステップS3
は電位決定手段の機能を実現するブロックに相当する。
Then, equipotential tracing is performed on each of the patterns divided in step S 3 , and each potential is determined. In the specific example, as shown in FIG. 5D, all the portions including the other wiring pattern 49 connected to the drain region 44 via the contact hole 48 and the wiring pattern 51 connected to the drain electrode 44 via the contact hole 50 are all included. Consider the same potential, and let it be b. Similarly, a portion including the wiring pattern 53 connected to the source region 45 via the contact hole 52 and the wiring pattern 55 connected to the source region 45 via the contact hole 54 are all considered to be at the same potential, and this is defined as a. Step S 3
Corresponds to a block that realizes the function of the potential determining means.

次いで、ステップS4で素子と配線の接続を行う。具体
例では、第5図(e)に示すように配線パターン49およ
び配線パターン51を含む部分にR分がある場合は抵抗素
子パターン56を挿入し、他方の電位をcとする。また、
ドレイン領域44とソース領域45の間にチャネル43を挿入
して接触(接続)させる。これを復元回路で表現する
と、第5図(f)のようになり、抵抗素子パターン56は
抵抗素子57で表わされる。次いで、ステップS5でチャネ
ル43とポリシリコンからなるゲート41の重なりから両者
を接続して復元回路を作成する。具体例では、第5図
(g)に示すようにチャネル43との重なりを求め、さら
にポリシリコンのゲート41とコンタクトホール58を介し
これに連なるアルミ電極59との電位dを決定し、第5図
(b)示すような回路を復元する。次いで、ステップS6
で各電位間のカップリング容量の抽出を行う。具体例で
は、第5図(i)に示すように抵抗素子パターン56の一
方の配線パターン60の電位bを決定し、また他方の配線
パターン61とコンタクトホール62を介してこれに連なる
他の配線パターン63、およびさらに他のコンタクトホー
ル64を介して連なる配線パターン65を含めた部分の電位
aを決定し、これらの電位a、bからカップリング容量
C1〜C3を決定して挿入する。これは第5図(j)に示す
復元回路で表わされ、図中、66、67は抵抗素子57に接続
される配線パターンを総称している。ステップS4〜S6
分布定数決定手段の機能を実現するブロックに相当す
る。
Next, in step S 4 , the element and the wiring are connected. In a specific example, as shown in FIG. 5 (e), when there is R in the portion including the wiring pattern 49 and the wiring pattern 51, the resistance element pattern 56 is inserted and the other potential is set to c. Also,
A channel 43 is inserted between the drain region 44 and the source region 45 to make contact (connection). When this is expressed by a restoration circuit, it becomes as shown in FIG. 5 (f), and the resistance element pattern 56 is expressed by the resistance element 57. Next, in step S 5 , the channel 43 and the gate 41 made of polysilicon are overlapped with each other to connect them to form a restoration circuit. In a specific example, as shown in FIG. 5 (g), the overlap with the channel 43 is obtained, and the potential d between the polysilicon gate 41 and the aluminum electrode 59 connected to the contact hole 58 through the contact hole 58 is determined. The circuit as shown in FIG. Next, step S 6
The coupling capacitance between each potential is extracted with. In the specific example, as shown in FIG. 5 (i), the potential b of one wiring pattern 60 of the resistance element pattern 56 is determined, and another wiring pattern 61 and the other wiring connected to the wiring pattern 61 via the contact hole 62 are connected. The potential a of the portion including the pattern 63 and the wiring pattern 65 connected through the other contact hole 64 is determined, and the coupling capacitance is determined from these potentials a and b.
Determine and insert C 1 to C 3 . This is represented by the restoration circuit shown in FIG. 5 (j). In the figure, 66 and 67 are general terms for the wiring patterns connected to the resistance element 57. Step S 4 to S 6 corresponds to a block that realizes the functions of the distributed constant determining means.

このように、本実施例では配線パターンのRC分布定数
の大部分を自動的に復元することができ、先に本発明の
原理で述べた如く効率のよいICパターン設計を行うこと
ができる。特に、復元した回路シュミレーターの結果が
期待したものと異なるような場合、図形入力装置11によ
り設計パターンを修正し、再度回路復元からやり直すこ
とになるが、従来ではこれをその都度(回路復元の都
度)最初から全て人手で行うため作業量が極めて多くな
っている。これに対して、本実施例では前回の回路復元
のデータが既に記憶されており、しかもRC分布定数の算
出、挿入の大部分が自動化されているので、パターン修
正のような場合に上記効果が顕著なものとなる。
As described above, in this embodiment, most of the RC distribution constants of the wiring pattern can be automatically restored, and efficient IC pattern design can be performed as described above in the principle of the present invention. In particular, when the result of the restored circuit simulator is different from the expected result, the design pattern is corrected with the figure input device 11 and the circuit restoration is started again. ) The amount of work is extremely large because everything is done manually from the beginning. On the other hand, in the present embodiment, the data of the previous circuit restoration is already stored, and most of the calculation and insertion of the RC distribution constant are automated, so the above effect is obtained in the case of pattern correction. It will be remarkable.

また、図形入力装置11によりIC設計パターン上に抵抗
素子による分割線分を重ねて指示、表示する方式のた
め、人間の視覚的判断を有効に利用でき、迅速、的確な
設計が可能となる。さらに、作業量が格段と少ないの
で、人為的ミスの混入が激減し、特にICの集積度が高く
なっても誤差が極めて少なくなる。
Further, since the figure input device 11 is a method of superposing and indicating the dividing line segment by the resistance element on the IC design pattern, human visual judgment can be effectively utilized, and quick and accurate design is possible. Furthermore, since the amount of work is extremely small, the mixing of human error is drastically reduced, and even if the integration degree of IC is high, the error is extremely small.

〔発明の効果〕〔The invention's effect〕

本発明によれば、IC設計パターンの回路復元の際にRC
分布定数の算出作業の大部分と挿入作業を自動的に行う
ことができ、ICパターン設計の効率を向上させることが
できる。
According to the present invention, when the circuit of the IC design pattern is restored, RC
Most of the distribution constant calculation work and insertion work can be performed automatically, and the efficiency of IC pattern design can be improved.

【図面の簡単な説明】[Brief description of drawings]

第1、2図は本発明の原理を説明する図であり、 第1図はその回路復元の工程を示す図、 第2図はその復元回路を示す図、 第3〜5図は本発明に係るICパターン設計装置の一実施
例を示す図であり、 第3図はその全体構成図、 第4図はその回路復元の処理を示すフローチャート、 第5図はその回路復元の工程を示す図である。 1、1a、1b……配線パターン、 2……線分、 3……抵抗素子パターン、 4……抵抗素子、 5a、5b……端子、 11……図形入力装置、 12……検証装置、 13、30……補助記憶装置、 14、28……補助記憶用入出力装置、 15、26……CPU、 16、27……主記憶装置、 17……ビデオRAM、 18……ビデオ制御装置、 19、32……ディスプレイ、 20……マウス用入力装置、 21……マウス、 22……キーボード用入力装置、 23、31……キーボード、 24、25……通信用入出力装置、 46、49、51、53、55、60、61、63、65〜67……配線パタ
ーン、 47、56……抵抗素子パターン、 48、50、52、54、58、62、64……コンタクトホール、 57……抵抗素子、 ステップS2……分割手段、 ステップS3……電位決定手段、 ステップS4〜S6……分布定数決定手段。
1 and 2 are diagrams for explaining the principle of the present invention. FIG. 1 is a diagram showing a circuit restoration process, FIG. 2 is a diagram showing the restoration circuit, and FIGS. It is a figure which shows one Example of the IC pattern design apparatus which concerns, FIG. 3 is the whole block diagram, FIG. 4 is a flowchart which shows the process of the circuit restoration, FIG. 5 is a figure which shows the process of the circuit restoration. is there. 1, 1a, 1b ... Wiring pattern, 2 ... Line segment, 3 ... Resistor element pattern, 4 ... Resistor element, 5a, 5b ... Terminal, 11 ... Figure input device, 12 ... Verification device, 13 , 30 …… Auxiliary storage device, 14, 28 …… Auxiliary storage input / output device, 15, 26 …… CPU, 16, 27 …… Main storage device, 17 …… Video RAM, 18 …… Video control device, 19 , 32 …… Display, 20 …… Mouse input device, 21 …… Mouse, 22 …… Keyboard input device, 23,31 …… Keyboard, 24,25 …… Communication input / output device, 46,49,51 , 53, 55, 60, 61, 63, 65 to 67 …… Wiring pattern, 47, 56 …… Resistor element pattern, 48, 50, 52, 54, 58, 62, 64 …… Contact hole, 57 …… Resistor Element, step S 2 ... dividing means, step S 3 ... potential determining means, steps S 4 to S 6 ... distribution constant determining means.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】ICの設計パターンから回路を復元するとと
もに、 回路復元の際に、配線のRC分布定数の算出および復元回
路への挿入を必要とするICパターン設計装置において、 前記配線の設計パターンを抵抗素子線分により分割し、
該分割部分に抵抗素子パターンを形成する分割手段と、 該抵抗素子線分により分割された設計パターンについて
等電位追跡を行い、各分割設計パターンの電位を決定す
る電位決定手段と、 前記抵抗素子パターンと電位の決定した設計パターンと
の接触から抵抗素子パターンの端子電位を求め、これか
ら分布定数としての抵抗素子を復元するとともに、該端
子電位に基づいて分布定数としての容量を算出してRC分
布定数を決定する分布定数決定手段と、 を設けたことを特徴とするICパターン設計装置。
1. An IC pattern designing apparatus, which requires a circuit to be restored from an IC design pattern, and at the time of restoring the circuit, to calculate an RC distribution constant of the wiring and to insert the wiring into the restoration circuit. Is divided by the resistive element line segment,
A dividing means for forming a resistive element pattern on the divided portion; a potential deciding means for performing equipotential tracing on the design pattern divided by the resistive element line segments to decide the potential of each divided design pattern; Then, the terminal potential of the resistance element pattern is obtained from the contact with the design pattern with the determined potential, and the resistance element as the distribution constant is restored from this, and the capacitance as the distribution constant is calculated based on the terminal potential to calculate the RC distribution constant. An IC pattern designing device characterized in that a distribution constant determining means for determining is provided.
JP1003331A 1989-01-10 1989-01-10 IC pattern design device Expired - Lifetime JPH0834253B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1003331A JPH0834253B2 (en) 1989-01-10 1989-01-10 IC pattern design device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1003331A JPH0834253B2 (en) 1989-01-10 1989-01-10 IC pattern design device

Publications (2)

Publication Number Publication Date
JPH02183555A JPH02183555A (en) 1990-07-18
JPH0834253B2 true JPH0834253B2 (en) 1996-03-29

Family

ID=11554372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1003331A Expired - Lifetime JPH0834253B2 (en) 1989-01-10 1989-01-10 IC pattern design device

Country Status (1)

Country Link
JP (1) JPH0834253B2 (en)

Also Published As

Publication number Publication date
JPH02183555A (en) 1990-07-18

Similar Documents

Publication Publication Date Title
US5790835A (en) Practical distributed transmission line analysis
CN111488640A (en) Bridge engineering design file generation device, computer equipment and storage medium
JPH08202763A (en) Apparatus and method for analysis of power network of vlsi circuit
US5278770A (en) Method for generating input data for an electronic circuit simulator
CN110795000B (en) Automatic control method and device based on interface segmentation and terminal
JP2001014368A (en) Device and method for clock analysis
JPH0834253B2 (en) IC pattern design device
JP2727512B2 (en) IC pattern design equipment
US20070198957A1 (en) Circuit simulator and circuit simulation program storage medium
US7451430B2 (en) Apparatus and method for generating transistor model
JPH08153130A (en) Finite element analysis support system, and method and device for finite element analysis
CN110794999B (en) Automatic control method and device based on interface segmentation and terminal
JPH11175580A (en) Integrated circuit designing device
US7761835B2 (en) Semiconductor device design method, semiconductor device design system, and computer program for extracting parasitic parameters
Melikian et al. Optimization of SPICE system LEVEL3 MOSFET transistor models based on dc measurements
JP3064066B2 (en) IC pattern design system
JP2542784B2 (en) Automatic parts recognition device
JPH09259170A (en) Waveform information library preparing device for integrated circuit cell
CN116466918A (en) Construction method, device, equipment and storage medium of post-processor
JPH1011476A (en) Characteristic analyzing device for integrated circuit
JPH0773208A (en) Circuit diagram editing system and circuit diagram for simulation input system
JPH10232377A (en) Pattern layout device for liquid crystal display
JP2971508B2 (en) Logic circuit verification device
JPH01133176A (en) Logical circuit block segmenting system
JPH10254931A (en) Virtual wiring delay calculation device and method